KR102108706B1 - 발화 물품들에 대한 전기 트리거 엘리먼트들을 생성하기 위한 방법 - Google Patents

발화 물품들에 대한 전기 트리거 엘리먼트들을 생성하기 위한 방법 Download PDF

Info

Publication number
KR102108706B1
KR102108706B1 KR1020167019437A KR20167019437A KR102108706B1 KR 102108706 B1 KR102108706 B1 KR 102108706B1 KR 1020167019437 A KR1020167019437 A KR 1020167019437A KR 20167019437 A KR20167019437 A KR 20167019437A KR 102108706 B1 KR102108706 B1 KR 102108706B1
Authority
KR
South Korea
Prior art keywords
layer
way
substrate
electrically conductive
lacquer
Prior art date
Application number
KR1020167019437A
Other languages
English (en)
Other versions
KR20160111924A (ko
Inventor
안드레아스 빈터
게오르그 울리히
Original Assignee
루아그 암모텍 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루아그 암모텍 게엠베하 filed Critical 루아그 암모텍 게엠베하
Publication of KR20160111924A publication Critical patent/KR20160111924A/ko
Application granted granted Critical
Publication of KR102108706B1 publication Critical patent/KR102108706B1/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F42—AMMUNITION; BLASTING
    • F42B—EXPLOSIVE CHARGES, e.g. FOR BLASTING, FIREWORKS, AMMUNITION
    • F42B3/00—Blasting cartridges, i.e. case and explosive
    • F42B3/10—Initiators therefor
    • F42B3/12—Bridge initiators
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F42—AMMUNITION; BLASTING
    • F42B—EXPLOSIVE CHARGES, e.g. FOR BLASTING, FIREWORKS, AMMUNITION
    • F42B3/00—Blasting cartridges, i.e. case and explosive
    • F42B3/10—Initiators therefor
    • F42B3/12—Bridge initiators
    • F42B3/124—Bridge initiators characterised by the configuration or material of the bridge
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F42—AMMUNITION; BLASTING
    • F42B—EXPLOSIVE CHARGES, e.g. FOR BLASTING, FIREWORKS, AMMUNITION
    • F42B3/00—Blasting cartridges, i.e. case and explosive
    • F42B3/10—Initiators therefor
    • F42B3/195—Manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Fuses (AREA)
  • Electronic Switches (AREA)
  • Surface Heating Bodies (AREA)

Abstract

본 발명은 퓨즈들 또는 점화기들과 같이 발화 물품들에 대한 전기 트리거 엘리먼트들을 생성하기 위한 방법에 관한 것이며, 제1 스테이지에서, a) 래커(lacquer)가 포토리소그래피에 의해 전기적 비-전도성 기판에 도포되고, b) 0.1Ω*mm 내지 5.0Ω*mm의 비저항을 갖는 전도성 물질이 0.02㎛ 내지 8.0㎛의 층 두께로 PVD 프로세스에 의해 상기 래커 및 기판에 도포되고, c) 상기 래커가 상기 기판으로부터 제거되고, 그리고, 어쩌면, 제2 스테이지에서, d) 레지스터 스트립(resistor strip)의 정밀하게 정의된 영역이 포토레지스트로 덮여지는 포토리소그래픽 프로세스가 재차 수행되고, e) 전체 기판 표면은 0.1μm 내지 20μm의 두께로 0.01Ω*mm 내지 0.1Ω*mm의 비저항을 갖는 금속의 층으로 덮여지고 ― 상기 금속의 도포는, 상기 제1 포토리소그래픽 프로세스로부터 덮여지지 않은(bare) 기판을 갖는 영역들에서, 어떠한 금속도 부착되지 않도록 구성됨 ― ; 및 f) 제2 포토리소그래픽 프로세스로부터 상기 래커가 재차 제거된다.

Description

발화 물품들에 대한 전기 트리거 엘리먼트들을 생성하기 위한 방법{METHOD FOR PRODUCING ELECTRIC TRIGGER ELEMENTS FOR PYROTECHNIC ARTICLES}
본 발명은 퓨즈들 또는 점화기들과 같은 발화 물품들(pyrotechnic articles)에 대한 전기 트리거 엘리먼트들을 생성하기 위한 방법에 관한 것이다.
전기 트리거 엘리먼트들은 퓨즈 또는 점화기 체인의 제1 부재로서 1차 폭발물을 개시하는 역할을 한다. 이 목적을 위해, 전류가 흐르는 레지스터에 의해 방출되는 생성된 열이 이용된다. 1차 폭발물은 전기 레지스터에 직접 접촉하고 그의 폭연 온도에 도달함으로써 개시된다. 전기 레지스터는 예를 들어, 와이어의 형태로 구성될 수 있다.
생성 방법은 전기 레지스터가 절연 기판 표면 상의 금속 박막에 의해 형성되는 특수한 형태의 점화기 엘리먼트에 관한 것이다. 이러한 타입의 트리거 엘리먼트들은 여러 해 동안 일반적으로 이용되었다. 높은 특정 저항을 갖는 금속으로 이루어진 레지스터 층은 물리적 기상 증착(PVD) 프로세스에 의해 기판(예를 들어, 세라믹 또는 유리) 상에 도포되며, 요구되는 경우, 높은 전기 전도율을 갖는 추가 물질층에 의해 잘-정의된 레지스터 영역으로부터 원격으로 보강된다. 레지스터 영역의 지오메트리(geometry)는 이용의 요건들, 특히, 저항값 및 초기 특성(예를 들어, 요구되는 전류 세기)에 관하여 적응된다. 설정된 생성 방법들에서, 레지스터 영역의 형태(그 두께는 금속막의 층 두께에 의해 주어짐)는 각각의 개별 컴포넌트 상에서 레이저 물질 머시닝(laser material machining)에 의해 생성된다.
물질 머시닝 동안 높은 레이저 파워의 영향으로 인해, 바람직하지 않은 물질 변화들이 레이저 컷(cut)의 에지들에서 발생할 수 있다. (기하학적 및 실질적 타입 둘 다에서의) 이들 물질 변화들은 레지스터 층의 초기 특성들에 부정적인 영향을 준다. 부가적으로, 각각의 트리거 엘리먼트의 개별 머시닝은 매우 시간-소모적이다.
본 발명의 목적은, 레지스터 층들의 에지의 청결한 구성을 가능케 하는, PVD 층들에 기초하여 초기 엘리먼트들을 생성하기 위한 새로운 방법에 제공하는 것이다. 제조 비용들을 감소시키는 것이 또한 바람직하다.
본 발명에 따라, 목적은 먼저 래커(lacquer)가 포토리소그래피에 의해 기판 상에 도포된다는 점에서 달성된다. 이는 큰 영역의 기판의 코팅을 방지하지만, 정밀하게 정의된 폭의 기판 표면의 영역을 자유롭게 남겨둔다. 후속적으로, PVD 프로세스는 래커 및 기판 상에서 수행된다. 이 방편에 의해, 전기 전도성 층이 트리거 엘리먼트의 2개의 단자 극들 사이에 생성된다. 래커는 후속적으로 기판으로부터 릴리즈되어서, 전기적 비-전도성 기판 및 정밀하게 정의된 폭의 레지스터 영역이 획득되고, 이를 통해 전류는 추후에 하나의 단자 극으로부터 다른 극으로 흐를 수 있다. 레지스터 층의 두께는 이미 PVD 프로세스 동안 설정된다. 길이를 정밀하게 균등히 생성하기 위해, 포토리소그래픽 프로세스가 재차 수행되고, 레지스터 스트립(resistor strip)의 정밀하게 정의된 영역이 래커로 덮여진다. 후속적으로, 전체 기판 표면은 (예를 들어, 갈바니 도금(galvanic gilding)에 의해) 상당히(readily) 전도성인 금속의 비교적 두꺼운 층으로 덮여진다. 금속의 도포는, 제1 포토리소그래픽 프로세스로부터 노출된 기판을 갖는 영역에, 어떠한 금속도 부착되지 않도록 구성된다. 후속적으로, 제2 포토리소그래픽 프로세스로부터의 래커가 재차 제거된다. 포토레지스트로 인해, 정밀하게 정의된 영역이 유지되며, 이는 높은 특정 저항을 갖는 금속층에 의해서만 형성된다. 제1 포토리소그래픽 프로세스는 레지스터 층의 폭을 정의하고, 주변 영역들에서의 절연을 제공하고, 제2 프로세스는 길이를 정의하고, 제2 층은 단자 극들에서 양호한 전기 전도율 및 양호한 접촉을 제공한다. PVD 프로세스 그 자체가 레지스터 층의 두께를 정의한다. 전기 저항의 정밀한 설정을 위해, PVD 층은 원래 상당히 두껍게 구성될 수 있고, 두께는 단계별 제거에 의해 감소될 수 있으며, 이에 따라 저항은 정밀하게 설정될 수 있다.
부가적인 상당히 전도성인 층들에 의한 접촉 영역들의 어떠한 보강도 요구되지 않는 경우, 전체 저항 지오메트리는 단일 리소그래픽 프로세스에서 적합한 포토마스크를 통해 실현될 수 있다.
본 발명은 발화 물품들에 대한 전기 트리거 엘리먼트들을 생성하기 위한 방법에 관한 것이며, 제1 스테이지에서,
a) 래커(lacquer)가 포토리소그래피에 의해 전기적 비-전도성 기판에 도포되고,
b) 0.1Ω*mm 내지 5.0Ω*mm의 비저항을 갖는 전도성 물질이 0.02㎛ 내지 8.0㎛의 층 두께로 PVD 프로세스에 의해 래커 및 기판에 도포되고,
c) 래커가 기판으로부터 제거되고,
그리고, 어쩌면, 제2 스테이지에서,
d) 레지스터 스트립(resistor strip)의 정밀하게 정의된 영역이 포토레지스트로 덮여지는 포토리소그래픽 프로세스가 재차 수행되고,
e) 전체 기판 표면은 0.1μm 내지 20μm의 두께로 0.01Ω*mm 내지 0.1Ω*mm의 비저항을 갖는 금속의 층으로 덮여지고 ― 상기 금속의 도포는, 제1 포토리소그래픽 프로세스로부터 덮여지지 않은(bare) 기판을 갖는 영역들에, 어떠한 금속도 부착되지 않도록 구성됨 ― ; 및
f) 제2 포토리소그래픽 프로세스로부터 래커가 재차 제거된다.
- 이 방법에 있어서, 제1 스테이지에서, 레지스터 층의 폭은 포토리소그래픽 프로세스에 의해 정의되고, 절연이 주변 영역들에서 제공된다.
- 이 방법에 있어서, 제2 스테이지에서, 레지스터 층의 길이는 포토리소그래픽 프로세스에 의해 정의된다.
- 이 방법에 있어서, 0.1Ω*mm 내지 5.0 Ω*mm의 비저항을 갖는 도전성 물질이 0.02㎛ 내지 8.0㎛의 층 두께로 PVD 프로세스에 의해 도포되고, 단계 b)에서, 레지스터 층의 두께가 정의된다.
- 이 방법에 있어서, 단계 b)에서 도포된 층은 원하는 저항 값을 초과하는 두께로 도포되고, 단계별 제거(step-wise removal)에 의해, 두께는 감소되고 그리하여 저항이 정밀하게 설정된다.
- 이 방법에 있어서, 부가적인 상당히 전도성인 층들에 의한 접촉 표면들의 어떠한 보강도 요구되지 않는 경우, 전체 레지스터 지오메트리는 단일 리소그래픽 프로세스에서의 포토마스크에 의해 실현된다.
- 이 방법에 있어서, 어쩌면, 단계 e)에서, 전기적으로 상당히 전도성인 층이
- 발화 트리거 엘리먼트들을 생성하기 위한 방법의 이용,
- 비-도전성 기판 상에 정밀하게 정의된 지오메트리를 갖는 레지스터 층들의 포토리소그래픽 생성,
- 포토레지스트의 특정 양생을 위해 포토마스크들을 이용함으로써 레지스터 층의 길이 및 폭의 규정, 및
- 발화 트리거 엘리먼트들에 대해 설명된 생성 방법의 이용에 적용된다.
이 방법의 특별한 이점들은 레지스터 막의 매우 정밀하게 정의된 에지들이 발생하고, 물질은 전체 레지스터 영역에 걸쳐 동질성(어떠한 물질도 레이저 머시닝에서와 같이 지점별(point-wise) 열 효과들로 인해 변하지 않음)이라는데 있다. 또한, 포토마스크를 이용하여, 레지스터는 매우 많은 트리거 엘리먼트들에 대해 동시에 도포될 수 있고, 부분들은 생산 프로세스에서 추후의 시점에 분리되어야 하며, 이는 프로세스를 종래의 방법들보다 더 빠르고 보다 경제적이게 한다.

Claims (15)

  1. 발화 물품들(pyrotechnic articles)에 대한 전기 트리거 엘리먼트들을 생성하기 위한 방법으로서,
    제1 스테이지에서,
    a) 래커(lacquer)가 포토리소그래피에 의해 전기적 비-전도성 기판에 도포되고,
    b) 0.1Ω*㎛ 내지 5.0Ω*㎛의 비저항을 갖는 전도성 물질이 0.02㎛ 내지 8.0㎛의 층 두께로 PVD 프로세스에 의해 상기 래커 및 기판에 도포되고,
    c) 상기 래커가 상기 기판으로부터 제거되고,
    제2 스테이지에서,
    d) 레지스터 스트립(resistor strip)의 정밀하게 정의된 영역이 포토레지스트로 덮여지는 포토리소그래픽 프로세스가 재차 수행되고,
    e) 전체 기판 표면이 0.01Ω*㎛ 내지 0.1Ω*㎛의 비저항을 갖는 금속의 층으로 0.1㎛ 내지 20㎛의 두께로 덮여지고 ― 상기 금속의 도포는, 첫번째 포토리소그래픽 프로세스로부터 덮여지지 않은(bare) 기판을 갖는 영역들에, 어떠한 금속도 부착되지 않도록 구성됨 ― ; 및
    f) 두번째 포토리소그래픽 프로세스로부터의 상기 래커가 재차 제거되는,
    방법.
  2. 제1항에 있어서,
    상기 제1 스테이지에서, 레지스터 층의 폭은 상기 포토리소그래픽 프로세스에 의해 정의되고, 절연이 주변 영역들에서 제공되는,
    방법.
  3. 제1항에 있어서,
    상기 레지스터 층의 길이는 상기 제2 스테이지의 상기 포토리소그래픽 프로세스에 의해 정의되는,
    방법.
  4. 제1항에 있어서,
    상기 레지스터 층의 두께는 상기 단계 b)의 PVD 프로세스에 의해 결정되는,
    방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 단계 b)에서 도포된 층은 원하는 저항 값을 초과하는 두께로 구성되고, 단계별 제거(step-wise removal)에 의해 상기 두께가 감소되어 저항이 정밀하게 설정되는,
    방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    부가적인 전도성 층들에 의한 접촉 표면들의 보강이 요구되지 않는 경우, 전체 레지스터 기하구조는 단일 리소그래픽 프로세스에서의 포토마스크에 의해 실현되는,
    방법.
  7. 제1항에 있어서,
    상기 단계 e)에서 부가적인 전도성 층이 도포되는,
    방법.
  8. 발화 물품들에 대한 전기 트리거 엘리먼트들을 생성하기 위한 방법으로서,
    제1 포토리소그래피 단계에서, 래커를 전기적 비-전도성 기판 상에 도포하는 단계;
    PVD 프로세스를 사용하여 상기 기판의 래커-코팅된 영역과 래커-코팅되지 않은 영역 상에 전기적 전도성 물질을 도포하는 단계;
    래커 코팅 및 상기 래커 코팅에 부착된 전기적 전도성 물질을 상기 기판으로부터 제거하여, 그로 인해 전류가 상기 기판에서 상기 트리거 엘리먼트의 제1 단자 극으로부터 제2 단자 극으로 흐를 수 있는 비저항을 갖고, 정밀하게 정의된 폭의 기판 상에서 전기적 전도성 레지스터 층을 획득하는 단계;
    제2 포토리소그래피 단계에서, 상기 전기적 전도성 레지스터 층의 길이를 정의하도록 상기 전기적 전도성 레지스터 층의 정밀하게 정의된 영역 상에 포토레지스트를 도포하는 단계;
    전체 기판 표면을 부가적인 전도성 금속의 층으로 덮는 단계 ― 상기 부가적인 전도성 금속의 도포는 상기 제1 포토리소그래피 단계로부터 덮여지지 않은 기판을 갖는 영역들에 어떠한 금속도 부착되지 않도록 구성됨 ―; 및
    상기 제2 포토리소그래피 단계로부터 상기 포토레지스트를 제거하는 단계 ― 정밀하게 정의된 레지스터 영역이 유지되고 상기 정밀하게 정의된 영역은 비저항을 갖는 상기 전기적 전도성 레지스터 층에 의해 형성되며, 상기 제1 포토리소그래피 단계는 상기 전기적 전도성 레지스터 층의 폭을 설정하고 주변 영역들에서의 절연을 제공하며, 상기 제2 포토리소그래피 단계는 상기 전기적 전도성 레지스터 층의 길이를 설정함 ―
    을 포함하는,
    방법.
  9. 제8항에 있어서,
    상기 전기적 전도성 레지스터 층의 최종 두께는 상기 PVD 프로세스를 사용하여 설정되는,
    방법.
  10. 제8항에 있어서,
    상기 전기적 전도성 레지스터 층의 두께는 전기적 전도성 층의 단계별 제거에 의해 감소되는,
    방법.
  11. 제8항에 있어서,
    상기 부가적인 전도성 금속은 갈바니 도금(galvanic gilding)을 사용하여 도포되는,
    방법.
  12. 제8항에 있어서,
    상기 전기적 전도성 물질은 0.1Ω*㎛ 내지 5.0Ω*㎛의 비저항을 갖는,
    방법.
  13. 제12항에 있어서,
    상기 부가적인 전도성 금속의 층은 0.01Ω*㎛ 내지 0.1Ω*㎛의 비저항을 갖는,
    방법.
  14. 제8항에 있어서,
    상기 부가적인 전도성 금속의 층은 0.01Ω*㎛ 내지 0.1Ω*㎛의 비저항을 갖는,
    방법.
  15. 제8항에 있어서,
    상기 전기적 전도성 레지스터 층은 0.02㎛ 내지 8.0㎛의 두께를 갖고 그리고/또는 상기 부가적인 전도성 금속의 층은 0.1㎛ 내지 20㎛의 두께를 갖는,
    방법.
KR1020167019437A 2013-12-19 2014-12-17 발화 물품들에 대한 전기 트리거 엘리먼트들을 생성하기 위한 방법 KR102108706B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013022323 2013-12-19
DE102013022323.7 2013-12-19
PCT/EP2014/078163 WO2015091612A1 (de) 2013-12-19 2014-12-17 Verfahren zur herstellung von elektrischen auslöseelementen für pyrotechnische gegenstände

Publications (2)

Publication Number Publication Date
KR20160111924A KR20160111924A (ko) 2016-09-27
KR102108706B1 true KR102108706B1 (ko) 2020-05-07

Family

ID=52146474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167019437A KR102108706B1 (ko) 2013-12-19 2014-12-17 발화 물품들에 대한 전기 트리거 엘리먼트들을 생성하기 위한 방법

Country Status (12)

Country Link
US (1) US10184761B2 (ko)
EP (3) EP3339798B1 (ko)
KR (1) KR102108706B1 (ko)
AU (1) AU2014368810B2 (ko)
BR (1) BR112016013556B1 (ko)
CA (1) CA2934564C (ko)
DE (1) DE102014018606A1 (ko)
ES (1) ES2837324T3 (ko)
IL (1) IL246144B (ko)
SG (1) SG11201605054TA (ko)
WO (1) WO2015091612A1 (ko)
ZA (1) ZA201604909B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040134371A1 (en) * 2002-08-30 2004-07-15 Winfried Bernhard Bridge-type igniter ignition element

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840122A (en) * 1988-04-18 1989-06-20 Honeywell Inc. Integrated silicon plasma switch
US5732634A (en) * 1996-09-03 1998-03-31 Teledyne Industries, Inc. Thin film bridge initiators and method of manufacture
US6199484B1 (en) * 1997-01-06 2001-03-13 The Ensign-Bickford Company Voltage-protected semiconductor bridge igniter elements
US6680668B2 (en) 2001-01-19 2004-01-20 Vishay Intertechnology, Inc. Fast heat rise resistor using resistive foil
JP4902542B2 (ja) * 2005-09-07 2012-03-21 日本化薬株式会社 半導体ブリッジ、点火具、及びガス発生器
US9905265B2 (en) * 2007-12-03 2018-02-27 Jonathan Mohler Destructive system having a functional layer and an adjacent reactive layer and an associated method
US9021954B2 (en) * 2011-11-29 2015-05-05 The United States Of America As Represented By The Secretary Of The Army Reactive conductors for increased efficiency of exploding foil initiators and other detonators

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040134371A1 (en) * 2002-08-30 2004-07-15 Winfried Bernhard Bridge-type igniter ignition element

Also Published As

Publication number Publication date
EP3084340A1 (de) 2016-10-26
EP3748280A1 (de) 2020-12-09
DE102014018606A1 (de) 2015-06-25
IL246144B (en) 2021-03-25
ZA201604909B (en) 2019-07-31
WO2015091612A1 (de) 2015-06-25
KR20160111924A (ko) 2016-09-27
SG11201605054TA (en) 2016-07-28
BR112016013556B1 (pt) 2021-02-23
AU2014368810B2 (en) 2018-12-20
EP3339798A1 (de) 2018-06-27
EP3084340B1 (de) 2018-02-21
CA2934564A1 (en) 2015-06-25
ES2837324T3 (es) 2021-06-30
IL246144A0 (en) 2016-07-31
AU2014368810A1 (en) 2016-07-28
CA2934564C (en) 2021-10-19
EP3339798B1 (de) 2020-09-23
US10184761B2 (en) 2019-01-22
US20160356579A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
CN107148657B (zh) 贴片电阻器
JP7152184B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
KR102108706B1 (ko) 발화 물품들에 대한 전기 트리거 엘리먼트들을 생성하기 위한 방법
JP2011086750A (ja) 薄膜チップ抵抗器
JPH09115418A (ja) 遅延型薄膜ヒューズ
JP5499518B2 (ja) 薄膜チップ抵抗器の製造方法
CN107533890A (zh) 芯片电阻器及其制造方法
JP2002140975A (ja) ヒューズ素子及びその製造方法
RU2583952C1 (ru) Способ изготовления тонкопленочного резистора
JP2000269012A (ja) 抵抗素子付きチップ型電子部品及びその製造方法
TW201641726A (zh) 晶片式薄膜電阻的製造方法
JP2017112188A (ja) 電子部品
JP6311115B2 (ja) 回路保護素子およびその製造方法
JP2002367801A (ja) チップ形抵抗器およびその製造方法
JP6254351B2 (ja) セラミック抵抗器
KR101141401B1 (ko) 병렬 구조의 저항기와 그 제조 방법
JP2022178503A (ja) チップ抵抗器
JP2008244211A (ja) 薄膜チップ抵抗器の製造方法
JP2003124002A (ja) 皮膜抵抗器
KR200366636Y1 (ko) 면상발열체의 저항치 유지구조
JP2011082080A (ja) 回路保護素子の製造方法
KR20010107248A (ko) 원통형 저항기의 제조방법
JP2005085866A (ja) 厚膜抵抗器の製造方法
JPH01163988A (ja) 定温発熱体

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant