KR102052746B1 - 면 봉지 방식의 유기발광 다이오드 표시장치 - Google Patents

면 봉지 방식의 유기발광 다이오드 표시장치 Download PDF

Info

Publication number
KR102052746B1
KR102052746B1 KR1020130089576A KR20130089576A KR102052746B1 KR 102052746 B1 KR102052746 B1 KR 102052746B1 KR 1020130089576 A KR1020130089576 A KR 1020130089576A KR 20130089576 A KR20130089576 A KR 20130089576A KR 102052746 B1 KR102052746 B1 KR 102052746B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
film transistor
display area
support pattern
Prior art date
Application number
KR1020130089576A
Other languages
English (en)
Other versions
KR20150014201A (ko
Inventor
김인석
임현택
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130089576A priority Critical patent/KR102052746B1/ko
Publication of KR20150014201A publication Critical patent/KR20150014201A/ko
Application granted granted Critical
Publication of KR102052746B1 publication Critical patent/KR102052746B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 면 봉지 방식의 유기발광 다이오드 표시장치에 관한 것이다. 본 발명에 의한 유기발광 다이오드 표시장치는, 표시 영역 및 상기 표시 영역을 둘러싸는 비 표시 영역을 포함하는 박막 트랜지스터 기판; 상기 박막 트랜지스터 기판과 대향하는 배리어 기판; 상기 배리어 기판의 내측 표면 상에서, 상기 표시 영역에 대응하는 영역의 전체 표면을 덮도록 도포되어 상기 박막 트랜지스터 기판의 내측면과 면 합착되는 봉지재; 그리고 상기 박막 트랜지스터 기판의 내측 표면 상에서, 상기 배리어 기판의 테두리와 상기 봉지재의 테두리 사이의 영역에 배치된 지지 패턴을 포함한다.

Description

면 봉지 방식의 유기발광 다이오드 표시장치 {Face Sealing Type Ogranic Light Emitting Diode Display}
본 발명은 면 봉지 방식의 유기발광 다이오드 표시장치에 관한 것이다. 특히, 본 발명은 유기발광소자 기판과 상부 기판을 면 봉지 방식으로 접합함에 있어서, 면 봉지재(혹은, '실(Seal)재')의 모서리 부분에서 균열 및/또는 버(Burr) 발생을 억제한 유기발광 다이오드 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 전계발광장치(Electro-Luminescence device, EL) 등이 있다.
도 1은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display Device: OLED)의 구조를 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기발광 표시장치의 구조를 나타내는 단면도이다.
도 1 및 2를 참조하면, 유기발광 다이오드 표시장치는 박막 트랜지스터(ST, DT) 및 박막 트랜지스터(ST, DT)와 연결되어 구동되는 유기발광 다이오드(OLED)가 형성된 박막 트랜지스터 기판, 박막 트랜지스터 기판 위에 실재(FS) 를 사이에 두고 합착하는 배리어 기판(BF)을 포함한다. 박막 트랜지스터 기판은 투명한 기판(SUB) 위에 형성된 스위칭 TFT(ST), 스위칭 TFT(ST)와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다.
유리 기판(SUB) 위에 스위칭 TFT(ST)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부위에 형성되어 있다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 게이트 라인(GL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고, 구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 애노드 전극(ANO)을 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체층(DA), 구동 전류 전송 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드의 애노드 전극(ANO)과 연결되어 있다.
도 2에서는 일례로, 탑 게이트(Top Gate) 구조의 박막 트랜지스터를 도시하였다. 이 경우, 스위칭 TFT(ST)의 반도체 층(SA) 및 구동 TFT(DT)의 반도체 층(DA)들이 기판(SUB) 위에 먼저 형성되고, 그 위를 덮는 게이트 절연막(GI) 위에 게이트 전극들(SG, DG)이 반도체 층들(SA, DA)의 중심부에 중첩되어 형성된다. 그리고 반도체 층들(SA, DA)의 양 측면에는 콘택홀을 통해 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)이 연결된다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)들은 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성된다.
또한, 기판(SUB)에서 화소 영역이 배치되는 표시 영역의 외주부에는, 각 게이트 라인(GL)의 일측 단부에 형성된 게이트 패드(GP), 각 데이터 라인(DL)의 일측 단부에 형성된 데이터 패드(DP), 그리고 각 구동 전류 전송 배선(VDD)의 일측 단부에 형성된 구동 전류 패드(VDP)가 배치된다. 게이트 패드(GP)와 데이터 패드(DP)는 서로 다른 층에 형성되기 때문에 단차로 인해 불량이 발생할 수 있다. 이러한 단차 불량을 해소하기 위해 게이트 패드(GP)를 덮는 절연막(IN)을 패턴하여 게이트 패드(GP)를 노출하고, 절연막(IN) 위에 데이터 패드(DP)와 동일한 물질로 게이트 패드(GP)에 연결되는 게이트 중간 패드(GPI)를 더 형성하는 것이 바람직하다.
스위칭 TFT(ST)와 구동 TFT(DT)가 형성된 기판(SUB) 위에 보호막(PAS)이 전면 도포된다. 그리고 게이트 중간 패드(GPI), 데이터 패드(DP), 구동 전류 패드(VDP), 그리고, 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀들이 형성된다. 그리고 기판(SUB) 중에서 표시 영역 위에는 평탄화 막(PL)이 도포된다. 평탄화 막(PL)을 패턴하여 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀이 형성된다. 한편, 게이트 중간 패드(GPI) 및 데이터 패드(GP) 부분은 완전히 노출되도록 평탄화 막(PL)을 패턴한다. 평탄화 막(PL)은 유기발광 다이오드를 구성하는 유기물질을 매끈한 평면 상태에서 도포하기 위해 기판 표면의 거칠기를 균일하게 하는 기능을 한다.
평탄화 막(PL) 위에는 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PL)이 형성되지 않은 표시 영역의 외주부에서도, 보호막(PAS)에 형성된 콘택홀들을 통해 노출된 게이트 중간 패드(GPI), 데이터 패드(DP) 그리고 구동 전류 패드(VDP) 위에는 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고 구동 전류 패드 단자(VDPT)가 각각 형성된다. 표시 영역 내에서 특히 화소 영역을 제외한 기판(SUB) 위에 뱅크(BANK)가 형성된다.
상기와 같은 구조를 갖는 박막 트랜지스터 기판 위, 전체 표면에 실재(FS)를 도포하고, 실재(FS)를 매개로 하여 배리어 기판(BF)을 합착한다. 즉, 박막 트랜지스터 기판과 배리어 기판(BF)은 그 사이에 개재된 실재(FS)를 이용하여 완전 밀봉 합착하도록 하는 것이 바람직하다. 게이트 패드(GP) 및 게이트 패드 단자(GPT) 그리고 데이터 패드(DP) 및 데이터 패드 단자(DPT)는 배리어 기판(BF) 외측으로 노출되어 각종 연결 수단을 통해 외부에 설치되는 장치와 연결된다.
박막 트랜지스터 기판을 완성한 후, 수분 및 산소의 침투를 막아 유기발광 다이오드 소자를 보호하기 위해 질화 실리콘(SiNx)와 같은 무기물질을 1~3㎛ 정도의 두께로, 기판 전체 표면 위에 도포한다. 그리고 배리어 기판(BF)의 내측 표면 위에는, 실재(FS)를 도포한다. 특히, 배리어 기판(BF)의 테두리보다 내측으로 일정 거리 이격된 위치까지만 실재(FS)를 도포하는 것이 바람직하다.
박막 트랜지스터 기판과 배리어 기판(BF)을 정렬 배치한 후, 배리어 기판(BF)을 눌러 박막 트랜지스터 기판과 합착한다. 합착한 기판(배리어 기판과 박막 트랜지스터 기판)들 사이에 개재된 실재(FS)가 경화된 후, 가압력을 제거하면, 박막 트랜지스터 기판과 배리어 기판(BF)은 실재(FS)를 매개로 하여 면 봉지된 구조를 갖는다.
이와 같이 합착하는 과정에서, 실재(FS)의 가장자리 일부에 균열 및/또는 버(Burr)가 발생할 수 있다. 도 3은 배리어 기판과 박막 트랜지스터 기판을 면 봉지 방식으로 합착한 실재에 발생한 균열 및/또는 버를 나타낸 단면도이다. 도 4는 배리어 기판과 박막 트랜지스터 기판을 면 봉지 방식으로 합착한 실재에 발생한 균열 및/또는 버를 나타낸 평면도이다.
도 3 및 4를 참조하여 균열 및/또는 버(BR)가 발생하는 원인을 살펴본다. 배리어 기판(BF)의 외측 상부 표면에 압력을 가해 박막 트랜지스터 기판의 기판(SUB)을 향해 눌렀다 뗄 때, 배리어 기판(BF)의 모서리 부분이 다른 부분보다 더 하부 방향으로 눌리는 경향이 있다. 이러한 상태에서 가압력을 제거하면, 배리어 기판(BF)의 모서리 부분이 복원되면서, 경화된 실재(FS)의 모서리 부분에 균열 및/또는 버(BR)가 발생할 가능성이 무척 커진다. 특히, 도 4에서 나타낸 바와 같이, 유기발광 다이오드 표시장치가 대략 장방형의 구조를 갖는 경우, 사각형의 네 모서리 부분에서 균열 및/또는 버(BR)가 집중적으로 발생한다.
특히, 이러한 봉지재의 균열 및/또는 버(BR)는 협 베젤 구조를 구현하는 경우 더욱 많이 발생한다. 협 베젤 구조란 표시 영역을 감싸는 비 표시영역 특히, 좌우의 비 표시 영역의 폭을 최소한으로 좁게 형성하는 구조를 말한다. 협 베젤 구조를 실현하는 경우, 배리어 기판(BF)의 면적 내에서 표시 영역(AA)이 차지하는 면적의 비율이 점점 커진다. 즉, 도 4에서 점선으로 표시한 표시 영역(AA)과 배리어 기판(BF)의 테두리 사이의 폭이 점점 좁아진다. 그 결과, 실재(FS)에 형성된 균열부(BR)와 표시 영역(AA)의 간격이 점점 좁아진다.
협 베젤 구조가 아닌 경우, 표시 영역(AA)과 배리어 기판(BF)의 테두리 사이의 폭을 충분히 확보하여 균열부(BR)와 표시 영역(AA)의 간격을 넓게함으로써, 균열부(BR)를 통해 유입된 수분 및/또는 산소가 표시 영역(AA)으로 깊숙이 침투하지 못하도록 할 수 있다. 하지만, 협 베젤의 경우, 균열부(BR)이 존재하는 한, 수분 및/또는 산소가 표시 영역(AA)으로 깊숙이 침투하는 것을 방지할 방법이 없다.
본 발명의 목적은 상기 문제점들을 극복하기 위해 고안된 것으로, 유기발광소자 기판과 상부 기판을 면 봉지 방식으로 접합함에 있어서, 면 봉지재의 모서리 부분에서 균열 및/또는 버 발생을 억제한 유기발광 다이오드 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 면 봉지재의 균열 및/또는 버 발생을 억제하여, 수분 및 산소의 침투를 원천적으로 차단하여 수명을 향상한 유기발광 다이오드 표시장치를 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위해, 본 발명에 의한 유기발광 다이오드 표시장치는, 표시 영역 및 상기 표시 영역을 둘러싸는 비 표시 영역을 포함하는 박막 트랜지스터 기판; 상기 박막 트랜지스터 기판과 대향하는 배리어 기판; 상기 배리어 기판의 내측 표면 상에서, 상기 표시 영역에 대응하는 영역의 전체 표면을 덮도록 도포되어 상기 박막 트랜지스터 기판의 내측면과 면 합착되는 봉지재; 그리고 상기 박막 트랜지스터 기판의 내측 표면 상에서, 상기 배리어 기판의 테두리와 상기 봉지재의 테두리 사이의 영역에 배치된 지지 패턴을 포함한다.
상기 봉지재의 테두리는, 상기 배리어 기판의 테두리와 상기 표시 영역의 테두리 사이에 배치되는 것을 특징으로 한다.
상기 박막 트랜지스터 기판의 상기 비 표시 영역에는 패드부가 형성되고, 상기 배리어 기판은 상기 표시 영역보다는 크고, 상기 패드부는 노출하는 크기를 가지며, 상기 봉지재는 상기 표시 영역보다는 크고, 상기 배리어 기판보다는 작은 영역에 걸쳐 도포된 것을 특징으로 한다.
상기 지지 패턴은 상기 배리어 기판의 네 모서리 부에 형성된 것을 특징으로한다.
상기 지지 패턴은 상기 박막 트랜지스터 기판과 상기 배리어 기판의 합착 간격보다 작은 높이를 갖는 것을 특징으로 한다.
상기 지지 패턴은 컬럼 스페이서와 동일한 물질로 동일한 높이로 형성된 것을 특징으로 한다.
상기 지지 패턴은, 상기 컬럼 스페이서와 적층된, 뱅크 패턴과 동일한 물질로 동일한 높이로 형성된 제1 보조층 및 평탄화 막과 동일한 물질로 동일한 높이로 형성된 제2 보조층 중 적어도 어느 하나를 더 포함하는 것을 특징으로 한다.
본 발명에 의한 면 봉지 방식의 유기발광 다이오드 표시장치는, 박막 트랜지스터 기판 상에서, 배리어 기판의 모서리에 대응하는 위치에 지지 패턴을 더 포함한다. 따라서, 배리어 기판과 박막 트랜지스터 기판을 봉지재를 매개로 하여 압착할 경우, 봉지재의 탄성 복원력에 의해 봉지재의 모서리 부분에서 균열 및/또는 버가 발생하는 것을 억제할 수 있다. 그 결과, 수분 및/또는 산소가 봉지재를 침투하여 유기발광 다이오드 소재에 손상을 주는 가능성을 원천 봉쇄할 수 있어, 유기발광 다이오드 표시장치의 충분한 수명을 확보할 수 있다.
도 1은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 3은 배리어 기판과 박막 트랜지스터 기판을 면 봉지 방식으로 합착한 실재에 발생한 균열 및/또는 버를 나타낸 확대 단면도.
도 4는 배리어 기판과 박막 트랜지스터 기판을 면 봉지 방식으로 합착한 실재에 발생한 균열 및/또는 버를 나타낸 확대 평면도.
도 5는 본 발명에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 6은 도 5에서 절취선 II-II'로 자른 단면으로 본 발명에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 7은 배리어 기판과 박막 트랜지스터 기판을 면 봉지 방식으로 합착한 실재에 균열 및/또는 버의 발생을 방지하는 본 발명에 의한 지지 패턴의 구조 및 기능을 나타내는 확대 단면도.
도 8은 배리어 기판과 박막 트랜지스터 기판을 면 봉지 방식으로 합착한 실재에 균열 및/또는 버의 발생을 방지하는 본 발명에 의한 지지 패턴의 구조 및 기능을 나타내는 확대 평면도.
이하, 첨부한 도면들을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지된 내용 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 5는 본 발명에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도이다. 도 6은 도 5에서 절취선 II-II'로 자른 단면으로 본 발명에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.
도 5 및 6을 참조하면, 본 발명에 의한 유기발광 다이오드 표시장치는 박막 트랜지스터(ST, DT) 및 박막 트랜지스터(ST, DT)와 연결되어 구동되는 유기발광 다이오드(OLED)가 형성된 박막 트랜지스터 기판, 박막 트랜지스터 기판 위에 실재(FS) 를 사이에 두고 합착하는 배리어 기판(BF)을 포함한다. 박막 트랜지스터 기판은 투명한 기판(SUB) 위에 형성된 스위칭 TFT(ST), 스위칭 TFT(ST)와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다.
유리 기판(SUB) 위에 스위칭 TFT(ST)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부위에 형성되어 있다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 게이트 라인(GL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고, 구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 애노드 전극(ANO)을 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체층(DA), 구동 전류 전송 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드의 애노드 전극(ANO)과 연결되어 있다.
도 2에서는 일례로, 탑 게이트(Top Gate) 구조의 박막 트랜지스터를 도시하였다. 이 경우, 스위칭 TFT(ST)의 반도체 층(SA) 및 구동 TFT(DT)의 반도체 층(DA)들이 기판(SUB) 위에 먼저 형성되고, 그 위를 덮는 게이트 절연막(GI) 위에 게이트 전극들(SG, DG)이 반도체 층들(SA, DA)의 중심부에 중첩되어 형성된다. 그리고 반도체 층들(SA, DA)의 양 측면에는 콘택홀을 통해 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)이 연결된다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)들은 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성된다.
또한, 기판(SUB)에서 화소 영역이 배치되는 표시 영역(AA)의 외주부에는, 각 게이트 라인(GL)의 일측 단부에 형성된 게이트 패드(GP), 각 데이터 라인(DL)의 일측 단부에 형성된 데이터 패드(DP), 그리고 각 구동 전류 전송 배선(VDD)의 일측 단부에 형성된 구동 전류 패드(VDP)가 배치된다. 게이트 패드(GP)와 데이터 패드(DP)는 서로 다른 층에 형성되기 때문에 단차로 인해 불량이 발생할 수 있다. 이러한 단차 불량을 해소하기 위해 게이트 패드(GP)를 덮는 절연막(IN)을 패턴하여 게이트 패드(GP)를 노출하고, 절연막(IN) 위에 데이터 패드(DP)와 동일한 물질로 게이트 패드(GP)에 연결되는 게이트 중간 패드(GPI)를 더 형성하는 것이 바람직하다.
스위칭 TFT(ST)와 구동 TFT(DT)가 형성된 기판(SUB) 위에 보호막(PAS)이 전면 도포된다. 그리고 게이트 중간 패드(GPI), 데이터 패드(DP), 구동 전류 패드(VDP), 그리고, 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀들이 형성된다. 그리고 기판(SUB) 중에서 표시 영역 위에는 평탄화 막(PL)이 도포된다. 평탄화 막(PL)을 패턴하여 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀이 형성된다. 한편, 게이트 중간 패드(GPI) 및 데이터 패드(GP) 부분은 완전히 노출되도록 평탄화 막(PL)을 패턴한다. 평탄화 막(PL)은 유기발광 다이오드를 구성하는 유기물질을 매끈한 평면 상태에서 도포하기 위해 기판 표면의 거칠기를 균일하게 하는 기능을 한다.
평탄화 막(PL) 위에는 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PL)이 형성되지 않은 표시 영역의 외주부에서도, 보호막(PAS)에 형성된 콘택홀들을 통해 노출된 게이트 중간 패드(GPI), 데이터 패드(DP) 그리고 구동 전류 패드(VDP) 위에는 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고 구동 전류 패드 단자(VDPT)가 각각 형성된다. 표시 영역 내에서 특히 화소 영역을 제외한 기판(SUB) 위에 뱅크(BANK)가 형성된다.
특히, 본 발명에서는, 박막 트랜지스터 기판을 구성하는 기판(SUB) 상부에는, 배리어 기판(BF)의 모서리 영역에 대응하는 부분에, 지지 패턴(DM)을 더 형성한다. 지지 패턴(DM)은 배리어 기판(BF)의 모서리 부분의 테두리 선과 봉지재(FS)의 최 외곽선 사이의 영역 내에 대응하도록 형성하는 것이 바람직하다. 즉, 배리어 기판(BF)의 네 모서리에 대응하도록 각 모서리 부에 1개씩 총 4개 형성하는 것만으로도 충분하다.
지지 패턴(DM)은 박막 트랜지스터 기판과 배리어 기판(BF)의 합착 간격의 두께와 동일하거나 작은 것이 바람직하다. 배리어 기판(BF)에 압착력을 가할 경우, 배리어 기판(BF)의 모서리 부분이 가압력에 의해 과도하게 휘어지지 않도록 지지할 수 있는 두께를 갖는 것이 바람직하다. 지지 패턴(DM)이 박막 트랜지스터 기판과 배리어 기판(BF)의 합착 간격보다 클 경우, 합착력에 의해 봉지재(FS)가 박막 트랜지스터 기판과 배리어 기판(BF) 사이에서 완전히 밀착되지 않을 수 있다. 결론적으로 지지 패턴(DM)은 박막 트랜지스터 기판과 배리어 기판(BF)의 합착 간격보다 80%~95%인 것이 바람직하다.
상기와 같은 구조를 갖는 박막 트랜지스터 기판 위, 전체 표면에 실재(FS)를 도포하고, 실재(FS)를 매개로 하여 배리어 기판(BF)을 합착한다. 즉, 박막 트랜지스터 기판과 배리어 기판(BF)은 그 사이에 개재된 실재(FS)를 이용하여 완전 밀봉 합착하도록 하는 것이 바람직하다. 게이트 패드(GP) 및 게이트 패드 단자(GPT) 그리고 데이터 패드(DP) 및 데이터 패드 단자(DPT)는 배리어 기판(BF) 외측으로 노출되어 각종 연결 수단을 통해 외부에 설치되는 장치와 연결된다.
박막 트랜지스터 기판을 완성한 후, 수분 및 산소의 침투를 막아 유기발광 다이오드 소자를 보호하기 위해 질화 실리콘(SiNx)과 같은 무기물질을1~3㎛ 정도의 두께로 도포하여 보호층(SIN)을 형성한다. 그리고 배리어 기판(BF)의 내측 표면 위에는, 실재(FS)를 도포한다. 특히, 배리어 기판(BF)의 테두리보다 내측으로 일정 거리 이격된 위치까지만 실재(FS)를 도포하는 것이 바람직하다. 즉, 배리어 기판(BF)의 테두리와, 실재(FS)의 테두리 사이에는 지지 패턴(DM)이 위치할 수 있도록 설정한다.
진공 챔버 내에 설치된 핫 플레이트(Hot Plate) 위에서 박막 트랜지스터 기판과 배리어 기판(BF)을 정렬 배치한다. 진공 챔버를 0.1Torr 정도의 진공 상태로 만들고, 핫 플레이트의 온도가 약 50℃인 상태에서, 고무 압착기를 이용하여 0.2 ~ 0.3Mpa 압력으로 배리어 기판(BF)을 눌러 박막 트랜지스터 기판과 합착한다. 합착한 기판(배리어 기판과 박막 트랜지스터 기판)들 사이에 개재된 실재(FS)를 완전히 경화시키기 위해, 약 100℃의 온도에서 약 3시간 정도 열처리한다.
그 결과, 도 7 및 도 8에서 도시한 바와 같이, 봉지재(FS)에는 균열 및/ 버가 발생하지 않는 결과를 얻을 수 있다. 도 7은 배리어 기판과 박막 트랜지스터 기판을 면 봉지 방식으로 합착한 실재에 균열 및/또는 버의 발생을 방지하는 본 발명에 의한 지지 패턴의 구조 및 기능을 나타내는 확대 단면도이다. 도 8은 배리어 기판과 박막 트랜지스터 기판을 면 봉지 방식으로 합착한 실재에 균열 및/또는 버의 발생을 방지하는 본 발명에 의한 지지 패턴의 구조 및 기능을 나타내는 확대 평면도이다.
도 7 및 8을 참조하여, 지지 패턴(DM)에 대하여 좀 더 상세히 설명한다. 지지 패턴(DM)은 박막 트랜지스터 기판을 완성한 후, 별도의 공정으로 형성할 수 있다. 가장 바람직한 것은, 박막 트랜지스터 기판을 형성하는 과정에서 지지 패턴(DM)을 형성하는 것이 추가 마스크 공정을 필요로 하지 않게 된다. 예를 들어, 평탄화 막(PL), 뱅크(BN) 및 컬럼 스페이서(CS)를 형성하는 과정에서 지지 패턴(DM)을 형성하는 것이 가장 바람직하다.
지지 패턴(DM)이 평탄화 막(PL), 뱅크(BN) 및 컬럼 스페이서(CS)를 모두 포함하는 경우, 지지 패턴(DM)의 높이는 배리어 기판(BF)과 박막 트랜지스터 기판의 합착 간격과 거의 동일하게 된다. 지지 패턴(DM)의 높이를 조금 낮게 형성하고자 한다면, 평탄화 막(PL)과 컬럼 스페이서(CS) 혹은 뱅크(BN)와 컬럼 스페이서(CS)의 조합으로 지지 패턴(DM)을 형성하는 것이 바람직하다.
지지 패턴(DM)으로 인해 봉지재(FS)에 균열 및/또는 버가 발생하지 않으므로, 배리어 기판(BF)에서 차지하는 표시 영역(AA)의 면적 비율을 크게 하더라도, 수분 및/또는 기체가 유기발광 다이오드 소재로 침투하는 것을 충분히 방지할 수 있다. 따라서, 협 베젤 구조를 구현하고, 유기발광 다이오드 표시장치의 수명을 충분히 확보할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
ST: 스위칭 TFT DT: 구동 TFT
SG: 스위칭 TFT 게이트 전극 DG: 구동 TFT 게이트 전극
SS: 스위칭 TFT 소스 전극 DS: 구동 TFT 소스 전극
SD: 스위칭 TFT 드레인 전극 DD: 구동 TFT 드레인 전극
SA: 스위칭 TFT 반도체 층 DA: 구동 TFT 반도체 층
GL: 게이트 배선 DL: 데이터 배선
VDD: 구동 전류 배선 GP: 게이트 패드
DP: 데이터 패드 GPT: 게이트 패드 단자
DPT: 데이터 패드 단자 VDP: 구동 전류 패드
VDPT: 구동 전류 패드 단자 GPH: 게이트 패드 콘택홀
DPH: 데이터 패드 콘택홀 VPH: 구동 전류 패드 콘택홀
GI: 게이트 절연막 IN: 절연막
PAS: 보호막 PL: 평탄화 막
OL: 유기막 OLED: 유기발광 다이오드
FS: 실 BF: 배리어 필름
BANK: 뱅크 DM: 지지 패턴

Claims (8)

  1. 표시 영역 및 상기 표시 영역을 둘러싸는 비 표시 영역을 포함하는 박막 트랜지스터 기판;
    상기 박막 트랜지스터 기판과 대향하는 배리어 기판;
    상기 배리어 기판의 내측 표면 상에서, 상기 표시 영역에 대응하는 영역의 전체 표면을 덮도록 도포되어 상기 박막 트랜지스터 기판의 내측면과 면 합착되는 봉지재; 그리고
    상기 박막 트랜지스터 기판의 내측 표면 상에서, 상기 배리어 기판의 테두리와 상기 봉지재의 테두리 사이의 영역에 배치된 지지 패턴을 포함하고,
    상기 지지 패턴은 상기 비 표시 영역에 위치하여 상기 봉지재와 비 접촉되는것을 특징으로 하는 유기발광 다이오드 표시장치.
  2. 제 1 항에 있어서,
    상기 봉지재의 테두리는, 상기 배리어 기판의 테두리와 상기 표시 영역의 테두리 사이에 배치되는 것을 특징으로 하는 유기발광 다이오드 표시장치.
  3. 제 1 항에 있어서,
    상기 박막 트랜지스터 기판의 상기 비 표시 영역에는 패드부가 형성되고,
    상기 배리어 기판은 상기 표시 영역보다는 크고, 상기 패드부는 노출하는 크기를 가지며,
    상기 봉지재는 상기 표시 영역보다는 크고, 상기 배리어 기판보다는 작은 영역에 걸쳐 도포된 것을 특징으로 하는 유기발광 다이오드 표시장치.
  4. 제 1 항에 있어서,
    상기 지지 패턴은 상기 배리어 기판의 네 모서리 부에 형성된 것을 특징으로 하는 유기발광 다이오드 표시장치.
  5. 제 1 항에 있어서,
    상기 지지 패턴은 상기 박막 트랜지스터 기판과 상기 배리어 기판의 합착 간격보다 작은 높이를 갖는 것을 특징으로 하는 유기발광 다이오드 표시장치.
  6. 제 1 항에 있어서,
    상기 지지 패턴은 컬럼 스페이서와 동일한 물질로 동일한 높이로 형성된 것을 특징으로 하는 유기발광 다이오드 표시장치.
  7. 제 6 항에 있어서,
    상기 지지 패턴은, 상기 컬럼 스페이서와 적층된, 뱅크 패턴과 동일한 물질로 동일한 높이로 형성된 제1 보조층 및 평탄화 막과 동일한 물질로 동일한 높이로 형성된 제2 보조층 중 적어도 어느 하나를 더 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치.
  8. 제 1 항에 있어서,
    상기 지지 패턴은 상기 박막 트랜지스터 기판에 형성되고,
    상기 지지 패턴은 상기 배리어 기판과 일정 간격을 갖는 것을 특징으로 하는 유기발광 다이오드 표시장치.
KR1020130089576A 2013-07-29 2013-07-29 면 봉지 방식의 유기발광 다이오드 표시장치 KR102052746B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130089576A KR102052746B1 (ko) 2013-07-29 2013-07-29 면 봉지 방식의 유기발광 다이오드 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130089576A KR102052746B1 (ko) 2013-07-29 2013-07-29 면 봉지 방식의 유기발광 다이오드 표시장치

Publications (2)

Publication Number Publication Date
KR20150014201A KR20150014201A (ko) 2015-02-06
KR102052746B1 true KR102052746B1 (ko) 2019-12-06

Family

ID=52571122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130089576A KR102052746B1 (ko) 2013-07-29 2013-07-29 면 봉지 방식의 유기발광 다이오드 표시장치

Country Status (1)

Country Link
KR (1) KR102052746B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102491875B1 (ko) 2015-11-26 2023-01-27 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5046521B2 (ja) * 2006-01-18 2012-10-10 株式会社半導体エネルギー研究所 発光装置
KR20090110231A (ko) * 2008-04-16 2009-10-21 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치 및 유기 ｅｌ 장치의 제조 방법
KR101746841B1 (ko) * 2009-12-18 2017-06-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조 방법
KR101843181B1 (ko) * 2011-05-02 2018-03-28 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20130008315A (ko) * 2011-07-12 2013-01-22 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판
KR101855259B1 (ko) * 2011-12-21 2018-06-25 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20150014201A (ko) 2015-02-06

Similar Documents

Publication Publication Date Title
US11069877B2 (en) Display apparatus and method for manufacturing same
US8221178B2 (en) Method for fabricating organic electro-luminescence display device
KR102100880B1 (ko) 유기발광 다이오드 표시장치
KR102417453B1 (ko) 유기발광 다이오드 표시장치
CN109860226B (zh) 显示装置
JP2018073821A (ja) 貫通穴を介して基板の前面と背面を接続した平面表示装置
US20090066242A1 (en) Display device
JP2009123645A (ja) 有機ｅｌ表示装置およびその製造方法
KR20140033769A (ko) 유기전계발광소자 및 그 제조방법
KR20160070257A (ko) 정전기 차폐 구조를 갖는 유기발광 다이오드 표시장치
KR20150050996A (ko) 표시 장치 및 그 제조 방법
JP2006024530A (ja) 表示装置およびその製造方法
JP5493791B2 (ja) 電気光学装置の製造方法
KR102236704B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102094143B1 (ko) 유기발광다이오드 표시장치의 제조방법
JP2011023265A (ja) 電気光学装置、電気光学装置の製造方法
KR102052747B1 (ko) 면 봉지 방식의 유기발광 다이오드 표시장치 및 그 제조 방법
KR102043852B1 (ko) 유기전계발광 표시장치
KR102052746B1 (ko) 면 봉지 방식의 유기발광 다이오드 표시장치
JP2016143605A (ja) 発光装置の製造方法、発光装置、及び電子機器
KR20160047052A (ko) 대면적 고 휘도 유기발광 다이오드 표시장치
KR20030084746A (ko) 전계 발광 표시 장치의 제조 방법
CN110289290B (zh) 一种显示母板及其制备方法、电致发光显示面板
KR102449478B1 (ko) 디스플레이 장치
KR102079544B1 (ko) 면 봉지 방식의 유기발광 다이오드 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130729

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180627

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130729

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190412

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191029

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191202

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221017

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20231016

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20241015

Start annual number: 6

End annual number: 6