KR102051149B1 - 반도체 제조 장치의 프로세스 감시 장치, 반도체 제조 장치의 프로세스 감시 방법 및 반도체 제조 장치 - Google Patents

반도체 제조 장치의 프로세스 감시 장치, 반도체 제조 장치의 프로세스 감시 방법 및 반도체 제조 장치 Download PDF

Info

Publication number
KR102051149B1
KR102051149B1 KR1020130023171A KR20130023171A KR102051149B1 KR 102051149 B1 KR102051149 B1 KR 102051149B1 KR 1020130023171 A KR1020130023171 A KR 1020130023171A KR 20130023171 A KR20130023171 A KR 20130023171A KR 102051149 B1 KR102051149 B1 KR 102051149B1
Authority
KR
South Korea
Prior art keywords
abnormality
semiconductor manufacturing
manufacturing apparatus
moving image
image data
Prior art date
Application number
KR1020130023171A
Other languages
English (en)
Other versions
KR20130102486A (ko
Inventor
야스토시 우메하라
모토이 오카다
슈지 이와나가
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130102486A publication Critical patent/KR20130102486A/ko
Application granted granted Critical
Publication of KR102051149B1 publication Critical patent/KR102051149B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10016Video; Image sequence
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은, 종래에 비하여 용이하게 또한 확실하게 반도체 제조 장치의 프로세스를 감시할 수 있는 반도체 제조 장치의 프로세스 감시 장치, 반도체 제조 장치의 프로세스 감시 방법 및 반도체 제조 장치를 제공하는 것을 목적으로 한다.
피처리 기판을 처리하는 반도체 제조 장치의 프로세스의 상태를 감시하는 반도체 제조 장치의 감시 장치로서, 정상적인 상기 처리의 상태를 나타내는 정상시 동화상 데이터를 기억하는 기억 수단과, 감시 대상의 상기 처리의 상태를 촬상하여 동화상 데이터를 취득하는 촬상 수단과, 상기 촬상 수단에 의해 취득된 동화상 데이터와, 상기 정상시 동화상 데이터의 프레임마다 특징량을 추출하고, 추출한 특징량에 기초하여 이상도를 산출하는 이상도 산출 수단과, 상기 이상도 산출 수단에 의해 산출된 이상도를, 상기 동화상 데이터의 프레임 위치와 관련시켜 표시하는 표시 수단을 구비한다.

Description

반도체 제조 장치의 프로세스 감시 장치, 반도체 제조 장치의 프로세스 감시 방법 및 반도체 제조 장치{PROCESS MONITORING DEVICE AND PROCESS MONITORING METHOD IN SEMICONDUCTOR MANUFACTURING APPARATUS AND SEMICONDUCTOR MANUFACTURING APPARATUS}
본 발명은, 반도체 제조 장치의 프로세스 감시 장치, 반도체 제조 장치의 프로세스 감시 방법 및 반도체 제조 장치에 관한 것이다.
반도체 장치의 제조 공정에서는, 반도체 제조 장치에서 실시되는 각종 프로세스를 감시 카메라 등에 의해 촬상하여 감시하는 것이 알려져 있다(예컨대, 특허문헌 1 참조). 이러한 프로세스의 감시, 예컨대, 반도체 웨이퍼에 포토레지스트를 도포하는 도포 장치에 있어서의 포토레지스트의 도포 프로세스의 감시, 현상 장치에 있어서의 노광된 포토레지스트의 현상 프로세스의 감시를 감시 카메라에 의해 촬상하고, 이상이 있는 사상의 발생 유무를 감시하는 경우, 정상과 이상이 명확한 하나의 특정한 사상(事象), 예컨대 노즐로부터의 액 흘러내림을 감시하는 경우는, 전자적으로 이상 유무를 검출할 수 있다.
그러나, 일반적인 이상의 검출은, 프로세스를 촬상한 동화상은 데이터로서 저장해 두고, 이상 발생이 발각된 후, 이상이 발생한 반도체 웨이퍼가 경유해 온 프로세스 장치의 모듈을 조사하여 그 통과한 타임 스탬프에 의해 나중에 작업원이 육안으로 프로세스의 이상을 확인한다고 하는 방법이 채용되고 있었다.
[특허문헌 1] 일본 특허 공개 제2011-14849호 공보
그러나, 상기한 바와 같이 감시 카메라에 의해 촬상한 동화상을 작업원이 육안으로 관찰하는 경우, 매우 단시간 동안에 이상 사상이 발생하여 종료되는 것에 대해서는 놓칠 가능성이 높다고 하는 문제와, 감시에 숙련을 필요로 한다는 문제가 있었다. 또한, 이상이 한번 발생하면 연속하여 반도체 웨이퍼 등에 결함을 초래하여, 리워크할 때의 부담이 커진다고 하는 문제도 있다. 또한, 실제로 이상이 발생하기 전에 이상 예조의 검지 등을 행하기 어렵다고 하는 문제도 있었다.
본 발명은, 상기 종래의 사정에 대처하여 이루어진 것으로, 종래에 비하여 용이하게 또한 확실하게 반도체 제조 장치의 프로세스를 감시할 수 있는 반도체 제조 장치의 프로세스 감시 장치, 반도체 제조 장치의 프로세스 감시 방법 및 반도체 제조 장치를 제공하는 것을 목적으로 한다.
본 발명의 반도체 제조 장치의 프로세스 감시 장치의 일 양태는, 피처리 기판을 처리하는 반도체 제조 장치의 프로세스의 상태를 감시하는 반도체 제조 장치의 감시 장치로서, 정상적인 상기 처리의 상태를 나타내는 정상시 동화상 데이터를 기억하는 기억 수단과, 감시 대상의 상기 처리의 상태를 촬상하여 동화상 데이터를 취득하는 촬상 수단과, 상기 촬상 수단에 의해 취득된 동화상 데이터와, 상기 정상시 동화상 데이터의 프레임마다 특징량을 추출하고, 추출한 특징량에 기초하여 이상도를 산출하는 이상도 산출 수단과, 상기 이상도 산출 수단에 의해 산출된 이상도를, 상기 동화상 데이터의 프레임 위치와 관련시켜 표시하는 표시 수단을 구비하는 것을 특징으로 한다.
본 발명의 반도체 제조 장치의 프로세스 감시 방법의 일 양태는, 피처리 기판을 처리하는 반도체 제조 장치의 프로세스의 상태를 감시하는 반도체 제조 장치의 감시 방법으로서, 정상적인 상기 처리의 상태를 나타내는 정상시 동화상 데이터를 기억하는 기억 단계와, 감시 대상의 상기 처리의 상태를 촬상하여 동화상 데이터를 취득하는 촬상 단계와, 상기 촬상 단계에 의해 취득된 동화상 데이터와, 상기 정상시 동화상 데이터의 프레임마다 특징량을 추출하고, 추출한 특징량에 기초하여 이상도를 산출하는 이상도 산출 단계와, 상기 이상도 산출 단계에 의해 산출된 이상도를, 상기 동화상 데이터의 프레임 위치와 관련시켜 표시하는 표시 단계를 구비하는 것을 특징으로 한다.
본 발명의 반도체 제조 장치의 일 양태는, 피처리 기판을 처리하는 반도체 제조 장치로서, 정상적인 상기 처리의 상태를 나타내는 정상시 동화상 데이터를 기억하는 기억 수단과, 감시 대상의 상기 처리의 상태를 촬상하여 동화상 데이터를 취득하는 촬상 수단과, 상기 촬상 수단에 의해 취득된 동화상 데이터와, 상기 정상시 동화상 데이터의 프레임마다 특징량을 추출하고, 추출한 특징량에 기초하여 이상도를 산출하는 이상도 산출 수단과, 상기 이상도 산출 수단에 의해 산출된 이상도를, 상기 동화상 데이터의 프레임 위치와 관련시켜 표시하는 표시 수단을 구비하는 반도체 제조 장치의 감시 장치를 갖는 것을 특징으로 한다.
본 발명에 따르면, 종래에 비하여 용이하게 또한 확실하게 반도체 제조 장치의 프로세스를 감시할 수 있는 반도체 제조 장치의 프로세스 감시 장치, 반도체 제조 장치의 프로세스 감시 방법 및 반도체 제조 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시형태의 반도체 제조 장치의 프로세스 감시 장치의 구성을 나타낸 도면.
도 2는 본 발명의 일 실시형태의 반도체 제조 장치의 구성을 나타낸 도면.
도 3은 본 발명의 일 실시형태의 반도체 제조 장치의 구성을 나타낸 도면.
도 4는 본 발명의 일 실시형태의 반도체 제조 장치의 구성을 나타낸 도면.
도 5는 실시형태의 동작을 나타낸 흐름도.
도 6은 실시형태의 동작을 나타낸 흐름도.
도 7은 실시형태의 동작을 나타낸 흐름도.
도 8은 촬상 화상의 예를 모식적으로 나타낸 도면.
도 9a 및 도 9b는 촬상 화상의 예를 모식적으로 나타낸 도면.
도 10은 이상도의 산출 결과의 화상예를 모식적으로 나타낸 도면.
도 11은 이상도의 산출 결과의 화상예를 모식적으로 나타낸 도면.
도 12는 이상도의 산출 결과의 화상예를 모식적으로 나타낸 도면.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시형태에 따른 반도체 제조 장치의 프로세스 감시 장치의 구성을 나타낸 블록도이다. 도 1에 있어서, 도면 부호 100은 반도체 제조 장치의 프로세스 감시 장치, 도면 부호 110은 피처리 기판에 소정의 처리를 행하는 반도체 제조 장치를 나타내고 있다. 또한, 본 실시형태에서는, 피처리 기판으로서의 반도체 웨이퍼에 포토레지스트의 도포 처리 및 현상 처리를 행하는 도포 현상 장치(110)를 예로서 설명한다.
반도체 제조 장치의 프로세스 감시 장치(100)는, 동화상 모니터 카메라(101)를 구비하고 있고, 이 동화상 모니터 카메라(101)는 도포 현상 장치(110)의 내부에 내장되며, 감시 대상의 프로세스를 촬상 가능한 위치에 배치되어 있다. 본 실시형태에서는, 예컨대, 도포 현상 장치(110)의 약액 도포부, 즉 스핀 코팅 장치의 약액 공급 노즐(현상액 공급 노즐 또는 레지스트 공급 노즐 등), 회전되는 반도체 웨이퍼 등을 촬상 가능한 위치에 동화상 모니터 카메라(101)가 배치된다.
또한, 반도체 제조 장치의 프로세스 감시 장치(100)는, 화상 프레임 그래버부(102), CPU 및 메모리 등을 구비한 연산 처리부(103), 하드디스크 등을 포함하는 데이터 기억부(104), 학습 이상 판정 처리부(105), 진단 결과 표시부(106), 장치 이벤트 발행부(107)를 구비하고 있다.
동화상 모니터 카메라(101)로부터의 동화상 신호는 화상 프레임 그래버부(102)를 통해 동화상 데이터로서 연산 처리부(103)에 입력된다. 연산 처리부(103)에 입력된 동화상 데이터는 데이터 기억부(104)에 동화상 데이터로서 기억된다. 또한, 연산 처리부(103)에 입력된 동화상 신호는 연산 처리부(103)에서 연산 처리되고, 이 연산 처리 후의 동화상 데이터는 학습 이상 판정 처리부(105)에 입력된다.
다음에, 도 2 내지 도 4를 참조하여 도포 현상 장치(110)의 구성에 대해서 설명한다. 도 2는 평면도, 도 3은 정면도, 도 4는 배면도이다. 이 도포 현상 장치(110)는, 카세트 스테이션(111)과, 복수의 처리 유닛을 갖는 처리 스테이션(112)과, 처리 스테이션(112)에 인접하여 설치되는 노광 장치(114)와 처리 스테이션(112) 사이에서 반도체 웨이퍼(W)를 전달하기 위한 인터페이스 스테이션(113)을 구비하고 있다.
상기 카세트 스테이션(111)에는, 도포 현상 장치(110)에 있어서 처리를 행하는 복수 장의 반도체 웨이퍼(W)가 수평으로 수용된 웨이퍼 카세트(CR)가 다른 시스템으로부터 반입된다. 또한, 반대로 레지스트 도포 현상 장치(110)에 있어서의 처리가 종료된 반도체 웨이퍼(W)가 수용된 웨이퍼 카세트(CR)가 카세트 스테이션(111)으로부터 다른 시스템으로 반출된다. 또한, 카세트 스테이션(111)은 웨이퍼 카세트(CR)와 처리 스테이션(112) 사이에서의 반도체 웨이퍼(W)의 반송을 행한다.
도 2에 도시된 바와 같이, 카세트 스테이션(111)의 입구측 단부(도 2의 Y 방향 단부)에는 X 방향을 따라 연장되는 카세트 배치대(120)가 설치되어 있다. 이 카세트 배치대(120) 상에 X 방향을 따라 1열로 복수(도 2에서는 5개)의 위치 결정 돌기(120a)가 배치되어 있고, 웨이퍼 카세트(CR)는 웨이퍼 반입출구가 처리 스테이션(112)측을 향하게 하여 이 돌기(120a)의 위치에 배치되도록 되어 있다.
카세트 스테이션(111)에는, 카세트 배치대(120)와 처리 스테이션(112) 사이에 위치하도록 웨이퍼 반송 기구(121)가 설치되어 있다. 이 웨이퍼 반송 기구(121)는, 카세트 배열 방향(X 방향) 및 웨이퍼 카세트(CR) 내의 반도체 웨이퍼(W)의 배열 방향(Z 방향)으로 이동 가능한 웨이퍼 반송용 픽(121a)을 갖고 있고, 이 웨이퍼 반송용 픽(121a)은, 도 2에 나타내는 θ 방향으로 회전 가능하게 되어 있다. 이에 따라, 웨이퍼 반송용 픽(121a)은 어느 웨이퍼 카세트(CR)에 대해서나 액세스할 수 있고, 또한, 후술하는 처리 스테이션(112)의 제3 처리 유닛군(G3)에 설치된 트랜지션 유닛(TRS-G3)에 액세스할 수 있도록 되어 있다.
처리 스테이션(112)에는, 시스템 전면측에, 카세트 스테이션(111) 측에서부터 차례로 제1 처리 유닛군(G1)과 제2 처리 유닛군(G2)이 배치되어 있다. 또한, 시스템 배면측에, 카세트 스테이션(111) 측에서부터 차례로 제3 처리 유닛군(G3), 제4 처리 유닛군(G4) 및 제5 처리 유닛군(G5)이 배치되어 있다. 또한, 제3 처리 유닛군(G3)과 제4 처리 유닛군(G4) 사이에 제1 주반송부(A1)가 배치되고, 제4 처리 유닛군(G4)과 제5 처리 유닛군(G5) 사이에 제2 주반송부(A2)가 배치되어 있다. 또한, 제1 주반송부(A1)의 배면측에는 제6 처리 유닛군(G6)이 배치되고, 제2 주반송부(A2)의 배면측에는 제7 처리 유닛군(G7)이 배치되어 있다.
도 2 및 도 3에 도시된 바와 같이, 제1 처리 유닛군(G1)에는 컵 내에서 반도체 웨이퍼(W)를 스핀 척에 얹어 소정의 처리를 행하는 액 공급 유닛으로서의 5대의 스피너형 처리 유닛, 예컨대, 3대의 도포 유닛(COT)과, 노광시의 광의 반사를 방지하는 반사 방지막을 형성하는 2대의 코팅 유닛(BARC)이 합계 5단으로 중첩되어 배치되어 있다. 또한, 제2 처리 유닛군(G2)에는 5대의 스피너형 처리 유닛, 예컨대, 5대의 현상 유닛(DEV)이 5단으로 중첩되어 배치되어 있다. 이들 도포 유닛(COT)과, 코팅 유닛(BARC)과, 현상 유닛(DEV)에는 각각 도 1에 도시된 동화상 모니터 카메라(101)가 배치되며, 반도체 제조 장치의 프로세스 감시 장치(100)에 의해 그 프로세스가 감시되는 구성으로 되어 있다.
도 4에 도시된 바와 같이, 제3 처리 유닛군(G3)에는 밑에서부터 온도 조절유닛(TCP), 카세트 스테이션(111)과 제1 주반송부(A1) 사이에서의 반도체 웨이퍼(W)의 전달부가 되는 트랜지션 유닛(TRS-G3), 원하는 오븐형 처리 유닛 등을 설치할 수 있는 스페어 공간(V), 반도체 웨이퍼(W)에 정밀도가 좋은 온도 관리 하에서 가열 처리를 행하는 3대의 고정밀도 온도 조절 유닛(CPL-G3), 반도체 웨이퍼(W)에 소정의 가열 처리를 행하는 4대의 고온 열처리 유닛(BAKE)이 합계 10단으로 중첩되어 배치되어 있다.
또한, 제4 처리 유닛군(G4)에는 밑에서부터 고정밀도 온도 조절 유닛(CPL-G4), 레지스트 도포 후의 반도체 웨이퍼(W)에 가열 처리를 행하는 4대의 프리 베이크 유닛(PAB), 현상 처리 후의 반도체 웨이퍼(W)에 가열 처리를 행하는 5대의 포스트 베이크 유닛(POST)이 합계 10단으로 중첩되어 배치되어 있다.
또한, 제5 처리 유닛군(G5)에는 밑에서부터 4대의 고정밀도 온도 조절 유닛(CPL-G5), 6대의 노광 후 현상 전의 반도체 웨이퍼(W)에 가열 처리를 행하는 포스트 익스포져 베이크 유닛(PEB)이 합계 10단으로 중첩되어 배치되어 있다.
제3∼제5 처리 유닛군(G3∼G5)에 설치되어 있는 고온 열처리 유닛(BAKE), 프리 베이크 유닛(PAB), 포스트 베이크 유닛(POST), 포스트 익스포져 베이크 유닛(PEB)은, 예컨대, 전부 동일한 구조를 가지며, 가열 처리 유닛을 구성한다. 또한, 제4 처리 유닛군(G4)에 설치된 팽창제 팽창용 가열 유닛(EXB)에는 가열 기구 이외에 반도체 웨이퍼(W)에 광(자외선 등)을 조사하는 광 조사 기구가 설치되어 있다.
또한, 제3∼제5 처리 유닛군(G3∼G5)의 중첩 단수 및 유닛의 배치는, 도시하는 것에 한정되지 않고, 임의로 설정하는 것이 가능하다.
제6 처리 유닛군(G6)에는 밑에서부터 2대의 어드히전 유닛(AD)과, 반도체 웨이퍼(W)를 가열하기 위한 2대의 가열 유닛(HP)이 합계 4단으로 중첩되어 배치되어 있다.
제7 처리 유닛군(G7)에는 밑에서부터 레지스트막 두께를 측정하는 막 두께 측정 장치(FTI)와, 반도체 웨이퍼(W)의 엣지부만을 선택적으로 노광하는 주변 노광 장치(WEE)가 2단으로 중첩되어 배치되어 있다.
도 2에 도시된 바와 같이, 제1 주반송부(A1)에는 제1 주웨이퍼 반송 장치(116)가 설치되고, 이 제1 주웨이퍼 반송 장치(116)는 제1 처리 유닛군(G1), 제3 처리 유닛군(G3), 제4 처리 유닛군(G4)과 제6 처리 유닛군(G6)에 구비된 각 유닛에 선택적으로 액세스 가능하게 되어 있다.
제2 주반송부(A2)에는 제2 주웨이퍼 반송 장치(117)가 설치되고, 이 제2 주웨이퍼 반송 장치(117)는 제2 처리 유닛군(G2), 제4 처리 유닛군(G4), 제5 처리 유닛군(G5), 제7 처리 유닛군(G7)에 구비된 각 유닛에 선택적으로 액세스 가능하게 되어 있다.
제1 주웨이퍼 반송 장치(116) 및 제2 주웨이퍼 반송 장치(117)에는 반도체 웨이퍼(W)를 유지하기 위한 3개의 아암이 상하 방향으로 적층되도록 배치되어 있다. 그리고, 이들 아암에 반도체 웨이퍼(W)를 유지하여 X 방향, Y 방향, Z 방향 및 θ 방향의 각 방향으로 반송하도록 구성되어 있다.
도 2에 도시된 바와 같이, 제1 처리 유닛군(G1)과 카세트 스테이션(111) 사이에는 액 온도 조절 펌프(124) 및 덕트(128)가 설치되고, 제2 처리 유닛군(G2)과 인터페이스 스테이션(113) 사이에는 액 온도 조절 펌프(125) 및 덕트(129)가 설치되어 있다. 액 온도 조절 펌프(124, 125)는 각각 제1 처리 유닛군(G1)과 제2 처리 유닛군(G2)에 소정의 처리액을 공급하는 것이다. 또한, 덕트(128, 129)는 도포 현상 장치(110) 외부에 설치된 도시하지 않은 공조기로부터의 청정한 공기를 각 처리 유닛군(G1∼G5)의 내부에 공급하기 위한 것이다.
제1 처리 유닛군(G1)∼제7 처리 유닛군(G7)은 메인터넌스를 위해 착탈이 가능하게 되어 있고, 처리 스테이션(112)의 배면측의 패널도 착탈 또는 개폐 가능하게 되어 있다. 또한, 도 3에 도시된 바와 같이, 제1 처리 유닛군(G1)과 제2 처리 유닛군(G2)의 아래쪽에는 제1 처리 유닛군(G1)과 제2 처리 유닛군(G2)에 소정의 처리액을 공급하는 케미컬 유닛(CHM)(126, 127)이 설치되어 있다.
인터페이스 스테이션(113)은 처리 스테이션(112)측의 제1 인터페이스 스테이션(113a)과, 노광 장치(114)측의 제2 인터페이스 스테이션(113b)으로 구성되어 있고, 제1 인터페이스 스테이션(113a)에는 제5 처리 유닛군(G5)의 개구부와 대면하도록 제1 웨이퍼 반송체(162)가 배치되며, 제2 인터페이스 스테이션(113b)에는 X 방향으로 이동 가능한 제2 웨이퍼 반송체(163)가 배치되어 있다.
도 4에 도시된 바와 같이, 제1 웨이퍼 반송체(162)의 배면측에는 밑에서부터 차례로 노광 장치(114)로부터 반출된 반도체 웨이퍼(W)를 일시 수용하는 아웃용 버퍼 카세트(OUTBR), 노광 장치(114)에 반송되는 반도체 웨이퍼(W)를 일시 수용하는 인용 버퍼 카세트(INBR), 주변 노광 장치(WEE)가 중첩되어 구성된 제8 처리 유닛군(G8)이 배치되어 있다. 인용 버퍼 카세트(INBR)와 아웃용 버퍼 카세트(OUTBR)는, 복수 장, 예컨대 25장의 반도체 웨이퍼(W)를 수용할 수 있도록 되어 있다.
또한, 제1 웨이퍼 반송체(162)의 정면측에는, 도 3에 도시된 바와 같이, 밑에서부터 차례로 2단의 고정밀도 온도 조절 유닛(CPL-G9)과, 트랜지션 유닛(TRS-G9)이 중첩되어 구성된 제9 처리 유닛군(G9)이 배치되어 있다.
도 2에 도시된 바와 같이, 제1 웨이퍼 반송체(162)는 Z 방향으로 이동 가능하고, 또한, θ 방향으로 회전 가능하고, 또한, X-Y면 내에서 진퇴가 자유로운 웨이퍼 전달용 포크(162a)를 갖고 있다. 이 포크(162a)는 제5 처리 유닛군(G5), 제8 처리 유닛군(G8), 제9 처리 유닛군(G9)의 각 유닛에 대하여 선택적으로 액세스 가능하고, 이에 따라 이들 유닛 사이에서의 반도체 웨이퍼(W)의 반송을 행할 수 있도록 되어 있다.
제2 웨이퍼 반송체(163)도 마찬가지로, X 방향 및 Z 방향으로 이동 가능하고, 또한, θ 방향으로 회전 가능하고, 또한, X-Y면 내에서 진퇴가 자유로운 웨이퍼 전달용 포크(163a)를 갖고 있다. 이 포크(163a)는 제9 처리 유닛군(G9)의 각 유닛과, 노광 장치(114)의 인 스테이지(114a) 및 아웃 스테이지(114b)에 대하여 선택적으로 액세스 가능하고, 이들 각부의 사이에서 반도체 웨이퍼(W)의 반송을 행할 수 있도록 되어 있다.
도 3에 도시된 바와 같이, 카세트 스테이션(111)의 하부에는 이 도포 현상 장치(110) 전체를 제어하는 집중 제어부(119)가 설치되어 있다. 이 집중 제어부(119)에 도 1에 도시된 반도체 제조 장치의 프로세스 감시 장치(100)의 동화상 모니터 카메라(101) 이외의 부분이 배치되어 있다.
이와 같이 구성된 도포 현상 장치(110)를 이용하여 반도체 웨이퍼(W)에 대한 레지스트 도포, 현상 공정 등을 이하와 같이 실시한다.
우선, 웨이퍼 카세트(CR)로부터 처리전의 반도체 웨이퍼(W)를 1장씩 웨이퍼 반송 기구(121)에 의해 빼내고, 이 반도체 웨이퍼(W)를 처리 스테이션(112)의 처리 유닛군(G3)에 배치된 트랜지션 유닛(TRS-G3)에 반송한다.
다음에, 반도체 웨이퍼(W)에 대하여, 온도 조절 유닛(TCP)으로 온도 조절 처리를 행한 후, 제1 처리 유닛군(G1)에 속하는 코팅 유닛(BARC)에서의 반사 방지막의 형성, 가열 유닛(HP)에 있어서의 가열 처리, 고온 열처리 유닛(BAKE)에 있어서의 베이크 처리를 행한다. 코팅 유닛(BARC)에 의한 반도체 웨이퍼(W)에의 반사 방지막의 형성 전에 어드히전 유닛(AD)에 의해 어드히전 처리를 행하여도 좋다.
다음에, 고정밀도 온도 조절 유닛(CPL-G4)으로 반도체 웨이퍼(W)의 온도 조절을 행한 후, 반도체 웨이퍼(W)를 제1 처리 유닛군(G1)에 속하는 레지스트 도포 유닛(COT)으로 반송하여 레지스트액의 도포 처리를 행한다.
다음에, 제4 처리 유닛군(G4)에 설치된 프리 베이크 유닛(PAB)과 반도체 웨이퍼(W)에 프리 베이크 처리를 행하고, 주변 노광 장치(WEE)로 주변 노광 처리를 행한 후, 고정밀도 온도 조절 유닛(CPL-G9) 등으로 온도 조절한다. 그 후, 반도체 웨이퍼(W)를 제2 웨이퍼 반송체(163)에 의해 노광 장치(114) 내에 반송한다.
노광 장치(114)에 의해 노광 처리가 행해진 반도체 웨이퍼(W)는 제2 웨이퍼 반송체(163)에 의해 트랜지션 유닛(TRS-G9)에 반입된다. 이 후, 반도체 웨이퍼(W)에, 제5 처리 유닛군(G5)에 속하는 포스트 익스포져 베이크 유닛(PEB)에 의한 포스트 익스포져 베이크 처리, 제2 처리 유닛군(G2)에 속하는 현상 유닛(DEV)에 의한 현상 처리, 포스트 베이크 유닛(POST)에 의한 포스트 베이크 처리, 고정밀도 온도 조절 유닛(CPL-G3)에 의한 온도 조절 처리를 행한다.
이상의 순서에 의해 레지스트 패턴의 패터닝이 행해진다.
도 1에 도시된 반도체 제조 장치의 프로세스 감시 장치(100)에 의해 프로세스의 감시를 행하는 경우, 프로세스의 감시를 시작하기 전에, 미리 반도체 웨이퍼에 대한 프로세스가 정상적으로 행해졌을 때의 동화상을 동화상 모니터 카메라(101)에 의해 촬상하고, 그 때의 동화상 데이터를, 정상시 동화상 데이터로서 데이터 기억부(104)에 기억시켜 둔다. 이 정상시 동화상 데이터의 수집은, 장치 모듈마다, 또한, 레시피마다 행할 필요가 있고, 또한, 액의 요동 등이 있기 때문에, 1레시피에 대해서 복수 회(예컨대, 10∼20회) 정상시 동화상 데이터의 수집을 행한다.
동화상 데이터를 받아들일 때에는, 도 5의 흐름도에 도시된 바와 같이 전처리를 행한다. 즉, 먼저 동화상으로부터 프레임 화상을 잘라낸다(단계 201). 다음에, 컬러를 그레이화하는 그레이화 처리를 행하고(단계 202), 메디안 필터 등에 의한 노이즈 제거 처리를 행한 후(단계 203), 2치화 처리를 행한다(단계 204).
다음에, ROI(Region Of Interest) 설정을 행하여, 감시를 행하는 동화상의 범위를 결정한다. 이것에 의해, 전처리가 종료된다. 여기서, 도 8에 ROI의 설정예를 나타낸다. 도 8에 도시된 화상에는, 약액을 토출하는 노즐, 회전되는 반도체 웨이퍼, 반도체 웨이퍼를 둘러싸는 컵의 일부가 찍혀 있다. 또한, 도 8에 있어서 상부에 일부가 보이고 있는 것이 실제 노즐이며, 하부에 보이고 있는 것은 반도체 웨이퍼의 표면으로 이동하고 있는 노즐의 상이다. 동 도면에 있어서 사각형으로 구획된 내측 부분이 ROI이고, 그 내부를 복수(도 8에 도시된 예에서는 4×5)의 메시로 분리하고 있다. 이와 같이, ROI로서는, 주로 약액을 토출하는 노즐의 근방 및 회전되는 반도체 웨이퍼의 표면 등으로 하는 것이 바람직하다.
감시 대상의 프로세스를 촬상하여 이 프로세스의 이상 사상의 발생 유무를 감시할 때에는, 상기한 전처리가 실시되고, 데이터 기억부(104)에 기억된 정상시 동화상 데이터와, 촬상하여 얻어진, 상기한 전처리가 실시된 동화상 데이터를 프레임마다 비교한다.
이 정상시 동화상 데이터와 촬상하여 받아들여진 동화상 데이터의 비교는, 예컨대, ST-patch(space-time-patch) 특징량 추출 등에 의해 특징량 추출을 행하고, 각 프레임에서의 특징량 벡터와, 정상시 동화상 데이터에 있어서의 대응하는 프레임의 특징량 벡터의 차를 노옴(norm), 혹은 거리로서의 스칼라량으로서 계산하고, 이상도로서 정량적으로 취급한다.
도 6은 이러한 특징량 추출을 행할 때의 공정을 나타낸 흐름도이다. 도 6에 도시된 바와 같이, 특징량 추출에서는, 우선, ROI 내에서의 패치(patch) 사이즈, 이동 간격의 설정을 행한다. 이 설정은 예컨대 10×10 픽셀 등으로 한다(단계 211).
다음에, 패치 내의 각 픽셀에서, dx2, dx×dy, dx×dt, dy2, dy×dt, dy2의 6차원 벡터를 계산한다(단계 212).
이 후, 패치 내의 각 픽셀의 벡터를 요소마다 총합(Σdx2, Σdx×dy, Σdx×dt, Σdy2, Σdy×dt, Σdt2)을 취한다(단계 213).
그리고, ROI 내의 각 패치의 특징량 벡터를 연결한 6x(패치수) 차원의 벡터를 생성한다(단계 214).
도 7은 상기한 바와 같이 하여 생성한 특징량 벡터에 기초하여 이상 인식을 행하는 공정을 나타낸 흐름도이다. 도 7에 도시된 바와 같이, 우선, 각 프레임에서의 특징량 벡터와, 정상시 동화상 데이터에 있어서의 대응하는 프레임의 특징량 벡터의 노옴을 계산한다(단계 221). 이 산출된 노옴이 이상도를 나타내는 지침이 된다.
다음에, 계산 결과를, 촬상한 동화상 데이터의 프레임 위치와 관련시켜 시계열로 그래프 형식 등에 의해 도 1에 도시된 진단 결과 표시부(106)에 표시한다(단계 222). 이 표시 결과의 예를 도 9a 및 도 9b에 나타낸다.
도 9a는 촬상 동화상의 1 프레임의 예를 나타낸 것으로, 반도체 웨이퍼에 현상액을 도포하는 노즐 주변의 화상을 나타내고 있다. 동 도면에 있어서 사각형으로 구획된 내측 부분이 ROI이고, 그 내부를 복수(도 9a 및 도 9b에 도시된 예에서는 4×5)의 메시로 분리하고 있다. 또한, 이 촬상 동화상의 프레임에서는, 도면 중 원형으로 둘러싸인 영역에 있어서, 린스액 스플래시가 발생하고 있다. 또한, 린스액 스플래시란, 반도체 웨이퍼 옆에서 토출된 약액이 비산되고, 큰 액적이 되어 반도체 웨이퍼를 둘러싸는 컵의 벽에 충돌하여 튀어 올라 반도체 웨이퍼 상에 낙하하는 현상으로서, 반도체 웨이퍼 상에 형성된 레지스트 패턴을 무너뜨릴 가능성이 있다.
도 9b는 종축을 노옴에 의한 거리, 횡축을 프레임 번호로 하여 상기 촬상 동화상과, 정상시 동화상 데이터의 대응하는 프레임의 특징량 벡터의 노옴을 산출한 결과를 나타낸 것이다. 이 경우, 도 8에 도시된 동화상에 해당하는 것이 대응하는 정상시 동화상 데이터가 된다. 도 9b에 도시된 바와 같이, 린스액 스플래시가 발생한 프레임에 있어서, 노옴에 의한 거리가 돌출된 상태로 되어 있는 것을 알 수 있다. 이것에 의해, 이상 사상이 발생한 것을 검지할 수 있다.
이 경우, 도 9b에 도시된 그래프와 도 9a에 도시된 촬상 동화상의 프레임이 관련되어 있고, 도 9b에 도시된 그래프 상에서 피크의 위치를 지정(예컨대, 마우스로 클릭)함으로써 도 9a에 도시된 촬상 동화상의 프레임이 표시되도록 되어 있다. 따라서, 도 9b에 도시된 그래프를 파악함으로써, 이상 사상의 발생 유무를 용이하게 인식할 수 있고, 그래프 상의 이상 사상의 발생 위치를 지정(예컨대, 마우스로 클릭)함으로써 이상 사상이 발생한 촬상 동화상의 프레임을 용이하게 파악할 수 있다. 이것에 의해, 이상 사상이 린스액 스플래시의 발생인 것을 용이하게 확인할 수 있다.
또한, 현상 장치에 있어서는, 상기한 린스액 스플래시 이외에, 예컨대 액 방울의 발생, 표면 요동, 현상액 튐 등의 이상 사상이 있다. 액 방울의 발생은 노즐로부터 토출된 액이 방울 형상이 되어 반도체 웨이퍼 상을 굴러가는 사상으로서, 액 방울이 머물러 반도체 웨이퍼 상에 부착될 때에, 현상 공정에서 형성되는 레지스트 패턴이 무너질 가능성이 있다. 표면 요동은, 노즐로부터의 토출량이 지나치게 많은 경우 등에 액면이 흔들리는 현상이며, 불균일이 발생할 가능성이 있다. 현상액 튐은, 노즐로부터의 토출 압력이 지나치게 높거나 하여 약액이 튀는 현상으로서, 약액이 반도체 웨이퍼 상에 낙하했을 때에, 반도체 웨이퍼 상에 형성된 레지스트 패턴을 무너뜨릴 가능성이 있다.
또한, 본 실시형태에서는, 학습 이상 판정 처리부(105)에 미리 이상값의 임계값이 설정되어 있다. 그리고, 학습 이상 판정 처리부(105)에서는, 산출된 값과 이상값의 임계값을 비교하여, 이상값이 임계값을 초과하고 있는 경우는, 장치 이벤트 발행부(107)로부터 이상 사상이 발생했다는 취지의 이벤트 발보(發報)를 행한다(단계 223). 이것에 의해, 도포 현상 장치(110)의 이상 사상이 발생한 모듈이 정지되어, 프로세스 상태가 불량인 반도체 웨이퍼가 대량으로 발생하는 것을 방지할 수 있다.
또한, 학습 이상 판정 처리부(105)에서는, 이상 프레임의 특징량 벡터를 계산하고(단계 224), 이상 프레임 화상과 특징량 벡터를 데이터 베이스(DB)에 등록한다.
또한, 이 데이터 베이스(DB)에 충분한 양의 이상 사상에 대한 데이터가 등록된 후에는, 이 데이터 베이스(DB)를 참조함으로써, 산출된 이상 프레임의 특징량 벡터로부터 이상 사상의 특정을 행한다(단계 225).
도 10의 그래프는, 종축을 노옴에 의한 거리, 횡축을 프레임 번호로 하여 통상의 레시피에 의해 정상적인 프로세스를 실행했을 때의 감시 결과를 나타낸 것이다. 한편, 도 11 및 도 12는 레시피를 변경하여 이상 사상이 발생하도록 한 경우의 감시 결과를 나타내고 있다. 종축은 대수 눈금으로 되어 있고, 이상 사상이 발생한 경우, 정상적인 프로세스의 경우에 비하여 이상도가 전체적으로 1자릿수 정도 변화하고 있는 것을 알 수 있다. 따라서, 도 10에 나타나는 피크와, 도 11 및 도 12에 나타나는 피크 사이의 값으로 임계값을 설정함으로써, 이상 사상의 발생을 확실하게 검출할 수 있다.
그런데, 이상 사상 중에는 직접 프로세스 불량이 되어, 그 이상 사상이 발생한 프로세스에 의해 제조된 제품이 불량이 되어 버리는 것 이외에, 이상 예조가 되는 사상(이상 예조 사상)으로서, 그 이상 예조 사상이 발생한 프로세스에 의해 제조된 제품은 불량이 되지는 않지만, 그대로 그 반도체 제조 장치에 의한 프로세스를 속행하면, 머지않아 이상 사상으로 발전하여 불량 제품이 나오게 되는 경우도 있다.
이러한 이상 예조 사상을 검출하여 이상 예측을 행하기 위해서는, 미리 이상 예조 등록 데이터 베이스에 이상 예조 판단을 위한 임계값을 저장해 두고, 이것을 기준으로 하여 감시시의 동화상의 정상, 이상 예조 사상 발생의 차이를 판정할 수 있다.
상기 실시형태에서는, 반도체 웨이퍼에 포토레지스트의 도포 처리 및 현상 처리를 행하는 도포 현상 장치(110)를 예로 하여 반도체 웨이퍼에 노즐로부터 액체를 공급하여 처리하는 경우의 감시에 대해서 설명하였지만, 반도체 제조 장치에 있어서의 다른 처리의 감시에 대해서도 마찬가지로 하여 적용할 수 있다.
예컨대, 반도체 제조 장치에 있어서 반도체 웨이퍼를 반송하는 반송계의 감시에 대해서도 마찬가지로 적용할 수 있다. 반송계의 감시의 경우, 반송 장치 상에 있어서의 반도체 웨이퍼의 위치 어긋남 등을 감시하여, 이상이라고 판정된 경우는 반송을 정지함으로써, 반도체 웨이퍼가 구조물에 충돌하여 파손되어 버리는 것 등을 미연에 방지할 수 있다.
또한, 피처리 기판으로서는, 반도체 웨이퍼에 한정되지 않고, 예컨대 액정 표시 장치용 기판, 유기 EL용 기판 등의 처리의 감시에 대해서도 마찬가지로 하여 적용할 수 있다.
또한, 본 발명은 전술한 실시형태에 한정되지 않고, 각종 변경이 가능한 것은 물론이다.
100 : 반도체 제조 장치의 프로세스 감시 장치
101 : 동화상 모니터 카메라
102 : 화상 프레임 그래버부
103 : 연산 처리부
104 : 데이터 기억부
105 : 학습 이상 판정 처리부
106 : 진단 결과 표시부
107 : 장치 이벤트 발행부
110 : 도포 현상 장치

Claims (10)

  1. 피처리 기판을 처리하는 반도체 제조 장치의 프로세스의 상태를 감시하는 반도체 제조 장치의 감시 장치로서,
    정상적인 상기 처리의 상태를 나타내는 정상시 동화상 데이터를 기억하는 기억 수단과,
    감시 대상의 상기 처리의 상태를 촬상하여 동화상 데이터를 취득하는 촬상 수단과,
    상기 촬상 수단에 의해 취득된 동화상 데이터와, 상기 정상시 동화상 데이터로부터 프레임마다 특징량을 추출하고, 추출한 특징량에 기초하여 이상도를 정량적으로 산출하는 이상도 산출 수단과,
    상기 이상도 산출 수단에 의해 산출된 이상도를, 상기 동화상 데이터의 프레임 위치와 관련시켜 표시하는 표시 수단
    을 구비하는 것을 특징으로 하는 반도체 제조 장치의 감시 장치.
  2. 제1항에 있어서, 상기 표시 수단은, 상기 이상도의 상기 동화상 데이터의 프레임마다의 변화를 그래프에 의해 표시하고, 이 그래프 상의 위치를 지정함으로써, 지정된 그래프의 위치에 대응하는 상기 동화상 데이터를 표시하는 것을 특징으로 하는 반도체 제조 장치의 감시 장치.
  3. 제2항에 있어서, 상기 이상도의 임계값을 저장하는 임계값 저장 수단과,
    이 임계값 저장 수단에 저장된 상기 임계값과, 상기 이상도 산출 수단에 의해 산출된 이상도를 비교하여, 산출된 이상도가 상기 임계값을 초과하고 있는 경우는, 이상 사상의 발생의 경고를 발하는 이상 판정 수단을 구비하는 것을 특징으로 하는 반도체 제조 장치의 감시 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 이상도 산출 수단은 ST-patch 특징으로부터 상기 이상도를 산출하는 것을 특징으로 하는 반도체 제조 장치의 감시 장치.
  5. 피처리 기판을 처리하는 반도체 제조 장치의 프로세스의 상태를 감시하는 반도체 제조 장치의 감시 방법으로서,
    정상적인 상기 처리의 상태를 나타내는 정상시 동화상 데이터를 기억하는 기억 단계와,
    감시 대상의 상기 처리의 상태를 촬상하여 동화상 데이터를 취득하는 촬상 단계와,
    상기 촬상 단계에 의해 취득된 동화상 데이터와, 상기 정상시 동화상 데이터로부터 프레임마다 특징량을 추출하고, 추출한 특징량에 기초하여 이상도를 정량적으로 산출하는 이상도 산출 단계와,
    상기 이상도 산출 단계에 의해 산출된 이상도를, 상기 동화상 데이터의 프레임 위치와 관련시켜 표시하는 표시 단계
    를 포함하는 것을 특징으로 하는 반도체 제조 장치의 감시 방법.
  6. 제5항에 있어서, 상기 표시 단계에서는, 상기 이상도의 상기 동화상 데이터의 프레임마다의 변화를 그래프에 의해 표시하고, 이 그래프 상의 위치를 지정함으로써, 지정된 그래프의 위치에 대응하는 상기 동화상 데이터를 표시하는 것을 특징으로 하는 반도체 제조 장치의 감시 방법.
  7. 제6항에 있어서, 상기 이상도의 임계값을 저장하는 임계값 저장 단계와,
    상기 임계값 저장 단계에서 저장된 상기 임계값과, 상기 이상도 산출 단계에 의해 산출된 이상도를 비교하여, 산출된 이상도가 상기 임계값을 초과하고 있는 경우는, 이상 사상의 발생의 경고를 발하는 이상 판정 단계를 구비하는 것을 특징으로 하는 반도체 제조 장치의 감시 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, 상기 이상도 산출 단계에서는, ST-patch 특징으로부터 상기 이상도를 산출하는 것을 특징으로 하는 반도체 제조 장치의 감시 방법.
  9. 피처리 기판을 처리하는 반도체 제조 장치로서,
    정상적인 상기 처리의 상태를 나타내는 정상시 동화상 데이터를 기억하는 기억 수단과,
    감시 대상의 상기 처리의 상태를 촬상하여 동화상 데이터를 취득하는 촬상 수단과,
    상기 촬상 수단에 의해 취득된 동화상 데이터와, 상기 정상시 동화상 데이터로부터 프레임마다 특징량을 추출하고, 추출한 특징량에 기초하여 이상도를 정량적으로 산출하는 이상도 산출 수단과,
    상기 이상도 산출 수단에 의해 산출된 이상도를, 상기 동화상 데이터의 프레임 위치와 관련시켜 표시하는 표시 수단을 구비하는 반도체 제조 장치의 감시 장치를 갖는 것을 특징으로 하는 반도체 제조 장치.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 이상도 산출 수단에 의해 산출된 이상도를 이용하여, 이상 사상 및 이상 예조 사상 중 적어도 하나를 검출하는 것을 특징으로 하는 반도체 제조 장치의 감시 장치.
KR1020130023171A 2012-03-07 2013-03-05 반도체 제조 장치의 프로세스 감시 장치, 반도체 제조 장치의 프로세스 감시 방법 및 반도체 제조 장치 KR102051149B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2012-050379 2012-03-07
JP2012050379 2012-03-07
JPJP-P-2012-273207 2012-12-14
JP2012273207A JP5497144B2 (ja) 2012-03-07 2012-12-14 半導体製造装置のプロセス監視装置及び半導体製造装置のプロセス監方法並びに半導体製造装置

Publications (2)

Publication Number Publication Date
KR20130102486A KR20130102486A (ko) 2013-09-17
KR102051149B1 true KR102051149B1 (ko) 2019-12-02

Family

ID=49114171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130023171A KR102051149B1 (ko) 2012-03-07 2013-03-05 반도체 제조 장치의 프로세스 감시 장치, 반도체 제조 장치의 프로세스 감시 방법 및 반도체 제조 장치

Country Status (4)

Country Link
US (1) US8989477B2 (ko)
JP (1) JP5497144B2 (ko)
KR (1) KR102051149B1 (ko)
TW (1) TWI534720B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10064546B2 (en) * 2012-10-24 2018-09-04 Nidek Co., Ltd. Ophthalmic analysis apparatus and ophthalmic analysis program
JP5764592B2 (ja) * 2013-02-22 2015-08-19 東京エレクトロン株式会社 基板処理装置、基板処理装置の監視装置及び基板処理装置の監視方法
JP2018077764A (ja) * 2016-11-11 2018-05-17 東京エレクトロン株式会社 異常検知装置
CN107194297A (zh) * 2017-05-24 2017-09-22 北京中企时代科技有限公司霍林郭勒分公司 上煤分站及上煤系统
CN107368058B (zh) * 2017-07-19 2020-06-16 北京上格云技术有限公司 一种用于设备的故障监测方法、设备和计算机可读介质
JP7157629B2 (ja) * 2018-11-02 2022-10-20 株式会社Screenホールディングス 基板処理装置および基板処理方法
US11543363B2 (en) * 2019-05-24 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for wafer bond monitoring
KR20220100614A (ko) * 2019-11-15 2022-07-15 도쿄엘렉트론가부시키가이샤 감시 장치, 기판 처리 장치, 감시 방법 및 기억 매체
JP7443163B2 (ja) * 2020-05-27 2024-03-05 株式会社Screenホールディングス 基板処理方法および基板処理装置
JP2023122222A (ja) 2022-02-22 2023-09-01 株式会社Screenホールディングス 基板処理装置及び基板処理システム並びに基板処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006090901A (ja) * 2004-09-24 2006-04-06 Fujitsu Ltd 半導体製品の製造工程における処理評価方法および装置ならびに半導体製品製造システム
US20070105245A1 (en) * 2005-11-10 2007-05-10 Hitachi High-Technologies Corporation Wafer inspection data handling and defect review tool
US20080292176A1 (en) 2007-05-16 2008-11-27 Kaoru Sakai Pattern inspection method and pattern inspection apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862491B2 (en) * 2002-05-22 2005-03-01 Applied Materials Israel, Ltd. System and method for process variation monitor
JP4374303B2 (ja) * 2004-09-29 2009-12-02 株式会社日立ハイテクノロジーズ 検査方法及びその装置
US8285055B1 (en) * 2008-09-10 2012-10-09 Adobe Systems Incorporated Determining correspondence between image regions
JP5195673B2 (ja) * 2009-07-06 2013-05-08 東京エレクトロン株式会社 液処理装置、液処理方法及び記憶媒体
JP5859845B2 (ja) * 2011-12-27 2016-02-16 Jfeスチール株式会社 通板異常検出装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006090901A (ja) * 2004-09-24 2006-04-06 Fujitsu Ltd 半導体製品の製造工程における処理評価方法および装置ならびに半導体製品製造システム
US20070105245A1 (en) * 2005-11-10 2007-05-10 Hitachi High-Technologies Corporation Wafer inspection data handling and defect review tool
US20080292176A1 (en) 2007-05-16 2008-11-27 Kaoru Sakai Pattern inspection method and pattern inspection apparatus

Also Published As

Publication number Publication date
JP5497144B2 (ja) 2014-05-21
US20130236088A1 (en) 2013-09-12
JP2013214279A (ja) 2013-10-17
TWI534720B (zh) 2016-05-21
TW201351304A (zh) 2013-12-16
US8989477B2 (en) 2015-03-24
KR20130102486A (ko) 2013-09-17

Similar Documents

Publication Publication Date Title
KR102051149B1 (ko) 반도체 제조 장치의 프로세스 감시 장치, 반도체 제조 장치의 프로세스 감시 방법 및 반도체 제조 장치
US9927373B2 (en) Substrate processing apparatus, monitoring device of substrate processing apparatus, and monitoring method of substrate processing apparatus
US8812266B2 (en) Abnormality determination system and abnormality determination method for processing apparatus
KR101172564B1 (ko) 액 처리 장치, 액 처리 방법 및 기억 매체
JP3916468B2 (ja) 基板処理装置および基板処理方法
TWI647772B (zh) 基板之檢查方法、電腦記錄媒體及基板檢查裝置
TWI593464B (zh) 基板處理裝置及基板處理方法
JP5566265B2 (ja) 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
JP7350966B2 (ja) 基板処理方法および基板処理装置
JP5304474B2 (ja) 液処理装置、液処理方法及び記憶媒体
US20220005736A1 (en) Substrate processing apparatus and substrate processing method
KR20100135846A (ko) 결함 분류 방법, 컴퓨터 기억 매체 및 결함 분류 장치
JP7471387B2 (ja) モデル作成装置、モデル作成方法及びコンピュータプログラム
JP2007194262A (ja) 欠陥判定システムおよび基板処理システム
KR20190099124A (ko) 액 처리 장치
JP2006351751A (ja) 基板処理装置及び基板処理方法
JP5837649B2 (ja) 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体
JP6412825B2 (ja) 検査装置および基板処理装置
KR100435216B1 (ko) 기판 처리공정 실시간 모니터링 시스템 및 방법
JP3753957B2 (ja) 管理システム
WO2020071212A1 (ja) 基板処理方法および基板処理装置
CN115468909A (zh) 基片检查装置、基片检查方法和存储介质
JP2002109515A (ja) チップ検査方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant