KR102006092B1 - 에피택셜 사이드-다운 장착용 양자 폭포 레이저 - Google Patents

에피택셜 사이드-다운 장착용 양자 폭포 레이저 Download PDF

Info

Publication number
KR102006092B1
KR102006092B1 KR1020177020178A KR20177020178A KR102006092B1 KR 102006092 B1 KR102006092 B1 KR 102006092B1 KR 1020177020178 A KR1020177020178 A KR 1020177020178A KR 20177020178 A KR20177020178 A KR 20177020178A KR 102006092 B1 KR102006092 B1 KR 102006092B1
Authority
KR
South Korea
Prior art keywords
chip
qcl
heat
active region
sink
Prior art date
Application number
KR1020177020178A
Other languages
English (en)
Other versions
KR20170099967A (ko
Inventor
리차드 몰리니
알프레도 비스무토
토비아 그레쉬
안토이네 뮐러
Original Assignee
알페스 라제르스 에스아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알페스 라제르스 에스아 filed Critical 알페스 라제르스 에스아
Publication of KR20170099967A publication Critical patent/KR20170099967A/ko
Application granted granted Critical
Publication of KR102006092B1 publication Critical patent/KR102006092B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3401—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers having no PN junction, e.g. unipolar lasers, intersubband lasers, quantum cascade lasers
    • H01S5/3402—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers having no PN junction, e.g. unipolar lasers, intersubband lasers, quantum cascade lasers intersubband lasers, e.g. transitions within the conduction or valence bands
    • H01S5/0224—
    • H01S5/02272—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

양자 폭포 레이저(QCL)의 에피택셜-사이드-다운 본딩을 위해, QCL 칩과, QCL 칩이 장착되는 히트-싱크 간의 열 전달을 최적화시키는 것이 중요하다. 이는 고-열전도도의 히트-싱크를 이용함으로써, 그리고, 레이저 활성 영역과 상기 히트-싱크 간의 열 저항을 최소화시킴으로써 실현된다. 고려되는 에피-다운 구조에서, QCL의 활성 영역은 히트-싱크로부터 단지 수 마이크로미터 떨어져 위치하며, 이는 열적인 관점에서 선호된다. 그러나 이 설계는 구현하기 어렵고 어떤 특별한 예방책이 추해지지 않을 경우 종종 낮은 제조 수율로 나타난다. 액티브 영역이 히트-싱크에 매우 가깝기 때문에, 솔더 물질이 본딩 프로세스 중 칩의 측부 상으로 스며나올 수 있고, 디바이스를 회로 단락시켜서 사용불가능화할 수 있다. 이러한 사고를 방지하기 위해, 발명은 2개의 도파관 패싯(즉, 활성 영역의 단부들)을 제외하고 칩 전체 주위로 트렌치를 제공하는 것을 제안한다. 이 트렌치는 표준 QCL 칩 내로 에칭될 수 있고, 또는 칩 내로 기계가공되어, 에피-다운 본딩 프로세스 중 칩에 의해 변위되는 솔더의 부피를 위한 초기 빈 공간을 제공하게 되며, 이러한 빈 공간은, 칩의 측부와 접촉하지 않으면서, 따라서 디바이스를 단락시킴없이, 잉여의 솔더에 의해 점유된다.

Description

에피택셜 사이드-다운 장착용 양자 폭포 레이저
본 발명은 양자 폭포 반도체 레이저에 관한 것으로서, 특히, 이러한 레이저의 온도 관리 및 제조 수율에 초점을 맞춘 발명이다.
양자 폭포 레이저(QCL: Quantum Cascade Lasers)는 양자 우물 내 서브밴드간 전이에 의존하는 반도체 레이저다. 이들은 중-적외선 스펙트럼 범위, 즉, 3-50㎛의 파장으로 상온에서 연속파(CW) 모드로 작동한다.
QCL이 1kA/cm2 수준의 임계 전류 밀도 및 약 10V의 비교적 큰 전압에서 작동하기 때문에, 이득 영역에서의 주울 열은 하이-듀티-사이클 및 CW 작동 중 히트-싱크 온도 위로 내부 온도를 급격히 상승시킨다. 이러한 자체 발열은, 레이저 효율이 활성 영역 온도 증가와 함께 감소하기 때문에, 대체로 성능 저하로 귀결된다. 이러한 해로운 효과를 최소로 유지시키기 위해, 고-열전도도 물질로 제조된 히트-싱크를 이용함으로써, 그리고, 레이저 활성 영역 및 상기 히트-싱크 간의 열저항을 최소화시킴으로써, 열 전달을 최적화시키는 것이 중요하다.
대부분의 반도체 레이저와 같은 QCL 제조는 기판 상에서 반도체 헤테로구조의 에피택셜 성장에 의해 개시된다. 에피택셜 측부는 그 후 패턴처리되어 도파관을 형성하고, 전기 절연층이 증착되고 선택적으로 열려서며, 금속층이 전기 접촉을 위해 증착된다. 통상적으로 3-5㎛의, 추가적인 골드층이 접촉층 위에 종종 전기도금되어, 측방으로 열을 확산시킴으로써 열 소산을 향상시킨다. 기판 측부는 통상적으로 100-200㎛까지 얇아지고, 금속 접촉층이 그 위에 증착된다. 디바이스가 광을 방출하기 위해, 전류가 에피택셜-측부와 기판-측부 사이에서 활성 영역을 통해 흘러야 한다.
도 1a 및 1b는 대응하는 디바이스 기하구조의 2개의 메인 클래스를 도시한다: 도 1a는 통상적으로 실리콘 나이트라이드(Si3N4) 또는 실리콘 옥사이드(SiO2)와 같은 유전 물질의 박막이 절연체로 사용되는, 제 1 클래스인, 리지-도파관(RWG) 레이저를 도시한다. 통상적으로 철-도핑된 InP(Fe:INP)인, 제 2 클래스인 매립-헤테로구조(BH) 레이저가 도 1b에 도시되며, 반-절연 반도체 물질의 선택적 과성장이 절연체로 사용된다. 후자는 도파관 손실이 적고 열전도도가 높은 장점을 가진다. 도 1a 및 1b는 아래에서 더 상세히 설명된다.
앞서 언급한 매립 헤테로구조(BH) 구성 중에서, 적어도 2가지 유형이 QCL용으로 제시되며, 우리는 이를 "표준 BH"와 "인버티드 BH"로 호칭할 것이다. 표준 BH에서, 평면형 상부 클래딩이 먼저 성장하고, 그 후 리지(ridge)가 상부 클래딩 및 활성 영역 내에서 에칭되며, 마지막으로 반-절연 물질이 상기 리지의 측부 상에서 선택적으로 과성장하여, 도파관을 완성한다.
도 2는 2013년 9월 13일 출원된, 아직 미공개 상태인, 유럽특허출원 제13 405 109.3호에서 A. Bismuto 등에 의해 설명되는 소위 "인버티드"(inverted) BH QCL을 도시한다. 이 구조에서, 클래딩 성장 전에 활성 영역(14)에서 리지가 에칭되고, 그 후 활성 영역(14)의 측부 상에서 반-절연 물질(15)이 선택적으로 과성장되며, 마지막으로 전체 구조체 위에 평면형 상부 클래딩(16)이 성장하여 도파관을 완성한다. 기판(17)의 후면 상에 도시되지 않은 접촉층과 함께, 선택적인 절연층(12) 상의 금속 상부 접촉층(13)이 QCL에 전기 에너지를 제공한다.
이 디바이스는 상부 클래딩 성장 및 선택적 과성장을 수행하는 순서가 표준 BH 프로세스에 비해 역전되기 때문에 "인버티드 BH QCL"로 불린다. 이러한 인버티드 BH 구조는 통상적으로 약 6-7㎛인 표준 구조에 비해 통상적으로 약 2-3㎛의 보다 얇은 선택적 과성장을 요하는 장점을 가진다.
QCL 칩은 에티택셜-사이드-업('에피-업') 또는 에피택셜-사이드-다운('에피-다운')으로 장착될 수 있다. RWG 및 BH 구조는 에피-업 본딩에 잘 들어맞는다. BH 구조는 그 평탄한 상부 표면과 함께, 에피-다운 본딩에 또한 자연스럽게 잘 들어맞는다. RWG 구조의 경우에, J.S. Yu 등의 "High-power λ~9.5㎛ quantum-cascade lasers operating above room temperature in continuous-wave mode", Applied Physics Letters 88, 091113 (2006)에 설명된 더블 채널 또는 더블 트렌치 기하구조 - 도 3에 도시되는 2개의 협폭 채널을 에칭함으로써 도파관이 구획됨 - 가, 통상적으로 에피-다운 본딩에 사용된다.
에피-업 구조에서, 기판 측부는 전기 전도 솔더 물질, 통상적으로 인듐(In) 또는 금-주석(AuSn)을 이용하여, 고-열전도도 물질(가령, 구리)로 제조된 히트-싱크에 납땜된다. 이러한 본딩 프로세스는 흔히 높은 제조 수율로 나타나고, 이는 두꺼운 솔더 물질층이 디바이스의 회로 단락 위험없이 사용될 수 있기 때문이다. 그러나, 활성 영역에서 발생되는 열이 기판의 전체 두께(>100㎛) - 히트-싱크(Cu의 경우 401W/mK)보다 훨씬 낮은 열전도도(InP의 경우 68W/mK)를 가짐 - 를 거쳐야하기 때문에 결과적인 열저항이 크다.
다른 한편, 에피-다운 구조에서, 활성 영역은 히트-싱크로부터 수 마이크로미터정도 떨어진 곳에만 위치하여, 열저항이 훨씬 낮다. 그럼에도 불구하고, 이 구조가 열의 관점에서 선호되지만, 구현하기가 용이치않아 QCL 제조사에 의해 항상 선택되는 것이 아니며, 어떤 특별한 예방책이 취하여지지 않을 경우 종종 보다 낮은 수율로 귀결된다. 이는 활성 영역이 히트-싱크에 매우 근접하여 위치하기 때문이고 따라서 솔더 물질이 본딩 프로세스 중 칩의 측부 상에서 흘러나올 수 있어서, 디바이스의 회로를 단락시킬 수 있고, 디바이스를 사용불가하게 만들 수 있다.
에피-다운 본딩 프로세스 중 디바이스의 단락 확률을 최소화시키기 위해, 솔더 두께가 낮게 유지될 필요가 있고, 통상적으로 수 마이크로미터 수준(a few microns)으로 유지될 필요가 있다. 따라서, 솔더 물질이 진공 증착 프로세스를 이용하여 히트-싱크 상에 배치되어야 한다. 회로 단락을 방지하는 것을 도우면서도, 얇은 솔더층 두께 이용은 표면 평면성에 대한 요건을 증가시킨다: 기계적 응력으로 인한 만복 또는 마이크로미터-수준 크기의 돌출부 존재로 인해 솔더가 전체 표면을 적시는 것이 방해될 수 있고, 따라서, 칩과 히트-싱크 간에 열 접촉이 불량해진다. 제조 수율에 모두 해로운 이러한 두 효과의 절충점을 발견해내야 한다.
얇은 진공-증착 솔더층으로도, 에피-다운 본딩 중 디바이스의 단락 위험이 여전히 존재한다. 칩 표면이 평탄하고 프로세스 중 압력이 가해져야 하기 때문에, 용융 솔더가 칩 측부를 향해 바깥쪽으로 흘러, 흘러나오는 경향이 있다. 칩의 측부들이 전기적으로 절연되지 않기 때문에, 활성 영역 위 기판과 접촉하게 되는 작은 누적양의 솔더조차 단락 회로를 만들기에 충분하다.
Kim 등은 US 2013/0243020 A1 호에서, RWG 반도체 레이저의 에피-다운 본딩을 위한 구조인 에피택셜-사이드-다운 장착 고-전력 반도체 레이저를 설명하고 있다. 이 기법에서, 레이저 리지는 프리-스탠딩(free-standing) 상태이고 리지와 대략 동일한 높이의 포스트가 양 측부 상에 위치하여 본드의 기계적 안정성 및 평탄성을 제공하게 된다. 리지와 포스트 사이의 빈 공간은 과량의 솔더에 대한 완충 영역(relief area)을 제공한다.
설명되는 접근법이 에피-다운 본딩 프로세스 중 디바이스 단락 확률을 감소시키지만, 특히, 더블 채널 RWG 및 BH 구조에 비교할 때, 칩과 히트-싱크 사이의 접촉 면적을 크게 감소시키는 단점을 가진다. 게다가, 측부 상에서 20-100㎛의 길이를 갖고 통상적으로 100-1000㎛의 자유 공간에 의해 분리되는 통상적으로 정사각형인 포스트와, 통상적으로 1-50㎛ 폭에 불과한 RWG가 히트-싱크에 납땜된다. 이는 전체 칩 면적의 일부분을 나타낼 뿐이다. 결과적으로, 다이 전단 강도 값에 의해 통상적으로 인정되는 본드의 기계적 견고성(mechanical robustness)이 크게 감소하고, 따라서, 칩으로부터 히트-싱크로 열전달도 마찬가지다.
본 발명은 발명에 따른 솔더 완충 트렌치가 통상적으로 총 칩 면적의 20% 미만을 나타내기 때문에 이러한 단점을 극복한다. 따라서 칩은 80% 이상의 면적에 걸쳐 히트-싱크에 납땜되어, 보다 높은 다이 전단 강도를 도출한다. 추가적으로, 접촉 면적이 크기 때문에 열전도도가 개선되고, 특히, 측방 열 소산이 중요한 BH 구조에서 열전도도가 개선된다.
본 발명의 목적은 에피택셜-사이드-다운 본딩 중 양자 폭포 레이저의 전기적 단락 문제를 극복하는 것이다.
앞서 언급한 바와 같이, QCL 칩은 용융 솔더가 측부 상에서 흘러나오거나 스며나와서 활성 영역 위 기판과 접촉하게 되기 때문에 장착 프로세스 중 단락 회로가 된다. 이러한 장애 모드를 제거하기 위한 한가지 가능한 방식은, 단락 회로 생성의 위험없이 과량의 솔더가 흐를 수 있는 완충 영역을 제공함으로써 솔더가 흘러나가는 것을 방지하는 것이다.
본 발명은 레이저 패싯(laser facets)을 제외하고 칩 전체 주위로 트렌치를 에칭함으로써 이러한 완충 영역을 제공한다. 이러한 방식으로, 에피-다운 본딩 프로세스 중 편평 중심 영역의 측부를 향해 푸시되는 과량의 솔더는, 이 트렌치에 축적되고 칩으로부터 스며나오지 못한다. 이 접근법은 RWG 및 BH 구조와 모두 호환가능하다.
도 1a는 종래 기술의 리지 도파관(RWG) QCL 설계의 도면이고,
도 1b는 종래 기술의 매립 헤테로구조(BH) QCL 설계의 도면이며,
도 2는 종래 기술의 "인버티드" BH QCL 설계의 도면이고,
도 3은 종래 기술의"더블-채널" RWG QCL의 도면이며,
도 4는 발명의 일 실시예인 BH QCL의 도면이고,
도 5는 발명의 제 2 실시예인 인버티드 BH QCL의 도면이며,
도 6은 발명의 제 3 실시예인 RWG QCL의 도면이고,
도 7은 발명의 일 실시예의 출력/전류도다.
발명의 실시예는 에피-다운 장착을 위해 구성된 개선된 RWG, 표준 BH, 인버티드 BH QCL 형태로 차례로 설명된다. 본 발명은 다양한 형태로 구체화될 수 있다. 따라서, 여기서 설명되는 실시예는 예시에 불과하고 당 업자는 본 발명의 범위로부터 벗어나지 않으면서 다른 실시예를 이용할 수 있다.
도 1a는 앞서 언급한 바와 같이, 기존의, 즉, 종래 기술의, 리지 도파관(RWG) 반도체 레이저를 도시한다. 레이저 본체의 길이를 따라 연장되는, 그리고 상부 클래딩(3)으로 덮인, 폭좁은 활성 영역(4)이 기판(5) 상에 위치한다. 클래딩(3) 상에 개구부를 갖는, 이 기판(5) 상의 절연층(1)이 활성 영역(4)을 위한 하나의 전기 접촉부로 작용하는 금속층(2)으로 덮인다. 흔히 기판(5)의 저부에 위치하는, 나머지 접촉부는 도 1a에 도시되지 않는다.
도 1b는 전형적인 종래 기술의 매립 헤테로구조(BH) 레이저를 도시한다. 기판(11)은 레이저 구조의 길이를 따라 연장되는 상부 클래딩(8)을 갖는 활성 영역(9)을 지닌다. 선택적인 절연층(6)이 후자를 덮어서, 클래딩(8) 위의 접촉 영역을 열린 상태로 남긴다. 상부 접촉층(7)은 활성 영역을 위한 하나의 전기 접촉부를 제공하며, 흔히 기판(11)의 저부인 대향된 접촉부는 도시되지 않는다.
이러한 레이저를 위한 전형적인 물질은 기판의 경우 InP, 활성 영역의 경우 InGaAs 및 AlInAs, 클래딩의 경우 InP 및/또는 도핑된 InAlAs 또는 InGaAs와 같은 삼원체, 그리고 횡방향 국한 또는 매립 층의 경우 Fe-도핑된 InP 또는 InGaAs와 같은 3-5족 물질 또는 화합물을 포함한다. 상부 및 하부 전극은 흔히 여러개의 층들로 구성되며, 그 중 마지막 하는 통상적으로 Au다.
도 2는 앞서 이미 취급된 바와 같이, 위에서 또한 언급한 2013년 9월 13일 출원된 A. Bismuto, 등의 유럽특허출원 제13 405 109.3호(아직 미공개건)에서 도시 및 설명된 "인버티드" BH QCL을 도시한다.
도 3은 역시 앞서 간단히 취급된 것으로서, J.S. Yu 등의 "High-power λ~9.5㎛ quantum-cascade lasers operating above room temperature in continuous-wave mode", Applied Physics Letters 88, 091113 (2006)에 의해 설명되는, 더블-채널 또는 더블-트렌치 기하구조를 갖는 종래 기술의 RWG 구조를 디스플레이한다. 이러한 QCL에서, 2개의 폭좁은 채널이 기판(22)까지 에칭되어 내려가, 활성 영역(21) 및 상부 클래딩(20)을 위한 도파관을 형성한다. 절연층(18)은 클래딩(20) 위에 스트립을 제외한 전체 구조물을 덮는다. 이러한 절연층(18) 위의 금속층(19)이 QCL의 활성 영역에 전류 주입을 위한 하나의 접촉부로 작용한다. 흔히 기판(22)의 하부에 위치한, 대향된 접촉부는 도 3에 도시되지 않는다.
도 4는 이제 본 발명에 따라 변형된, "표준" BH QCL 형태(즉, 도 1a에 도시되는 설계로부터 시작된 QCL)의 발명의 제 1 실시예를 도시한다. 이러한 표준 BH QCL은 기판(28) 상에, 상부 클래딩(25)을 위에 갖는 활성 영역(26)과, 전류 주입을 위한 접촉부로 금속층(24)을 위에 가진 반-절연 측방 과성장 또는 매립층(27)을 포함한다. 선택적으로, 리지를 따라 개구부를 가진 절연층(27a)이 이러한 금속층(24) 아래에 제공될 수 있다. 흔히 기판(28)의 하부에 있는, 대향된 접촉부는 도시되지 않는다. 발명에 따른 이러한 신규한 구조적 요소는 레이저 패싯을 제외하고 칩 둘레 전체를 따라 연장되는, 솔더 완화 공간으로 작용하는, 트렌치(23)다. 이 트렌치(23)는 도 1b에서 두꺼운 매립층(5)으로 도시되는, 전체 QCL 칩을 커버하는 반-절연 과성장 또는 매립층(27) 내로 에칭된다. 이 트렌치(23)는 디바이스의 단락 위험없이 칩 장착 프로세스 중 과량의 융용 솔더가 흘러들 수 있는 완충 공간을 생성한다.
이러한 QCL 칩의 에피택셜 측부는 클래딩(25)과 활성 영역(26)의 스트라이프로 구성되며, 이는 매립층(27)으로, Fe-도핑된 InP와 같은, 선택적으로 과성장된 반-절연 반도체 물질 사이에 개재된 도파관의 코어를 구성한다. SiN 및/또는 SiO와 같은 선택적인 상부층(27a)은 활성 영역 위에서 오픈되어 있어서, 전기적 접촉부를 제공한다. 이 층(27a)은 매립층(27)이 반-절연체이고 따라서 일부 전기 절연을 제공하기 때문에 BH QCL에 항상 필요한 것은 아니다. 그러나, 매립층 내 전류 누설 가능성을 방지하기 위해 추가적인 안전 수단으로 가끔씩 사용된다. 상부 표면은 금속 접촉부(24)와, 그리고 선택적으로, 비교적 두꺼운, 통상적으로 3-5㎛의, 전기-도금 Au층과 같은, 열-확산 물질층을 또한 포함한다. 트렌치(23)는 도파관의 패싯에 해당하는, 극단부들의 중앙에 위치하는 2개의 통상적으로 50㎛-폭의 섹션들을 제외하고 칩 전체 주위를 따라 에칭된다.
패킷 주위 활성 영역의 양 측부 상에 약 20㎛의 에칭되지 않은 물질을 남겨둠으로써, 측방 과성장으로 이어지는 광학 모드가 교란되지 않고, 패킷에 인접한 활성 영역의 세그먼트에 의해 생산되는 열이 효율적으로 소산됨을 보장할 수 있다.
도시되는 실시예에서, 트렌치(23)의 폭은 30㎛, 깊이는 6-7㎛다. 이러한 치수는 예시에 불과하고, 가령, 보다 많은 과량의 솔더를 수용하기 위해, 원하는대로 변경될 수 있다. 횡방향 과성장 두께보다 통상적으로 1-2㎛만큼, 트렌치 깊이를 얕게 유지시키는 것이 추천된다. 이러한 경우에, 트렌치 하부의 반-절연 물질의 나머지 층이 솔더로부터 기판을 절연시키고, 절연체로 트렌치의 하부 및 측벽을 덮을 필요가 없다. 그 하부 및 측벽이 SiN 및/또는 SiO 유전층과 같은 등각 절연층으로 코팅될 경우, 보다 깊은 트렌치가 또한 사용될 수 있다.
도 5는 본 발명에 따른 에피-다운 장착을 위해 최적화된 레이저의 제 2 실시예를 도시한다. 레이저 패싯을 제외하고 칩 전체 주위로 트렌치를 에칭한 인버티드 BH QCL이 도시된다.
도 5에 도시되는 BH QCL은 리지 위에 개구를 가진 선택적인 절연층(33a)에 의해 덮히는, 그리고 마지막으로 전류 주입을 위한 금속 접촉층(30)에 의해 덮이는 상부 클래딩(32)을 구비한 활성 영역(31)을 가진다. 흔히 기판(34)의 하부에 위치하는, 대향된 접촉부는 도시되지 않는다. 반-절연 횡방향 과성장 또는 매립층(33)은 도파관을 제공한다.
발명에 따른 신규한 구조적 요소는 트렌치(29)로서, 과량의 솔더를 위해 요망되는 수용체로 작용한다. 이러한 트렌치(29)는 레이저 패싯을 제외하고 칩 전체 주위로 연장된다.
인버티드 BH QCL의 경우에, 트렌치(29)는 전기 전도성 클래딩층을 완전히 에칭하여 제거함으로서 형성되며, 그 나머지는 도면에서 (32)로 도시된다. 매립층(33)의 반-절연 물질은 단락 방지를 위해 전기 절연을 제공한다. 선택적으로, 디바이스의 상부에 및/또는 트렌치 내에 등각 절연 코팅(33a)이 증착될 수 있다.
인버티드 BH의 경우에, 트렌치는 인접 디바이스들 간에 전기적 연결부를 제거하는 추가적 이점을 가지며, 따라서, 레이저 바의 각각의 디바이스를 개별적으로 검사할 수 있게 된다. 이는 예를 들어, 싱귤레이션 이전에, 패싱 형성 후 또는 패싯 코팅 증착 후에, 바 형태로 디바이스를 프리스크리닝(pre-screen)하는데 유리하다.
이러한 솔더 완충 트렌치가 구현될 때, 에피-다운 본딩 중 단락된 BH QCL 디바이스의 비율이 최소화되며, 실제로 0에 접근함이 관찰되었다.
도 6은 본 발명에 따른 제 3 실시예, 여기서, 리지-도파관 QCL을 도시한다. 다시한번, 트렌치는 도파관 패싯을 제외하고 칩 전체 주위로 에칭되어, 디바이스 단락 위험없이 과도한 용융 솔더가 흐를 수 있는 완충 공간을 생성한다. 이러한 QCL은 다시 한번 본 발명에 따른 고-수율 에피-다운 본딩을 실현한다.
도 6에 도시되는 RWG QCL은 리지 위에 개구를 가진 선택적 절연층(35a)으로 덮인, 그리고 마지막으로, 전류 주입을 위한 금속 접촉층(36)으로 덮인, 상부 클래딩(37)을 구비한 활성 영역(38)을 가진다. 흔히 기판(38)의 하부에 위치하는, 대향된 접촉부는 도시되지 않는다. 활성 영역(38)의 양 측부 중 적어도 하나 상의 두 채널(40)이 도파관 디리미터(waveguide delimiters)로 작용한다.
앞서 언급한 바와 같이, RWG QCL 칩의 에피택셜 측부의 상부 표면은 전기 접촉을 위해서만 활성 영역 위에서 오픈되어 있는 SiN 및/또는 SiO와 같은 유전 물질의 전기 절연층(35)에 의해 덮인다. 이러한 절연층(35)은 RWG QCL의 경우 본질적 사항인데, 왜냐하면, 활성 영역(38)의 측부 상의 에칭되지 않은 물질이 전도성이어서, 이를 연결함으로써 가장 중요한 누설 전류를 야기하게 되기 때문이다. 앞서 설명된 BH QCL의 경우에서처럼, 상부 표면은 굵은(통상적으로 3-5㎛) 전기도금 골드와 같은 열확산 물질의 선택적층과, 금속 접촉부(36)를 또한 포함한다. 발명에 따르면, 트렌치(35)는 2개의 도파관 패킷의 영역을 제외하고 칩 전체 주위로 에칭된다.
BH QCL의 경우에 반해, RWG QCL의 레이저 패킷에서 활성 영역의 측부 상에 에칭되지 않은 물질을 남길 필요가 없고, 이는 선택적 모드가 그 안으로 연장되지 않고 열 소산에 크게 기여하지 않기 때문이다. 도시되는 실시예에서, 30㎛의 트렌치 폭 및 6-7㎛의 트렌치 깊이가 선택되었다. 이 치수들은 예시에 불과하고, 가령, 보다 많은 부피의 과량 솔더를 수용하기 위해, 요망되는 대로 변경될 수 있다. RWG QCL의 경우에, SiN 및/또는 SiO 유전층과 같은, 절연 등각 코팅으로 트렌치 하부 및 측벽을 덮는 것이 중요하다.
도 6에 도시되는 에피-다운 최적화형 RWG QLC의 선호 실시예에서, 솔더 완충 트렌치의 깊이는 도파관을 형성하는 2개의 채널(40)의 깊이와 동일하고, 이들은 단일 에칭 단계에서 모두 동시에 형성된다. 더욱이, 채널 및 트렌치의 하부 및 측벽을 절연하기 위해 단일 등각 코팅(35a)이 사용된다. 본 실시예에서, 표준 더블-채널 구조에 비해, 본 발명을 구현하기 위해 어떤 추가 공정 단계도 요구되지 않는다.
본 발명에 따라 처리된 QCL 칩은, 진공 증착된 골드-주석(Au-Sn) 솔더를 가진 알루미늄 나이트라이드(AlN) 서브마운트 상의 에피-다운 장착될 수 있다.
본 설명이 QCL에 집중되어 있지만, 본 발명은 RWG 인터밴드 폭포 레이저(CL) 및 RWG 및 BH 다이오드 레이저를 포함한, 그러나 이에 제한되지 않는, 다른 유형의 에지-에미팅 반도체 레이저와도 함께 사용될 수 있다. 더욱이, 기판을 통해 광을 방출하는 수직-외부-공동 표면 방출 레이저(VECSEL) 및 수직-공동 표면 방출 레이저(VCSEL)와 같은, 수직 발광 레이저의 에피-다운 본딩 제조 수율을 개선시키는데 또한 사용될 수 있다. 논-에지-에미팅 레이저의 경우에, 솔더 완충 트렌치가 단순히 칩 전체 주위로 균일하게 에칭될 수 있다.
도 7은 에피-다운 장착형 고전력 양자 폭포 레이저로부터, 즉, 본 발명의 실제 구현으로부터, 취한 측정치를 도시한다. 본 QCL은 4.7㎛ 파장에서 중적외선 스펙트럼 범위로 방출한다. 최대 9mm 길이의 여러개의 디바이스들이 고-제조 수율로 장착되었다. 1.3W의 최대 CW 출력 전력이 관찰되었다. 도 7은 상이한 온도에서 이러한 디바이스의 전류의 함수로 측정된 광출력 및 전압을 도시한다: 전압(좌측) 및 출력 전력(우측)이 본 발명에 따른 양자 폭포 레이저 장착 에피택셜-사이드-다운을 위해 -30℃로부터 +45℃까지 범위의 온도에서 연속파 작동으로 전류의 함수로 디스플레이된다.
요컨데, 다양한 QCL 및 유사한 레이저 설계에 적용가능한, 제시되는 신규한 디바이스 기하구조가 레이저 성능이나 다이 전단 간도에 영향을 미치거나 특히 저하시키지 않으며, 에피택셜-사이드-다운 본딩 프로세스 중 회로 단락 위험을 감소시킨다.

Claims (9)

  1. 에피택셜-사이드-다운 본딩용으로 구성된 반도체 매립-헤테로구조 양자 폭포 레이저 칩(도 4; 도 5)의 제조 방법에 있어서, 상기 칩은 기판(28; 34)과, 2개의 패싯(facets)을 가진 활성 영역(26; 31)과, 클래딩(25; 32)과, 매립층(27; 33)과, 상기 활성 영역 내로 전류 주입을 제공하는 상부 전극(24; 30) 및 상기 활성 영역(26; 31)의 각각의 측면에 하나씩 두 개의 트렌치를 포함하되,
    - 상기 각각의 트렌치(23; 29)는, 상기 활성 영역(26; 31)에 평행하게 연장된 제1 세그먼트 및 두 개의 제2 세그먼트를 가진 U-형상을 가지고, 각각의 제2 세그먼트는 상기 칩의 둘레 주위에 상기 활성 영역(26; 31)의 두 개의 패싯을 제외하고, 상기 패싯을 향해 상기 제1 세그먼트에 수직으로 연장되도록 하는 단계,
    - 각각의 상기 트렌치의 단면은 상기 칩의 폭의 5-15%의 폭과, 상기 칩의 두께의 2-10%의 깊이를 갖도록 하는 단계, 및
    - 상기 칩으로부터 과량의 솔더 또는 다른 고정재(fastening agent)를 절연하기 위한, 상기 트렌치(23; 29)의 하부 및 측벽의 적어도 일부분을 등각으로 덮는 절연층(27a; 33a)을 제공하는 단계를 포함하는
    제조 방법.
  2. 제 1 항에 있어서,
    상기 칩은 매립 헤테로구조 양자 폭포 레이저 칩이고,
    상기 트렌치(23)는 상기 칩의 클래딩(25) 내로 에칭되어 들어가는
    제조 방법.
  3. 제 1 항에 있어서,
    상기 칩은 인버티드 매립 헤테로구조 양자 폭포 레이저 칩이고,
    상기 트렌치(29)는 상기 칩의 매립층(33) 내로 에칭되어 들어가는
    제조 방법.
  4. 제 1 항에 있어서,
    상기 기판(28; 34)은 InP로 제조되고, 활성 영역(26; 31)은 InGaAs와 AlInAs 중 적어도 하나로 제조되며, 클래딩(25; 32)은 도핑된 InP 또는 InGaAs 또는 AlInAs로 제조되고, 상부 전극(24; 30)은 여러개의 층들로 구성되며, 그 중 적어도 하나는 Au인
    제조 방법.
  5. 제 1 항에 있어서,
    상기 절연층(27a; 33a)은 SiN 과 SiO 중 적어도 하나로 이루어진 유전층인
    제조 방법.
  6. 제 3 항에 있어서,
    상기 트렌치(23; 29)는 매립층(33)의 두께보다 작은 깊이로 에칭되는
    제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 트렌치(23; 29)는 20-50㎛ 폭, 4-10㎛ 깊이로 에칭되는
    제조 방법.
  8. 제 1 항에 있어서,
    상기 트렌치(23; 29)는 클래딩(25; 32)의 두께보다 크거나 동일한 깊이로, 그리고, 상기 클래딩 및 매립층(27; 33)의 두께의 합보다 작거나 동일한 깊이로 에칭되는
    제조 방법.
  9. 삭제
KR1020177020178A 2014-12-19 2014-12-19 에피택셜 사이드-다운 장착용 양자 폭포 레이저 KR102006092B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2014/002852 WO2016097780A1 (en) 2014-12-19 2014-12-19 Quantum cascade laser optimized for epitaxial side-down mounting

Publications (2)

Publication Number Publication Date
KR20170099967A KR20170099967A (ko) 2017-09-01
KR102006092B1 true KR102006092B1 (ko) 2019-07-31

Family

ID=52396743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177020178A KR102006092B1 (ko) 2014-12-19 2014-12-19 에피택셜 사이드-다운 장착용 양자 폭포 레이저

Country Status (7)

Country Link
US (1) US10038307B2 (ko)
EP (1) EP3235077B1 (ko)
JP (1) JP6636026B2 (ko)
KR (1) KR102006092B1 (ko)
CN (1) CN107408790B (ko)
CA (1) CA2969073C (ko)
WO (1) WO2016097780A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107528214B (zh) * 2017-08-07 2020-06-23 武汉大学深圳研究院 双金属波导结构的太赫兹量子级联激光器制备方法及激光器
JP6981820B2 (ja) * 2017-09-06 2021-12-17 浜松ホトニクス株式会社 量子カスケードレーザ光源の製造方法
CN111755949B (zh) * 2019-03-29 2021-12-07 潍坊华光光电子有限公司 一种具有非对称注入窗口的脊型GaAs基激光器的制备方法
CN113507040A (zh) * 2021-07-02 2021-10-15 中国科学院长春光学精密机械与物理研究所 半导体激光器及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130243020A1 (en) * 2012-03-16 2013-09-19 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Epitaxial-Side-Down Mounted High-Power Semiconductor Lasers

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5988877A (ja) * 1982-11-12 1984-05-22 Hitachi Ltd 発光半導体装置およびその組立に用いる発光素子
JPH0831654B2 (ja) * 1987-11-25 1996-03-27 三菱電機株式会社 半導体レーザ装置用サブマウント
JPH02253690A (ja) * 1989-03-27 1990-10-12 Mitsubishi Electric Corp 半導体装置の製造方法
JP2965668B2 (ja) * 1990-11-13 1999-10-18 株式会社東芝 半導体レーザ素子及びその製造方法
JPH0567847A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH05218586A (ja) * 1992-02-04 1993-08-27 Mitsubishi Electric Corp 半導体レーザ装置およびその製造方法
JP3634538B2 (ja) * 1997-02-27 2005-03-30 シャープ株式会社 半導体レーザ素子の製造方法および半導体レーザ装置
JPH11145558A (ja) * 1997-11-05 1999-05-28 Hitachi Ltd 半導体光素子、送受信モジュールおよび光通信システム
EP1130724A1 (fr) * 2000-03-03 2001-09-05 Alpes Lasers Laser à cascade quantique et procédé pour la fabrication d'un tel laser
DE10027519C2 (de) * 2000-06-06 2002-04-25 Siemens Ag Trennschaltereinrichtung mit geringem Platzbedarf
JP2004140141A (ja) * 2002-10-17 2004-05-13 Mitsubishi Electric Corp 半導体レーザ
US7424042B2 (en) * 2006-09-22 2008-09-09 Daylight Solutions, Inc. Extended tuning in external cavity quantum cascade lasers
JP2011222675A (ja) 2010-04-07 2011-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5803366B2 (ja) * 2011-07-14 2015-11-04 住友電気工業株式会社 埋め込みヘテロ構造半導体レーザの製造方法及び埋め込みヘテロ構造半導体レーザ
JP5810720B2 (ja) * 2011-08-01 2015-11-11 住友電気工業株式会社 量子カスケード半導体レーザ、レーザ装置および量子カスケード半導体レーザの製造方法
JP2013149665A (ja) * 2012-01-17 2013-08-01 Sumitomo Electric Ind Ltd 量子カスケード半導体レーザ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130243020A1 (en) * 2012-03-16 2013-09-19 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Epitaxial-Side-Down Mounted High-Power Semiconductor Lasers

Also Published As

Publication number Publication date
KR20170099967A (ko) 2017-09-01
CA2969073A1 (en) 2016-06-23
CN107408790A (zh) 2017-11-28
JP2018503979A (ja) 2018-02-08
JP6636026B2 (ja) 2020-01-29
EP3235077B1 (en) 2020-09-30
EP3235077A1 (en) 2017-10-25
CN107408790B (zh) 2020-09-11
WO2016097780A1 (en) 2016-06-23
US20170324220A1 (en) 2017-11-09
US10038307B2 (en) 2018-07-31
CA2969073C (en) 2019-09-03

Similar Documents

Publication Publication Date Title
JP5368957B2 (ja) 半導体レーザチップの製造方法
JP7191167B2 (ja) 半導体レーザーダイオード
CN110770985B (zh) 半导体激光二极管
US20130243020A1 (en) Epitaxial-Side-Down Mounted High-Power Semiconductor Lasers
US10784653B2 (en) Laser bars having trenches
KR102006092B1 (ko) 에피택셜 사이드-다운 장착용 양자 폭포 레이저
CN113540966B (zh) 边缘发射的激光棒
US10554022B2 (en) Quantum cascade laser
JP5185892B2 (ja) 半導体光素子、及びその製造方法
CN109119889B (zh) 量子级联激光器
US10608412B2 (en) Quantum cascade laser, light emitting apparatus
JP2015046467A (ja) 半導体装置
JP4286097B2 (ja) 半導体レーザ素子および半導体レーザ装置
CN109119895A (zh) 量子级联激光器
JP2018098264A (ja) 量子カスケード半導体レーザ
JP4883536B2 (ja) 半導体レーザ素子および半導体レーザ装置
JP2013243169A (ja) 半導体光素子及び光モジュール
US10476235B2 (en) Quantum cascade laser

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant