KR101989197B1 - 전력반도체 모듈 및 적어도 하나의 전력반도체 부품용 기판의 제조 방법 - Google Patents

전력반도체 모듈 및 적어도 하나의 전력반도체 부품용 기판의 제조 방법 Download PDF

Info

Publication number
KR101989197B1
KR101989197B1 KR1020130029888A KR20130029888A KR101989197B1 KR 101989197 B1 KR101989197 B1 KR 101989197B1 KR 1020130029888 A KR1020130029888 A KR 1020130029888A KR 20130029888 A KR20130029888 A KR 20130029888A KR 101989197 B1 KR101989197 B1 KR 101989197B1
Authority
KR
South Korea
Prior art keywords
power semiconductor
layer
substrate
metal layer
semiconductor component
Prior art date
Application number
KR1020130029888A
Other languages
English (en)
Other versions
KR20130111324A (ko
Inventor
베센돌퍼 쿨트 죠그 닥터
닥터 브람 하이코
엘드너 나드자
고블 크리스티안
Original Assignee
세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 filed Critical 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Publication of KR20130111324A publication Critical patent/KR20130111324A/ko
Application granted granted Critical
Publication of KR101989197B1 publication Critical patent/KR101989197B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 적어도 하나의 전력반도체 부품(10a, 10b)용 기판(7, 7', 7")의 제조 방법에 있어서, a) 전기적으로 비전도성의 절연재료체(1)를 제공하는 단계, b) 상기 절연재료체(1)의 제 2 측면(16b) 상에 제 2 금속화층(2b)을 적용하는 단계, c) 절취부(13)를 갖는 전기적으로 비전도성의 레지스트층(3)을 상기 제 2 금속화층(2b) 상에 적용하는 단계, 및 d) 상기 레지스트층(3)이 절취부(13)를 갖는 위치의 상기 제 2 금속화층(2b) 상에 돌출부(6, 6')를 전착하는 단계를 포함하는 방법에 관한 것이다. 또한 본 발명은 그 기판(7, 7', 7")에 관한 것이다. 본 발명은 기판(7, 7', 7") 상에 배치된 전력반도체 부품(10a, 10b)을 확실하게 냉각시킬 수 있다.

Description

전력반도체 모듈 및 적어도 하나의 전력반도체 부품용 기판의 제조 방법{Power semiconductor module and method for producing a substrate for at least one power semiconductor component}
본 발명은 적어도 하나의 전력반도체 부품용 기판의 제조 방법, 및 그 기판을 포함하는 전력반도체 모듈에 관한 것이다.
전력반도체 부품은 특히 예를 들어 전압 및 전류를 정류 및 변환하는데 사용되는데, 일반적으로 예를 들어 인버터를 구현하기 위한 다수의 전력반도체 부품은 서로 전기적으로 연결되어 있다. 이 경우, 전력반도체 부품들은 일반적으로 히트싱크에 직접적으로 또는 간접적으로 연결된 기판상에 배치되어 있다.
전력반도체 부품 내의 예를 들어 IGBT(Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), 사이리스터 또는 다이오드 같은 전력반도체 부품의 동작중에는 열 형태의 에너지 손실이 발생하여 전력반도체 부품이 가열된다. 이 열은 전력반도체 부품으로부터 기판을 통하여 히트싱크로 전달되어 여기서 기체상태(예를 들어, 주위 공기) 또는 액체상태 냉각 매체(예를 들어, 물)로 발산된다.
종래기술에서 기판과 히트싱크는 두 개의 별개의 구성부로 구성되며, 사용되는 재료가 서로 다르기 때문에, 예를 들어 히트싱크는 구리나 알루미늄이 사용되고 기판은 Cu-Al2O3-Cu 복합재(DCB 기판)가 사용되기 때문에 서로 다른 선형 열팽창 계수를 갖는다. 그 결과로 생기는 서로 다른 선형팽창에 의해 가열시에는 히트싱크와 기판의 접속 온도의 변화의 결과로서 열에 의한 응력이 가해지는 경우에 기계적 응력 및 급속한 노화가 생기며, 상기 접속은 통상적으로 솔더링 또는 신터링 접속 형태로 주어진다. 이 때문에, 기판과 히트싱크의 접속이 해제되어 전력반도체 부품이 고장나거나 파괴될 수 있는데, 이는 전력반도체 부품이 더 이상 충분하게 냉각되지 않기 때문이다.
본 발명의 목적은 기판상에 배치된 전력반도체 부품을 확실하게 냉각시킬 수 있게 하는 것이다.
상기 목적은 적어도 하나의 전력반도체 부품용 기판의 제조 방법에 있어서, a) 전기적으로 비전도성의 절연재료체를 제공하는 단계, b) 상기 절연재료체의 제 2 측면 상에 제 2 금속화층을 적용하는 단계, c) 절취부를 갖는 전기적으로 비전도성의 레지스트층을 상기 제 2 금속화층 상에 적용하는 단계, 및 d) 상기 레지스트층이 절취부를 갖는 위치의 상기 제 2 금속화층 상에 돌출부를 전착하는 단계를 포함하는 방법에 의해 달성된다.
또한 상기 목적은 적어도 하나의 전력반도체 부품용 기판으로서, 상기 기판은 절연재료체, 상기 절연재료체의 제 1 측면 상에 배치된 일정 구조의 제 1 금속화층, 및 상기 절연재료체의 제 2 측면 상에 배치된 제 2 금속화층을 가지며, 상기 절연재료체의 제 2 측면은 상기 절연재료체의 제 1 측면의 반대측에 배치되며, 상기 제 1 금속화층 상에는 제 1 금속층이 배치되고 상기 제 2 금속화층 상에는 금속으로 구성된 돌출부가 배치되는 기판에 의해 달성된다.
상기 방법의 유리한 실시형태들은 상기 기판의 유리한 실시형태들과 동일하게 발생되거나 상기 기판의 실시형태들은 역시 상기 방법의 유리한 실시형태들과 동일하게 발생된다.
본 발명의 유리한 실시형태들은 종속항에서 발생된다.
상기 단계 b)는 상기 절연재료체의 제 1 측면에 일정 구조의 제 1 금속화층을 적용하는 단계를 더 포함하고, 상기 단계 d)는 상기 제 1 금속화층 상에 제 1 금속층을 전착하는 단계를 더 포함하는 것이 유리한 것이 증명되었다.
상기 제 1 및 제 2 금속화층은 은 및/또는 구리를 함유하는 것이 유리하다는 것이 증명되었는데, 이로 인해 제 1 금속층의 열전도성 및 절연재료체의 돌출부의 열전도성이 높아지기 때문이다.
또한 상기 돌출부는 구리로 구성되는 것이 유리하다는 것이 증명되었는데, 이는 구리가 높은 열전도성을 갖기 때문이다.
또한 제 1 금속층는 구리로 구성되는 것이 유리하다는 것이 증명되었는데, 이는 구리가 높은 열전도성 및 전기전도성을 갖기 때문이다.
또한 돌출부는 300 μm 내지 1000 μm의 높이를 갖는 것이 유리하다는 것이 증명되었는데, 이는 기판과 플레이트 또는 히트싱크 사이의 열응력이 상기 돌출부에 의해 아주 양호하게 보상될 수 있기 때문이다.
또한 상기 돌출부가 냉각 핑거를 구성하고, 그 냉각 핑거 주위로 냉각 매체가 흘러서 적어도 하나의 전력반도체 부품을 냉각시킬 수 있는 것이 유리하다는 것이 증명되었다. 냉각 핑거는 이렇게 기판과 일체적으로 구현되는데, 즉 히트싱크가 기판의 일체 부분이므로 특별히 확실하고 효과적인 냉각을 가능하게 한다.
또한 상기 돌출부는 적어도 1500 μm의 높이를 갖는 것이 유리하다는 것이 증명되었는데, 이는 냉각 핑거가 특별히 효과적인 냉각을 보장하기 때문이다.
또한 돌출부를 전착하는 공정 다음에 레지스트층을 제거하고 이어서 돌출부 상에 제 2 금속층을 전착하는 것이 유리하다는 것이 증명되었다. 제 2 금속층은 냉각 매체와의 화학작용에 대하여 돌출부를 보호하는 돌출부용 보호층을 구성한다. 바람직하게는 제 2 금속층은 니켈로 구성되는데, 니켈은 특히 냉각 매체로서 물을 사용하는 경우 물과의 화학작용 그리고 경우에 따라서는 물에 용해된 기체와의 화학작용에 대하여 돌출부를 보호하기 때문이다.
또한 적어도 하나의 전력반도체 부품을 제 1 금속층에 접속하고 돌출부를 플레이트나 히트싱크에 접속하는 것이 유리하다는 것이 증명되었는데, 이는 전력반도체 모듈을 이렇게 간단한 방식으로 제조할 수 있기 때문이다.
또한 적어도 하나의 전력반도체 부품을 제 1 금속층에 접속하는 것이 유리하다는 것이 증명되었는데, 이는 전력반도체 모듈을 이렇게 간단한 방식으로 제조할 수 있기 때문이다.
또한 각각의 접속 공정은 신터링 또는 솔더링 접속에 의해 이루어지는 것이 유리하다는 것이 증명되었는데, 이는 신터링 또는 솔더링 접속이 전력반도체 모듈의 경우에 관습적인 접속이기 때문이다.
또한 돌출부는 플레이트나 히트싱크에 접속되고 적어도 하나의 전력반도체 부품은 제 1 금속층에 접속되는 것이 유리하다는 것이 증명되었는데, 이는 전력반도체 모듈을 이렇게 간단한 방식으로 제조할 수 있기 때문이다.
또한 적어도 하나의 전력반도체 부품은 제 1 금속층에 접속되고 돌출부는 냉각 핑거를 구성하며, 그 냉각 핑거 주위로 냉각 매체가 흘러서 적어도 하나의 전력반도체 부품을 냉각시킬 수 있는 것이 유리하다는 것이 증명되었다. 냉각 핑거는 이렇게 기판과 일체로 구현되는데, 즉 히트싱크가 기판의 일체부분이 되어서 특별히 확실하고 효과적인 냉각을 가능하게 한다.
본 발명의 예시적인 실시형태들은 도면에 도시되어 있으며 이하에 보다 상세하게 설명되어 있다.
도 1은 본 발명에 따른 제 1 방법 단계가 실시된 후의 기판 블랭크를 개략단면도의 형태로 보여준다.
도 2는 본 발명에 따른 다른 방법 단계가 실시된 후의 기판 블랭크를 개략단면도의 형태로 보여준다.
도 3은 본 발명에 또 따른 방법 단계가 실시된 후의 본 발명에 따른 기판을 개략단면도의 형태로 보여준다.
도 4 및 도 6은 본 발명에 또 따른 방법 단계가 실시된 후의 본 발명에 따른 전력반도체 모듈을 개략단면도의 형태로 보여준다.
도 5는 기판 블랭크의 아래에서 본 도 2와 관련된 개략도를 보여준다.
도 7은 본 발명에 따른 전력반도체 모듈의 다른 실시형태를 개략단면도의 형태로 보여준다.
도 8은 본 발명에 따른 전력반도체 모듈의 또 다른 실시형태를 개략단면도의 형태로 보여준다.
도 1은 본 발명에 따른 제 1 방법 단계가 실시된 후의 개략단면도 형태의 기판 블랭크(7a)를 도시한다. 제 1 방법 단계는 전기적으로 비전도성의 절연재료체(1)로 된 제 1 측면(15a)에 일정 구조의 제 1 금속화층(2a)을 적용하고 절연재료체(1)의 제 2 측면(15b)에 제 2 금속화층(2b)을 적용하는 것을 수반하는데, 상기 제 2 측면은 절연재료체(1)의 제 1 측면(15a)의 반대측에 배치되어 있다. 절연재료체(1)는 이런 방식으로 제 1 및 제 2 금속화층(2a, 2b) 사이에 배치되어 있다. 절연재료체(1)는 예를 들어 Al2O3 또는 AlN 같은 세라믹으로 구성될 수 있으며, 바람직하게는 300 μm 내지 1000 μm의 두께를 갖는다. 금속화층(2a, 2b)은 실질적으로 구리 및/또는 은으로 구성되거나 또는 구리 합금 및/또는 은 합금으로 구성될 수 있다. 금속화층(2a, 2b)은 바람직하게는 5 μm 내지 25 μm의 두께를 갖는다. 제 1 금속화층(2a)은 원하는 도체 트랙 코스에 따라서 구현된 구조를 갖는다. 따라서 제 1 금속화층(2a)은 본 실시형태와 관련하여 예를 들어 중단부(4)를 갖는다. 제 2 금속화층(2b)은 바람직하게는 특정 구조를 갖지 않지만, 마찬가지로 특정 구조 형태로 구현될 수 있다.
절연재료체(1)의 제 1 측면 및 제 2 측면에 제 1 및 제 2 금속화층을 적용하는 공정은 바람직하게는 먼저 금속화층을 제공하려고 하는 위치에 예를 들어 구리 및/또는 은 함유 입자들과 용매를 포함하는 금속화 페이스트를 절연재료체(1)의 제 1 및 제 2 측면(15a, 15b)에 적용하고 금속화 페이스트를 180℃에서 건조시킨 다음에 로내에서, 바람직하게는 진공에서 바람직하게는 대략 1000℃까지 가열하여 이렇게 소성하는 절차에 의해 이루어진다. 이 경우에 제 1 방법 단계는 반드시 전기적으로 비전도성인 절연재료체(1)의 제 1 측면(15a)에 특정 구조의 제 1 금속화층(2a)을 적용할 필요는 없고 특정 구조의 제 1 금속화층(2a)은 심지어 방법의 개시전에 미리 절연재료체(1)에 적용되었을 수 있다는 것을 알아야 한다.
이 경우에 도 1 내지 도 8은 개략적인 도시로서, 특히 층의 두께는 실측으로 도시되어 있지 않음을 알아야 한다.
도 2는 본 발명에 따른 추가의 방법 단계를 실시한 후의 개략단면도 형태의 기판 블랭크(7a)를 도시한다. 도 5는 기판 블랭크(7a)의 하측에서 본 도 2와 관련된 개략도를 도시한다. 본 방법 단계는 절취부(13)를 갖는 전기적으로 비전도성의 레지스트층(3)을 제 2 금속화층(2b)에 적용하는 것을 수반한다. 도 5에 도시한 바와 같이, 절취부(13)는 바람직하게는 원형의 형태를 갖지만, 물론 임의의 다른 형태, 특히 기다란 형태를 가질 수 있다. 이 절취부(13)는 바람직하게는 도 5에 도시한 바와 같이 매트릭스 형상으로 배열된다. 절취부(13)들은 바람직하게는 서로 등간격으로 이격되는 방식으로 배열된다. 레지스트층(3)은 바람직하게는 5 μm 내지 25 μm의 두께를 갖는다.
도시한 실시형태에와 관련하여 레지스트층(3)을 적용하는 공정은 레지스트층의 스크린 인쇄법과 이어지는 가열 건조에 의해 이루어진다. 이 경우에 사용되는 스크린의 절취부의 형태는 레지스트층(3)의 절취부(13)의 형태를 결정한다. 이 경우 레지스트는 바람직하게는 후막(thick-film) 레지스트로서 구현된다.
그러나 대안으로서 레지스트층(3)을 적용하는 공정은 예를 들어 제 2 금속화층(2b)을 포토리소그래피 레지스트, 특히 포토리소그래피 후막 레지스트로 피복한 다음에 포토마스크에 의해 레지스트를 노광시켜서 원하는 절취부 형태를 형성한 후, 노출된 레지스트를 현상시켜서 바람직하게는 노광되지 않은 레지스트를 용매로 제거하는 절차에 의해서도 이루어질 수 있다.
도 3은 본 발명에 따른 추가의 방법 단계가 실시된 후의 개략단면도 형태의 본 발명에 따른 기판(7)을 도시한다. 이 방법 단계는 제 1 금속층(5)을 제 1 금속화층(2a)상에 전착(electrolytic deposition)시키고 레지스트층(3)이 절취부(13)를 갖는 위치의 제 2 금속화층(2b)상에 돌출부(6)를 전착시키는 것을 수반한다. 이를 위해, 기판 블랭크(7a)를 전기도금액에 채워진 용기 속에 침지하여 전원의 음극에 연결하고 전기도금액 속에 배치된 전극을 전원의 양극에 연결하여 전류가 흐르기 시작하여 제 1 금속층(5)이 제 1 금속화층(2a)상에 전착되고 레지스트층(3)이 절취부(13)를 갖는 위치의 제 2 금속화층(2b)에 돌출부(6)가 전착되게 한다. 이 경우, 본 실시형태와 관련하여 전기도금액은 구리 이온을 포함하고 있으므로, 제 1 금속층(5) 및 돌출부(6)는 본 실시형태에서 구리로 구성된다. 여기서 본 실시형태와는 달리 본 방법 단계는 반드시 제 1 금속층(5)을 제 1 금속화층(2a) 상에 전착하는 단계를 수반할 필요는 없고 심지어 전착 전에 제 1 금속화층(2a)을 예를 들어 전기절연 레지스트로 피복하여 제 1 금속화층(2a)상에 제 1 금속층(5)이 전착되지 않도록 할 수 있음을 알아야 한다.
제 1 금속층(5)은 바람직하게는 100 μm 내지 400 μm, 특히 100 μm 내지 300 μm의 두께를 갖는다. 돌출부(6)는 바람직하게는 300 μm 내지 1000 μm의 높이를 갖는다. 절연재료체(1)의 제 2 측면(15b)으로부터 연장되는 돌출부(6)의 측벽(17) 중의 적어도 하나는 바람직하게는 볼록한 형태를 갖는다. 본 실시형태에서 제 1 금속층(5)의 두께는 돌출부(6)의 높이보다 상당히 작기 때문에 본 실시형태와 관련하여 전착 중에 제 1 금속층(5)이 원하는 두께를 얻었을 때 제 1 금속층(5)과 전원사이의 전기적 접속이 차단되므로 추가의 전착 중에 돌출부(6)가 원하는 높이(h)를 얻을 때까지 돌출부(6)만이 성장한다.
그러나, 서로 다른 전착 높이를 얻기 위한 또 다른 방법도 가능한데, 따라서 예를 들어 제 1 금속층(5)이 원하는 두께를 얻은 후에 전착을 중단하고 전기적으로 비전도성의 레지스트를 제 1 금속층(5)에 적용한 후에 돌출부(6)가 원하는 높이(h)를 얻을 때까지 전착을 계속할 수도 있는데, 이 경우에 제 1 금속층(5)에 적용된 레지스트 때문에 제 1 금속층(5)은 더 이상 성장하지 않는다.
본 실시형태와 관련하여, 돌출부(6)는 원형 단면을 갖는다. 그러나 돌출부(6)의 단면은 임의의 다른 형태 특히 기다란 형태를 가질 수도 있음은 말할 필요도 없다. 이 경우, 단면의 표면법선의 방향은 절연재료체(1)의 제 2 측면(15b)의 표면법선(N)의 방향에 해당한다(도 3 참조). 돌출부(6)는 바람직하게는 매트릭스 형태로 배열되어 있다. 돌출부(6)는 바람직하게는 서로 등간격으로 이격되는 방식으로 배열되어 있다.
레지스트층(3) 또는 레지스트는 바람직하게는 전착 후에 제거된다.
본 발명에 따른 전력반도체 모듈(8)을 제조하기 위해서, 그 다음에 도 4 및 도 6에 도시된 추가의 방법 단계는 적어도 하나의 전력반도체 부품을 제 1 금속층(5)에 접속하고 돌출부(6)를 플레이트(11)(도 4 참조) 또는 예를 들어 냉각 핑거(18)를 갖는 히트싱크(16)(도 6 참조)에 접속하는 것을 수반하는데, 여기서 적어도 하나의 전력반도체 부품을 제 1 금속층(5)에 접속하는 것은 제 1 부분 방법 단계에서 이루어지고 돌출부(6)를 플레이트(11) 또는 히트싱크(16)에 접속하는 것은 제 2 부분 방법 단계에서 이루어진다. 이 경우, 제 1 부분 방법 단계는 제 2 부분 방법 단계 전에, 또는 제 2 부분 방법 단계와 동시에, 또는 제 2 부분 방법 단계 후에 실시될 수 있다. 본 실시형태와 관련하여, 이 경우에 제 1 전력반도체 부품(10a) 및 제 2 전력반도체 부품(10b)은 제 1 금속층(5)과 함께 신터링이나 솔더링 접속에 의해 서로 접속되므로, 전력반도체 부품(10a, 10b)과 제 1 금속층(5) 사이에 신터링층 또는 솔더링층(9)이 배치된다. 또한 본 실시형태와 관련하여 돌출부(6)는 플레이트(11)나 히트싱크(16)와 함께 신터링 접속 또는 솔더링 접속에 의해 서로 접속되므로, 돌출부(6)와 플레이트(11) 또는 히트싱크(16) 사이에 신터링층(12) 또는 솔더링층(12)이 배치된다. 이 경우, 각각의 신터링층은 적어도 실질적으로 은으로 구성되며, 각각의 솔더링층은 적어도 실질적으로 주석으로 구성된다. 플레이트(11)는 전력반도체 모듈(8)을 히트싱크에 접속하는 역할을 한다. 히트싱크는 명료하게 하기 위해 예를 들어 도 4에는 도시하지 않은 나사 접속에 의해 히트싱크에 연결될 수 있다. 이 경우, 플레이트(11)는 바람직하게는 전력반도체 모듈(8)의 베이스플레이트 형태로 존재한다.
기판(7)의 돌출부(6)는 기판(7)과 플레이트(11) 또는 히트싱크(16)의 가열중에 수평방향으로 휠 수 있으므로, 가열중에 발생하는 기판(7), 플레이트(11) 또는 히트싱크(16)의 서로 다른 선형팽창이 돌출부(6)에 의해 보상되어 기판 및 플레이트의 접속과 기판 및 히트싱크의 접속의 해제가 발생하지 않으며 각각의 접속이 장기간에 걸쳐서 안정하게 유지될 수 있다.
도 7은 본 발명에 따른 전력반도체 모듈(8')의 개략단면도 형태의 또 다른 실시형태를 도시한다. 본 발명에 따른 전력반도체 모듈(8')은 제조 및 구성이 도 3에 따른 기판(7)과 대응하는 본 발명에 따른 기판(7')을 포함하는데, 도 3과는 달리 돌출부(6')는 적어도 하나의 전력반도체 부품의 냉각을 위해 냉각 매체가 주위로 흐르게 되는 냉각 핑거를 형성하며, 따라서 돌출부(6')는 본 발명에 따라서 기판(7')과 일체로 된 히트싱크를 형성하게 된다. 따라서 냉각 핑거는 기판(7')과 일체로 구현된다. 따라서 기판(7')이 히트싱크에 접속되는 것을 본 발명에 따라서 기판(7')에 합체된 히트싱크에 의해 피할 수 있다. 따라서 가열중에 발생하는 기판 및 히트싱크의 서로 다른 선형팽창이 본 발명에 따른 방법에 의해 근본적으로 피해지며 따라서 최초에 발생하지 않는다.
냉각 핑거를 제조하기 위해서는, 이 경우의 돌출부(6')가 도 3에 따른 돌출부(6)보다 상당히 큰 높이(h)를 가져서 냉각 핑거를 형성하도록 하는 높은 전류강도를 이용하여 장기간에 걸쳐서 레지스트층(3)이 절취부(13)를 갖는 위치의 제 2 금속화층(2b) 상에 도 3에 설명한 돌출부(6)를 전착한다. 돌출부(6')는 바람직하게는 적어도 1500 μm, 특히 적어도 2500 μm의 높이를 갖는다. 예로서 냉각 핑거 주위로 흐르는 공기, 물 또는 오일이 냉각매체로서 기능할 수 있다.
절연재료체(1)의 제 2 측면(15b)으로부터 연장되는 돌출부(6')의 측벽(17) 중의 적어도 하나는 바람직하게는 볼록한 형태를 갖는다. 본 실시형태와 관련하여, 돌출부(6')는 원형 단면을 갖는다. 그러나 돌출부(6')의 단면은 임의의 다른 형태, 특히 기다란 형태를 가질 수도 있음은 말할 필요도 없다. 따라서 냉각 핑거는 냉각 리브 형태로도 존재할 수 있다. 따라서 여기서 본 발명의 의미내에서 냉각 핑거라는 용어는 부수적으로 냉각 리브라는 용어도 포함하는 것이라는 것을 알아야 한다. 이 경우, 단면의 표면법선의 방향은 절연재료체(1)의 제 2 측면(15b)의 표면법선(N)의 방향에 해당한다(도 3 참조). 돌출부(6')는 바람직하게는 매트릭스 형태로 배열된다. 돌출부(6')는 바람직하게는 서로 등간격으로 이격되는 방식으로 배열된다.
본 발명에 따른 전력반도체 모듈(8')을 제조하기 위해서는 후속적으로 또 다른 방법 단계는 적어도 하나의 전력반도체 부품을 제 1 금속층(5)에 접속하는 것을 수반한다. 본 실시형태와 관련하여, 이 경우 제 1 전력반도체 부품(10a) 및 제 2 전력반도체 부품(10b)은 제 1 금속층(5)과 함께 신터링 또는 솔더링 접속에 의해 서로 연결되므로, 전력반도체 부품과 제 1 금속층(5) 사이에 신터링층 또는 솔더링층(9)이 배치된다. 이 경우 각각의 신터링층은 적어도 실질적으로 은으로 구성되고 각각의 솔더링층은 적어도 실질적으로 주석으로 구성된다.
도 8은 본 발명에 따른 전력반도체 모듈(8")의 또 다른 실시형태의 개략단면도 형태를 도시한다. 전력반도체 모듈(8") 및 기판(7")은 실질적으로 도 7에 따른 전력반도체 모듈(8') 및 기판(7')에 대응하는데, 여기서 기판(7")의 제조에는 돌출부(6')를 제 2 금속화층(2b)상에 전착한 후에 추가적으로 레지스트층(3)을 제거하고 이어서 제 2 금속층(14)을 돌출부(6') 상에 전착하는 것을 수반한다. 이 경우, 본 실시형태와 관련하여, 전착은 돌출부(6') 상에만 실시되는 것이 아니라 돌출부(6')로 덮이지 않은 제 2 금속화층(2b)의 부위 상에도 실시된다. 제 2 금속층(14)은 바람직하게는 1 μm 내지 10 μm의 두께를 갖는다. 제 2 금속층(14)은 돌출부(6')용 보호층을 형성하는데, 이는 그 주위로 흐르는 냉각 매체와의 화학반응에 대하여 돌출부(6')를 보호한다. 바람직하게는 제 2 금속층(14)은 니켈로 구성되는데, 니켈은 특히 냉각 매체로서 물을 사용하여 돌출부를 물과의 화학반응 그리고 경우에 따라서는 물에 용해되어 있는 가스와의 화학반응에 대하여 보호하기 때문이다.
도 7 및 도 8에서, 동일한 요소에는 도 3 및 도 4와 동일한 참조 부호가 주어져 있다.
여기서, 특히 신터링 접속의 경우에는 각기 접속될 두 개의 요소를 접속하는 공정의 일부로서, 접속될 두 개의 요소에는 서로 접속될 요소의 측면에 예를 들어 적어도 실질적으로 은으로 구성될 수 있는 각각의 접착 접속층을 제공할 수 있다.

Claims (16)

  1. 적어도 하나의 전력반도체 부품(10a, 10b)용 기판(7, 7', 7")의 제조 방법에 있어서,
    a) 전기적으로 비전도성의 절연재료체(1)를 제공하는 단계,
    b) 상기 절연재료체(1)의 제 1 측면(15a)에 일정 구조의 제 1 금속화층(2a)을 적용하고, 상기 절연재료체(1)의 제 1 측면(15a)의 반대측에 배치된 제 2 측면(15b) 상에 제 2 금속화층(2b)을 적용하는 단계,
    c) 절취부(13)를 갖는 전기적으로 비전도성의 레지스트층(3)을 상기 제 2 금속화층(2b) 상에 적용하는 단계, 및
    d) 상기 제 1 금속화층(2a) 상에 제 1 금속층(5)을 전착하고, 상기 레지스트층(3)이 절취부(13)를 갖는 위치의 상기 제 2 금속화층(2b) 상에 돌출부(6, 6')를 전착하는 단계를 포함하는 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 금속화층(2a, 2b)은 은 또는 구리를 함유하는 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 돌출부(6, 6')는 구리를 포함하여 형성되는 제조방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 금속층(5)은 구리를 포함하여 형성되는 제조방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 돌출부(6)는 300 μm 내지 1000 μm의 높이를 갖는 제조방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 돌출부(6')는 냉각 핑거를 형성하며, 상기 냉각 핑거 주위로 냉각 매체가 흘러서 적어도 하나의 전력반도체 부품(10a, 10b)을 냉각시킬 수 있는 제조방법.
  7. 제 1 항 또는 제 2 항에 있어서, 상기 돌출부(6')는 적어도 1500 μm의 높이를 갖는 제조방법.
  8. 제 6 항에 있어서, 상기 단계 d) 후에
    e) 상기 레지스트층(3)을 제거하는 단계, 및
    f) 상기 돌출부(6, 6') 상에 제 2 금속층(14)을 전착하는 단계를 더 포함하는 제조방법.
  9. 제 8 항에 있어서, 상기 제 2 금속층(14)은 니켈을 포함하여 형성되는 제조방법.
  10. 제 1 항 또는 제 2 항에 따른 적어도 하나의 전력반도체 부품(10a, 10b)용 기판의 제조 방법을 포함하는 전력반도체 모듈(8)의 제조 방법에 있어서,
    e) 상기 적어도 하나의 전력반도체 부품(10a, 10b)을 상기 제 1 금속층(5)에 접속하고 상기 돌출부(6, 6')를 플레이트(11) 또는 히트싱크(16)에 접속하는 단계를 더 포함하는 제조방법.
  11. 제 6 항에 따른 적어도 하나의 전력반도체 부품(10a, 10b)용 기판(7', 7")의 제조 방법을 포함하는 전력반도체 모듈(8', 8")의 제조 방법에 있어서,
    e) 상기 적어도 하나의 전력반도체 부품(10a, 10b)을 상기 제 1 금속층(5)에 접속하는 단계를 더 포함하는 제조방법.
  12. 제 10 항에 있어서, 각각의 접속 공정은 신터링 또는 솔더링 접속에 의해 이루어지는 제조방법.
  13. 적어도 하나의 전력반도체 부품(10a, 10b)용 기판을 포함하는 전력반도체 모듈에 있어서, 상기 기판(7, 7', 7")은 절연재료체(1), 상기 절연재료체(1)의 제 1 측면(15a) 상에 배치된 일정 구조의 제 1 금속화층(2a), 및 상기 절연재료체(1)의 제 2 측면(15b) 상에 배치된 제 2 금속화층(2b)을 가지며, 상기 절연재료체(1)의 제 2 측면(15b)은 상기 절연재료체(1)의 제 1 측면(15a)의 반대측에 배치되며, 상기 제 1 금속화층(2a) 상에는 제 1 금속층(5)이 배치되고 상기 제 2 금속화층(2b) 상에는 금속으로 구성된 돌출부(6, 6')가 배치되며,
    상기 적어도 하나의 전력반도체 부품(10a, 10b)은 상기 제 1 금속층(5)에 접속되고,
    상기 돌출부(6, 6')는 플레이트(11) 또는 히트싱크(16)에 접속되는 것을 특징으로 하는 전력반도체 모듈.
  14. 제 13 항에 있어서, 상기 돌출부(6, 6')는 냉각 핑거를 형성하고, 상기 냉각 핑거 주위로 냉각 매체가 흘러서 상기 적어도 하나의 전력반도체 부품(10a, 10b)을 냉각시킬 수 있는 것을 특징으로 하는 전력반도체 모듈.
  15. 삭제
  16. 삭제
KR1020130029888A 2012-03-30 2013-03-20 전력반도체 모듈 및 적어도 하나의 전력반도체 부품용 기판의 제조 방법 KR101989197B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012205240.2 2012-03-30
DE102012205240.2A DE102012205240B4 (de) 2012-03-30 2012-03-30 Verfahren zur Herstellung eines Substrats für mindestens ein Leistungshalbleiterbauelement, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul

Publications (2)

Publication Number Publication Date
KR20130111324A KR20130111324A (ko) 2013-10-10
KR101989197B1 true KR101989197B1 (ko) 2019-06-13

Family

ID=49154748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130029888A KR101989197B1 (ko) 2012-03-30 2013-03-20 전력반도체 모듈 및 적어도 하나의 전력반도체 부품용 기판의 제조 방법

Country Status (4)

Country Link
JP (1) JP6283469B2 (ko)
KR (1) KR101989197B1 (ko)
CN (1) CN103367170B (ko)
DE (1) DE102012205240B4 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064050A (ja) * 2002-06-06 2004-02-26 Denki Kagaku Kogyo Kk モジュール構造体とそれに好適な回路基板
JP2010263080A (ja) * 2009-05-07 2010-11-18 Denso Corp 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066452A (ja) * 1983-09-21 1985-04-16 Nec Corp 半導体素子の製造方法
DE69229661T2 (de) * 1991-04-26 1999-12-30 Citizen Watch Co Ltd Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
US6156980A (en) * 1998-06-04 2000-12-05 Delco Electronics Corp. Flip chip on circuit board with enhanced heat dissipation and method therefor
JP2001358267A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6911728B2 (en) * 2001-02-22 2005-06-28 Ngk Insulators, Ltd. Member for electronic circuit, method for manufacturing the member, and electronic part
JP3914458B2 (ja) * 2002-05-13 2007-05-16 日本メクトロン株式会社 放熱板を有する回路基板の製造法
JP2004172313A (ja) * 2002-11-19 2004-06-17 Nitto Denko Corp 熱伝導性放熱シートおよびこれを用いた半導体装置
JP2006134989A (ja) * 2004-11-04 2006-05-25 Mitsubishi Electric Corp ヒートシンク、発熱体、放熱構造物および熱交換器
JP4207896B2 (ja) * 2005-01-19 2009-01-14 富士電機デバイステクノロジー株式会社 半導体装置
JP4613077B2 (ja) * 2005-02-28 2011-01-12 株式会社オクテック 半導体装置、電極用部材および電極用部材の製造方法
JP2006351976A (ja) * 2005-06-20 2006-12-28 Murata Mfg Co Ltd 回路モジュールおよび回路装置
US7427566B2 (en) * 2005-12-09 2008-09-23 General Electric Company Method of making an electronic device cooling system
JP2007188916A (ja) * 2006-01-11 2007-07-26 Renesas Technology Corp 半導体装置
JP2008053693A (ja) * 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法
DE102007051797B3 (de) * 2007-10-26 2009-06-04 Jenoptik Laserdiode Gmbh Korrosionsbeständige Mikrokanalwärmesenke
US20100167466A1 (en) * 2008-12-31 2010-07-01 Ravikumar Adimula Semiconductor package substrate with metal bumps
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
DE102011000455A1 (de) * 2011-01-14 2012-07-19 Azur Space Solar Power Gmbh Anordnen und Verfahren zum Kühlen eines Trägers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064050A (ja) * 2002-06-06 2004-02-26 Denki Kagaku Kogyo Kk モジュール構造体とそれに好適な回路基板
JP2010263080A (ja) * 2009-05-07 2010-11-18 Denso Corp 半導体装置

Also Published As

Publication number Publication date
KR20130111324A (ko) 2013-10-10
DE102012205240B4 (de) 2016-08-04
JP6283469B2 (ja) 2018-02-21
JP2013214738A (ja) 2013-10-17
CN103367170B (zh) 2018-07-10
DE102012205240A1 (de) 2013-10-02
CN103367170A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
RU2750688C2 (ru) Способ изготовления электронного силового модуля посредством аддитивной технологии и соответственные подложка и модуль
US8441806B2 (en) Circuit board and semiconductor module
US8680668B2 (en) Device including a semiconductor chip and metal foils
KR101603861B1 (ko) 전도성 기판을 포함하는, 특히 전력전자모듈용 회로기판
EP3306655B1 (en) Substrate for power modules, substrate assembly for power modules, and method for producing substrate for power modules
JP6159563B2 (ja) 少なくとも１つのパワー半導体コンポーネント用の基板を製造するための方法
KR100917841B1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법
CN110637366B (zh) 半导体器件及其制造方法
JP2008034792A (ja) 熱電変換装置およびその製造方法
CN109698179B (zh) 半导体装置及半导体装置的制造方法
US20170011991A1 (en) Assembly comprising an element that is capable of transmitting heat, a film of a polymer that is a good thermal conductor and electrical insulator, a sintered joint and a radiator and manufacturing method
US20210143103A1 (en) Power module and method for manufacturing power module
JP6550477B2 (ja) 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール
US10692794B2 (en) Radiation plate structure, semiconductor device, and method for manufacturing radiation plate structure
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
KR20190016323A (ko) 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
US11147851B2 (en) Method of fabricating an electronic power module by additive manufacturing, and associated substrate and module
CN112106194A (zh) 用于半导体功率模块的排热组件
KR101989197B1 (ko) 전력반도체 모듈 및 적어도 하나의 전력반도체 부품용 기판의 제조 방법
JP6884217B2 (ja) 凹形湾曲部を備えた底部プレートを有する半導体モジュール
KR101125752B1 (ko) 인쇄 회로 기판 및 그 제조 방법
JP4411123B2 (ja) 放熱板の製造方法
US10748835B2 (en) Aluminum heat sink having a plurality of aluminum sheets and power device equipped with the heat sink
CN111937143A (zh) 半导体组件和用于制造半导体组件的方法
JP6536442B2 (ja) めっき付パワーモジュール用基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right