KR101987913B1 - 반도체 칩 테스트 소켓 - Google Patents

반도체 칩 테스트 소켓 Download PDF

Info

Publication number
KR101987913B1
KR101987913B1 KR1020180090052A KR20180090052A KR101987913B1 KR 101987913 B1 KR101987913 B1 KR 101987913B1 KR 1020180090052 A KR1020180090052 A KR 1020180090052A KR 20180090052 A KR20180090052 A KR 20180090052A KR 101987913 B1 KR101987913 B1 KR 101987913B1
Authority
KR
South Korea
Prior art keywords
foot
screw
socket body
sectional area
semiconductor chip
Prior art date
Application number
KR1020180090052A
Other languages
English (en)
Inventor
하대경
Original Assignee
주식회사 마이크로컨텍솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 마이크로컨텍솔루션 filed Critical 주식회사 마이크로컨텍솔루션
Priority to KR1020180090052A priority Critical patent/KR101987913B1/ko
Application granted granted Critical
Publication of KR101987913B1 publication Critical patent/KR101987913B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 칩 테스트 소켓에 관한 것으로서, 보다 상세하게는 소켓 바디부와 기판부가 서로 밀착 가능하게 구성되어 소켓 바디의 들뜸이 방지되고 반도체 칩 테스트 성능이 향상되는 반도체 칩 테스트 소켓에 관한 것이다.

Description

반도체 칩 테스트 소켓{TEST SOCKET}
본 발명은 반도체 칩 테스트 소켓에 관한 것으로서, 보다 상세하게는 소켓 바디부와 기판부가 서로 밀착 가능하게 구성되어 소켓 바디의 들뜸이 방지되고 반도체 칩 테스트 성능이 향상되는 반도체 칩 테스트 소켓에 관한 것이다.
반도체 소자는 제조 과정을 거친 후 전기적 성능을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 성능 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 칩 테스트 소켓을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 칩 테스트 소켓은 반도체 소자의 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.
도 1은 종래 기술에 다른 반도체 칩 테스트 소켓의 구조를 나타낸 도면이다. 종래 기술에 따른 반도체 칩 테스트 소켓은, 반도체 칩이 탑재되는 소정의 소켓 바디부(A)를 포함하며, 상기 소켓 바디부(A)는 소정의 기판부 상에 고정되어 기판부와 전기적으로 연결된다. 소켓 바디부(A)의 저면에는 상기 기판부에 대해 고정이 이루어지도록 하는 소정의 고정 푸트(F)가 구비되어 있다.
이러한 소켓 바디부(A)와 기판부가 서로 결합될 때, 결합 공정 과정에서 들뜸 현상이 발생할 수 있다. 즉, 소켓 바디부(A)와 기판부 사이가 서로 이격되어 소정의 간격이 발생할 수 있다.
도 2 는 일 예로 Pinching Type 소켓의 소켓 바디부(A1)와 기판(B1)부 사이의 결합 형태 및 들뜸 현상을 나타낸 도면이고, 도 2 는 일 예로 LGA Type 소켓의 소켓 바디부(A2)와 기판부(B2) 사이의 결합 형태 및 들뜸 현상을 나타낸 도면이다. 도 2 및 도 3 을 살펴보면, 소켓 바디부(A1, A2)와 기판부(B1, B2) 사이에 각각 D1, D2 의 유격이 발생하였음을 확인할 수 있다. 이러한 들뜸 현상은 반도체 칩 테스트 소켓의 기능 및 성능에 영향을 미치며, 수율을 저하시킬 수 있다.
현재 이러한 들뜸 현상의 방지를 목적으로 고온의 Epoxy Bonding 을 적용하는 기술이 제안되어 적용되고 있다. 그러나, 이러한 고온의 Epoxy Bonding 공정 과정에서도 들뜸이 발생하여 불량 상태가 유지되는 등의 문제를 야기할 수 있다.
따라서, 소켓 바디부와 기판부 사이를 밀착시키고 고정시켜서 소켓의 들뜸을 방지할 수 있는 방법이 필요하다.
공개특허 제2018-0068332호
본 발명의 과제는, 간단한 구조만으로 소켓 바디부와 기판부 사이가 서로 밀착할 수 있게 구성되어, 소켓 바디부의 들뜸이 방지되고 반도체 칩 테스트 성능이 향상되는 반도체 칩 테스트 소켓을 제공하는 데 있다.
본 발명의 일 실시예에 따른 반도체 칩 테스트 소켓은,
반도체 칩이 탑재될 수 있는 소켓 바디부; 상기 소켓 바디부 하부에 배치되며 상기 소켓 바디부와 결합되어 전기적으로 연결되는 기판부;를 포함하되, 상기 소켓 바디부는 저면에 하방향으로 돌출된 고정 푸트를 포함하고, 상기 기판부는 상기 고정 푸트가 삽입되어 고정되는 삽입 홀을 포함하며, 상기 고정 푸트는, 하방향으로 소정 길이만큼 연장되는 로드부, 상기 로드부의 하부에 위치하며 상기 삽입 홀보다 큰 단면적을 갖는 헤드부, 및 상기 로드부와 상기 헤드부 사이에 위치하는 넥부를 포함하되, 상기 넥부는 외주 둘레면에 빗면을 가져서 상기 로드부로부터 상기 헤드부 방향으로 갈수록 단면적이 커지게 구성되며, 상기 소켓 바디부와 상기 기판부가 결합되어 상기 고정 푸트가 상기 삽입 홀 내에 삽입되면 상기 빗면이 상기 삽입 홀의 하단 내주 둘레면과 접하여 상기 소켓 바디부의 저면과 상기 기판부의 상면을 밀착시키게 구성되며, 상기 고정 푸트는, 측 방향으로 복수 개로 분할되어 서로 소정 거리 이격되는 복수의 푸트 피스, 및 상기 푸트 피스 사이에 형성되는 가변 공간을 가지며, 상기 푸트 피스는 탄성 변형, 복원되게 구성되어 상기 가변 공간의 폭이 가변하게 구성되고, 상기 고정 푸트의 중심에는 소정의 스크류가 투입될 수 있는 체결 공간이 형성되고, 상기 푸트 피스가 서로 마주보는 면에는, 소정의 스크류가 나사 결합될 수 있도록 소정의 암나사부가 형성되며, 상기 암나사부 내에 스크류가 삽입되면 상기 체결 공간이 확장되어 상기 푸트 피스 간의 간격이 확대되는 구성을 갖는다.
바람직하게는, 상기 로드부의 상하 연장 길이는 상기 기판부의 두께보다 작게 구성된다.
바람직하게는, 상기 스크류는 상방향에서 하방향으로 투입되어 체결되되, 상기 체결 공간은 상방향에서 하방향으로 갈수록 단면적이 축소되거나, 상기 스크류는 하방향에서 상방향으로 갈수록 단면적이 확대되게 구성된다.
바람직하게는, 상기 소켓 바디부는, 상기 체결 공간 내에 상기 스크류가 하방향으로 투입되어 체결되도록 상하로 관통된 투입공을 갖는다.
바람직하게는, 상기 스크류는 하방향에서 상방향으로 투입되어 체결되되, 상기 체결 공간은 하방향에서 상방향으로 갈수록 단면적이 축소되거나, 상기 스크류는 상방향에서 하방향으로 갈수록 단면적이 확대되는 구성을 갖는다.
본 발명에 따른 반도체 칩 테스트 소켓은 간단한 구조만으로 소켓 바디부와 기판부 사이가 서로 밀착할 수 있게 구성되어, 소켓 바디부의 들뜸이 방지되어 반도체 칩 테스트 소켓의 성능이 향상된다. 아울러, 기판부와 소켓 바디부를 결합한 후의 Post bonding 과정이 생략될 수 있다.
도 1 은 종래 기술에 따른 반도체 칩 테스트 소켓의 소켓 바디부를 도시한 도면이다.
도 2 는 종래 기술의 일 형태에 따른 반도체 칩 테스트 소켓의 소켓 바디부와 기판부의 결합 구조를 도시한 도면이다.
도 3 은 종래 기술의 일 형태에 따른 반도체 칩 테스트 소켓의 소켓 바디부와 기판부의 결합 구조를 도시한 도면이다.
도 4 는 본 발명의 일 실시예에 따른 반도체 칩 테스트 소켓을 도시한 도면이다.
도 5 는 도 4 의 K1 부분을 확대 도시한 도면이다.
도 6 은 본 발명의 일 실시예에 따른 반도체 칩 테스트 소켓을 도시한 도면이다.
도 7 는 도 6 의 K2 부분을 확대 도시한 도면이다.
도 8 은 본 발명의 일 실시예에 따른 반도체 칩 테스트 소켓을 도시한 도면이다.
도 9 는 도 8 의 K3 부분을 확대 도시한 도면이다.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 바람직한 실시예에 대하여 설명한다.
도 4 는 본 발명의 일 실시예에 따른 반도체 칩 테스트 소켓을 도시한 도면이고, 도 5 는 도 4 의 K1 부분을 확대 도시한 도면이다. 도 4 및 도 5 에 도시된 반도체 칩 테스트 소켓은 Pinching Type 소켓을 나타낸 것이며, 이에 반드시 한정하는 것은 아니다.
본 발명의 일 실시예에 따른 반도체 칩 테스트 소켓은, 반도체 칩이 탑재될 수 있는 소켓 바디부(10); 및 상기 소켓 바디부(10) 하부에 배치되며 상기 소켓 바디부(10)와 결합되어 전기적으로 연결되는 기판부(20);를 포함하여 구성된다.
소켓 바디부(10)는 반도체 칩 테스트 소켓의 본체를 구성하며, 테스트가 이루어지는 반도체 칩이 탑재될 수 있는 소정의 소켓으로 구성된다. 소켓 바디부(10)의 내부에는 반도체 칩과 전기적으로 연결될 수 있는 소정의 통전 핀(12)이 구비될 수 있으며, 통전 핀(12)은 소켓 바디부(10)의 저면으로 돌출되어 후술하는 기판부(20)와 연결될 수 있다. 아울러, 소켓 바디부(10)의 저면에는 하방향으로 돌출된 고정 푸트(100)가 구비된다. 바람직하게는, 고정 푸트(100)는 소켓 바디부(10)의 각 모서리 위치에 인접하게 복수 개 구비될 수 있다.
기판부(20)는 소정의 면적 및 두께를 가지며, 상면에 소켓 바디부(10)가 탑재되어 고정될 수 있도록 구성되는 소정의 기판이다. 기판부(20)는 소켓 바디부(10)의 통전 핀(12)과 연결될 수 있는 소정의 단자를 구비할 수 있다. 아울러, 기판부(20)는 상기 소켓 바디부(10) 저면에 구비된 고정 푸트(100)가 삽입되어 소켓 바디부(10)가 고정되는 삽입 홀을 갖는다.
이하에서는 도 5 를 참조하여, 소켓 바디부(10)에 구비된 고정 푸트(100)의 구체적인 구성에 대해서 설명한다.
각각의 고정 푸트(100)는, 측 방향으로 복수 개로 분할되어 서로 소정 거리 이격되는 복수의 푸트 피스, 및 상기 푸트 피스 사이에 형성된 가변 공간(140)으로 구성될 수 있다. 예컨대, 각각의 고정 푸트(100)는 2 개로 분할되어 2 개의 푸트 피스를 포함할 수 있으며, 이에 반드시 한정하지 않는다.
각각의 푸트 피스는 탄성 변형, 복원되게 구성될 수 있다. 바람직하게는, 고정 푸트(100)는 탄성 변형 가능한 금속, 또는 합성수지로 구성될 수 있다. 따라서, 고정 푸트(100)에 외력이 가해지면 상기 푸트 피스 사이의 간격이 가변할 수 있다. 따라서, 가변 공간(140)의 폭이 가변할 수 있다.
고정 푸트(100)는 상하 방향으로 각 부분을 나누어, 소켓 바디부(10)에 인접한 로드부(110), 하단에 위치한 헤드부(120), 및 로드부(110)와 헤드부(120) 사이의 넥부(130)를 포함하여 구성된다.
로드부(110)는, 소켓 바디부(10)의 저면으로부터 돌출 연장되어 하방향으로 소정 길이만큼 연장되는 소정의 바(bar) 형태로 구성될 수 있다. 로드부(110)의 단면적은 삽입 홀의 단면적보다 작게 구성된다. 바람직하게는, 로드부(110)는 소켓 바디부(10)에 인접할수록 단면적이 커지는 구성을 가져서 탄성 복원력이 크게 작용할 수 있다. 아울러, 로드부(110)의 상하 방향 길이 M 은 기판부(20)의 두께 N 보다 작을 수 있다. 따라서, 따라서, 고정 푸트(100)가 삽입 홀 내에 삽입되면 로드부(110)가 삽입 홀 내에 위치하게 된다.
헤드부(120)는 상기 로드부(110)의 하부에 위치하며 상기 삽입 홀보다 큰 단면적을 갖는 소정의 헤드로 구성된다. 즉, 헤드부(120)의 폭 Q 는 삽입 홀의 폭 P 보다 크게 구성된다. 따라서, 고정 푸트(100)가 삽입 홀 내에 삽입되면 헤드부(120)가 기판부(20)의 아래에 위치하게 된다.
넥부(130)는 상기 로드부(110)와 상기 헤드부(120) 사이에 위치하는 부분이다.
상기 넥부(130)는 외주 둘레면에 빗면(132)을 갖는다. 상기 빗면(132)은 하방향으로 갈수록 외측 방향으로 향하도록 경사져서 소정의 경사각 θ 를 갖는 경사면으로 구성된다. 따라서, 상기 넥부(130)는 상기 로드부(110)로부터 상기 헤드부(120) 방향으로 갈수록 단면적이 커지게 구성된다.
상기 로드부(110)의 상하 연장 길이는 상기 기판부(20)의 두께보다 작게 구성되므로, 상기 소켓 바디부(10)와 상기 기판부(20)가 결합되어 상기 고정 푸트(100)가 상기 삽입 홀 내에 삽입되면 상기 넥부(130)에 형성된 빗면(132)의 적어도 일 지점이 상기 삽입 홀의 하단 내주 모서리 부분과 접하게 된다. 이때, 빗면(132)의 적어도 일 지점이 상기 삽입 홀의 하단 내주 모서리 부분에 대해서 밀착하여 탄성 복원력을 가하도록, 상기 빗면(132)의 밀착 지점이 위치하는 부분의 폭(단면적)은 삽입 홀의 폭(단면적)보다 클 수 있다.
상기 구성에 따른 소켓 바디부(10)와 기판부(20) 사이의 결합 및 그에 따른 효과를 설명하면 이하와 같다. 기판부(20)의 삽입 홀 내에 고정 푸트(100)가 삽입될 때, 고정 푸트(100)의 각 푸트 피스의 헤드부(120)는 삽입 홀을 통과하는 과정에서 내측으로 외력을 받아 각 푸트 피스가 변형되어 서로 마주보는 방향으로 오므려지고 가변 공간(140)의 폭이 감소하게 된다. 이어서, 헤드부(120)가 삽입 홀을 통과하면 푸트 피스는 탄성 복원되어 원래 형태로 복원되며 가변 공간(140)의 폭이 원래대로 복귀한다. 이때 넥부(130)에 형성된 빗면(132)과 삽입 홀의 하부 모서리가 서로 밀착한다. 푸트 피스는 삽입 홀의 하부 모서리에 대해서 외측 방향으로 탄성 복원되는 힘을 가하고 있으므로, 대각선 상방향으로 복원력을 기판부(20)에 가하게 된다. 상기 복원력의 수직 방향 성분은 기판부(20)를 상방향으로 눌러 가압하는 힘으로 작용하며, 따라서 기판부(20)의 상면과 소켓 바디부(10)의 저면이 서로 밀착하게 된다. 즉, 빗면(132)을 따라서 기판부(20)가 상승하여 소켓 바디부(10)의 저면에 밀착하게 된다.
따라서, 소켓 바디부(10)의 들뜸 현상이 방지되며, 소켓 바디부(10)와 기판부(20)가 전기적으로 신뢰성 있게 연결되어 반도체 칩 테스트 소켓의 기능 및 수율이 향상될 수 있다. 아울러, 소켓 바디부(10)를 기판부(20)에 결합시킨 후, 수행하는 Post Bonding 공정이 생략될 수 있다.
도 6 은 본 발명의 일 실시예에 따른 반도체 칩 테스트 소켓을 도시한 도면이며, 도 7 는 도 6 의 K2 부분을 확대 도시한 도면이다. 아울러, 도 8 은 본 발명의 일 실시예에 따른 반도체 칩 테스트 소켓을 도시한 도면이고, 도 9 는 도 8 의 K3 부분을 확대 도시한 도면이다.
도 6 내지 도 9 에 따른 반도체 칩 테스트 소켓의 예는, LGA Type 의 소켓에 적용되는 예일 수 있다. 도 6 내지 9 를 참조하여 설명하는 실시 형태에서도, 위에서 설명한 실시 형태와 동일하게, 소켓 바디부(30)에 고정 푸트(100)가 마련되며, 고정 푸트(100)는 복수의 푸트 피스로 구성되며, 로드부(110), 헤드부(120), 및 넥부(130)를 포함하여 구성된다. 아울러, 기판부(40)에 형성된 삽입 홀(42)에 고정 푸트(100)가 삽입된다.
도 6 내지 9 에 따른 실시 형태에서는, 고정 푸트(100)의 중심에는 소정의 체결 공간이 형성된다. 체결 공간은 고정 푸트(100)의 중심에 형성된 가변 공간(140)의 적어도 일 부분으로서, 소정의 스크류(200)가 투입되어 체결될 수 있도록 상하로 관통된 공간이다. 아울러, 각각의 푸트 피스는 서로 마주보는 면에 소정의 스크류(200)가 나사 결합될 수 있도록 형성된 소정의 암나사부를 가질 수 있다. 이때, 상기 체결 공간 내에 스크류(200)가 삽입되어 암나사부에 체결되면 상기 체결 공간이 확장되어 푸트 피스 간의 간격이 확대될 수 있다.
예컨대, 도 6 및 7 과 같이, 상기 체결 공간에 삽입되는 스크류(200)는 화살표 S 와 같이 상방향에서 하방향으로 투입되어 체결될 수 있다. 이를 위해서, 소켓 바디부(30)에는 고정 푸트(100) 상부에 형성되어 상하로 관통되는 소정의 투입공이 마련될 수 있다.
아울러, 체결 공간 내에 스크류(200)가 삽입되면 체결 공간이 확장되어 푸트 피스 간의 간격이 확대되고 고정 푸트(100)의 단면적이 커지도록, 상기 체결 공간은 상방향에서 하방향으로 갈수록 단면적이 축소되는 형상을 가질 수 있다. 다른 예로는, 상기 스크류(200)는 말단에서 헤드 방향(하방향에서 상방향)으로 갈수록 단면적이 확대되는 구성을 가질 수 있다.
다른 예로는, 도 8 및 9 와 같이, 상기 스크류(200)는 화살표 T 와 같이 하방향에서 상방향으로 투입되어 체결될 수 있다. 이때, 체결 공간 내에 스크류(200)가 삽입되면 체결 공간이 확장되어 푸트 피스 간의 간격이 확대되고 고정 푸트(100)의 단면적이 커지도록, 상기 체결 공간은 하방향에서 상방향으로 갈수록 단면적이 축소되는 형상을 가질 수 있다. 다른 예로는, 상기 스크류(200)는 말단에서 헤드 방향(상방향에서 하방향)으로 갈수록 단면적이 확대되는 구성을 가질 수 있다.
상기 실시 형태에 따라서, 고정 푸트(100)에 스크류(200)가 체결되면 고정 푸트(100)의 단면적이 확장되므로, 기판부(40)와 소켓 바디부(30) 사이의 밀착이 더욱 강하게 달성될 수 있다. 즉, 고정 푸트(100)의 단면적이 도 7, 9 에 표시된 화살표 V, W 와 같이 확장되면 고정 푸트(100)의 넥부(130)를 통해 기판부(40)가 외측 상방향으로 밀려지게 되며, 상기 힘의 상방향 성분은 기판부(40)를 상방향으로 밀어 올려 기판부(40)와 소켓부가 서로 밀착하도록 할 수 있다.
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
10: 소켓 바디부
12: 통전 핀
20: 기판부
22: 삽입 홀
100: 고정 푸트
110: 로드부
120: 헤드부
130: 넥부
132: 빗면
140: 가변 공간
30: 소켓 바디부
40: 기판부
42: 삽입 홀
100: 고정 푸트
200: 스크류

Claims (5)

  1. 반도체 칩 테스트 소켓에 있어서,
    반도체 칩이 탑재될 수 있는 소켓 바디부;
    상기 소켓 바디부 하부에 배치되며 상기 소켓 바디부와 결합되어 전기적으로 연결되는 기판부;를 포함하되,
    상기 소켓 바디부는 저면에 하방향으로 돌출된 고정 푸트를 포함하고,
    상기 기판부는 상기 고정 푸트가 삽입되어 고정되는 삽입 홀을 포함하며,
    상기 고정 푸트는,
    하방향으로 소정 길이만큼 연장되는 로드부,
    상기 로드부의 하부에 위치하며 상기 삽입 홀보다 큰 단면적을 갖는 헤드부, 및
    상기 로드부와 상기 헤드부 사이에 위치하는 넥부를 포함하되,
    상기 넥부는 외주 둘레면에 빗면을 가져서 상기 로드부로부터 상기 헤드부 방향으로 갈수록 단면적이 커지게 구성되며,
    상기 소켓 바디부와 상기 기판부가 결합되어 상기 고정 푸트가 상기 삽입 홀 내에 삽입되면 상기 빗면이 상기 삽입 홀의 하단 내주 둘레면과 접하여 상기 소켓 바디부의 저면과 상기 기판부의 상면을 밀착시키며,
    상기 고정 푸트는,
    측 방향으로 복수 개로 분할되어 서로 소정 거리 이격되는 복수의 푸트 피스,및 상기 푸트 피스 사이에 형성되는 가변 공간을 가지며,
    상기 푸트 피스는 탄성 변형, 복원되게 구성되어 상기 가변 공간의 폭이 가변하고,
    상기 고정 푸트의 중심에는 소정의 스크류가 투입될 수 있는 체결 공간이 형성되고,
    상기 푸트 피스가 서로 마주보는 면에는,
    소정의 스크류가 나사 결합될 수 있도록 소정의 암나사부가 형성되며,
    상기 암나사부 내에 스크류가 삽입되면 상기 체결 공간이 확장되어 상기 푸트 피스 간의 간격이 확대되는 반도체 칩 테스트 소켓.
  2. 제1항에 있어서,
    상기 로드부의 상하 연장 길이는 상기 기판부의 두께보다 작은 반도체 칩 테스트 소켓.
  3. 제1항에 있어서,
    상기 스크류는 상방향에서 하방향으로 투입되어 체결되되,
    상기 체결 공간은 상방향에서 하방향으로 갈수록 단면적이 축소되거나,
    상기 스크류는 하방향에서 상방향으로 갈수록 단면적이 확대되는 반도체 칩 테스트 소켓.
  4. 제3항에 있어서,
    상기 소켓 바디부는,
    상기 체결 공간 내에 상기 스크류가 하방향으로 투입되어 체결되도록 상하로 관통된 투입공을 갖는 반도체 칩 테스트 소켓.
  5. 제1항에 있어서,
    상기 스크류는 하방향에서 상방향으로 투입되어 체결되되,
    상기 체결 공간은 하방향에서 상방향으로 갈수록 단면적이 축소되거나,
    상기 스크류는 상방향에서 하방향으로 갈수록 단면적이 확대되는 반도체 칩 테스트 소켓.
KR1020180090052A 2018-08-01 2018-08-01 반도체 칩 테스트 소켓 KR101987913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180090052A KR101987913B1 (ko) 2018-08-01 2018-08-01 반도체 칩 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180090052A KR101987913B1 (ko) 2018-08-01 2018-08-01 반도체 칩 테스트 소켓

Publications (1)

Publication Number Publication Date
KR101987913B1 true KR101987913B1 (ko) 2019-06-12

Family

ID=66846024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180090052A KR101987913B1 (ko) 2018-08-01 2018-08-01 반도체 칩 테스트 소켓

Country Status (1)

Country Link
KR (1) KR101987913B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980035105A (ko) * 1996-11-12 1998-08-05 남궁기복 영구 자석 무단 기어
KR20030047860A (ko) * 2001-12-11 2003-06-18 니뽄 가이시 가부시키가이샤 회로 기판에 있어서의 실드 케이스 또는 판형 안테나의설치 구조, 판형 안테나와 회로 기판의 연결 구조 및 스틸케이스를 구비한 회로 기판에 있어서의 실드 케이스의설치 구조
KR200390496Y1 (ko) * 2005-05-02 2005-07-21 (주)오토씨에프티 방진 레벨링 푸트
KR20130071816A (ko) * 2011-12-21 2013-07-01 (주)마이크로컨텍솔루션 반도체(ｉｃ)용 테스트 유닛
KR101389370B1 (ko) * 2013-12-23 2014-04-28 제이에스제이텍(주) 고정장치 및 이를 구비한 조명장치
KR20180068332A (ko) 2015-11-12 2018-06-21 코넬 유니버시티 공기 제어식 전자분무 제조 및 그 생성물
KR20180074324A (ko) * 2016-12-23 2018-07-03 주식회사 흥화 풀림방지 앵커볼트너트 결합체

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980035105A (ko) * 1996-11-12 1998-08-05 남궁기복 영구 자석 무단 기어
KR20030047860A (ko) * 2001-12-11 2003-06-18 니뽄 가이시 가부시키가이샤 회로 기판에 있어서의 실드 케이스 또는 판형 안테나의설치 구조, 판형 안테나와 회로 기판의 연결 구조 및 스틸케이스를 구비한 회로 기판에 있어서의 실드 케이스의설치 구조
KR200390496Y1 (ko) * 2005-05-02 2005-07-21 (주)오토씨에프티 방진 레벨링 푸트
KR20130071816A (ko) * 2011-12-21 2013-07-01 (주)마이크로컨텍솔루션 반도체(ｉｃ)용 테스트 유닛
KR101389370B1 (ko) * 2013-12-23 2014-04-28 제이에스제이텍(주) 고정장치 및 이를 구비한 조명장치
KR20180068332A (ko) 2015-11-12 2018-06-21 코넬 유니버시티 공기 제어식 전자분무 제조 및 그 생성물
KR20180074324A (ko) * 2016-12-23 2018-07-03 주식회사 흥화 풀림방지 앵커볼트너트 결합체

Similar Documents

Publication Publication Date Title
US8366496B2 (en) Composite contact assembly having lower contact with contact engaging points offset from each other
US8441275B1 (en) Electronic device test fixture
KR101073400B1 (ko) 검사용 탐침 장치
US20130285232A1 (en) Semiconductor package module
KR101493901B1 (ko) 반도체 패키지 테스트용 유연성 실리콘 부싱 소켓
US6929505B2 (en) Electrical connector with reliable resilient beams
KR20130062060A (ko) 볼 그리드 어레이 패키지용 테스트 소켓
KR101987913B1 (ko) 반도체 칩 테스트 소켓
KR20140005775U (ko) 프로브 및 이를 포함한 테스트 소켓
US10257952B2 (en) Side clamping BGA socket
KR102048447B1 (ko) 반도체 칩 테스트 소켓
US9485855B2 (en) Substrate reinforcing structure
KR101454820B1 (ko) 반도체 디바이스 테스트 장치
US6702588B1 (en) Electrical connector assembly with snap-fit base and frame
KR101446146B1 (ko) 검사장치
KR101203125B1 (ko) 프로브카드용 니들설치블록
KR102270274B1 (ko) 테스트 소켓 하우징
KR100786771B1 (ko) 웨이퍼 검사용 프로브카드
US20210183736A1 (en) Semiconductor device
KR101557150B1 (ko) 반도체 디바이스 테스트 장치
JP2004257831A (ja) 接触子及び電気的接続装置
US9976898B2 (en) Optical sensing module with multi-directional optical sensing function
US11209477B2 (en) Testing fixture and testing assembly
KR101921932B1 (ko) 활-타입 범프, 및 이를 포함하는 인터포저
KR102029035B1 (ko) 메인 보드 리버스 인터커넥션을 통한 메모리 모듈의 실장 테스트에 사용되는 메모리 모듈을 수납하는 메인 보드

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant