KR101965001B1

KR101965001B1 - 혼성 코팅을 갖는 광원, 혼성 코팅을 갖는 광원을 유도하는 장치, 및/또는 그 제조방법

Info

Publication number: KR101965001B1
Application number: KR1020137010825A
Authority: KR
Inventors: 비제이엔 에스. 베라사미; 잼세이 엘버레즈
Original assignee: 가디언 인더스트리즈 코퍼레이션.
Priority date: 2010-10-08
Filing date: 2011-09-27
Publication date: 2019-04-02
Also published as: US20130129919A1; JP2014500783A; CN103314059B; EP2625230B1; JP5959119B2; CN103314059A; TWI541302B; US8357553B2; EP2625230A1; US9433974B2; US20120088319A1; TW201224081A; KR20140016868A; WO2012047263A1

Abstract

이 발명의 어떤 실시 구현예들은 램버트 및 비램버트 광원들의 성능을 향상시키기 위한 기술들에 관한 것이다. 어떤 실시 구현예들에 있어서, 이것은 (1) LED들(어떤 실시 구현예들에 있어서 고굴절율 재료일 수 있는 것) 상에 유-무기 혼성 재료를 제공하는 단계, (2) 상기 LED들(예를 들어 프랙탈 엠보싱, 패터닝 또는 그 밖의 유사한 것에 의해 및/또는 그것의 의해 불규칙하게 분산된 소자들을 제공함에 의해)의 광 산란 능력을 강화하는 단계, 및/또는 (3) 진보한 냉각 기술들을 통해 성능을 향상시키는 단계에 의해 수행된다. 어떤 실시 예들에 있어서, 성능 향상은 예를 들어 더 나은 색상 생산(예를 들어 고CRI에 관하여), 더 나은 광 생산(예를 들어 루멘들 및 비램버트 조명에 관하여), 더 높은 내부 및/또는 외부 효율 등을 포함할 수 있다.

Description

혼성 코팅을 갖는 광원, 혼성 코팅을 갖는 광원을 유도하는 장치, 및/또는 그 제조방법{LIGHT SOURCE WITH HYBRID COATING, DEVICE INCLUDING LIGHT SOURCE WITH HYBRID COATING, AND/OR METHODS OF MAKING THE SAME}

이 발명의 어떤 실시 구현예들은 광원, 광원을 포함하는 장치 및 그 제조방법에 관한 것이다. 보다 구체적으로는, 이 발명의 어떤 실시 구현예들은 램버트(Lambertian) 또는 비램버트일 수 있는 광원들의 성능(예를 들어 효율, 색상 및/또는 광 제품 등)을 개선하기 위한 기술들에 관한 것이다. 어떤 실시 구현예들에 있어서, 이것은 LED들(어떤 실시 구현예들에 있어서 고굴절율(high index of refraction) 재료일 수 있는 것) 상의 유-무기 혼성 재료를 제공하는 단계(1), 상기 LED들 (예를 들어, 프랙탈 엠보싱(fractal embossing), 패터닝(patterning) 또는 그 밖에 유사한 것에 의해, 및/또는 그것에 임의로 분산된 소자들(elements)을 제공함에 의해)의 광 산란 능력을 향상시키는 단계(2) 및/또는 선진 냉각 기술들을 통해 성능을 개선하는 단계(3)에 의해 수행된다.

매년 미국 내 발생되는 전기의 대부분(일부 평가는 25%만큼 높다)은 조명으로 소비된다(go to lighting). 그런 이유로, 보다 많은 에너지 효율이 있는 조명(lighting)을 제공하도록 전진할(ongoing) 필요가 있다. 백열 전구가 매우 에너지 비효율적인 광원인 것은 잘 알려져 있다. 그것들이 소비하는 전력의 약 90%는 광 보다는 열로서 방출된다. 형광등 전구가 백열 전구보다 더 효율적이지만(예를 들어 약 10 지수로) 발광다이오드와 같은 고체 상태 발광기와 비교할 때 여전히 효율적이지 않다.

게다가, 예를 들어 발광 다이오드와 같은 고체 상태 발광기의 정상 수명과 비교할 때, 백열 전구는 일반적으로 약 750-1,000시간의 비교적 짧은 수명을 가진다. 이에 비해, 예를 들어 발광 다이오드는 50,000 및 70,000 시간 사이의 일반적인 수명을 가진다. 형광 전구는 백열 전구보다 아직 더 긴 수명(예를 들어 10,000-20,000 시간)을 가졌지만 지양하는(less favorable) 색 재현을 제공한다.

색 재현은 특정한 램프에 의해 켜졌을 때 물체의 표면색 내 전환의 비교 측정인 연색 지수(Color Rendering Index) (CRI Ra)를 이용하여 일반적으로 측정된다. CRI Ra는 8개의 참조 색상들을 조명할 때 조명 시스템의 연색성(color rendition)이 참조 라디에이터(radiator)의 연색성과 얼만큼 비교하는가에 대한 측정값들의 조정된 평균이다. 조명 시스템에 의해 비추고 있는 일련의 시험 색상들의 색 좌표(color coordinates)가 참조 라디에이터에 의해 조사되는 똑같은 시험 색상들의 좌표로서 동일한 경우 상기 CRI Ra는 100과 같다. 일광은 비교적 가까운 백열 전구(95 보다 큰 Ra)와 정확하지 않은 형광 조명(70-80의 전형적인 Ra)으로 높은 CRI (약 100의 Ra)를 가진다. 특정한 유형의 전문화된 조명은 매우 낮은 CRI Ra를 가진다. 예를 들어, 수은 증기 또는 나트륨 램프는 약 40만큼 낮거나 또는 훨씬 더 낮은 Ra를 가진다. 새로운 조명 시스템의 발전에 직면한 또 다른 도전은 높은 CRI를 성취하는 방법이다.

전통적인 조명 기구에 의하여 직면한 또 다른 쟁점은 조명 장치(예를 들어 백열 전구 등)를 정기적으로 교체할 필요성이다. 그런 쟁점들은 접근이 어려운 경우(예를 들어 아치형 천장, 다리, 높은 건물, 운행 터널 등) 및/또는 교체(change-out) 비용이 극도로 높은 경우 특히 문제이다. 전통적인 기구들의 전형적인 수명은, 적어도 약 44,000 시간(예를 들어 20년 동안 하루 당 6 시간 사용에 근거하여)의 조명-생산 장치 사용에 대응하는 약 20년이다. 조명-생산 장치 수명은 전형적으로 훨씬 짧고, 그렇게 함으로써 주기적인 교체들을 위한 필요성을 만든다. 그러므로, 추가적인 목표(challenge)는 정지 시간량(the amount of downtime) 을 줄이도록 긴 수명을 달성하는데 있다.

이것들 및 다른 특징들 및 이점들은 도면들과 함께 전형적인 실례가 되는 구현예들의 다음의 상세한 기술에 따른 참조로 더 많이 및 더욱 완전하게 이해될 것이다:
도 1은 LED 광원들과 관련되어 사용 가능한 성형된(molded), 유연한 실리콘 고무 언틴티드(untinted), 산란된 광 안내 배열이다.
도 2는 LED 조명된 패널 조립의 개략적인 그림이다.
도 3은 어떤 실시 구현예들에 따른 무-유기 고분자 매트릭스 시스템들로부터 준비된 0.30 um 및 0.23 um 두께 고굴절(high index) 정합층들(matching layers)을 위한 파장 대(versus) 투과율를 나타낸다.
도 4는 어떤 실시 구현예들에 따른 혼성 고굴절율 박막의 제조 실시 공정을 보여주는 순서도이다.
도 5는 상기 도4 실시 공정에 관련된 기본적인 제조, 가교 결합 및 경화 단계들을 보여준다.
도 6은 어떤 실시 구현예들의 박막 프랙탈 엠보싱에 의해 야기된 강화된 광산란을 가진 및 광산란이 없는(with and without) AlGaAs 다이오드의 발광 효율을 나타낸다.
도 7a는 어떤 실시 구현예들에 따른 프랙탈 패턴들을 사용하는 고 CRI를 달성하는데 유용한 비램버트 판-밴드 산란을 성취하도록 돕기 위한 실시 공정을 보여주는 순서도이다.
도 7 b는 어떤 실시 구현예들에 따른 산란 소자들을 사용하는 고 CRI를 달성하는데 유용한 비램버트 판-밴드 산란을 성취하도록 돕기 위한 실시 공정을 보여주는 순서도이다.
도 8은 어떤 실시 구현예에 따른 평평한 ILED 매트릭스 적층의 단면도이다.
도 9는 어떤 실시 구현예에 따른 AlGaAs에 근거한 실례가 되는 ILED 구조이다.
도 10은 어떤 실시 구현예들에 따른 열전기 모듈을 사용한 플립-칩 고정(mounted) LED 배열을 위한 실례가 되는 능동 냉각 기술들(active cooling techniques)을 입증하는 단면도이다.
도 11은 어떤 실시 구현예들에 따른 병렬로 열적으로 연결되고 연속하여 전기적으로 연결된 ILED 구조의 평면도이다.
도 12는 어떤 실시 구현예들에 따른 플립-칩 서브-마운트(sub-mount) 웨이퍼의 단면도이다.
도 13은 실시 구현예에 따른 LED들을 결합시키는 실시 VIG이다.

고안들은 현재 사용되는 LED 성분 패키지들 및 다른 전자장치들이 기구 안으로 조립되는 것으로 제공되었다. 그런 고안들에 있어서, 패키징된 LED는 방열판(heat sink)에 고정된 회로판에 고정시키고(is mounted) 상기 방열판은 필수의 구동(drive) 전자장치와 함께 고정 하우징(housing)에 고정시킨다. 많은 경우에 있어서, 추가적인 광학(additional optics)(패키지 부분들에 대한 이차인)은 균일한 조사를 생산하도록 또한 요구된다. 부족한 광학, LEDS는 상기 광이 퍼지는 점광원(point sources)으로서 행동한다. 금형 단계(die level)에서 특히 LEDS는 사실상 램버트이다.

“발광 다이오드”표현은 기본 반도체 다이오드 구조(예를 들어 칩)에 대해 언급하는데 간혹 사용된다. (예를 들어)전자제품 매장들 내에서 팔리는 흔히 알려진 상업적으로 이용 가능한“LED”다수의 부분들로 구성된 “패키징된(packaged)”장치를 나타낸다. 이들의 패키징된 장치들은 미국 특허 제4,918,487호; 제5,631,190호; 및 제5,912,477호(여기에서 전부 참조로 각각 포함된다) 내 기술된(그러나 국한되지 않는) 것들과 같은 발광 다이오드에 기반한 반도체, 다양한 전선 연결들 및 상기 발광 다이오드를 캡슐에 넣을 수 있는 패키지를 일반적으로 포함한다.

예를 들어 백열 전구와 같은 다른 광원들을 발광 다이오드로 대체하는 것에 있어서, 패키징된 LED들은 예를 들어, 중공 렌즈 및 상기 렌즈에 부착된 기초판(base plate)을 포함하는 기구들과 같은 통상적인 조명 기구들로 사용되었고, 상기 기초판은 전력원에 전기작용으로 연결되는 하나 이상의 접촉들(contacts)을 가진 통상적인 소켓 하우징으로 이루어져 있다. 예를 들어, 전자회로기판, 상기 회로판에 고정된 다수의 패키징된 LED들 및 상기 회로판에 부착되고 조명 기구의 상기 소켓 하우징에 연결되는데 적합한 연결 위치(connection post)를 포함하고, 그것에 의하여 상기 LED들의 대다수가 전력원에 의해 조명될 수 있는 LED 백열 전구가 고안되었다.

도 1은 LED 광원과 관련되어 사용 가능한 주조된(molded) 신축성 있는 실리콘 고무가 언틴티드된(untinted), 산란된 광 안내 배열 102이다. 예를 들어 상기 도 1실시예는, 예를 들어 앞면 패널 조립체들에 있어서, 역광조명 키패드 및/또는 표시기 윈도우(indicator window)와 관련되어 이용될 수 있다. 다르게 분류된(sized) 및/또는 형성된 광 파이프 소자들 104, 106 및 108은 상기 광 안내 배열 102 내에 제공될 수 있다. LED 램프들은 상기 고형 광 파이프 소자들 104, 106 및 108의 기저(base)에 대항하여 설치되거나 중공 광 파이프 소자들 내부에 설치될 수 있다. 상기 광 파이프 배열 102는 역광 조명 장치(unit)를 형성하도록 LED 램프 PC 판 조립체 상으로 배치될 수 있다.

도 2는 LED 조명(lighted) 패널 조립체 200의 개략적인 그림이다. 이 내부로 조명 패널은 언틴티드된 HLMP-650X, 비확산된, 양면의 PC 판 204 상에 고정된 SMT 초소형 LED램프 202 표면을 사용한다. 최대 금속화(metalization)는 환경(ambient)에 대한 낮은 열 저항을 달성하기 위해 양쪽에 사용되고 금속화 비아(vias) 206는 도 2에서 보여진다. 상기 LED 램프 202는 목표(desired) 조명 효과를 달성하도록 상기 패널(유리 기판 208을 포함하는 것) 전체에 분포된다. 상기 LED 램프 202로부터의 광선들은 상기 패널 200의 표면상의 조명된 영역(illuminated areas)을 통해 어느 정도 좀더 고른 조도(illumination)를 생산하도록 상기 패널 내부에서 함께 조합한다. 이들의 조명된 영역들은 확산되고 반투명한 백색 페인트의 얇은 층으로 코팅된다. 낮에는, LED 램프 202는 꺼지고 상기 조도 영역 210은 환경광(ambient light)을 반사함으로써 백색이 나타난다. 밤에는, 이들 영역은 상기 LED 램프 202에 의해 내부로 조명되고 상기 LED 광으로서 같은 색상이 나타난다. 상기 패널 200의 외부 표면들은 내부로 조명되도록 상기 패널의 표면상의 영역들을 개방한 채 백색 반사 페인트로 칠해진다. 스크래치 저항 페인트인 검은 색의 오버코트(overcoat)는 외장 마무리(finish) 212를 형성하도록 추가된다. 상기 패널의 전체의 두께는 5.84 mm이다.

발광 다이오드의 개발은 여러모로 조명 산업을 근본적으로 변혁시켰을 지라도, 발광 다이오드의 일부 특징들은 아직도 충분히 충족시키지 못하는 목표들(challenges)을 야기했다. 예를 들어, 어떤 특정한 발광 다이오드의 발광 스펙트럼은 일반적으로 일부의 적용들을 위해 바람직하지만, 예를 들어 발광 스펙트럼이 매우 낮은 CRI Ra를 제공하는 것과 같은 조명을 제공하는 것들, 그 밖의 다른 것들을 위해 바람직하지 않은 단파장(발광 다이오드의 조성물과 구조에 의해 영향을 받는 것으로서) 주위로 집중된다.

이와 같이, 하나 이상의 이러한 및/또는 다른 어려움들을 극복하는 개선된 광원/기구, 및/또는 그의 제조방법을 위한 기술에 있어서의 필요가 있다는 것이 인정된다.

어떤 실시 구현예들에 있어서, 코팅 지지 기판을 포함하는 코팅된 물품의 제조방법이 제공된다. 티타늄-기반 전구체는 제공된다. 킬레이트는 제공된다. 상기 티타늄-기반 전구체는 킬레이트화된 티타늄-포함 물질을 형성하도록 상기 킬레이트로 반응시킨다. 유기 수지 재료가 제공된다. 상기 킬레이트화된 티타늄-포함 물질은 유-무기 혼성 용액을 형성하도록 상기 유기 수지 재료로 가교시킨다. 상기 유-무기 혼성 용액은 코팅 형성에 있어서 기판 상에 배치된다.

어떤 실시 구현예들에 있어서, 코팅 지지 기판을 포함하는 코팅된 물품의 제조방법이 제공된다. 유-무기 혼성 용액은 킬레이트화된 물질을 형성하도록 킬레이트로 티타늄- 및/또는 지르코늄-기반 전구체를 반응시키는 단계, 및 유-무기 혼성 용액을 형성하도록 유기 재료로 상기 킬레이트화된 물질을 가교하는 단계에 의해 만들어지는, 유-뮤기 혼성 용액으로 제공된다. (a) 상기 유-무기 혼성 용액이 기판 상에 습식 적용되거나, 또는 (b) 상기 유-무기 혼성 용액이 운반 매질로 도입되고 그런 다음 상기 운반 매질은 상기 기판 상으로(onto) 압출 성형된다. 상기 기판 상에 배치된 상기 유-무기 혼성 용액은 경화된다.

어떤 실시 구현예에 있어서, 전자 장치의 제조방법이 제공된다. 기판이 제공된다. 적어도 하나의 발광 다이오드(LED)가 상기 기판 상에 배치된다. 유-무기 혼성 용액은 킬레이트화된 물질을 형성하도록 킬레이트로 티타늄- 및/또는 지르코늄-기반 전구체를 반응시키는 단계, 및 유-무기 혼성 용액을 형성하도록 유기 재료로 상기 킬레이트화된 물질을 가교하는 단계에 의해 만들어지는, 유-무기 혼성 용액이 제공된다. (a) 상기 유-무기 혼성 용액은 상기 기판 상에 적어도 하나의 LED 위로(over) 습식 적용되거나 또는 (b) 상기 유-무기 혼성 용액은 운반 매질에 도입(introduced)되고 그런 다음 상기 운반 매질은 상기 기판 상으로 상기 적어도 하나의 LED 위로 압출 성형된다. 상기 유-무기 혼성 용액은 상기 기판상에 배치된 후 경화된다(cured once disposed).

어떤 실시 구현예들에 있어서, 장치가 제공된다. 제1 기판이 제공된다. 거울은 상기 제1 기판에 의해 지지된다. 인쇄 회로판은 다수의 발광 다이오드들(LED들)을 지지한다. 제2 기판이 제공된다. 적층(laminate)은 LED들의 대다수를 지지하는 인쇄 회로판을 마주보는 상기 제2 기판의 첫 번째 주 표면에 의해 지지된다. 상기 적층은 첫 번째 유-무기 혼성 용액으로부터 형성되고, 상기 적층은 적어도 약 1.8의 굴절율(index of refraction)을 가진다.

어떤 실시 구현예들에 있어서, 장치가 제공된다. 제1 유리 기판이 제공된다. 박막 거울 코팅(thin-film mirror coating)은 상기 제1 기판에 의해 지지된다. 연성 인쇄 회로(FPC)는 그것에 고정된(mounted) 다수의 발광 다이오드들 (LEDs) 플립-칩(flip-chip)을 지지한다. 제2 유리 기판이 제공된다. 적층은 LED들의 대다수(the plurality of LEDs)를 지지하는 인쇄 회로판을 마주보는 상기 제2 기판의 첫 번째 주 표면에 의해 지지되고, 상기 적층은 상기 제1 및 제2 기판들과 함께 적층한다.

어떤 실시 구현예들에 있어서, 장치가 제공된다. 제1 유리 기판이 제공된다. 박막 거울 코팅이 상기 제1 기판에 의해 지지된다. 연성 인쇄 회로 (FPC)는 그것에 고정된 다수의 발광 다이오드들 (LED들) 플립-칩을 지지한다. 고분자-기반 절연체 층은 첫 번째 유-무기 혼성 용액으로부터 형성되는 절연체 층으로, 상기 거울과 FPC 사이에 삽입된다. 제2 유리 기판이 제공된다. 적층은 LED들의 대다수를 지지하는 인쇄 회로판과 마주보는 상기 제2 기판의 첫 번째 주 표면에 의해 지지되고, 상기 적층은 상기 제1 및 제2 기판들과 함께 적층한다.

어떤 실시 구현예들에 있어서, LED 장치의 제조방법이 제공된다. 기판이 제공된다. 다수의 LED들은 상기 기판 상에 형성된다. 불규칙(random) 패턴은 상기 LED들에 의해 생산된 광 상의(on) 광 산란 효과를 가지는(the random pattern having a light scattering effect on light produced by the LEDs) 상기 불규칙 패턴으로, 상기 LED들 상으로 및/또는 상기 LED 들의 하나 이상의 층들 내에 생성된다. 어떤 실시 구현예들에 있어서, LED 장치가 제공된다.

어떤 실시 구현예들에 따르면, 상기 불규칙 패턴은 불규칙 프랙탈 패턴이거나 또는 그것으로 유도된 불규칙함(randomness)을 가지는 프랙탈 패턴을 발생시키는 단계; 및 상기 LED들의 하나 이상의 층들 상으로 상기 발생된 프랙탈 패턴을 이전시키는 단계;에 의해 생성될 수 있다.

어떤 실시 구현예들에 따르면, 상기 불규칙 패턴은 나노- 또는 미크론-스케일 소자들의 수용액을 제공하는 단계; 및 상기 LED들 상의 상기 소자들을 불규칙하게(randomly) 확산시키도록 상기 LED들 상에, 직접적으로 또는 간접적으로, 영역에 상기 용액을 배치하는 단계; 에 의해 생성될 수 있다.

어떤 실시 구현예들에 있어서, 장치가 제공된다. 제1 및 제2 유리 기판들이 그 사이에(therebetween) 공동(cavity)을 나타내도록 실질적으로 평행하고 떨어져있는 상기 제1 및 제2 기판들로 제공된다. 다수의 필러들(pillars)은 상기 제1 및 제2 기판들 사이에 배치된다. 에지 실(edge seal)은 상기 제1 및/또는 제2 기판(들)의 주변부 주위에 제공된다. 적어도 하나의 전도성 버스 바(bus bar)는 상기 제1 기판을 마주보는 상기 제2 기판의 내부 표면 상에 배치된다. 적어도 하나의 n-레그(n-leg) 및 적어도 하나의 p-레그(p-leg)는 적어도 하나의 버스 바와 접촉한다. 적어도 하나의 전도체는 적어도 하나의 n-레그 및 적어도 하나의 p-레그를 연결한다. 적어도 하나의 LED는 적어도 하나의 전도체에 의해 지지된다. 어떤 실시 구현예들에 있어서 그 제조방법이 제공된다.

어떤 실시 구현예들에 있어서, 장치가 제공된다. 제1 및 제2 유리 기판들이 그 사이에(therebetween) 공동(cavity)을 나타내도록 실질적으로 평행하고 떨어져있는 상기 제1 및 제2 기판들로 제공된다. 다수의 필러들(pillars)은 상기 제1 및 제2 기판들 사이에 배치된다. 에지 실(edge seal)은 상기 제1 및/또는 제2 기판(들)의 주변부 주위에 제공된다. 적어도 하나의 전도성 버스 바(bus bar)는 상기 제1 기판을 마주보는 상기 제2 기판의 내부 표면 상에 배치된다. 다수의 열전기(TE) 모듈은 전도체를 통해 다른 것에 연결된 n-레그 및 p-레그를 포함하는 각각의 상기 TE 모듈과 함께 적어도 하나의 버스 바와 접촉한다. 다수의 ILED들은 TE 모듈의 대다수의 전도체들 상에 배치된다. 어떤 실시 구현예들에 있어서 그 제조방법이 제공된다.

여기에서 기술된 특성들, 측면들, 이점들 및 실시 구현예들은 아직 구현되지 않은 구현예들을 실현하는 어떤 적합한 조합 또는 서브-조합 내에서 조합될 수 있다.

발명의 실시 구현예들의 상세한 설명

어떤 실시 구현예들은 평평한 부분을 위한 유리 내에 내장되거나(embedded) 또는 적층되는 LEDS 시스템들의 이차원 배열들 및/또는 곡선 다기관들(curve manifolds) 및/또는 그 제조방법들에 근거한 실질적으로 평평한 고체 상태 조명에 관한 것이다. 어떤 실시 구현예들에 있어서, 광 아웃-커플링(light out-coupling) 기술들은 이들 광 시스템들을 더욱 효율적으로 만드는데 이용된다. 그러한 장치들은, 어떤 실시 예들에 있어서 결과적으로 열 문제들을 줄이는 낮은 전류 밀도 기준치들 하에 작동될 수 있다. 현재 무기 LED들 (LEDS 또는 ILEDS)은 플라스틱(때때로 에폭시) 패키징(packaging) 내 개별적으로 패키징된다. 따라서 LEDS는 점원(point sources)인데 그것에 의해 광도(intensity of the light)는 X cos Ω거리의 제곱(square of distance)으로 역으로 다르다. 최근에, 상기 광이 LCD TV 패널들을 위한 역광들 내에서와 같은 유리의 가장자리에 연결될 수 있는 다양한 시스템들을 위한 내부 배열들 내에서 이들 LEDS를 덮는 추세이다. 그러한 장치들에 있어서, 특정 산광기들(specific diffusers)은 상기 광을 밖으로(out) 연결하는데 이용된다.

알려진대로, 램버트 근원은 광학원의 광휘(radiance)가 상기 근원이 보여지는 것으로부터 최대 광휘의 방향에 대하여 코사인 각도에 직접적으로 비례한다는 점에서 램버트의 코사인 법칙에 따르는 광학원이다. LED들은 그것들이 구체에 접근하는 방사 패턴 및 큰 빔 발산각을 가지는 경향이 있기 때문에 램버트 근원에 접근한다. 어떤 실시 구현예들은 램버트 및/또는 비램버트 광원들을 포함할 수 있다. 어떤 실시 구현예들에 있어서, 램버트 광원은 램버트 또는 램버트와 같은 효과를 달성하기 위해 비램버트 광원에 가장 근접한 아웃-커플링 광도계 산광기(예를 들어 아세탈, 실리콘 디옥사이드 등 또는 이들을 포함하는 것)를 갖는 비램버트 광원을 제공함으로써 달성될 수 있다. 참조는 램버트(및 비램버트) 광원들로 만들어졌지만, 상기 광원이 실질적으로 램버트(또는 실질적으로 비램버트)일 지라도 상기 광원은 램버트(및 비램버트)로 고려될 수 있다는 것이 인정된다.

고효율성 발광 다이오드들(LED들)은 예를 들어 디스플레이, 프린터, 단거리 통신, 광전자 컴퓨터 인터커넥터(interconnect) 등과 같은 많은 적용들을 위해 요구된다. 그러나 불행하게도 LED들의 내부 효율성 및 그것들의 외부 효율성들 사이에 틈이 있다. 양질의 두 배의 헤테로 구조들의 내부 양자 수율은 99%를 초과할 수 있다. 반면에, 보통의 패키징된 LED들은 대개 오직 몇 퍼센트 효율이다. 이 부족량에 대한 한가지 이유는 예를 들어 광을 위한 좁은 탈출 콘(escape cone) 때문에 고굴절율 반도체들로부터 달아나는 광의 장애이다. n = 3.5 굴절율의 반도체 내에서 내부 광을 위한 탈출 콘은 스넬의 법칙에 의해 도입되었듯이 오직 -16도이다.

자연 방출을 위한 이 좁은 탈출 콘은 Ω＝1/4n_s ² X 4π스테라디안(Steradians)의 입체각(solid angle)을 덮는다. 내부로 발생된 광의 단지 2%는 재흡수를 감행하고 전체의 내부 반사를 겪는 나머지(rest)와 함께 자유 공간 속으로 빠져나올 수 있다. 다수의 체계들(schemes)은, 정합률(matching index) 반구형 돔(dome)을 사용함으로써 다이오드 반도체의 밖으로 상기 광을 연결하는 것의 의도에 기반하여, 이 문제를 부분적으로 극복했다. 그러나, 완벽한 매치 외에, 상기 탈출 입체각은 Ω＝ n_c ²/4n_s ² X 4π스테라디안이다.

사용된 패키징의 대부분은 반도체(nc << ns)의 굴절율 보다 훨씬 적은 굴절율을 가지는 플라스틱이다. 에폭시는 밀봉재(encapsulant)로서 종종 사용되고 그것의 굴절율은 LED들을 위해 종종 사용된 재료들인 GaAs 및GaN 보다 여전히 훨씬 적다.

이 공식은 그것이 구체적인 렌즈 기하학에 대해 참조 없이 통계 역학적 위상 공간 인수들(phase-space arguments)에 의해 파생될 수 있기 때문에 실제로 일반적인 상한선이다. 그러므로 그것은 다른 유형의 광학 체계들 및 반대의 원스턴 집광기들(Winston concentrators)에 적용한다. 정합(matching) 굴절율을 위해, “렌즈(lens)”구조는 때때로 비용이 추가될 수 있는 두꺼운, 투명한 반도체 층일 수 있다. 현재 최신 기술은 특히 저손실 광학 설계에 있어서 두꺼운, 투명한 반도체 표면층(superstrate) 및 전체의 기판 식각을 이용한 AlGaAs-기반 LED들 내에 -30% 외부 효율이 있다. 탈출 확률을 증가하기 위한 하나의 방법은 탈출 콘을 찾기 위해 광자 다중 기회들을 제공하는 것이다.

어떤 실시 구현예들은 기판으로부터 탈접합되거나(are de-bonded) 또는 플립-칩 포맷 내에 제공되는 헐벗은(bare) LED 배열들을 포함한다. 예를 들어, 어떤 실시 구현예들은 그 기판들(예를 들어 에피택셜 발사(epitaxial lift-off)와 같은)로부터 박막 LED들을 탈접합하는 것과 전도성 버스 바들로 이미 코팅된 유리 기판 상으로 이차원 배열들 및 선형 내 그것들을 덮는 것을 포함할 수 있다. 어떤 실시 구현예들은 연성 PCB 상으로 LED들을 직접적으로 고정하는 것을 포함한다. 그러한 PCB는 열을 소멸하는데 도움이 되도록 전도성 코팅을 가지는 유리 기판에 결합될 수 있다. 상기 LED배열은 투명한 고굴절율층으로 코팅될 수 있다. 그러한 실시 장치들(example arrangements)은 유리하게도 그것이 상기 LED 구조로부터 벗어나도록 광을 위해 훨씬 쉽게 만들고 그렇게 함으로써 흡수를 줄인다. 어떤 실시 구현예들에 있어서, 다양한 기술들을 이용한 박막 표면을 나노-텍스쳐링(nano-texturing)함으로써, 광선 동역학은 혼돈 상태가 되고 광학 위상공간 분포는 상기 탈출 콘을 찾기 위해 이전 보다 훨씬 상기 광을 허용하면서 “에르고드(ergodic)”가 된다. 그런 실시 기술들의 모의실험들은 이들 실시 원칙들을 이용하는 GaAs LED들 내 적어도 30% 외부 효율성을 입증했다.

능동 회로(active circuitry) 및 공기 사이에 투명한 고굴절율 식각층 또는 이 장치들 상으로 저굴절율 패키징층을 적용하는 것은 그들의 성능을 추가로 개선할 수 있다. 예를 들어, 공기에 대한 능동 회로의 고굴절율 또는 저굴절율 패키징층으로부터 훨씬 점진적 변화는 광을 훨씬 효과적으로 상기 장치의 안 또는 밖으로(into or out) 연결되도록 허용할 수 있는데, 그렇게 함으로써 그것의 효율성 및/또는 화질을 증진시킨다. 더 높은 효율성을 가진 장치들은 에너지가 더 적게 소비되는 것과 동시에 매우 효과적으로 만들 수 있다. 왜냐하면 일부 이들 광학 장치들은 약 2.5-3.5만큼 높은 굴절율들을 가지는 반도체 재료들로부터 만들어지기 때문에, 그런 투명한 코팅층들의 목표 굴절율은 전체의 가시영역(visible region) 상으로 적어도 1.8 및 바람직하게는 1.9 보다 더 크다.

고분자는 그것의 굴절율이 충분히 높은 경우 적어도 공정의 용이성 및 잠재적인 저비용 때문에 코팅 재료를 위해 좋은 선택일 수 있다. 그러나 그러한 고분자는 존재하지 않는다. 현재 세계에서 가장 높은 고굴절율을 가진 고분자는 약 1.76의 굴절율을 가지는 것으로 여겨지며 Nitto Denko의 Sadayori 및 Hotta에 의해 개발되었다.

고굴절율들 및 고투명도를 가진 무기 재료들은, 이산화티탄 또는 이산화지르코늄(예를 들어 초격자 나노결정질 지르코니아)와 같은 전이 금속 산화물들일 수 있듯이, 어떤 실시 구현예들 내에 사용될 수 있다.

예를 들어 솔-겔 코팅들 및 나노-입자 복합들(composites)과 같은 재료들을 함유하는 금속 산화물과 같은 용액들로부터 준비된 코팅은 부서지기 쉽고 갈라질 수 있고, 그러한 적용들은 그것들의 비교적 복합한 제조 공정, 저장 안정성 및 신뢰성에 의해 제한될 수 있다. 그러한 코팅은 일반적으로 대부분의 반도체 장치들에 대한 결점이 있는 높은 공정 온도들(예를 들어 약 400℃ 또는 보다 위)에 별로 적합하지 않다.

스퍼터링(sputtering)은 이들 및/또는 다른 금속 산화물들로부터 고굴절 박막들을 발생시키도록 최근에 이용되는 또 다른 기술이다. 그러나, 불행하게도, 스퍼터링이 상대적으로 더 높은 비용 및 더 낮은 처리량 접근으로 대게 알려져 있으므로, 광학 장치 제조사들은 다른 훨씬 비용-효율적인 방법들을 찾을 것이다.

어떤 실시 구현예들은 중합 이산화티탄 및/또는 중합 지르코니아 기반 시스템들에 기반한 혼성 코팅 시스템들을 포함한다. 유-무기 혼성 고분자 용액은 반응성이 높은(highly reactive) 테트라-코디네이트 티타늄 종을 반응성이 낮은(less reactive) 헥사-코디네이트(hexa-coordinate) 종으로 전환시키는 킬레이팅제(chelating agent)로 티타늄 알콕시드를 첫째로 반응시킴으로써 준비된다. 그 다음 다른 목표 고분자 성분들은 안정된 티타늄 함유 용액에 첨가되고 완전히 혼합될 수 있다. 안정화의 결과로서, 상기 혼성 고분자 용액은 색상 및 점도의 사소한(negligible) 변화로 6개월까지 상온에서 안정화될 수 있다. 상기 혼성 고분자 용액은 목표 두께의 기판들 상으로 회전-코팅되거나 또는 수직형 슬롯(vertical slot) 코팅될 수 있다.

이산화티탄 풍부 박막(film)은 약 250℃ 미만의 상승된(elevated) 온도에서 혼성 코팅을 열적으로 분해시킴으로써 발생되었다. 그 결과(resulting) 건조된 박막들은 0.2 um 만큼 얇고 약 4 um 또는 그 이상까지 만들어질 수 있다. 그러한 박막들은 경화(cure) 온도가 300 ℃ 또는 더 높을 때 좋은 투명도를 가지고 전체의 가시 영역 내 약 1.90만큼 높은 또는 보다 더 높은 굴절율을 가질 수 있다. 두께가 300 nm 이상(over)인 부서짐-없는 박막은 단일 코팅 적용으로 얻어졌다. 복합(multiple)-코팅은 더 두꺼운 박막을 얻는데 적용되고 분명한 경계(interface)는 두 개의 전도성 코팅들 사이에 SEM 횡단면 이미지들에서 보이지 않았다. 상기 혼성 고굴절율 박막들은 열 및 UV 방사선 둘 다의 노출 상에(on) 기계적으로 튼튼하고 안정하고 매우 다양한 광학적 응용을 위해 적용될 수 있다. 상기 재료는 반도체의 재료와 양립될 수 있다.

어떤 실시 구현예들에 있어서, 상기 유-무기 혼성 고분자는 에틸렌-비닐 아세테이트(EVA), 실리콘, 아라미드 등과 같은 얇은 층을 만들 수 있는 매질(laminable medium) 안으로 유도될 수 있다. 그 다음 이것은 가압멸균기(autoclave)의 사용 없이 때때로 진공 결합(bonding) 또는 탈기(de-airing)의 사용을 허용할 수 있다.

선택된 유기 고분자들은 많은 하이드록시 작용기들을 함유한다. 그것들은 상기 고분자 및 이산화티탄 상(phase) 사이에 1차 또는 2차 화학적 결합에 상 호환성 및 높은 분산도를 촉진하도록 허용하는 것으로 선택되었다. 킬레이트화된 폴리(디부틸 티탄산염) 고분자 및 유기 고분자는, 그것들의 고투명도 및 굴절율 분산곡선들에 의해 증명되었듯이, 용액 및 경화된 박막 내 둘 다, 전체 또는 실질적으로 전체 비율들 내에서 양립될 수 있다. 일반적으로, 1.9만큼 높거나 또는 보다 더 높은 지수는 0.4 um 두께의 550 nm로 얻어진다. 어느 무기 발광 다이오드 상에 디포지트될(deposited) 때, 0.4 um 만큼 얇은 평평한(even) 박막은 70% 증가하는 범위 내에서 실질적으로 일반적인 고굴절율 재료로 광 아웃-커플링을 극적으로 향상시킨다.

도 3은 어떤 실시 구현예들에 따른 무-유기 고분자 매트릭스 시스템들로부터 준비된 0.30 um 및 0.23 um 두께 고굴절 정합층들을 위한 파장 대 투과율을 나타낸다. 상기 0.30 um 및 0.23 um 두께 고굴절 정합층들은 각각의 사파이어 및 석영 기판들 상에 디포지트되었다. 상기 도 3으로부터 보여질 수 있듯이, 투과는 가시 스펙트럼 전체에 걸쳐서 적어도 약 80%이다. 어떤 실시 구현예들은, 예를 들어 적어도 약 85%, 보다 바람직하게는 적어도 약 90%, 및 때때로 훨씬 더 높게, 더욱 더 높은 투과들을 가질 수 있다.

상기 도 4는 어떤 실시 구현예들에 따른 혼성 고굴절율 박막의 제조 실시 공정을 보여주는 순서도이다. S402 단계에 있어서, 무기-기반 전구체는 제공된다. 어떤 실시 구현예들에 있어서, 상기 무기-기반 전구체는 예를 들어 티타늄 알콕시드, 티타늄-기반 인산염 복합체 등과 같은 티타늄-기반 전구체일 수 있다. 상기 무기-기반 전구체는 어떤 실시 구현예들 내 LED들 및/또는 유리 기판 상에 직접적 또는 간접적으로 디포지트될(deposited) 수 있다. 예를 들어, 어떤 실시 구현예들에 있어서, 티타늄 알콕시드 기반 전구체는 원자층 증착(ALD)을 통해 디포지트될 수 있고 티타늄-기반 인산염층은 인쇄될 수 있다. 물론, 다른 고굴절 무기 재료들은 어떤 실시 구현예들 내 티타늄에 더하거나 또는 대신해서 사용될 수 있다는 것이 인정된다.

S404 단계에 있어서, 킬레이트는 형성될 수 있고 유기 성분은 선택적인 첨가제들(optional additives)과 함께 첨가될 수 있다. 어떤 실시 예들에 있어서 상기 킬레이트는 살리실산일 수 있다. 어떤 실시 예들에 있어서 상기 유기 성분들은 수지, 실리콘, 폴리이미드, 폴리아미드 및/또는 기타 같은 종류의 것일 수 있다.

선택적인 첨가제들은 또한 유도될 수 있다. 예를 들어, 다른 무기 재료들(예를 들어 티타늄-기반 전구체에 더하거나 또는 대신하는)은 굴절율을 조정하도록 유도될 수 있다. 실제로, 상기 굴절율은 지르코니아, 실리카 및/또는 실리케이트 등의 선택적인 포함(inclusion)에 의해 위쪽으로 또는 아래쪽으로 조절될 수 있다. 광 산란 소자들 및/또는 방열 소자들은 또한 유도될 수 있다. 더 높은 산란제(scattering agent) 및 열 소산기(heat dissipater)로서 둘 다를 작용하는 일 실시 재료는 질화붕소이다. 가소제들(Plasticizers)은 또한 어떤 실시 구현예들 내 포함될 수 있다.

S406 단계에 있어서, 상기 킬레이트화된 티타늄-기반 전구체 및 유기 성분(들)은 유-무기 혼성 용액을 생성하도록 가교 결합될 수 있다. 일 실시예에 있어서, 티타늄 알콕시드는 예를 들어 킬레이트화된 폴리(디부틸 티탄산염)을 생성하기 위해 테트라-코디네이트 티타늄 종을 반응성이 낮은 헥사-코디네이트(hexa-coordinate) 종으로 전환시키는 킬레이팅제(chelating agent)로 반응시킬 수 있다. 물론, 다른 티탄산염들은 이 발명의 다른 구현예들 내에서 생성되거나 및/또는 사용될 수 있다. 상기 혼성 고분자는 하이드록시 포함 유기 수지를 가진 상기 킬레이트화된 폴리(디부틸 티탄산염)과 함께 혼합함으로써 어떤 실시 예들을 야기할 수 있다. 어떤 실시 구현예들에 있어서, 상기 유기 및 무기 성분들은 동등한(in equal) 중량 퍼센트로 제공될 수 있다. 어떤 실시 구현예들에 있어서, 상기 유기 및 무기 성분들은 60/40의 중량비로 제공될 수 있다. 물론, 다른 비율들 및/또는 퍼센트들은 이 발명의 다른 구현예들 내에서 가능하다.

상기 혼성 용액은 어떤 실시 구현예들 내 실질적으로 액상(liquidous)일 수 있다. 액상 혼성 용액은 LED들 사이에 “부유하다(float)”또는 “헤엄치다”에 대한 그 능력 때문에 일부 실시 예들에 있어서 유리할 수 있다. 그러한 경우에 있어서, 상기 혼성 용액은 습식 적용되거나, 슬롯 코팅되거나, 또는 그렇지 않으면 목표 두께로 제공될 수 있다. 그러나 어떤 실시 구현예들에 있어서, 예를 들어 압출 성형될 수 있는 여분의(more) 점착성(viscous) 혼성 적층(예를 들어 EVA, 실리콘들, 아라미드들 등과 같은 유기 바인더(binder) 내 포함된 무기 및/또는 다른 재료들)을 제공하는 것이 바람직할 수 있다. 여분의 점착성 혼성 적층은 “청정제(cleaner)”또는 “덜 지저분한(less messy)”적용에 관하여 유리할 수 있다.

상기 혼성 고분자 또는 적층의 적용은 S408 단계 내에서 보여진다.

S410 단계에 있어서, 상기 코팅된 혼성 고분자 또는 적층은 건조되고 및/또는 경화된다. 상기 건조 및/또는 경화는 어떤 실시 구현예들에 있어서 유기 재료 보다 여분의 무기 재료를 남기면서 용매들 및 물을 제거하는데 도움이 될 수 있다. 상기 건조는 약 250℃ 미만의 첫 번째 상승된 온도에서 일어날 수 있고 반면 상기 경화는 약 300℃ 이거나 또는 보다 높은 두 번째 상승된 온도에서 일어날 수 있다. 어떤 실시 구현예들은 그 온도에서 건조 및 경화의 하나 또는 둘 다 및/또는 어떤 다른 적합한 온도를 포함할 수 있다.

도 5는, 상기 도 4 실시 공정에 관련된 교차 결합 및 경화 단계들, 체계화(formulation)를 보여준다. 상기 도 5에서 보여질 수 있듯이, 킬레이트화된 Ti-기반 전구체는 S502 단계 내 수지 바인더와 접촉시킨다. S5024 단계에 있어서, 상기 수지 바인더 및 상기 킬레이트화된 Ti-기반 전구체는 가교 결합된다. 상기 용액은 열 공정을 통해 증발되고 경화된 박막은 S506 단계 내에 기판(예를 들어 박막, 단단한 표면, 유리 등과 같은)에 부착된다.

어떤 실시 구현예들은, 예를 들어 산란층을 이용하는, LED(예를 들어 ILED) 배열에서 나온 상기 광의 강화된 산란에 관련된 것이다. 산란층은 어떤 실시 예들로 상기 ILED 배열에서 나온 광 아웃커플링(outcoupling)을 향상시키고, 및/또는 고CRI를 성취하는데 유용한 비램버트 판-밴드 산란을 달성하기 위해 도움될 수 있다. 실험예들은 절반의 내부 광학 파장의 범위 상 표면 텍스쳐(texture)가 반도체 박막 내 광선들의 고도의(및 고르게 완성되거나 또는 충분하게 완성되거나) 내부 각의 불규칙화(randomization)를 초래할 수 있는 것을 보여준다. 이것은 자연발생적 리소그래피(natural lithography) 또는 어느 다른 적합한 기술에 의해 성취될 수 있다.

광산란층의 생성(creation)은 예를 들어 광-발광 영역 상에 직접적으로 또는 간접적으로 박막 프랙탈 엠보싱을 포함한다. 어떤 실시 구현예들에 있어서 이 공정 단계는 박막 이전 및 결합 후 일어날 수 있다. 어떤 실시 구현예들에 있어서, 광 산란을 위해 알맞은 투과성(porosity) (예를 들어 어떤 실시 예에 있어서 10-30% 투과성)을 가지는 프랙탈 패턴은 상기 LED들의 광-발광 영역 상에 직접적으로 또는 간접적으로 위치될 수 있다. 불규칙함(randomness)은 어떤 적합한 기술에 의해 상기 프랙탈 패턴에 삽입될 수 있다. 예를 들어, 불규칙함은, 예를 들어 채워진 단위 정사각형(filled-in unit square)으로 시작함으로써 시에르핀스키 개스킷 구조(Sierpinski gasket construction)를 변경하고, 상기 정사각형의 무작위로 선택된 사분면을 제거하고, 나머지 정사각형들의 무작위로 선택된 사분면을 제거함으로써, 자가-유사 분포를 이용하여 유도될 수 있다. 프랙탈 구조에 불규칙함을 더하는 또 다른 방법은 예를 들어 정밀한 스케일링을 지정하는 것 보다는, 각각의 반복(iteration)으로 설정 범위로부터 선택되는 불규칙 양에 의해 패턴의 각각 조각을 스케일링함으로써 통계적인 자가 유사성을 포함하는 것이다. 불규칙 프랙탈들은 또한 예를 들어 브라운 운동(Brownian motion)의 궤도, 레비 플라이트(Ley flight), 프랙탈 경관들, 브라운 나무(Brownian tree) 등과 같은 확률적인 공정들에 의해 발생될 수 있다.

위의 기술된 및/또는 다른 기술들을 이용하면서, 적절한 특성들을 가진 형판(template)은 발생될 수 있다. 상기 형판은 표적 영역으로 이전될 수 있다. 상기 형판은 어떤 실시 구현예들 내 산란을 스스로 성취할 수 있다. 그러나, 어떤 실시 구현예들에 있어서, 상기 형판은 목표 광-산란 특성들을 생성하기 위해 마스크(mask)로서 작용할 수 있고 부분들은 떨어진 곳에서(away) 식각될 수 있고(예를 들어 포토리소그래피적으로(photolithographically) 화학작용에 의해), 상기 형판은 임의로(optionally) 제거될 수 있다. 어떤 실시 구현예들에 있어서, 상기 특성은 발광 다이오드 또는 어떤 적합한 경계에서 적용될 수 있다. 어떤 실시 구현예들에 있어서, 경계, 칩들(chips), 고분자, 반도체층들 등은 상기 목표 광-산란 효과들을 성취하는데 도움이 되도록 텍스쳐화될(textured) 수 있다.

광 산란은 또한 무작위로 밀집한(close-packed) 배열 내 상기LED의 표면을 덮는데 사용되는 0.2 um 반경을 가지는 폴리스티렌 구체를 사용하면서 얻어질 수 있다. 위의 기술된 것의 유사한 투과성은 그러한 실시 예들 내 이용될 수 있다. 상기 폴리스티렌 구체들은 수용액으로부터 스핀 코팅 및/또는 기타 같은 종류 등에 의해 디핑 공정(dipping process) 내에서 표면력에 의해 부착될 수 있다. 그러한 공정들은 상기 구체들의 불규칙한 위치를 야기할 수 있다. 상기 구체들은 또한 n+ 및/또는 AlGaAs 층(들) 속으로 약 10-300 nm, 바람직하게는 10-170 nm 깊이의 Cl-보조(assisted) Xe+ 이온 빔 식각을 위한 식각 마스크로서 작용할 수 있다. 플라즈마는 또한 그러한 식각을 수행하는데 사용될 수 있다. 이들 식각 기술들은 또한 앞서 기술된 프랙탈 패터닝 구현예들을 위해 이용될 수 있다. 어떤 실시 구현예들은 폴리스티렌 구체들에 관하여 기술되었지만, 다른 재료들 및/또는 다른 구체들은 이 발명의 다른 구현예들 내에 이용될 수 있다는 것이 인정된다.

전체의 LED 광 방출 대 강화된 및 비-강화된 AlGaAs 다이오드들을 위한 주입 전류는 상기 도 6 내에 표시된다. 이와 같이 상기 도 6은 어떤 실시 구현예들의 박막 프랙탈 엠보싱에 의해 야기된 강화된 광산란을 가진 및 광산란이 없는(with and without) AlGaAs 다이오드의 발광 효율을 나타낸 것으로서 생각될 수 있다. 교정(calibration)은 광다이오드 양자 효율을 위한 작은 보정(small correction)을 가진 LED 전류에서 광다이오드 전류의 비율로 얻어질 수 있다. 이들 LED들로부터의 광의 각 분포는 램버트이다. 상기 도 4 상의 선형 핏들(linear fits)은 하이 엔드(high end)에서의 열 및 로우 엔드(low end)에서의 비-방사성 재결합에 의해 때때로 제한될 수 있는 넓은 최적의 전류 범위를 나타낸다. 상기 구체들 및 마름모꼴들은 동일한 웨이퍼로부터 그려진 두 개의 장치들을 나타내고 마지막 테스쳐링 단계까지 함께 가공된다.

도 7a는 어떤 실시 구현예들에 따른 프랙탈 패턴들을 사용하는 고 CRI를 달성하는데 유용한 비램버트 판-밴드 산란을 성취하도록 돕기 위한 실시 공정을 보여주는 순서도이다. S701 단계에 있어서, 불규칙 프랙탈 패턴 또는 거기에 유도된 불규칙함을 가지는 프랙탈 패턴을 가지는 형판은 발생된다. 상기 형판은 S703 단계에 있어서, 상기 LED의 또는 상에(on or of the LED) 직접적으로 또는 간접적으로, 영역으로 이전된다. 예를 들어, 어떤 실시 구현예들에 있어서, 상기 영역은 상기 LED의 최외층(outermost layer), 상기 LED의 반도체층, 상기 LED 장치 부분조립(subassembly) 내 경계 상에 있을 수 있다. 그 다음에 상기 영역은 상기 형판을 사용하면서 S705 단계 내 텍스쳐화되거나, 식각되거나 또는 양각된다(embossed). 텍스쳐링 및/또는 식각 구현예들에 있어서, 상기 형판은 포토리소그래픽 패터닝, 플라즈마 식각, 습식 식각 및/또는 그 밖의 유사한 것을 위한 마스크(예를 들어 감광성 기저로부터 형성되는 경우)로서 사용될 수 있다. 어떤 실시 구현예들에 있어서, 상기 형판은 S707 단계 내에서 제거될 수 있다. 그러나 상기 형판은 본 발명의 다른 구현예들에 있어서 제자리에(in place) 남을 수 있다. 상기 LED 장치의 제작은 S709 단계에 있어서 완성될 수 있다.

도 7 b는 어떤 실시 구현예들에 따른 산란 소자들을 사용하는 고 CRI를 달성하는데 유용한 비램버트 판-밴드 산란을 성취하도록 돕기 위한 실시 공정을 보여주는 순서도이다. S711 단계에 있어서, 나노- 또는 미크론-범위 소자들의 수용액은 형성된다. 예를 들어, 구체들, 눈-형태(eye-shaped), 정육면체 및/또는 다른 형태의 물체들이 사용될 수 있다. 그러한 물체들은 어떤 실시 구현예들 내 약 0.01-1 um까지의 주 직경 또는 거리 범위를 가질 수 있다. 상기 수용액이 상기 LED 상에 직접적으로 또는 간접적으로 영역에 적용될 때, 크기 및 소자들의 수는 표적 투과도(예를 들어 상술한 선들을 따라)를 제공하기 위해 선택될 수 있다. 상기 용액은 S713 단계에 있어서 예를 들어 회전, 구르기, 담그기, 슬롯 다이 및/또는 다른 코팅 기술들을 통해 습식 적용될 수 있다. 그러한 코팅 기술들은 예를 들어 표적 투과도에서 상기 LED 상의 소자들을 무작위로 확산시키는 것을 도울 수 있다. S715 단계에 있어서, 상기 적용된 용액은 임의로(optionally) 건조된다. 어떤 실시 구현예들에 있어서, 상기 소자들은 상기 LED가 예를 들어 플라즈마를 포토리소그래피적으로 이용하면서 S717 단계 내에 식각되거나 또는 패턴화될 수 있으므로 식각 마스크로서 이용될 수 있다. 어떤 실시 구현예들에 있어서, 상기 소자들은 제거될 수 있다. 상기 LED 장치의 제작은 S719 단계에 있어서 완성될 수 있다.

어떤 실시 구현예들은 또한 ILED 배열들을 위한“능동 냉각”기술들에 관한 것이다. 그러한 능동 냉각 기술들은 제품 수명을 늘리고 효율을 향상시키는데 도움이 될 수 있다. 칩 제조업체들은 현재 측면 주입을 사용하고 전류 군집(current crowding)에 의존하는 LED 고안을 이용함으로써 전극들에 모든 LED들 내 알려진 쟁점인 강력한 기생(parasitic) 흡수를 줄이기 위해 시도한다. 다이오드 전류는 오직 둘 중 어느 하나의 접촉으로부터 실질적으로 먼 두 개의 옴 접촉들 사이에 중심 영역 안으로 메워진다. 이 고안 접근은 상기 옴 접촉에서 기생 광학 흡수를 감소시키는 것뿐만 아니라 국부적인 열을 악화시킨다.

고체 조명 및 다른 고-루멘 적용들에 있어서 LED들 (예를 들어 InGaN, AlGaAs 및 그 밖의 유사한 것)의 사용은 통상적인 LED들로 성취된 것 보다 훨씬 더 큰 광학 생산량을 가진 LED들의 개발로부터 이익을 얻을 수 있다. 종래의 InGaN LED는 반투명의 전류 확산(spreading) p-접촉을 가지는 350 미크론 칩을 가지고 있고 5 mm 램프 내 일반적으로 패키징된다. 상술한 바와 같이, 광 추출 효율은 상기 반투명 접촉 내 광 흡수 때문에 좋지 않다. 게다가, 상기 5 mm 램프(150℃/W)의 높은 열 저항은 최대 구동 전류를 제한한다. 그 결과, 광학 동력 및 루멘 생산량은 실질적으로 낮다.

에피-업(epi-up) 배치 내 InGaN LED의 종래의 패키징과 대조하여, 어떤 실시 구현예들은 에피-다운(epi-down) 배치 내 LED의 플립 칩 패키징을 포함한다. 이 실시 배치는 상기 LED의 열 저항을 줄이는데 도움이 될 수 있다. 또한 이 실시 배치는 어떤 실시 예들에 있어서 상기 LED가 더 높은 전류들에서 구동되는 것을 가능하게 할 수 있다. 산출들은 반사(reflecting) p-접촉을 가진 상기 반투명 접촉을 대체하지 않는 능동(active) 열전기 냉각의 사용 및 플립 칩 기하학적 구조의 사용은 약 160-300%의 광학 추출 효율의 증가를 유리하게 야기한다는 것을 증명한다. 이들은 종래의 생산량과 비교하여 뛰어난 결과들이다. 게다가, 여기에 기술된 것들과 비슷하거나 또는 동일 종류의 능동 냉각 기술들을 시행하는 실시 구현예들에 있어서, 상기 LED의 크기 및/또는 상기 LED 구동 전류는 더욱 증가될 것이다. 이것은 상기 광학 동력 및 루멘 생산량의 훨씬 더 큰 증가들을 유리하게 야기한다.

도 8은 어떤 실시 구현예에 따른 평평한 ILED 매트릭스 적층의 단면도이다. 상기 도 8 조립은 제1 및 제2 유리 기판들 802 및 804을 포함한다. 상기 제1 기판 802은 어떤 실시 구현예들 내 상부기재(superstrate)인 것으로 여겨질 수 있다. 고굴절 적층 806은 상부기재 제1 기판 802에 의해 지지된다. 어떤 실시 구현예들에 있어서, 상기 적층 806은 예를 들어 압출 성형된 위의 기술된 유-무기 혼성 재료로부터 형성될 수 있다. 상기 적층 806의 내부 표면 806a은 어떤 실시 예들 내 텍스쳐화될 수 있다. 어떤 실시 구현예들에 있어서, 상기 적층 806은 상기 제1 및 제2 기판들 802 및 804와 함께 얇게 갈라진다(laminate).

저굴절(low index) 절연체 808는 제2 기판 804에 의해 지지될 수 있다. 어떤 실시 구현예들에 있어서 상기 저굴절 절연체 808은 예를 들어 압출 성형되는 위의 기술된 유-무기 혼성 재료의 저굴절 형태일 수 있다. 이와 같이, 어떤 실시 구현예들에 있어서, 상기 적층 806 및 상기 저굴절 절연체 808은, 그들의 각각의 굴절 지수들이 그들의 각각의 목적을 위해 조정된다면, 비슷한 혼성 유-무기 재료들로부터 형성될 수 있다. 어떤 실시 구현예들에 있어서, 상기 적층 806은 예를 들어 적어도 약 1.7, 보다 바람직하게는 적어도 약 1.8, 및 때때로 1.9만큼 높거나 또는 훨씬 더 높은 고굴절율을 가질 수 있고 상기 절연체 808는 예를 들어 약 1.8 보다 더 낮은, 바람직하게는 약 1.7 보다 더 낮은, 및 바람직하게는 1.6-1.65 만큼 낮거나 또는 더욱 더 낮은 저굴절율을 가질 수 있다.

고굴절층 812는 상기 LED들 810을 지지하는 연성(flexible) PCB 및 적층 806 사이에 배치될 수 있다. 어떤 실시 구현예들에 적합한 연성 PCB들은 Minco에 의해 제조되거나 또는 제공될 수 있다. 고굴절층 812은 예를 들어 산화티타늄(예를 들어 TiO₂ 또는 다른 적합한 화학양론), 산화지르코늄(예를 들어 TiO₂ 또는 다른 적합한 화학양론) 등의 유기층일 수 있다. 어떤 실시 구현예들에 있어서, 고굴절층 812은 위의 기술된 혼성 유-무기 재료로부터 형성될 수 있다. 그러나, 유기 성분들의 대부분 또는 전부는 예를 들어 앞으로 더 나아가(yet further) 굴절율을 증가하기 위해 어떤 실시 예들 내 적어도 처음 적용될 때(예를 들어 하나 이상의 높아진 온도들에서 건조하고 및/또는 경화함으로써) 또는 액체 상태 내에서 있는 동안에 그것으로부터 제거될 수 있다. 어떤 실시 구현예들에 있어서, 상기 재료는 액상 재료가 인접한 LED 성분들 사이에 틈들을 채우고 그것에 대해 배치된 LED들을 가진 연성 PCB 810에 대하여 좋은 접촉을 형성함으로써 습식 적용되거나 슬롯 다이 코팅될(slot die coated) 수 있다. 상기 무기층 812의 표면은 어떤 실시 구현예들 내 텍스쳐화될 수 있다. 어떤 실시 구현예들에 있어서, 하나 이상의 적층 806, 절연체층808, 및 고굴절층 812은 상기 혼성 용액 내 첨가제들의 효능(virtue)에 의해 조정된 그것의 지수를 가지는 각각의 층과 함께 상기 유-무기 혼성 재료(또는 그 복수의 각각의 형태)로부터 형성될 수 있다.

거울 814은 어떤 실시 구현예들에 있어서 상기 절연체 808 및 상기 제2 기판 804 사이에 배치될 수 있다. 어떤 실시 예들에 있어서 상기 거울 814은 상기 제2 기판 804으로부터 떨어져 움직이므로(moving away) 예를 들어 Sn, Ag(예를 들어 약 1000 옹스트롬 두께), 및 Cu (약 350 옹스트롬 두께)와 같은 다수의 박막층들을 포함할 수 있다. 물론, 다른 재료들은 여기에서 열거된 실시 재료들에 더하거나 또는 대신하여 사용될 수 있다. 다른 유형의 거울들은 또한 이 발명의 다른 실시 구현예들 내 사용될 수 있다. 상기 거울 814는 열 싱크(heat sync)로서 작용할 수 있고, 그렇게 함으로써 조립 내 상기 LED들의 성능을 향상시키는데 도움을 준다.

하나 이상의 선택적인 층들(optional layers)은 상부 유리 802 상에 제공될 수 있다. 어떤 실시 구현예들에 있어서, CRI 정합층 816은 상기 상부기재 유리 802 상에 제공될 수 있다. 상기 CRI 정합층은 예를 들어 CdTe 나노-크리스탈; 양자점의 매트릭스; 등과 같은 Cd-기반 재료들을 포함할 수 있다. 어떤 실시 구현예들에 있어서, 산광기 및/또는 반사방지(AR) 복합층은 상기 상부기재 유리 802 상에 제공될 수 있다. 상기 AR 층은 어떤 실시 구현예들 내 삼층(three-layer) AR 코팅일 수 있다. 예를 들어, 미국 특허 제12/923,146호, 참조로 여기에 포함되는 전체의 내용들을 볼 수 있다.

어떤 실시 구현예들에 있어서, 형광체들(phosphors)은 상기 상부기재 유리 802 상의 층 내에 내장되거나 또는 배치될 수 있다. 상기 LED들로부터의 UV 방사선은 광을 방출하기 위해 상기 형광체들을 유발할 수 있다.

어떤 실시 구현예들에 있어서, 제1, 얇은(예를 들어 1 mm 두께) 저-철분(low-iron) 유리 기판은 제공될 수 있다. 투명한 전도성 코팅 (TCC)을 포함한 양극층은 예를 들어 어떤 실시 구현예들 내 습식 적용을 통해 그것에 대해 코팅된 블랭킷(blanket) 일 수 있다. 어떤 실시 예들 내 OCLS를 평면화(planarize)하기 위해 이온 빔(beam)을 사용하는 것은 어떤 실시 예들에 있어서 유리할 수 있다. 상기 블랭킷 양극층은 적절한 회로 안으로 패턴화된 레이져일 수 있다. 상기 TCC에 굴절 정합을 위해 사용되는 아웃-커플링층 스택(stack) (OCLS)은 상기 제1 유리 기판 및 상기 양극층 사이에 삽입될 것이다. 상기 패턴화된 양극층은 예를 들어 여기에 기술된 유형의 열전도성 수지층을 이용하면서 어떤 실시 구현예들 내 캡슐화될 것이다. 앞서 나타내었듯이, 이것은 상기 LED들의 내부의 접점 온도에 초점을 맞추도록 도와줄 수 있고, 그렇게 함으로써 모든 고체 상태(또는 대체로 완전 고체상태) 중간 물품(article) 또는 완성된 제품을 제공하고 효율성을 향상시킨다. 제2 유리 기판은 어떤 실시 구현예들에 있어서 거울 코팅(예를 들어 Al 또는Cu 코팅)을 지지할 수 있다. 상기 기판은 정공들(holes)을 형성하도록 식각될 수 있고 건조제(dessicant)는 그런 정공들 속으로 삽입될 수 있다. OLED들 및/또는 ILED들은 그런 실시 장치 내에 이용될 수 있다. 어떤 실시 구현예들에 있어서 상기 양극 및 음극의 위치는 교환될 수 있다.

도 9는 어떤 실시 구현예에 따른 AlGaAs에 근거한 실례가 되는 ILED 구조이다. 상기 도 9 내에 보여진 ILED 구조는 다수의 층들을 포함한다. 상기 층들은, 상기 제2 기판 804로부터 떨어져 움직이기 위해, AlGaAs(예를 들어 AlGaAs 은 약 0.3 um두께이다)의 p+ 층 902 또는 이를 포함하는(of or including AlGaAs) p+ 층 902, GaAs(예를 들어 GaAs 은 약 0.2 um두께이다)의 p 904층 또는 이를 포함하는 p 904층, AlGaAs(예를 들어 AlGaAs 은 약 0.04 um두께이다)의 n 층 906 또는 이를 포함하는 n 층 906, AlGaAs(예를 들어 AlGaAs 은 약 0.4 um두께이다)의 n+층 908 또는 이를 포함하는 n+층 908, 및/또는 GaAs(예를 들어 GaAs 은 약 0.03 um두께이다)의 n+층을 포함할 수 있다. p-접촉 910은 어떤 실시 구현예들에서 p 층 902상에 그리고 이와 접촉하여 제공될 수 있고, n-접촉 912은 하나 이상의 n+ 층들 상에 그리고 이에 접촉하여 최상층으로서 제공될 수 있다. 앞서 나타낸 바와 같이, 하나 이상의 n- 및/또는 다른 층들은 어떤 실시 구현예들 내 거칠어지거나 또는 식각될 수 있다. 또한 앞서 나타낸 바와 같이, 구조화(structuring), 식각, 패터닝 및/또는 그 밖의 유사한 것들은 어떤 실시 구현예들 내 웨이퍼 수준에서 형성될 수 있다. 상기 도 9는 AlGaAs-유형ILED를 제시하고 있지만, AlGaN 헤테로 구조들이 이 발명의 다른 구현예들에서 사용될 수 있다는 것이 인정된다.

앞서 시사하였듯이, 즉각적인 적용에 대한 발명자들은 LED 조명 시스템들의 효율성이 향상된 냉각 기술들을 제공함으로써 증가될 수 있고 이를 성취하기 위한 한가지는 열전기 전지들의 사용을 통해서라는 것을 실현했다. 열전기 전지들은 전기 전압 및 그 반대(vice versa)의 온도 차이들의 전환을 일반적으로 나타내는 열전기 효과에 의존한다. 원자 범위에 그러한 시스템들에 있어서, 적용된 온도 구배는 상기 재료 내 대전된 운반자들(charged carriers) (예를 들어 전자들 또는 전자 정공들)이 고온부(hot side)에서 저온부(cold side)까지 확산시키는 것을 유발한다. 따라서, 열전기 장치는 양면 상의(on each side) 다른 온도일 때 전압을 생성한다. 이 효과는 이와 같이 전기를 발생시키는데 이용될 수 있다. 어떤 실시 구현예들은 초절연(super-insulating)과 접촉한 열전기(TE) 모듈들, 거기에(yet) 광학적 전송, 진공 절연 유리(VIG) 유닛 장비들(unit technologies)을 이용하면서 LED-기반 배열들의 성능을 향상시키기 위한 기술들을 제공한다.

어떤 실시 구현예들에 있어서, 진공 절연 창유리(glazing) (VIG) 유닛은 태양을 마주보는 측면 상에 병렬로 열적으로 및 연속하여 전기적으로 주거 열전기 접점(junction) 배열들에 높은 열 저항(R > 12)의 매체로서 사용된다. 어떤 실시 구현예들에 따르면, R-값은 바람직하게는 적어도 10, 보다 바람직하게는 적어도 12 및 어쩌면 훨씬 더 높다. 이것들과 같은 높은 R-값은 즉각적인 발명의 출원인에 의해 제조된 VIG 유닛들에 있어서 현재 성취할 수 있다. 그러한 유닛들은 일반적으로 점화된 필러들(fired pillars) 및 낮은-E 코팅들을 포함한다. 물론, 전형적인 아르곤- 및 크세논-충전(filled) IG 유닛은, 예를 들어 아래에 보다 중요한 세부 사항에 대하여 논의된 바와 같이, 약 4의 R-값을 제공하고 Z의 TE 성능계수(TE coefficient of merit Z)가 적합한 수준으로 증가되는 것을 제공하는 조건으로 어떤 실시 구현예들과 관련되어 사용될 수 있다. 어느 경우든, R-값 10은 약 400℃의 델타 T를 제공할 것이고 R-값 약 12는 약 600℃의 델타 T를 제공할 것이다.

바람직하게는 유닛 영역 당 접점들의 대다수는 충전율(fill factor)이 20% 미만인 수준에서 제공된다. 알다시피, 충전율은 이론 동력(theoretical power)에 실제 최대 획득(obtainable) 동력의 비율(퍼센트로 주어짐)을 나타낸다. 물론, 상기 충전율은 위의 알려진 것과 비슷한 Z-값으로 균형이 맞추어 지는 것이 인정된다. 따라서 거기에서 Z-값은 약 10과 같거나 또는 보다 더 크고, 상기 충전율은 약 10%와 같거나 또는 미만으로 감소될 수 있다.

어떤 실시 구현예들에 따르면, 상기 VIG 유닛은 다수의 목적들을 제공한다. 예를 들어, 상기 VIG 유닛은 상기 VIG 내에 통합될 수 있는 TE 접점들을 위한 지지체(support)를 제공할 수 있다. 또 다른 실시예로서, 상기 VIG 유닛은 상기 VIG 유닛 스스로 내부에서 상기 TE 장치들의 포함을 통해 열 및 냉 접점들 사이에 매우 큰 온도 차이들에 대해 대비할 수 있다. 결과적으로 라지 델타(large delta) T는 상기 TE 효율을 실질적으로 증가시키는데 도움이 될 수 있다. 계속해서 또 하나의 실시예로서, 상기 VIG 유닛은 필립-칩 또는 그 외에 고정된 LED들을 위한 지지체를 제공할 것이다. 계속해서 또 하나의 실시예로서, 상기 VIG 유닛은 상기 LED 장치들을 열적으로 절연 처리하고 그것의 운영 효율(operational efficiency)을 저하시킬 수 있는 온도들에 도달하는 것으로부터 상기 LED의 가능성을 낮추는데 도움이 될 것이다.

도 10은 어떤 실시 구현예들에 따른 열전기 모듈을 이용한 플립-칩 고정(mounted) LED 배열을 위한 실례가 되는 능동 냉각 기술들(active cooling techniques)을 입증하는 단면도이다. 종래의 VIG 유닛들과 비슷한, 상기 도 10 실시 구현예는 외부 기판 1002 및 내부 기판 1004을 포함한다. 상기 외부 및 내부 기판들 1002 및 1004의 어느 하나 또는 둘 다는 이 발명의 어떤 실시 구현예들에 있어서 유리 기판들일 수 있다. 상기 기판들은 다른 것에(one another) 실질적으로 평행한, 떨어진 곳에서 간격을 둔(spaced apart) 관계(relation)로 제공되고 다수의 필러들 1006은 상기 외부 및 내부 기판들 1002 및 1004 사이에 거리를 유지하는데 도움이 될 수 있다. 상기 필러들 1006은 이 발명의 어떤 실시 구현예들에 있어서 사파이어의 필러들일 수 있다. 에지 실 1008은 예를 들어 상기 외부 및 내부 기판들 1002 및 1004 사이에 공동이 대기 미만 압력으로 비워지고(evacuated) 및/또는 가스 또는 기체들(예를 들어 아르곤, 크세논 및/또는 그 밖의 유사한 것과 같은)로 채워질 수 있으므로 상기 VIG 유닛을 밀폐 밀봉하기(hermetically seal) 위해 주변부의 주위에 제공된다. 상기 외부 및 내부 기판들 1002 및 1004는 이 발명의 다른 구현예들 내에 같거나 또는 다른 크기들일 수 있다.

각각의 열전기 모듈은 n-레그 1010a 및 p-레그 1010b를 포함하고 어떤 적합한 재료로 만들어질 수 있다. 예를 들어, 상기 열전기 모듈은 비스무트-기반(예를 들어 Bi₂Te₃, Bi₂Se₃ 등등), 스커터루다이트(skutterudite) 재료들(예를 들어 (Co,Ni,Fe)(P,Sb,As)₃또는 그 밖의 유사한 것의 형상으로), 산화물들(예를 들어 (SrTiO₃)_n(SrO)_m또는 그 밖의 유사한 것) 등일 수 있다. 상기 열전기 재료는 어떤 실시 구현예들 내 도핑될 수 있다. 예를 들어 상기 TE 재료가 도핑될 때, 도핑이 열 접점에 더 높이 근접하기 때문에 도핑은 등급이 매겨질 수 있다.

광이 그것을 통해서 여전히 투과될 수 있을지라도, 모듈들의 상기 n-레그 1010a 및 p-레그 1010b는 때때로 거기에 사용된 재료 때문에 흑화처리된(blackened) 전도체로서 언급되는 전도체 1012에 의해 연결될 수 있다. 상기 전도체 1012는 어떤 실시 구현예들에 있어서 구리-기반 재료(Cu, CuO 등등), 유리원료(frit)(예를 들어 DAG 또는 그 밖의 유사한 것과 같은 카본블랙의), CNT-기반 잉크 등일 수 있다. 상기 열전기 모듈은 이 발명의 어떤 실시 구현예들 내 인쇄된 스크린일 수 있다. 각각의 모듈 크기는 목표 충전율과 함께 선택될 것이다. 예를 들어 20% 충전율이 사용될 때, 다른 크기들 및/또는 모양들은 이것 및/또는 다른 충전율들과 관련되어 가능할 수 있을 지라도, 주로 정사각형 모양의 약 1”x 1”모듈 크기가 사용될 수 있다. 어떤 실시 구현예들에 있어서, 상기 필러들 1006은 상기 TE 재료들의 스크린 프린팅에 잇달아 배치될 수 있다.

어떤 실시 구현예들에 있어서, 상기 TE 모듈들은 직접적으로 상기 내부 기판 1004과 접촉하지 않는다. 대신에, 어떤 실시 구현예들에 있어서, 버스 바 1014는 상기 내부 기판 1004(표면 3)의 내부 표면 및 열전기 재료들 사이에 제공된다. 이렇게 하여 이 버스 바는 투명할 수 있고, 예를 들어 Ag, ITO, AZO, 인듐-갈륨-산화물 등의 투명한 전도성 코팅 또는 이들을 포함하는 투명한 전도성 코팅과 같은 어떤 적합한 재료이거나 또는 어떤 적합한 재료를 포함할 수 있다. 또한 상기 전도성 코팅은 CNT-기반, 그래핀 기반 등일 수 있다. CNT-기반 전도성 코팅들/장치들 및 그 제조방법들은 예를 들어 여기에서 참조로 이에 의해(hereby) 포함되는 밝혀진 내용인, 미국 특허 제12/659,352호 내에 개시되고, 그래핀-기반 전도성 코팅들/장치들 및 그 제조방법들은 예를 들어 여기에서 참조로 이에 의해 포함되는 밝혀진 내용인, 미국 특허 제12/654,269호 내에 개시된다. 동력의 이전(transfer)을 용이하도록 돕기 위해서, 은 및 다른 전도성 유리원료(제시되지 않은)는 상기 버스 바1014와 직접적으로 또는 간접적으로 접촉하고 상기 VIG 유닛의 가장자리에 가장 근접하여 제공될 수 있다. 어떤 실시 구현예들에 있어서, 상기 에지 실 1008 스스로는 전도성 재료로부터 형성될 수 있고 이렇게 하여 적절한 연결 역할을 할 수 있다.

플립-칩 고정된 LED들 1016은 상기 전도체들 1012 상에 배치될 수 있다. 상기 플립-칩 고정된 LED들 1016의 더욱 상세한 세부 사항들은 예를 들어 도 12와 관련되어 아래에 제공된다.

도 11은 어떤 실시 구현예들에 따른 병렬로 열적으로 연결되고 연속하여 전기적으로 연결된 ILED 구조의 평면도이다. 상기 TE 모듈들은 제1 모듈 내 n-레그는 행(row) 또는 열(column)의 한계까지 제2 모듈(또는 그 반대) 내 p-레그에 연결되고 그런 다음 인접한 열들 또는 행들이 연결되고 상기 패턴은 새로운 행을 따라 반복되기 때문에 연속하여 전기적으로 연결된다. 상기 TE 모듈들은 그것들이 상기 VIG 유닛의 공동 이내에 모두 위치되기 때문에 병렬로 열적으로 연결된다. 상기 VIG 유닛의 각각의 측면은 적어도 하나의 양극 단자(positive terminal) 및 적어도 하나의 음극 단자(negative terminal)를 포함한다. 그러므로 위의 논의된 상기 은 유리 원료(silver frit)는 상기 단자들이 제공되는 위치들에 상기 VIG 유닛의 대체로 주위의(around substantially) 전체 주변부를 제공할 수 있다. 상기 도 11로부터 보여질 수 있듯이, 상기 TE 모듈들은 미리 결정된 충전율이 충족되므로(이 실시 경우에 있어서, 약 20%) 공간을 차지한다.

TE 모듈들에 관하여 추가적인 세부사항들은 예를 들어 여기에 참조로 이에 의해 포함되는 전체 내용들인 미국 특허 제12/801,257호 내에서 찾을 수 있다.

도 12는 어떤 실시 구현예들에 따른 플립-칩 서브-마운트(sub-mount) 웨이퍼의 단면도이다. 대개, 플립-칩 고정(mounting)은 도선 연결들을 위한 수요를 낮추는 통합 회로(IC) 칩들과 같은 반도체 장치들을 위해 사용된 고정하는 것의 일 형태이다. 최종 웨이퍼 공정 단계는 칩 패드들 상에 관련된 외부 회로에 직접적으로 연결하는 솔더 범프들(solder bumps)을 디포지트한다. 플립-칩의 공정은 종래의 IC 제작과 유사하다. 거의 플립-칩 제조 공정의 종료인 부착 패드들(pads)은 그것들이 솔더링(soldering)을 위해 더욱 적합하게 만들어 지도록 금속화된다. 이 금속화는 보통 일부 처리들을 포함한다. 작은 솔더 점(dot)은 각각의 상기 패드들 상에 디포지트된다. 상기 칩들은 통상적으로 웨이퍼에서 제외한다. 일반적으로 추가적인 공정은 요구되지 않고 대개 기계적인 운반은 전혀 없다. 플립-칩이 회로로 부착될 때, 그것은 근본적인 전자 기술들 또는 회로판 상에 연결 장치들 상 아래로(onto down) 상기 솔더 점들을 가져오도록 전화시킨다(inverted). 그 다음 상기 솔더는 전기 연결을 생산하도록 다시 녹인다(re-melted). 이것은 상기 칩들의 회로 및 근본적인 고정 사이에 작은 공간을 남긴다. 대부분의 경우들에 있어서, 그 다음 전기 절연 접착제(electrically-insulating adhesive)는 더 강력한 기계식 연결과 열교(heat bridge)를 제공하고 상기 솔더 접합들(solder joints)이 상기 시스템의 나머지 및 상기 칩의 다른 열 때문에 압력이 가해지지 않은 것을 보호하는데(ensure) 사용된다. 그 결과로 완성된 조립은 통상의 운반-기반 시스템 보다 훨씬 더 작다. 상기 칩은 상기 회로판의 위에 있고 영역 및 높이 내 둘 다의 상기 운반 보다 훨씬 더 작다.

상기 도 12에 다시 한번 참조하면서, 기판 1202는 예를 들어 웨이퍼로부터 절단된 것처럼 제공된다. 어떤 실시 구현예들에 있어서 상기 기판 1202는 사파이어, 석영 또는 어떤 다른 적합한 재료일 수 있다. 외부 표면 1202a는 어떤 실시 예들에 있어서, 예를 들어 위의 기술된 것처럼 텍스쳐화되거나, 패턴화되거나, 양각되거나, 또는 그 밖의 유사하게 처리될 수 있다. 상기 기판 1202는 예를 들어 n-유형 GaN층 1204를 포함하는 다수의 박막층들을 지지할 수 있다. 상기 n-유형 GaN층 1204은 예를 들어 그것의 주변부에서 n-접촉들을 차례로(in turn) 지지할 수 있다. 어떤 실시 구현예들 내 상기 n-유형 GaN층 1204의 중심에 있어서, 다수의 추가 박막 및/또는 다른 층들이 제공될 수 있다. 예를 들어, 활동 영역 1208, p-유형 GaN 층 1210 및 p-접촉 1212이 제공될 수 있다. n-접촉들 1206 및 p-접촉 1212은 어떤 실시 구현예들에 있어서 각각의 솔더 볼들(balls) 1214 및 1216에 의해 서브마운트(submount) 웨이퍼 1218에 연결될 수 있다. 는 어떤 실시 구현예들에 있어서, 상기 GaN 및/또는 다른 층들은 InGaN 층들일 수 있다.

도 13은 실시 구현예에 따른 LED들을 결합시키는 VIG 사례이다. 상기 도 13은 유리 기판들 1302 및 1304에서 떨어져 실질적으로 평행한 간격을 둔 제1 및 제2를 포함한다. 다수의 필러들 1306은 적절한 방향 내에 상기 제1 및 제2 기판들 1302 및 1304를 유지하도록 돕고 에지 실 1208은 공동 1310을 밀폐 밀봉한다. 어느 경우든, 다수의 LED들 1312는 어떤 실시 구현예들에 있어서 상기 제2 기판 1304에 의해 지지된다.

상기 공동 1310은 어떤 실시 구현예들에 있어서 대기 미만 압력으로 비워질 수 있다. 어떤 실시 구현예들에 있어서, 상기 공동 1310은 적절한 기체(예를 들어 Ar, Kr, Xe, Ne, He 등과 같은 불활성 기체)를 가진 “뒷채움(back filled)”수 있다. He은 그것이 좋은 열전달 재료이기 때문에 어떤 실시 구현예들과 함께 특히 유리한 것으로 알려져 있다. 그러므로 예를 들어 He를 포함한 VIG는 어떤 실시 예들 내 열전대들(thermocouples)을 대신하여 제공될 수 있다.

앞서 서술된 기술들은 도 13 실시 구현예와 함께 사용될 수 있다. 예를 들어, 고굴절층은 LED들 상으로 제공될 수 있다. 그것은 도 13 실시 구현예와 함께 앞서 기술된 혼성 층(예를 들어 경화 상으로(upon))으로부터 유기 재료의 전체 또는 실질적으로 전체(all or substantially all)를 제거하는데 어떤 실시 예들에 있어서 유리할 수 있다. 엠보싱, 패터닝 및/또는 다른 기술들은 또한 사용될 수 있다. 비록 보여지지 않았지만, 상기 LED들 1312는 예를 들어 상기 LED들 1312이 어떤 실시 예들 내 거기에 고정된 플립-칩일 수 있는 것으로, 연성 PCB(보여지지 않은) 상에 제공될 수 있다. 어떤 실시 구현예들에 있어서, 상기 LED들 1312는 적층(보여지지 않은) 내에 내장될(embeded) 수 있다.

진공 절연(insulating) 유리 (VIG) 유닛들은 기술에 있어서 알려져 있다. 예를 들어 여기에 참조로 이에 의해 모두 포함되는 밝혀진 내용들로 미국 특허 제5,664,395호; 제5,657,607호; 및 제5,902,652호, 미국 공개 제2009/0151854호; 제2009/0151855호; 제2009/0151853호; 제2009/0155499호; 제2009/0155500호, 및 미국 출원 제12/453,220 및 제12/453,221호를 볼 수 있다. 상기 에지 실, 펌프-아웃(pump-out) 및/또는 이들 참조들의 다른 기술들/배치들은 이 발명의 어떤 구현예들과 함께 사용될 수 있다.

여기에서 서술된 기술들은 향상된 비색들(colormetrics)을 제공하는데 유리하게 도움이 될 수 있다. 인정되듯이, LED들은 대량으로(in bulk) 구입되고 및/또는 미리 포장될 때, 상기 비색들은 다를 수 있다. 여기에서 기술된 어떤 실시 기술들은 그러한 쟁점들을 줄이는데(및 때때로 심지어 제거하는데) 도움이 될 수 있다.

어떤 실시 구현예들은 조명 제품들에 관하여 기술되었다. 그러나 여기에서 기술된 상기 기술들은 예를 들어 디스플레이 제품들(예를 들어 LCE 내 배면광 및/또는 다른 플랫 패널 디자인들), 모바일 장치들, 장식적 요소들(예를 들어, 창문, 문, 천창, 차폭 등), 등과 같은 다른 적용들과 함께 사용될 수 있다.

어떤 실시 구현예들에 있어서, 상기 램버트 또는 비램버트 광원들은 평평한(flat), 실질적으로 평평한 또는 약간 굽은 기판들 상에 배치될 수 있다. 따라서 상기 조명 장치들은 그런 평평한, 실질적으로 평평한 또는 약간 굽은 기판들을 포함할 수 있다는 것이 인정된다.

여기에서 사용되었듯이, “상에(on)”,“에 의해 지지된(supported by)”용어들 및 기타 같은 종류의 것은 두 개의 요소들이 분명하게 정해지지 않는 한 다른 것에 직접적으로 인접한 것을 의미하도록 이해되지 않을 것이다. 다시 말해서, 제1 층은 거기 사이에(there between) 하나 이상의 층들이 있더라도 제2 층“상에(on)” 또는 제2 층 “에 의해 지지된(supported by)”것으로 말할 수 있다.

본 발명은 대부분의 연습 및 선호된 구현예로 현재 여겨지는 것과 함께 기술되는 반면, 그것은 본 발명이 밝혀진 구현예에 제한되지 않는 것으로 이해되지만, 그와 반대로 추가된 청구항들의 목적 및 범위 이내에 포함되는 다양한 변형들 및 동등한 배열들을 다루기 위해 의도된다.

Claims

티타늄-기반 전구체를 제공하는 단계;
킬레이트를 제공하는 단계;
킬레이트화된 티타늄-포함 물질을 형성하도록 상기 킬레이트와 상기 티타늄-기반 전구체를 반응시키는 단계;
유기 수지 재료를 제공하는 단계;
유-무기 혼성(hybrid) 용액을 형성하도록 상기 유기 수지 재료와 상기 킬레이트화된 티타늄-포함 물질을 가교하는 단계; 및
코팅 형성에 있어서 기판 상에 상기 유-무기 혼성 용액을 배치하는(disposing) 단계;
를 포함하는, 코팅을 지지하는 기판을 포함하는 코팅된 물품의 제조방법.
제1항에 있어서,
상기 배치하는 단계는 슬롯 다이(slot die) 유-무기 혼성 용액을 포함하는 것인, 방법.
제1항 또는 제2항에 있어서,
상기 코팅을 형성하는데 있어서 상기 유-무기 혼성 용액을 건조, 경화, 또는 건조 및 경화(curing)하는 단계;를 더 포함하는 것인, 방법.
제1항에 있어서,
250℃ 미만의 온도에서 상기 유-무기 혼성 용액을 건조하는 단계;
적어도 300 ℃의 온도에서 상기 유-무기 혼성 용액을 경화하는 단계;
를 더 포함하는 것인, 방법.
제1항에 있어서,
상기 배치 동안에 상기 기판 상에 배치되는 얇은 층을 만들 수 있는 매질laminable medium)에 상기 유-무기 혼성 용액을 도입(introducing)하는 단계;를 더 포함하는 것인, 방법.
제5항에 있어서,
상기 배치하는 단계는 상기 기판 상에 얇은 층을 만들 수 있는 매질을 압출 성형함으로써 수행되는 것인, 방법.
제5항에 있어서,
상기 얇은 층을 만들 수 있는 매질은 EVA이거나 또는 EVA를 포함하는 것인, 방법.
제5항에 있어서,
상기 얇은 층을 만들 수 있는 매질은 실리콘(silicone)을 포함하는 것인, 방법.
제1항에 있어서,
상기 티타늄-기반 전구체는 티타늄 알콕시드인 것인, 방법.
제1항에 있어서,
상기 반응시키는 단계는 킬레이트화된 폴리(디부틸 티탄산염)을 생성하기 위해, 티타늄 알콕시드 내의 테트라-코디네이트(coordinate) Ti종을 반응성이 낮은(less reactive) 헥사-코디네이트 종으로 전환시키는 것인, 방법.
제1항에 있어서,
상기 킬레이트는 살리실산인 것인, 방법.
제1항에 있어서,
상기 유기 수지는 하이드록시 포함 유기 수지인 것인, 방법.
제1항에 있어서,
상기 코팅은 적어도 1.8의 굴절율(an index of refraction)을 가지는 것인, 방법.
제13항에 있어서,
상기 코팅의 굴절율을 조정하기 위해 하나 이상의 추가적인 무기 재료를 상기 유-무기 혼성 용액 안으로 도입하는 단계;를 더 포함하는 것인, 방법.
제1항에 있어서,
광 산란 소자 및 방열 소자(heat dissipating element) 중 하나 이상을 상기 유-무기 혼성 용액 안으로 도입하는 단계;를 더 포함하는 것인, 방법.
킬레이트화된 물질을 형성하도록 킬레이트와 티타늄-기반 전구체 및 지르코늄-기반 전구체 중 한 종 이상을 반응시키는 단계, 및 유-무기 혼성 용액을 형성하도록 유기 재료로 상기 킬레이트화된 물질을 가교하는 단계에 의해 만들어지는, 유-무기 혼성 용액을 제공하는 단계;
(a) 기판 상에 상기 유-무기 혼성 용액을 습식 적용하거나, 또는 (b) 운반 매질에 상기 유-무기 혼성 용액을 도입한 다음 상기 기판 상으로(onto) 상기 운반 매질을 압출 성형하는 단계; 및
상기 기판 상에 배치된 상기 유-무기 혼성 용액을 경화하는 단계;
를 포함하는, 코팅을 지지하는 기판을 포함하는 코팅된 물품의 제조방법.
기판을 제공하는 단계;
상기 기판 상에 적어도 하나의 발광 다이오드(LED)를 배치하는 단계;
킬레이트화된 물질을 형성하도록 킬레이트와 티타늄-기반 전구체 및 지르코늄-기반 전구체 중 한 종 이상을 반응시키는 단계, 및 유-무기 혼성 용액을 형성하도록 유기 재료와 상기 킬레이트화된 물질을 가교하는 단계에 의해 만들어지는 유-무기 혼성 용액을 제공하는 단계;
(a) 상기 기판 상에 적어도 하나의 LED 위로(over) 상기 유-무기 혼성 용액을 습식 적용하거나, 또는 (b) 상기 유-무기 혼성 용액을 운반 매질에 도입한 다음 상기 기판 상으로 적어도 하나의 상기 LED 위로 상기 운반 매질을 압출 성형하는 단계; 및
상기 기판 상에 배치된 상기 유-무기 혼성 용액을 경화하여 코팅을 형성하는 단계;
를 포함하는 전자 장치의 제조방법.
제17항에 있어서,
상기 기판 상에 배치된 상기 유-무기 혼성 용액을 250℃ 미만의 온도에서 건조하는 단계;를 더 포함하는 것인, 방법.
제17항 또는 제18항에 있어서,
상기 운반 매질은 EVA, 실리콘 또는 아라미드인 것인, 방법.
제17항에 있어서,
상기 코팅은 적어도 1.8의 굴절율을 가지는 것인, 방법.