KR101947303B1 - 전류 샘플링 유지 회로 및 신호 수집 시스템 - Google Patents

전류 샘플링 유지 회로 및 신호 수집 시스템 Download PDF

Info

Publication number
KR101947303B1
KR101947303B1 KR1020177023792A KR20177023792A KR101947303B1 KR 101947303 B1 KR101947303 B1 KR 101947303B1 KR 1020177023792 A KR1020177023792 A KR 1020177023792A KR 20177023792 A KR20177023792 A KR 20177023792A KR 101947303 B1 KR101947303 B1 KR 101947303B1
Authority
KR
South Korea
Prior art keywords
type mos
mos transistor
current
circuit
mirror circuit
Prior art date
Application number
KR1020177023792A
Other languages
English (en)
Other versions
KR20180033116A (ko
Inventor
멩웬 장
Original Assignee
선전 구딕스 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 구딕스 테크놀로지 컴퍼니, 리미티드 filed Critical 선전 구딕스 테크놀로지 컴퍼니, 리미티드
Publication of KR20180033116A publication Critical patent/KR20180033116A/ko
Application granted granted Critical
Publication of KR101947303B1 publication Critical patent/KR101947303B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0046—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00
    • G01R19/0053—Noise discrimination; Analog sampling; Measuring transients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028—Current mode circuits, e.g. switched current memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)

Abstract

전류 샘플링 유지 회로에 있어서, 상기 전류 샘플링 유지 회로는 VDD단과 전류형 센서 사이에 직렬 연결되고, 제1 인에이블 신호에 따라 턴온되며, 전류를 출력하여 상기 전류형 센서의 직류 전류 성분을 상쇄시키는 상쇄 회로; 직렬 연결되는 상기 상쇄 회로 및 전류형 센서와, 상기 VDD단과 접지 전압 사이에 병렬 연결되고, 상기 제1 인에이블 신호와 상반되는 제2 인에이블 신호에 따라 턴온되며, 션트 전류의 미러 전류 및 상기 전류형 센서의 출력 전력으로 획득한 전류 차이를 이용하여 전류의 전달을 진행하는 미러 회로를 포함한다. 본원 발명은 전류 샘플링 유지 회로의 구축 속도를 향상시키고, 전류 샘플링 유지 회로가 출력하는 소음을 감소시킨다.

Description

전류 샘플링 유지 회로 및 신호 수집 시스템{CURRENT SAMPLING AND HOLDING CIRCUIT AND SIGNAL ACQUISITION SYSTEM}
본원 발명은 전류 샘플링 유지 기술영역에 관한 것으로, 구체적으로 전류 샘플링 유지 회로 및 신호 수집 시스템에 관한 것이다.
도1을 참조하면, 신호 수집 시스템에서 전류형 센서(11)는 전류의 교류 부분을 출력하기에 통상적으로 상쇄 회로(12)를 추가하여 전류형 센서(11)가 출력하는 전류의 직류 성분을 획득하고 상쇄시킨다. 그러나 상쇄 회로(12)의 한정된 구축 시간은 후속 회로의 대기 시간에 영향을 주어 전체 샘플링 시스템의 효율을 감소시킨다.
그러나, 샘플링 단계에서 제1 인에이블 신호(sh)가 높을 경우, 제1 스위치(S1)는 폐합되고, 이때 제1 P형 MOS관(M1)의 그리드 전극, 드레인 전극은 단락(short circuit)되며, 따라서 상기 제1 P형 MOS관(M1)은 하나의 저항값이 1/gm1인 저항과 등가되고, gm1은 상기 제1 P형 MOS관(M1)의 트랜스컨덕턴스(transconductance)이다. 상기 등가 저항과 제1 커패시터(C1), 전류형 센서 커패시터(C0)의 형성 시간 상수는 τ1=(C0+C1)/gm1(공식1)이다. 따라서 제1 P형 MOS관(M1)의 트랜스컨덕턴스(gm1)가 아주 작고, 전류형 센서 커패시터(C0)가 아주 큰 경우, 당해 시간 상수(τ1)는 아주 크게 변하여, 당해 상쇄 회로(12)의 구축 속도가 완만해지도록 한다. 또한, 상쇄 회로(12)의 구축 속도를 가속화하기 위해, 통상적인 방법은 바이어스 전류원(I1, bias current source)을 추가하여 상기 제1 P형 MOS관(M1)을 흘러 지나는 직류 전류가 증가되도록 함으로써 상기 제1 P형 MOS관(M1)의 트랜스컨덕턴스(gm1)를 증가시키고, 최종적으로 시간 상수(τ1)가 감소되도록 하여 상쇄 회로(12)의 구축 속도를 가속화시킨다. 그러나 바이어스 전류는 다량의 전류 소음을 가져오기에 신소 수집 시스템의 신호대잡음비에 영향을 준다.
따라서, 전류 샘플링 유지를 어떻게 더 잘 실현하는 것은 기존기술에서 급히 해결하여야 하는 기술적 과제로 되었다.
상술한 과제에 감안하여 본원 발명은 전류 샘플링 유지 회로 및 신호 수집 시스템을 제공하고, 이는 전부 또는 부분적으로 상술한 기술적 과제를 해결한다.
본원 발명의 첫 번째 방면에 따르면 전류 샘플링 유지 회로를 제공하는데 상기 전류 샘플링 유지 회로는 VDD단과 전류형 센서 사이에 직렬 연결되고, 제1 인에이블 신호에 따라 턴온되며, 전류를 출력하여 상기 전류형 센서의 직류 전류 성분을 상쇄시키는 상쇄 회로; 직렬 연결되는 상기 상쇄 회로 및 전류형 센서와, 상기 VDD단과 접지 전압 사이에 병렬 연결되고, 상기 제1 인에이블 신호와 상반되는 제2 인에이블 신호에 따라 턴온되며, 션트 전류의 미러 전류 및 상기 전류형 센서의 출력 전력으로 획득한 전류 차이를 이용하여 전류의 전달을 진행하는 미러 회로(mirroring circuit)를 포함한다.
본원 발명의 두 번째 방면에 따르면 전류 샘플링 유지 회로를 구비하는 신호 수집 시스템을 제공하는데, 상기 전류 샘플링 유지 회로를 구비하는 신호 수집 시스템은 VDD단과 전류형 센서 사이에 직렬 연결되고, 제1 인에이블 신호에 따라 턴온되며, 전류를 출력하여 상기 전류형 센서의 직류 전류 성분을 상쇄시키는 상쇄 회로; 직렬 연결되는 상기 상쇄 회로 및 전류형 센서와, 상기 VDD단과 접지 전압 사이에 병렬 연결되고, 상기 제1 인에이블 신호와 상반되는 제2 인에이블 신호에 따라 턴온되며, 션트 전류의 미러 전류 및 상기 전류형 센서의 출력 전력으로 획득한 전류 차이를 이용하여 전류의 전달을 진행하는 미러 회로를 포함한다.
본원 발명이 제공하는 전류 샘플링 유지 회로 및 신호 수집 시스템은, 상쇄 회로 및 미러 회로에 기반하여 상기 전류형 센서와 연결되는 각 전류 분기 회로의 큰 전류를 유지하고, 또한 전류 차이를 전달하는 방식으로 각 노드의 구축 속도를 보장한다. 따라서 전류 샘플링 유지 회로의 구축 속도를 향상시키고 전류 샘플링 유지 회로가 출력하는 소음을 감소시킨다. 이 외에, 본원 발명의 전류 샘플링 유지 회로는 비교적 큰 동적 범위와 무조건적으로 안정적인 특점을 구비한다.
상기 설명은 단지 본원 발명의 기술적 해결수단에 대한 개념적인 서술이고, 본원 발명의 기술적 해결 수단을 더욱 명확하게 이해하기 위하여 명세서의 내용에 따라 실시할 수 있으며, 또한 본원 발명의 상기 및 기타 목적, 특징과 장점을 더욱 명확하고 이해하기 쉽게 하기 위해 이하에서 본원 발명의 구체적인 실시형태를 서술한다.
하기의 바람직한 실시형태의 구체적인 서술을 통해 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에 있어서 여러가지 기타 장점과 유익한 점이 명확해질 것이다. 첨부 도면은 바람직한 실시형태의 목적을 나타내는 것인 바, 본원 발명을 한정하기 위한 것은 아니다. 또한, 전체 첨부 도면에서 동일한 참조 부호는 동일한 부재를 표시한다. 첨부 도면은 하기와 같다.
도1은 선행기술의 전류 샘플링 유지 회로의 일 실시예의 구조를 나타내는 모식도이다.
도2는 본원 발명의 전류 샘플링 유지 회로의 일 실시예를 나타내는 구조도이다.
이하에서 첨부 도면을 참조하여 본 발명의 예시적 실시예에 대해 구체적으로 설명하도록 한다. 첨부 도면에서는 본 발명의 예시적 실시예를 나타냈으나, 여러가지 형식으로 본 발명을 실현할 수 있으며 여기에 서술된 실시예에 한정되어서는 아니됨을 이해하여야 한다. 반대로, 이러한 실시예를 제공하는 것은 발명이 속하는 기술분야의 통상의 지식을 가진 자에게 본 발명을 더욱 확실하게 이해하게 하기 위함이고 본 발명의 범위를 완전하게 전달하기 위함이다.
도2를 참조하면, 본원 발명의 일 실시예는 전류 샘플링 유지 회로를 제공하는데, 상기 전류 샘플링 유지 회로는 VDD단과 전류형 센서(11) 사이에 직렬 연결되고, 제1 인에이블 신호에 따라 턴온되며, 전류를 출력하여 상기 전류형 센서(11)의 직류 전류 성분을 상쇄시키는 상쇄회로(21);
직렬 연결되는 상기 상쇄 회로(21) 및 전류형 센서(11)와, 상기 VDD단과 접지 전압 사이에 병렬 연결되고, 상기 제1 인에이블 신호와 상반되는 제2 인에이블 신호에 따라 턴온되며, 션트 전류의 미러 전류 및 상기 전류형 센서(11)의 출력 전력으로 획득한 전류 차이를 이용하여 전류의 전달을 진행하는 미러 회로(22)를 포함한다.
상쇄 회로(21)가 제1 인에이블 신호에 따라 턴온될 때 상기 전류형 센서(11)의 직류 전류 성분을 상쇄시킬 수 있기에 미러 회로(22)는 상기 제1 인에이블 신호와 상반되는 제2 인에이블 신호에 따라 턴온 될 때, 상기 전류형 센서(11)와 연결되는 각 전류 분기회로의 큰 전류를 유지하고, 또한 전류 차이를 전달하는 방식으로 각 노드의 구축 속도를 보장함로써 전류 샘플링 유지 회로의 구축 속도를 향상시킨다. 전류 샘플링 유지 회로의 구축 속도를 향상시키기 위해 직류 전류를 증가시킬 필요가 없으므로 전류 샘플링 유지 회로가 출력하는 소음을 감소시킨다.
이 외에, 본원 발명의 각 전류 분기회로의 최저 동작 전압은 Vgs+Vod에 도달할 수 있고, Vgs는 그리드 소스 전압이며, Vod는 오버드라이브 전압(overdrive voltage)이고, Vth는 역치 전압이다. 통상적으로, Vth=0.5~1V, Vod=0.1~0.2V, Vgs=Vth+Vod이다. 따라서, 그 동적 범위는 향상된다.
본원 발명 다른 일 구체적인 실시형태에서 상기 상쇄 회로(21)는 제1 P형 MOS 트랜지스터(M1, 이 명세서에서 MOS 트랜지스터를 MOS관이라고도 함), 제1 커패시터(C1) 및 상기 제1 인에이블 신호에 따라 턴온을 차단하는 제1 스위치(S1)를 포함하고, 상기 제1 P형 MOS관(M1)의 소스 전극은 상기 VDD단과 연결되며, 게이트 전극(이 명세서에서 게이트 전극을 그리드 전극이라고도 함)은 각각 상기 제1 커패시터(C1)의 일단 및 상기 제1 스위치(S1)의 일단과 연결되고, 드레인 전극은 상기 전류형 센서와 연결되며, 상기 제1 커패시터(C1)의 타단은 상기 VDD단과 연결되고, 상기 제1 스위치(S1)의 타단은 전류 출력단과 연결된다.
구체적으로, 상기 상쇄 회로(21)는 도1의 기존의 상쇄 회로(12)와 동일한 회로 구조를 사용하고, 제1 인에이블 신호에 따라 턴온되며 상기 제1 스위치(S1)도 상기 제1 인에이블 신호에 따라 턴온을 차단하고, 제1 P형 MOS관(M1)의 드레인 전극은 전류형 센서(11)의 출력을 받아 상기 전류형 센서(11)의 직류 전류 성분을 상쇄시킨다.
본원 발명의 다른 일 구체적인 실시형태에서, 본원 발명은 제2 스위치(S2)를 더 포함하고, 상기 제2 스위치(S2)의 일단은 상기 제1 P형 MOS관(M1)의 드레인 전극과 연결되며, 타단은 상기 전류형 센서(11)와 연결되고, 상기 제1 인에이블 신호의 폐합에 따라 상기 상쇄 회로(21)를 턴온시키고, 그러하지 아니할 경우 상기 상쇄 회로를 턴오프시킨다.
본원 발명은 제2 스위치(S2)를 사용하여 상기 제1 인에이블 신호의 폐합에 따라, 상기 상쇄 회로(21)를 턴온시키며, 조작 제어가 편리하며 또한 회로 설계가 더 간단하다.
본원 발명의 다른 일 구체적인 실시형태에서, 본원 발명은 제3 스위치(S3)를 더 포함하고, 상기 제3 스위치(S3)의 일단은 각각 상기 전류형 센서(11) 및 상기 제2 스위치(S2)와 연결되며, 타단은 상기 미러 회로(22)와 연결되고, 상기 제2 인에이블 신호의 폐합에 따라 상기 미러 회로(22)를 턴온시키고, 그러하지 아니할 경우 상기 미러 회로를 턴오프시킨다.
본원 발명은 제3 스위치(S3)를 사용하여 상기 제2 인에이블 신호의 폐합에 따라 상기 미러 회로(22)를 턴온시키며, 조작 제어가 편리하며 또한 회로 설계가 더 간단하다.
상기 미러 회로(22)는 제1 전류 미러 회로(221), 제2 전류 미러 회로(222), 제3 전류 미러 회로(223) 및 제4 전류 미러 회로(224)를 포함하고, 상기 제1 전류 미러 회로(221)와 상기 제2 전류 미러 회로(222)는 상기 VDD단과 접지 전압 사이에 직렬 연결된다. 상기 제3 전류 미러 회로(223)의 일단은 상기 제1 전류 미러 회로(221)와 연결되고, 타단은 상기 접지 전압과 연결되며, 상기 제4 전류 미러 회로(224)의 일단은 상기 VDD단과 연결되고, 타단은 상기 제2 전류 미러 회로(222)와 연결된다.
본원 발명은 제1 전류 미러 회로(221), 제2 전류 미러 회로(222), 제3 전류 미러 회로(223) 및 제4 전류 미러 회로(224)를 통해 발생되는 전류 차이로 전류 전달을 진행하여 전류 샘플링 유지 회로의 구축 속도를 향상시킨다.
본원 발명의 다른 일 구체적인 실시형태에서, 상기 미러 회로(22)는 제4 P형 MOS관(M4), 제5 P형 MOS관(M5), 제6 N형 MOS관(M6), 제7 N형 MOS관(M7), 제8 N형 MOS관(M8), 제9 N형 MOS관(M9), 제10 P형 MOS관(M10), 제11 P형 MOS관(M11)을 포함하고, 상기 제4 P형 MOS관(M4)의 소스 전극은 상기 VDD단과 연결되며, 그리드 전극은 각각 상기 미러 회로 및 드레인 전극과 연결되고, 드레인 전극은 각각 상기 제6 N형 MOS관(M6)의 드레인 전극 및 그리드 전극과 연결되며, 상기 제6 N형 MOS관(M6)의 그리드 전극은 상기 미러 회로와 더 연결되고, 소스 전극은 상기 접지 전압과 연결되며, 상기 제5 P형 MOS관(M5)의 소스 전극은 상기 VDD단과 연결되고, 그리드 전극은 각각 상기 제4 P형 MOS관(M4)의 그리드 전극 및 드레인 전극과 연결되며, 드레인 전극은 각각 상기 제8 N형 MOS관(M8)의 드레인 전극 및 상기 제3 스위치(S3)의 일단과 연결되고, 상기 제5 P형 MOS관(M5)은 상기 제4 P형 MOS관(M4)을 미러링하며, 상기 제7 N형 MOS관(M7)의 소스 전극은 상기 접지 전압와 연결되고, 그리드 전극은 각각 상기 제6 N형 MOS관(M6)의 드레인 전극 및 그리드 전극과 연결되며, 드레인 전극은 각각 상기 제11 P형 MOS관(M11)의 드레인 전극 및 전류 출력단과 연결되고, 상기 제7 N형 MOS관(M7)은 상기 제6 N형 MOS관(M6)을 미러링하며, 상기 제8 N형 MOS관(M8)의 소스 전극은 상기 접지 전압과 연결되고, 그리드 전극은 상기 제9 N형 MOS관(M9)의 그리드 전극과 연결되고, 상기 제9 N형 MOS관(M9)의 소스 전극은 상기 접지 전압과 연결되며, 드레인 전극은 각각 상기 제10 P형 MOS관(M10)의 드레인 전극 및 그리드 전극과 연결되고, 상기 제9 N형 MOS관(M9)은 상기 제8 N형 MOS관(M8)을 미러링하며, 상기 제10 P형 MOS관(M10)의 소스 전극은 상기 VDD단과 연결되고, 그리드 전극은 상기 제11 P형 MOS관(M11)의 그리드 전극과 연결되며, 상기 제11 P형 MOS관(M11)의 소스 전극은 상기 VDD단과 연결되고, 상기 제11 P형 MOS관(M11)은 상기 제10 P형 MOS관(M10)을 미러링한다.
구체적으로 모든 전류 미러의 미러링비를 1로 설정한다. 전류원(Ib), 직렬 연결된 제4 P형 MOS관(M4)과 제6 N형 MOS관(M6)은 바이어스 회로(22)를 이루기에, 제5 P형 MOS관(M5)은 제4 P형 MOS관(M4)을 미러링하고, 제7 N형 MOS관(M7)은 제6 N형 MOS관(M6)을 미러링하며, 따라서 제5 P형 MOS관(M5), 제7 N형 MOS관(M7)의 드레인 전극 전류는 모두 Ib이다.
이때 제1 인에이블 신호(sh)=1이면, 제1 스위치(S1), 제3 스위치(S3)는 폐합되며 제2 스위치(S2)는 턴오프된다. 제5 P형 MOS관(M5)의 드레인 전극 전류는 Ib이고, 전류형 센서(11)는 제5 P형 MOS관(M5)의 드레인 전극 전류(Ib)를 션트(shunt)하며 즉 제5 P형 MOS관(M5)의 드레인 전극 전류(Ib)는 전류형 센서(11)의 출력 전류(I0) 및 제8 N형 MOS관(M8)의 전류(Ic)로 션트된다. 따라서 제8 N형 MOS관(M8)을 바이패싱한 전류(Ic)=Ib-I0(공식3)이다. 여기서 Ib=αI0(공식4)라고 가정하면, Ic=(α-1)I0이고, 통상적으로 α는 2보다 훨씬 큰 정수이다. 따라서, 상기 제8 N형 MOS관(M8)의 트랜스컨덕턴스(gm8)은 도1의 상기 제1 P형 MOS관(M1)이 제공하는 트랜스컨덕턴스(gm1)보다 훨씬 크다. 본 실시예에서 Va노드의 시간 상수 τ2=C0/gm8(공식5)이고, 도1에서 시간 상수 τ1=(C0+C1)/gm1(공식1)이며, 따라서 τ2<<τ1이다. 시간 노드는 τ2<<τ1이므로, 본 실시예에서 노드(Va)와 전류(Ic)의 구축 속도는 아주 크게 향상된다.
상기 제9 N형 MOS관(M9)은 제8 N형 MOS관(M8)의 전류를 미러링하고, 제11 P형 MOS관(M11)은 제10 P형 MOS관(M10)을 미러링하기에, 제9 N형 MOS관(M9), 제10 P형 MOS관(M10), 제11 P형 MOS관(M11)의 드레인 전극 전류은 모두 Ic이고, 이 외에 Vb노드에 비교적 큰 커패시터가 없기에, 노드(Vb)의 시간 상수는 0에 근접하며, 노드(Vb)의 구축 속도는 아주 빠르고, 노드(Va)의 구축 시간에 대해 무시해도 된다.
제7 N형 MOS관(M7)은 제6 N형 MOS관(M6)을 미러링하고, 제7 N형 MOS관(M7)의 드레인 전극 전류는 Ib이며, 제7 N형 MOS관(M7)의 드레인 전극 전류(Ib)는 제11 P형 MOS관(M11)의 드레인 전극 전류(Ic)와 제1 P형 MOS관(M1)의 드레인 전극 전류(Ie)의 합이다. 따라서, 공식2와 결부하면 하기와 같은 것을 알 수 있다. 본 실시예에서 제1 P형 MOS관(M1)의 드레인 전극 전류는 Ie=Ib-Ic=I0(공식6), 즉 전류형 센서(11)의 출력 전류는 I0이다. 이때 노드(Vsh)의 시간 상수τ3=C1/gm1(공식7)이므로, 도1의 전류형 센서 커패시터(C0)와 시간 상수τ1를 비교하면, C1<<C0이므로, τ3<<τ1이고, 즉 노드(Vsh)와 제1 P형 MOS관(M1)의 드레인 전극 전류(Ie)의 구축 속도도 아주 크게 향상된다.
이때 제1 인에이블 신호와 상반되는 제2 인에이블 신호
Figure 112017082315775-pct00001
일 경우, 제1 스위치(S1), 제3 스위치(S3)는 턴오프되고, 제2 스위치(S2)는 폐합되며, 제1 P형 MOS관(M1)의 드레인 전극은 전류형 센서(11)의 출력을 받고, 제1 P형 MOS관(M1)의 출력 전류가 I0이므로 전류형 센서(11)의 직류 전류 성분을 상쇄시킬 수 있다. 이때 제1 P형 MOS관(M1)의 전류 소음 전력의 스펙트럼 밀도(spectrum density)는 INN=4kTgm1γ(공식8)이고, 또한 gm1∝Ie(서브 임계값 영역)이며, 따라서 도1의 Ie전류를 향상시켜 구축 속도를 증가하는 방식에 비해 본원 발명의 제1 P형 MOS관(M1)의 드레인 전극 전류(Ie)는 아주 작고, 즉 본원 발명의 전류 소음도 아주 작다.
이 외에, 본원 발명의 각 전류 분기회로의 최저 동작 전압은 Vgs+Vod에 도달할 수 있고, Vgs는 그리드 소스 전압이며 Vod는 오버드라이브 전압이고 Vth는 역치 전압이다. 통상적으로 Vth=0.5~1V, Vod=0.1~0.2V, Vgs=Vth+Vod이다. 따라서 상기 회로는 아주 낮은 전압 아래에서 동작할 수 있고 동적 범위는 향상된다.
루프 회로(loop circuit)는 회로의 안정성을 나빠지게 하는 결함이 있기에 본원 발명은 제1 인에이블 신호 sh=1, 제1 인에이블 신호와 상반되는 제2 인에이블 신호
Figure 112017082315775-pct00002
두 개 단계에서, 회로에 모두 루프가 형성되지 않으므로 본원 발명은 안정성 문제가 존재하지 않는다.
도2를 참조하면, 본원 발명의 다른 일 실시예는 전류 샘플링 유지 회로 및 전류형 센서(11)를 포함하는 전류 샘플링 유지 회로를 구비하는 신호 수집 시스템를 제공하는데, 상기 전류 샘플링 유지 회로는
VDD단과 전류형 센서(11) 사이에 직렬 연결되고, 제1 인에이블 신호에 따라 턴온되며, 전류를 출력하여 상기 전류형 센서(11)의 직류 전류 성분을 상쇄시키는 상쇄 회로(21);
직렬 연결되는 상기 상쇄 회로 및 전류형 센서와, 상기 VDD단과 접지 전압 사이에 병렬 연결되고, 상기 제1 인에이블 신호와 상반되는 제2 인에이블 신호에 따라 턴온되며, 션트 전류의 미러 전류 및 상기 전류형 센서(11)의 출력 전력으로 획득한 전류 차이를 이용하여 전류의 전달을 진행하는 미러 회로(22)를 포함한다.
상쇄 회로(21)가 제1 인에이블 신호에 따라 턴온될 때 상기 전류형 센서(11)의 직류 전류 성분을 상쇄시킬 수 있기에 미러 회로(22)는 상기 제1 인에이블 신호와 상반되는 제2 인에이블 신호에 따라 턴온될 때, 바이어스 회로를 이용하여 전류원 바이어스 전류를 출력하고, 상기 전류형 센서(11)와 연결되는 각 전류 분기회로의 큰 전류를 유지하며, 또한 전류 차이를 전달하는 방식으로 각 노드의 구축 속도를 보장함으로써 전류 샘플링 유지 회로의 구축 속도를 향상시킨다. 전류 샘플링 유지 회로의 구축 속도를 향상시키기 위해 직류 전류를 증가시킬 필요가 없으므로 전류 샘플링 유지 회로가 출력하는 소음을 감소시킨다.
이 외에, 본원 발명의 각 전류 분기회로의 최저 동작 전압은 Vgs+Vod에 도달할 수 있고, Vgs는 그리드 소스 전압이며 Vod는 오버드라이브 전압이고, Vth는 역치 전압이다. 통상적으로 Vth=0.5~1V, Vod=0.1~0.2V, Vgs=Vth+Vod이다. 상기 회로는 아주 낮은 전압 아래에서 동작할 수 있고 동적 범위는 향상된다.
본원 발명의 다른 일 구체적인 실시형태에서, 상기 상쇄 회로(21)는 제1 P형 MOS관(M1) , 제1 커패시터(C1) 및 상기 제1 인에이블 신호에 따라 턴온을 차단하는 제1 스위치(S1)를 포함하고, 상기 제1 P형 MOS관(M1)의 소스 전극은 상기 VDD단과 연결되며, 그리드 전극은 각각 상기 제1 커패시터(C1)의 일단 및 상기 제1 스위치(S1)의 일단과 연결되고, 드레인 전극은 상기 전류형 센서와 연결되며, 상기 제1 커패시터(C1)의 타단은 상기 VDD단과 연결되고, 상기 제1 스위치(S1)의 타단은 전류 출력단과 연결된다.
구체적으로, 상기 상쇄 회로(21)는 도1의 기존의 상쇄 회로(12)와 동일한 회로 구조를 사용하고, 제1 인에이블 신호에 따라 턴온되며 상기 제1 스위치(S1)도 상기 제1 인에이블 신호에 따라 턴온을 차단하고, 제1 P형 MOS관(M1)의 드레인 전극은 전류형 센서(11)의 출력을 받아 상기 전류형 센서(11)의 직류 전류 성분을 상쇄시킨다.
본원 발명의 다른 일 구체적인 실시형태에서, 본원 발명은 제2 스위치(S2)를 더 포함하고, 상기 제2 스위치(S2)의 일단은 상기 제1 P형 MOS관(M1)의 드레인 전극과 연결되며, 타단은 상기 전류형 센서(11)와 연결되고, 상기 제1 인에이블 신호의 폐합에 따라 상기 상쇄 회로(21)를 턴온시키고, 그러하지 아니할 경우 상기 상쇄 회로를 턴오프시킨다.
본원 발명은 제2 스위치(S2)를 사용하여 상기 제1 인에이블 신호의 폐합에 따라, 상기 상쇄 회로(21)를 턴온시키며, 조작 제어가 편리하며 또한 회로 설계가 더 간단하다.
본원 발명의 다른 일 구체적인 실시형태에서, 본원 발명은 제3 스위치(S3)를 더 포함하고, 상기 제3 스위치(S3)의 일단은 각각 상기 전류형 센서(11)와 상기 제2 스위치(S2)와 연결되며, 타단은 상기 미러 회로(22)와 연결되고, 상기 제2 인에이블 신호의 폐합에 따라 상기 미러 회로(22)를 턴온시키고, 그러하지 아니할 경우 상기 미러 회로(22)를 턴오프시킨다.
본원 발명은 제3 스위치(S3)를 사용하여 상기 제2 인에이블 신호의 폐합에 따라 상기 미러 회로(22)를 턴온시키며, 조작 제어가 편리하며 또한 회로 설계가 더 간단하다.
상기 미러 회로(22)는 제1 전류 미러 회로(221), 제2 전류 미러 회로(222), 제3 전류 미러 회로(223) 및 제4 전류 미러 회로(224)를 포함하고, 상기 제1 전류 미러 회로(221)와 상기 제2 전류 미러 회로(222)는 상기 VDD단과 접지 전압 사이에 직렬 연결된다. 상기 제3 전류 미러 회로(223)의 일단은 상기 제1 전류 미러 회로(221)와 연결되고, 타단은 상기 접지 전압과 연결되며, 상기 제4 전류 미러 회로(224)의 일단은 상기 VDD단과 연결되고, 타단은 상기 제2 전류 미러 회로(222)와 연결된다.
본원 발명은 제1 전류 미러 회로(221), 제2 전류 미러 회로(222), 제3 전류 미러 회로(223) 및 제4 전류 미러 회로(224)를 통해 발생되는 전류 차이로 전류 전달을 진행하여 전류 샘플링 유지 회로의 구축 속도를 향상시킨다.
본원 발명의 다른 일 구체적인 실시형태에서, 상기 미러 회로(22)는 제4 P형 MOS관(M4), 제5 P형 MOS관(M5), 제6 N형 MOS관(M6), 제7 N형 MOS관(M7), 제8 N형 MOS관(M8), 제9 N형 MOS관(M9), 제10 P형 MOS관(M10), 제11 P형 MOS관(M11)을 포함하고, 상기 제4 P형 MOS관(M4)의 소스 전극은 상기 VDD단과 연결되며, 그리드 전극은 각각 상기 미러 회로와, 드레인 전극과 연결되고, 드레인 전극은 각각 상기 제6 N형 MOS관(M6)의 드레인 전극 및 그리드 전극과 연결되며, 상기 제6 N형 MOS관(M6)의 그리드 전극은 상기 미러 회로와 더 연결되고, 소스 전극은 상기 접지 전압과 연결되며, 상기 제5 P형 MOS관(M5)의 소스 전극은 상기 VDD단과 연결되고, 그리드 전극은 각각 상기 제4 P형 MOS관(M4)의 그리드 전극 및 드레인 전극과 연결되며, 드레인 전극은 각각 상기 제8 N형 MOS관(M8)의 드레인 전극 및 상기 제3 스위치(S3)의 일단과 연결되고, 상기 제5 P형 MOS관(M5)은 상기 제4 P형 MOS관(M4)을 미러링하며, 상기 제7 N형 MOS관(M7)의 소스 전극은 상기 접지 전압과 연결되고, 그리드 전극은 각각 상기 제6 N형 MOS관(M6)의 드레인 전극 및 그리드 전극과 연결되며, 드레인 전극은 각각 상기 제11 P형 MOS관(M11)의 드레인 전극 및 전류 출력단과 연결되고, 상기 제7 N형 MOS관(M7)은 상기 제6 N형 MOS관(M6)을 미러링하며, 상기 제8 N형 MOS관(M8)의 소스 전극은 상기 접지 전압과 연결되고, 그리드 전극은 상기 제9 N형 MOS관(M9)의 그리드 전극과 연결되고, 상기 제9 N형 MOS관(M9)의 소스 전극은 상기 접지 전압과 연결되며, 드레인 전극은 각각 상기 제10 P형 MOS관(M10)의 드레인 전극 및 그리드 전극과 연결되고, 상기 제9 N형 MOS관(M9)은 상기 제8 N형 MOS관(M8)을 미러링하며, 상기 제10 P형 MOS관(M10)의 소스 전극은 상기 VDD단과 연결되고, 그리드 전극은 상기 제11 P형 MOS관(M11)의 그리드 전극과 연결되며, 상기 제11 P형 MOS관(M11)의 소스 전극은 상기 VDD단과 연결되고, 상기 제11 P형 MOS관(M11)은 상기 제10 P형 MOS관(M10)을 미러링한다.
구체적으로 모든 전류 미러의 미러링비를 1로 설정한다. 전류원(Ib), 직렬 연결된 제4 P형 MOS관(M4)과 제6 N형 MOS관(M6)은 바이어스 회로(22)를 이루기에, 제5 P형 MOS관(M5)은 제4 P형 MOS관(M4)을 미러링하고, 제7 N형 MOS관(M7)은 제6 N형 MOS관(M6)을 미러링하며, 따라서 제5 P형 MOS관(M5), 제7 N형 MOS관(M7)의 드레인 전극 전류는 모두 Ib이다.
이때 제1 인에이블 신호(sh)=1이면, 제1 스위치(S1), 제3 스위치(S3)는 폐합되며 제2 스위치(S2)는 턴오프된다. 제5 P형 MOS관(M5)의 드레인 전극 전류는 Ib이고, 전류형 센서(11)는 제5 P형 MOS관(M5)의 드레인 전극 전류(Ib)를 션트하며 즉 제5 P형 MOS관(M5)의 드레인 전극 전류(Ib)는 전류형 센서(11)의 출력 전류(I0) 및 제8 N형 MOS관(M8)의 전류(Ic)로 션트된다. 따라서 제8 N형 MOS관(M8)을 바이패싱한 전류(Ic)=Ib-I0(공식3)이다. 여기서 Ib=αI0(공식4)라고 가정하면, Ic=(α-1)I0이고, 통상적으로 α는 2보다 훨씬 큰 정수이다. 따라서, 상기 제8 N형 MOS관(M8)의 트랜스컨덕턴스(gm8)은 도1의 상기 제1 P형 MOS관(M1)이 제공하는 트랜스컨덕턴스(gm1)보다 훨씬 크다. 본 실시예에서 Va노드의 시간 상수 τ2=C0/gm8(공식5)이고, 도1에서 시간 상수 τ1=(C0+C1)/gm1(공식1)이며, 따라서 τ2<<τ1이다. 시간 노드는 τ2<<τ1이므로, 본 실시예에서 노드(Va)와 전류(Ic)의 구축 속도는 아주 크게 향상된다.
상기 제9 N형 MOS관(M9)은 제8 N형 MOS관(M8)의 전류를 미러링하고, 제11 P형 MOS관(M11)은 제10 P형 MOS관(M10)을 미러링하기에, 제9 N형 MOS관(M9), 제10 P형 MOS관(M10), 제11 P형 MOS관(M11)의 드레인 전극 전류은 모두 Ic이고, 이 외에 Vb노드에 비교적 큰 커패시터가 없기에, 노드(Vb)의 시간 상수는 0에 근접하며, 노드(Vb)의 구축 속도는 아주 빠르고, 노드(Va)의 구축 시간에 대해 무시해도 된다.
제7 N형 MOS관(M7)은 제6 N형 MOS관(M6)을 미러링하고, 제7 N형 MOS관(M7)의 드레인 전극 전류는 Ib이며, 제7 N형 MOS관(M7)의 드레인 전극 전류(Ib)은 제11 P형 MOS관(M11)의 드레인 전극 전류(Ic)와 제1 P형 MOS관(M1)의 드레인 전극 전류(Ie)의 합이다. 따라서, 공식2와 결부하면 하기와 같은 것을 알 수 있다. 본 실시예에서 제1 P형 MOS관(M1)의 드레인 전극 전류는 Ie=Ib-Ic=I0(공식6), 즉 전류형 센서(11)의 출력 전류는 I0이다. 이때 노드(Vsh)의 시간 상수τ3=C1/gm1(공식7)이므로, 도1의 전류형 센서 커패시터(C0)와 시간 상수τ1를 비교하면, C1<<C0이므로, τ3<<τ1이고, 즉 노드(Vsh)와 제1 P형 MOS관(M1)의 드레인 전극 전류(Ie)의 구축 속도도 아주 크게 향상된다.
이때 제2 인에이블 신호
Figure 112017082315775-pct00003
일 경우, 제1 스위치(S1), 제3 스위치(S3)는 턴오프되고, 제2 스위치(S2)는 폐합되며, 제1 P형 MOS관(M1)의 드레인 전극은 전류형 센서(11)의 출력을 받고, 제1 P형 MOS관(M1)의 출력 전류가 I0이므로 전류형 센서(11)의 직류 전류 성분을 상쇄시킬 수 있다. 이때 제1 P형 MOS관(M1)의 전류 소음 전력의 스펙트럼 밀도(spectrum density)는 INN=4kTgm1γ(공식8)이고, 또한 gm1∝Ie(서브 임계값 영역)이며, 따라서 도1의 Ie전류를 향상시켜 구축 속도를 증가하는 방식에 비해 본원 발명의 제1 P형 MOS관(M1)의 드레인 전극 전류(Ie)는 아주 작고, 즉 본원 발명의 전류 소음도 아주 작다.
이 외에, 본원 발명의 각 전류 분기회로의 최저 동작 전압은 Vgs+Vod에 도달할 수 있고, Vgs는 그리드 소스 전압이며 Vod는 오버드라이브 전압이고 Vth는 역치 전압이다. 통상적으로 Vth=0.5~1V, Vod=0.1~0.2V, Vgs=Vth+Vod이다. 따라서 상기 회로는 아주 낮은 전압 아래에서 동작할 수 있고 동적 범위는 향상된다.
루프 회로(loop circuit)는 회로의 안정성을 나빠지게 하는 결함이 있기에 본원 발명은 제1 인에이블 신호 sh=1, 제2 인에이블 신호
Figure 112017082315775-pct00004
두 개 단계에서, 회로에 모두 루프가 형성되지 않으므로 본원 발명은 안정성 문제가 존재하지 않는다.
여기서 제공되는 알고리즘과 표시는 임의의 특정 컴퓨터, 가상 시스템 또는 기타 기기와 고유적인 연관이 존재하지 않는다. 각 통상적인 시스템은 여기에 기반한 시사와 함께 사용할 수 있다. 상기의 설명에 따라, 이러한 시스템을 구성하는 요구에 대한 구조는 자명한 것이다. 또한, 본원 발명은 임의의 특정 프로그래밍 언어를 겨냥하지 않는다. 여기에서 설명하는 본원 발명의 내용은 여러가지 프로그래밍 언어를 이용하여 구현하고, 상기 특정 언어에서 사용된 설명은 본원 발명의 최적의 실시형태를 제시하기 위함을 이해하여야 한다.
여기서 제공되는 명세서에서 대량의 구체적인 내용에 대해 설명하였다. 그러나, 본원 발명의 실시예는 이러한 구체적인 내용이 없는 경우에도 구현될 수 있음을 이해할 수 있다. 일부 구현예에서는 공지된 방법, 구조와 기술에 대해 상세하게 나타내지 않았는 바, 이는 본 명세서의 이해를 흐리지 않게 하기 위함이다.
유사하게, 본 발명을 간소화하고 각 발명에서의 하나 또는 복수개의 이해를 돕기 위해, 상기 본원 발명의 예시적인 실시예의 설명에서, 본원 발명의 각 특징은 가끔 함께 하나의 실시예, 도면 또는 이에 대한 설명으로 나뉠 수 있다. 그러나, 본 발명의 방법을 본원 발명이 보호받고자 하는 범위의 특징이 각 청구항에 명확하게 기재된 특징보다 더 많다는 의도로 해석하거나 반영하여서는 않된다. 더 구체적으로 말하자면, 이하 특허청구범위에서 반영한 바와 같이, 발명의 실시형태는 앞서 공개한 하나의 실시예의 모든 특징보다 적다는데 있다. 따라서, 구체적인 실시형태를 따른 특허청구범위는 이에 따라 당해 구체적인 실시형태에 명확하게 병합되고, 여기서 각각의 청구항 자체는 모두 본원 발명의 단독적인 실시예로 된다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는, 실시예에서의 기기의 모듈을 대응되게 변화시키고 이들을 당해 실시예와 상이한 하나 또는 복수개의 기기에 설치할 수 있음을 이해할 수 있다. 실시예에서의 모듈 또는 유닛 또는 어셈블리를 하나의 모듈 또는 유닛 또는 어셈블리로 조합할 수 있고, 이 밖에 이들을 복수개의 서브 모듈 또는 서브 유닛 또는 서브 어셈블리로 나눌 수 있다. 이러한 특징 및/또는 단계 또는 유닛 중의 적어도 일부가 상호 배척하는 외에 임의의 조합을 사용하여 본 명세서(수반되는 청구항, 요약서와 첨부 도면을 포함)에서 공개된 모든 특징 및 이렇게 공개된 임의의 방법 또는 기기의 모든 단계 또는 유닛을 조합할 수 있다. 다른 명확한 진술이 있지 않는 한, 본 명세서(수반되는 청구항, 요약서와 첨부 도면을 포함)에서 공개된 각 특징은 동일하거나 균등하거나 비슷한 목적의 대체 특징으로 대체할 수 있다.
이 밖에, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는, 상기 일부 실시예에서는 기타 실시예에 포함된 기타 특징이 아닌 일부 특징을 포함하였으나, 다른 실시예의 특징의 조합은 본원 발명의 범위 내에 있음을 의미하고 다른 실시예를 형성하는 것을 이해할 수 있다. 예를 들어, 특허청구범위에서 보호받고자 하는 실시예의 임의의 하나는 모두 임의의 조합의 방식으로 사용될 수 있다.
본원 발명의 각 부재 실시예는 모두 하드웨어로 구현될 수 있거나 하나 또는 복수개의 프로세서에서 실행되는 소프트웨어 모듈로 구현될 수 있거나, 이들의 조합으로 구현될 수 있다. 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는, 실천에서 마이크로 프로세서 또는 디지털 신호 프로세서(DSP)를 사용하여 본원 발명에 따른 실시예의 메시지 알림 장치에서의 일부 또는 전부 부품의 일부 또는 전부 기능을 구현할 수 있다. 본원 발명은 또 여기에서 설명한 방법의 일부분 또는 전부를 진행하는 기기 또는 장치 프로그램으로 구현될 수 있다(예컨대, 컴퓨터 프로그램과 컴퓨터 프로그램 제품). 본원 발명을 구현하는 이러한 프로그램은 컴퓨터 판독 가능한 기록 매체에 저장될 수 있거나, 하나 또는 복수개의 신호 형태를 가질 수 있다. 이러한 신호는 인터넷 사이트에서 다운로드하여 얻을 수 있거나, 반송파 신호에서 제공될 수 있거나, 임의의 기타 형식으로 제공될 수 있다.
본 명세서에서 지칭하는 “일 실시예”, “실시예” 또는 “하나 또는 복수개의 실시예”는 실시예에 결부하여 설명한 특정 특징, 구조 또는 특성이 본원 발명의 적어도 일 실시예에 포함되는 것을 의미한다. 이밖에, 여기에서 “일 실시예에서”라는 단어의 예는 동일한 일 실시예만을 가리키는 것이 아님을 유의하여야 한다.
여기에서 제공되는 명세서에서 대량의 구체적인 내용에 대해 설명하였다. 그러나, 본원 발명의 실시예는 이러한 구체적인 내용이 없는 경우에도 구현될 수 있음을 이해할 수 있다. 일부 구현예에서는 공지된 방법, 구조와 기술에 대해 상세하게 나타내지는 아니하였는데 이는 본 명세서의 이해를 흐리지 않게 하기 위함이다.
상기 실시예는 본원 발명에 대해 설명을 하기 위함일 뿐 본원 발명을 한정하지 않고, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 청구항의 범위를 이탈하지 않는 전제하에서 대체 실시예를 설계해 낼 수 있는 것을 유의해야 한다. 청구항에서, 괄호안에 위치한 임의의 참조 부호가 청구항에 대한 한정이 되어서는 않된다. 단어 “포함”은 청구항에 없는 소자 또는 단계를 배제하지 않는다. 소자 이전에 위치하는 단어 “일” 또는 “하나”는 복수개의 이러한 소자가 존재함을 배제하지 않는다. 본원 발명은 여러개의 다른 소자를 포함하는 하드웨어 및 적당한 프로그래밍 컴퓨터에 의해 구현될 수 있다. 여러개의 장치를 열거한 유닛 청구항에서, 이러한 장치에서의 몇 개는 하나의 동일한 하드웨어로 구체적으로 구현될 수 있다. 단어 제1, 제2 및 제3 등의 사용은 어떤 순서를 나타내는 것이 아니다. 이러한 단어들은 명칭으로 해석될 수 있다.

Claims (10)

  1. VDD단과 전류형 센서 사이에 직렬 연결되고, 제1 인에이블(Enable) 신호에 따라 턴온되며, 전류를 출력하여 상기 전류형 센서의 직류 전류 부분을 상쇄시키는 상쇄 회로;
    직렬 연결되는 상기 상쇄 회로 및 전류형 센서와, 상기 VDD단과 접지 전압 사이에 병렬 연결되고, 상기 제1 인에이블 신호와 상반되는 제2 인에이블 신호에 따라 턴온되며, 션트(shunt) 전류의 미러 전류 및 상기 전류형 센서의 출력 전력으로 획득한 전류 차이를 이용하여 전류의 전달을 진행하는 미러 회로(mirror circuit)를 포함하는 전류 샘플링 유지 회로에 있어서,
    상기 전류 샘플링 유지 회로가 기동 상태로 되어 있을 때, 상기 제2 인에이블 신호는 상기 미러 회로와 상쇄 회로 및 전류형 센서를 턴온시키고, 상기 상쇄 회로는 상기 미러 회로의 출력 전류를 수집하고, 상기 전류 샘플링 유지 회로가 안정 상태로 되어 있을 때, 상기 미러 회로와 상쇄 회로 및 전류형 센서를 턴오프시키고, 상기 상쇄 회로는 상기 전류형 센서의 출력 전류를 직접 수집하는 것을 특징으로 하는 전류 샘플링 유지 회로.
  2. 제1항에 있어서, 일단은 상기 상쇄 회로와 연결되고, 타단은 상기 전류형 센서와 연결되며, 상기 제1 인에이블 신호의 폐합에 따라 상기 상쇄 회로를 턴온시키며, 그러하지 아니할 경우 상기 상쇄 회로를 턴오프시키는 제2 스위치(S2)를 포함하는 것을 특징으로 하는 전류 샘플링 유지 회로.
  3. 제2항에 있어서, 일단은 각각 상기 전류형 센서 및 상기 제2 스위치(S2)와 연결되고, 타단은 상기 미러 회로와 연결되며, 상기 제2 인에이블 신호의 폐합에 따라 상기 미러 회로를 턴온시키고, 그러하지 아니할 경우 상기 미러 회로를 턴오프시키는 제3 스위치(S3)를 포함하는 것을 특징으로 하는 전류 샘플링 유지 회로.
  4. 제3항에 있어서, 상기 미러 회로는 제1 전류 미러 회로, 제2 전류 미러 회로, 제3 전류 미러 회로 및 제4 전류 미러 회로를 포함하고, 상기 제1 전류 미러 회로와 상기 제2 전류 미러 회로는 상기 VDD단과 접지 전압 사이에 직렬 연결되며, 상기 제3 전류 미러 회로의 일단은 상기 제1 전류 미러 회로와 연결되고, 타단은 상기 접지 전압과 연결되며, 상기 제4 전류 미러 회로의 일단은 상기 VDD단과 연결되고, 타단은 상기 제2 전류 미러 회로와 연결되는 것을 특징으로 하는 전류 샘플링 유지 회로.
  5. 제4항에 있어서, 상기 미러 회로는 제4 P형 MOS 트랜지스터(M4), 제5 P형 MOS 트랜지스터(M5), 제6 N형 MOS 트랜지스터(M6), 제7 N형 MOS 트랜지스터(M7), 제8 N형 MOS 트랜지스터(M8), 제9 N형 MOS 트랜지스터(M9), 제10 P형 MOS 트랜지스터(M10), 제11 P형 MOS 트랜지스터(M11)을 포함하고, 상기 제4 P형 MOS 트랜지스터(M4)의 소스 전극은 상기 VDD단과 연결되며, 게이트 전극은 각각 상기 미러 회로의 제5 P형 MOS 트랜지스터(M5)의 게이트 전극 및 제4 P형 MOS 트랜지스터(M4)의 드레인 전극과 연결되고, 드레인 전극은 각각 상기 제6 N형 MOS 트랜지스터(M6)의 드레인 전극 및 게이트 전극과 연결되며, 상기 제6 N형 MOS 트랜지스터(M6)의 게이트 전극은 상기 미러 회로의 제7 N형 MOS 트랜지스터(M7)의 게이트 전극과 더 연결되고, 소스 전극은 상기 접지 전압과 연결되며, 상기 제5 P형 MOS 트랜지스터(M5)의 소스 전극은 상기 VDD단과 연결되고, 게이트 전극은 각각 상기 제4 P형 MOS 트랜지스터(M4)의 게이트 전극 및 드레인 전극과 연결되며, 드레인 전극은 각각 상기 제8 N형 MOS 트랜지스터(M8)의 드레인 전극 및 상기 제3 스위치(S3)의 일단과 연결되고, 상기 제5 P형 MOS 트랜지스터(M5)은 상기 제4 P형 MOS 트랜지스터(M4)을 미러링하며, 상기 제7 N형 MOS 트랜지스터(M7)의 소스 전극은 상기 접지 전압과 연결되고, 게이트 전극은 각각 상기 제6 N형 MOS 트랜지스터(M6)의 드레인 전극 및 게이트 전극과 연결되며, 드레인 전극은 각각 상기 제11 P형 MOS 트랜지스터(M11)의 드레인 전극 및 전류 출력단과 연결되고, 상기 제7 N형 MOS 트랜지스터(M7)은 상기 제6 N형 MOS 트랜지스터(M6)을 미러링하며, 상기 제8 N형 MOS 트랜지스터(M8)의 소스 전극은 상기 접지 전압과 연결되고, 게이트 전극은 상기 제9 N형 MOS 트랜지스터(M9)의 게이트 전극과 연결되고, 상기 제9 N형 MOS 트랜지스터(M9)의 소스 전극은 상기 접지 전압과 연결되며, 드레인 전극은 각각 상기 제10 P형 MOS 트랜지스터(M10)의 드레인 전극 및 게이트 전극과 연결되고, 상기 제9 N형 MOS 트랜지스터(M9)은 상기 제8 N형 MOS 트랜지스터(M8)을 미러링하며, 상기 제10 P형 MOS 트랜지스터(M10)의 소스 전극은 상기 VDD단과 연결되고, 게이트 전극은 상기 제11 P형 MOS 트랜지스터(M11)의 게이트 전극과 연결되며, 상기 제11 P형 MOS 트랜지스터(M11)의 소스 전극은 상기 VDD단과 연결되고, 상기 제11 P형 MOS 트랜지스터(M11)은 상기 제10 P형 MOS 트랜지스터(M10)을 미러링하는 것을 특징으로 하는 전류 샘플링 유지 회로.
  6. 전류 샘플링 유지 회로 및 전류형 센서를 포함하는 전류 샘플링 유지 회로를 구비하는 신호 수집 시스템에 있어서, 상기 전류 샘플링 유지 회로는,
    VDD단과 전류형 센서 사이에 직렬 연결되고, 제1 인에이블 신호에 따라 턴온되며, 전류를 출력하여 상기 전류형 센서의 직류 전류 성분을 상쇄시키는 상쇄 회로;
    직렬 연결되는 상기 상쇄 회로 및 전류형 센서와, 상기 VDD단과 접지 전압 사이에 병렬 연결되고, 상기 제1 인에이블 신호와 상반되는 제2 인에이블 신호에 따라 턴온되며, 션트 전류의 미러 전류 및 상기 전류형 센서의 출력 전력으로 획득한 전류 차이를 이용하여 전류의 전달을 진행하는 미러 회로를 포함하고,
    상기 전류 샘플링 유지 회로가 기동 상태로 되어 있을 때, 상기 제2 인에이블 신호는 상기 미러 회로와 상쇄 회로 및 전류형 센서를 턴온시키고, 상기 상쇄 회로는 상기 미러 회로의 출력 전류를 수집하고, 상기 전류 샘플링 유지 회로가 안정 상태로 되어 있을 때, 상기 미러 회로와 상쇄 회로 및 전류형 센서를 턴오프시키고, 상기 상쇄 회로는 상기 전류형 센서의 출력 전류를 직접 수집하는 것을 특징으로 하는 전류 샘플링 유지 회로를 구비하는 신호 수집 시스템.
  7. 제6항에 있어서, 일단은 상기 상쇄 회로와 연결되고, 타단은 상기 전류형 센서와 연결되며, 상기 제1 인에이블 신호의 폐합에 따라 상기 상쇄 회로를 턴온시키며, 그러하지 아니할 경우 상기 상쇄 회로를 턴오프시키는 제2 스위치(S2)를 포함하는 것을 특징으로 하는 전류 샘플링 유지 회로를 구비하는 신호 수집 시스템.
  8. 제7항에 있어서, 일단은 각각 상기 전류형 센서와 상기 제2 스위치(S2)와 연결되며, 타단은 상기 미러 회로와 연결되고, 상기 제2 인에이블 신호의 폐합에 따라 상기 미러 회로를 턴온시키고, 그러하지 아니할 경우 상기 미러 회로를 턴오프시키는 제3 스위치(S3)를 포함하는 것을 특징으로 하는 전류 샘플링 유지 회로를 구비하는 신호 수집 시스템.
  9. 제8항에 있어서, 상기 미러 회로는 제1 전류 미러 회로, 제2 전류 미러 회로, 제3 전류 미러 회로 및 제4 전류 미러 회로를 포함하고, 상기 제1 전류 미러 회로와 상기 제2 전류 미러 회로는 상기 VDD단과 접지 전압 사이에 직렬 연결되며, 상기 제3 전류 미러 회로의 일단은 상기 제1 전류 미러 회로와 연결되고, 타단은 상기 접지 전압과 연결되며, 상기 제4 전류 미러 회로의 일단은 상기 VDD단과 연결되고, 타단은 상기 제2 전류 미러 회로와 연결되는 것을 특징으로 하는 신호 수집 시스템.
  10. 제9항에 있어서, 상기 미러 회로는 제4 P형 MOS 트랜지스터(M4), 제5 P형 MOS 트랜지스터(M5), 제6 N형 MOS 트랜지스터(M6), 제7 N형 MOS 트랜지스터(M7), 제8 N형 MOS 트랜지스터(M8), 제9 N형 MOS 트랜지스터(M9), 제10 P형 MOS 트랜지스터(M10), 제11 P형 MOS 트랜지스터(M11)을 포함하고, 상기 제4 P형 MOS 트랜지스터(M4)의 소스 전극은 상기 VDD단과 연결되며, 게이트 전극은 각각 상기 미러 회로의 제5 P형 MOS 트랜지스터(M5)의 게이트 전극 및 제4 P형 MOS 트랜지스터(M4)의 드레인 전극과 연결되고, 드레인 전극은 각각 상기 제6 N형 MOS 트랜지스터(M6)의 드레인 전극 및 게이트 전극과 연결되며, 상기 제6 N형 MOS 트랜지스터(M6)의 게이트 전극은 상기 미러 회로의 제7 N형 MOS 트랜지스터(M7)의 게이트 전극과 더 연결되고, 소스 전극은 상기 접지 전압과 연결되며, 상기 제5 P형 MOS 트랜지스터(M5)의 소스 전극은 상기 VDD단과 연결되고, 게이트 전극은 각각 상기 제4 P형 MOS 트랜지스터(M4)의 게이트 전극 및 드레인 전극과 연결되며, 드레인 전극은 각각 상기 제8 N형 MOS 트랜지스터(M8)의 드레인 전극 및 상기 제3 스위치(S3)의 일단과 연결되고, 상기 제5 P형 MOS 트랜지스터(M5)은 상기 제4 P형 MOS 트랜지스터(M4)을 미러링하며, 상기 제7 N형 MOS 트랜지스터(M7)의 소스 전극은 상기 접지 전압과 연결되고, 게이트 전극은 각각 상기 제6 N형 MOS 트랜지스터(M6)의 드레인 전극 및 게이트 전극과 연결되며, 드레인 전극은 각각 상기 제11 P형 MOS 트랜지스터(M11)의 드레인 전극 및 전류 출력단과 연결되고, 상기 제7 N형 MOS 트랜지스터(M7)은 상기 제6 N형 MOS 트랜지스터(M6)을 미러링하며, 상기 제8 N형 MOS 트랜지스터(M8)의 소스 전극은 상기 접지 전압과 연결되고, 게이트 전극은 상기 제9 N형 MOS 트랜지스터(M9)의 게이트 전극과 연결되고, 상기 제9 N형 MOS 트랜지스터(M9)의 소스 전극은 상기 접지 전압과 연결되며, 드레인 전극은 각각 상기 제10 P형 MOS 트랜지스터(M10)의 드레인 전극 및 게이트 전극과 연결되고, 상기 제9 N형 MOS 트랜지스터(M9)은 상기 제8 N형 MOS 트랜지스터(M8)을 미러링하며, 상기 제10 P형 MOS 트랜지스터(M10)의 소스 전극은 상기 VDD단과 연결되고, 게이트 전극은 상기 제11 P형 MOS 트랜지스터(M11)의 게이트 전극과 연결되며, 상기 제11 P형 MOS 트랜지스터(M11)의 소스 전극은 상기 VDD단과 연결되고, 상기 제11 P형 MOS 트랜지스터(M11)은 상기 제10 P형 MOS 트랜지스터(M10)을 미러링하는 것을 특징으로 하는 신호 수집 시스템.
KR1020177023792A 2016-08-16 2016-08-16 전류 샘플링 유지 회로 및 신호 수집 시스템 KR101947303B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/095465 WO2018032327A1 (zh) 2016-08-16 2016-08-16 一种电流采样保持电路及信号采集系统

Publications (2)

Publication Number Publication Date
KR20180033116A KR20180033116A (ko) 2018-04-02
KR101947303B1 true KR101947303B1 (ko) 2019-02-12

Family

ID=58087519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177023792A KR101947303B1 (ko) 2016-08-16 2016-08-16 전류 샘플링 유지 회로 및 신호 수집 시스템

Country Status (5)

Country Link
US (1) US10186328B2 (ko)
EP (1) EP3486912B1 (ko)
KR (1) KR101947303B1 (ko)
CN (1) CN106415282B (ko)
WO (1) WO2018032327A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102447249B1 (ko) 2022-01-06 2022-09-23 강성만 태양광 패널 탑재용 원반형 구조물

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3422581B1 (en) * 2017-02-17 2021-02-17 Shenzhen Goodix Technology Co., Ltd. Correlated double sampling integrating circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100158055A1 (en) * 2008-12-18 2010-06-24 Symbol Technologies, Inc. Method and apparatus for controlling and monitoring laser power in barcode readers
US20160109487A1 (en) 2014-04-03 2016-04-21 Zhongxing Microelectronics Technology Co. Ltd Current sampling circuit and method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2231424A (en) * 1989-05-10 1990-11-14 Philips Electronic Associated Integrator circuit
US5760616A (en) * 1995-09-05 1998-06-02 Lucent Technologies, Inc. Current copiers with improved accuracy
US5783952A (en) * 1996-09-16 1998-07-21 Atmel Corporation Clock feedthrough reduction system for switched current memory cells
JP3441320B2 (ja) * 1996-11-28 2003-09-02 株式会社東芝 電流増幅装置およびこれを用いた電流モードのアナログ−ディジタル変換器
US6011414A (en) * 1998-02-03 2000-01-04 Philips Electronics North America Corporation Arrangement for reducing the effects of capacitive coupling in a control circuit for a switched-mode power supply
GB2404798A (en) * 2003-08-04 2005-02-09 Seiko Epson Corp A two-phase current comparator using a current memory, for a thin-film active matrix image array suitable for fingerprint sensing
US8582266B2 (en) * 2006-02-17 2013-11-12 Broadcom Corporation Current-monitoring apparatus
US7701734B2 (en) * 2006-08-17 2010-04-20 System General Corp. Detection circuit to detect input voltage of transformer and detecting method for the same
US7746119B2 (en) * 2008-09-18 2010-06-29 Power Integrations, Inc. Leakage compensation for sample and hold devices
CN101629973B (zh) * 2009-06-09 2011-04-20 中国人民解放军国防科学技术大学 适用于低电压供电的无运放高精度电流采样电路
CN101840241B (zh) * 2010-03-30 2015-01-21 北京中星微电子有限公司 一种差分电流采样电路及线性调压器
US20130154714A1 (en) * 2011-12-20 2013-06-20 Conexant Systems, Inc. Current-mode sample and hold for dead time control of switched mode regulators

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100158055A1 (en) * 2008-12-18 2010-06-24 Symbol Technologies, Inc. Method and apparatus for controlling and monitoring laser power in barcode readers
US20160109487A1 (en) 2014-04-03 2016-04-21 Zhongxing Microelectronics Technology Co. Ltd Current sampling circuit and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102447249B1 (ko) 2022-01-06 2022-09-23 강성만 태양광 패널 탑재용 원반형 구조물

Also Published As

Publication number Publication date
CN106415282B (zh) 2019-06-21
EP3486912A1 (en) 2019-05-22
WO2018032327A1 (zh) 2018-02-22
US10186328B2 (en) 2019-01-22
KR20180033116A (ko) 2018-04-02
EP3486912A4 (en) 2020-04-01
EP3486912B1 (en) 2021-04-21
CN106415282A (zh) 2017-02-15
US20180053564A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
US9628028B2 (en) Common-mode feedback circuit, corresponding signal processing circuit and method
US7642846B2 (en) Apparatuses and methods for providing offset compensation for operational amplifier
CN108737753B (zh) 用于飞行时间系统的主动像素电路及其操作方法
KR20020008515A (ko) 오프셋 전압을 갖는 비교기
CN101860327A (zh) 级联放大器和用于控制级联放大器的电流的方法
JP2009296066A (ja) 信号受信装置
KR101947303B1 (ko) 전류 샘플링 유지 회로 및 신호 수집 시스템
US20180102768A1 (en) Semiconductor device
US20130120025A1 (en) Comparator and ad converter provided therewith
US11504065B2 (en) Signal conversion circuit, heart rate sensor and electronic device
KR20080097680A (ko) 클래스 ａｂ 증폭기 및 이를 위한 입력 스테이지 회로
TWI223557B (en) Method and apparatus of processing a pixel signal and imaging apparatus
CN110275567B (zh) 一种电流减法电路及其应用
TW201826696A (zh) 電荷引導式放大電路及其控制方法
JP2005216984A (ja) フォトダイオード受光回路
CN106162003B (zh) 一种读取电路及其驱动方法、x射线像素电路
JP2008278298A (ja) アナログ信号選択回路
US8035448B1 (en) Differential amplifier that compensates for process variations
US20190064868A1 (en) Complementary to absolute temperature (ctat) voltage generator
KR102001754B1 (ko) I-v 전환 모듈
JP2007057449A (ja) 赤外線センサ
US8847140B2 (en) Light receiving circuit having an automatic threshold control circuit for forming and allowing electric current flowing between a second potential line and first and second connection points
US8416021B2 (en) Amplifier circuit
JP2008011001A (ja) 電流電圧変換回路及び電流電圧変換方法
US9165166B2 (en) Interpolation circuit and receiving circuit

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant