CN110275567B - 一种电流减法电路及其应用 - Google Patents

一种电流减法电路及其应用 Download PDF

Info

Publication number
CN110275567B
CN110275567B CN201910595238.6A CN201910595238A CN110275567B CN 110275567 B CN110275567 B CN 110275567B CN 201910595238 A CN201910595238 A CN 201910595238A CN 110275567 B CN110275567 B CN 110275567B
Authority
CN
China
Prior art keywords
current
input
circuit
output
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910595238.6A
Other languages
English (en)
Other versions
CN110275567A (zh
Inventor
蒋明峰
李政达
徐伟民
吕向东
任军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hengshuo semiconductor (Hefei) Co.,Ltd.
Original Assignee
Zbit Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zbit Semiconductor Ltd filed Critical Zbit Semiconductor Ltd
Priority to CN201910595238.6A priority Critical patent/CN110275567B/zh
Publication of CN110275567A publication Critical patent/CN110275567A/zh
Application granted granted Critical
Publication of CN110275567B publication Critical patent/CN110275567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及电路设计技术领域，公开了一种电流减法电路及其应用，电流减法电路包括电流缓冲器，将接收的电流信号无损输出，并提供电流源驱动所需匹配的输入阻抗和输出阻抗以降低功耗并减小负载效应；电流镜电路，其配置成通过电流缓冲器耦合至电流减法电路输入端口接收两路输入电流，并将两路输入电流差值通过镜像电流输出端耦合至电流减法电路输出端口输出；本发明能实现电流的线性相减，电路输入阻抗很低、输出阻抗很高，有效降低功耗减小负载效应，设置的输入端折叠与电流阈值电路，实现输入电流方向的灵活设计与大电流阈值检测的功能，具有较高的实用价值和广泛的应用前景。

Description

一种电流减法电路及其应用
技术领域
本发明涉及电路设计技术领域，具体涉及一种电流减法电路及其应用。
背景技术
在电路设计中需要一种电流减法电路将两个电流信号相减，在现有技术中，主要采用电流型运算放大器实现对两条支路的电流差别的检测，并将两条支路的电流差别进行输出，方便后续的设计或者调整管控，但是上述电路结构较为复杂，无法做到减法的数值化计算；
此外电流减法电路需要有很小的输入阻抗和很大的输出阻抗以实现电流的传输，同时有时电路异常会导致输入电流过大，需要电路能有大电流阈值检测的功能，在输入电流超过某个阈值的时候给出异常的提示。现有技术不能满足电流线性相减以及大电流阈值检测的需求。
发明内容
针对现有技术的不足，本发明提供一种电流减法电路及其应用，用以解决背景技术中提出的问题。
本发明解决技术问题采用如下技术方案：
一种电流减法电路，包括：
电流缓冲器，其配置成将接收的电流信号无损输出，并提供电流源驱动所需匹配的输入阻抗和输出阻抗以降低功耗并减小负载效应；
电流镜电路，其配置成通过电流缓冲器耦合至电流减法电路输入端口接收两路输入电流，并将两路输入电流以电流方向相反的形式耦合至电流减法电路输出端口输出。
优选地，所述电流缓冲器包括一个运算放大器和一个MOS管；
所述运算放大器反相输入端与所述MOS管源极相连并接入电流缓冲器的输入端，运算放大器同相输入端接入参考电平VREF且输出端连接所述MOS管栅极，所述MOS管漏极接入电流缓冲器的输出端。
优选地，所述电流缓冲器包括第一电流缓冲器和第二电流缓冲器；
所述第一电流缓冲器和第二电流缓冲器将两路输入电流分别传送至镜像电流输入端和输出端。
优选地，所述第一、第二电流缓冲器电路的输入端接入电流减法电路的两个输入端口，所述第一电流缓冲器的输出端连接至所述镜像电流输出端，所述第二电流缓冲器的输出端连接所述镜像电流输入端，所述电流镜电路的镜像电流输出端连接至所述电流减法电路的输出端口。
优选地，所述电流缓冲器的输入端配置成折叠结构，用于提供折叠电流以匹配输入电流的方向。
优选地，所述折叠结构具体为在所述电流缓冲器的输入端与电源或地之间连接电流源或电阻。
优选地，所述电流缓冲器还配置有电流阈值检测电路，用以检测输入电流是否超过设定电流阈值。
优选地，所述电流阈值检测电路配置方法具体为：在所述电流缓冲器电路的运算放大器输出端连接一个反相器，设定反相器的翻转电压将其输出端电平高低匹配表示输入电流值是否超过设定的电流阈值。
优选地，所述电流阈值通过折叠电流进行设定。
优选地，所述电流镜电路为共源共栅电流镜。
本发明还提供一种芯片电路，所述芯片电路中包括如前述的电流减法电路。
与现有技术相比，本发明具有如下的有益效果：
(1)本发明设计的电流缓冲器其本身具有较低的输入阻抗和较高的输出阻抗，同时通过与电流镜电路的配合设置，使得电流减法电路具有较低的输入阻抗和较高的输出阻抗，其一方面能有高效传输电流信号，减小负载效应，降低分压或分流造成的信号衰减，另一方面也降低了整个电路的功耗和复杂度，有效实现电流信号的传输与相减。
(2)本发明电流缓冲器采用运放和MOS管电路配合电流镜电路，可以采用PMOS或NMOS管进行配置设计，能够满足不同的输入端口电平的需求，此外本发明对于电流缓冲器输入端的折叠结构设计，能够匹配不同的输入电流方向，提高了电路的应用范围，二者结合有效提高了结构设计的灵活性和适应性。
(3)本发明设置的电流阈值检测电路能对异常的大电流进行检测，通过输出的检测信号可分别判断两路输入电流是否异常过大，此外电流阈值检测电路依托电流缓冲器设计，简化了结构，同时根据折叠结构的折叠电流设定阈值大小，提高了电路间的兼容性，优化了电路结构。
关于本发明相对于现有技术，其他突出的实质性特点和显著的进步在实施例部分进一步详细介绍。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1a是本发明的电流减法电路的结构图；
图1b是本发明的电流减法电路的P-N对偶结构图；
图2a是本发明采用共源共栅电流镜的结构图；
图2b是本发明采用共源共栅电流镜的P-N对偶结构图；
图3a是本发明输入端采用电流源折叠的结构图；
图3b是本发明输入端采用电流源折叠的P-N对偶结构图；
图4a是本发明输入端采用电阻折叠的结构图；
图4b是本发明输入端采用电阻折叠的P-N对偶结构图；
图5a是本发明输入大电流阈值检测功能的结构图；
图5b是本发明输入大电流阈值检测功能的P-N对偶结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的一种电流减法电路，包括：电流缓冲器，其配置成将接收的电流输入无损输出，并提供电流源驱动所需匹配的输入阻抗和输出阻抗以降低功耗并减小负载效应；电流镜电路，其配置成通过电流缓冲器耦合至电流减法电路输入端口接收两路输入电流，并将两路输入电流以电流方向相反的形式耦合至电流减法电路输出端口输出。
在以下实施例中本发明的电流缓冲器均包括一个运算放大器和一个MOS管；
其中运算放大器反相输入端与所述MOS管源极相连并接入电流缓冲器的输入端，运算放大器同相输入端接入参考电平VREF且输出端连接所述MOS管栅极，所述MOS管漏极接入电流缓冲器的输出端。
在以下实施例中电流缓冲器均包括第一电流缓冲器和第二电流缓冲器；
其中第一电流缓冲器和第二电流缓冲器将两路输入电流分别传送至镜像电流输入端和输出端，具体提包括：第一、第二电流缓冲器电路的输入端接入电流减法电路的两个输入端口，所述第一电流缓冲器的输出端连接至所述镜像电流输出端，所述第二电流缓冲器的输出端连接所述镜像电流输入端，所述电流镜电路的镜像电流输出端连接至所述电流减法电路的输出端口。
实施例1
本发明的第一个实施例如图1a所示，在本实施例中的MOS管采用PMOS管，电流镜采用普通的电流镜电路，运算放大器OA1与PMOS管M1构成第一电流缓冲器，运算放大器OA2与PMOS管M2构成第二电流缓冲器，NMOS管M3和M4组成电流镜像电路，第一电流缓冲器的输出电流直接连接至电流镜镜像的输出端，第二电流缓冲器的输出电流经过M3、M4构成的电流镜镜像至其输出端，最终在电流减法电路的输出端得到两个电流的减法结果Iout＝Iin1-Iin2
具体分析，运算放大器OA1与PMOS管M1构成的电流缓冲器的输入阻抗为
Figure BDA0002117411590000041
其中Rd为M1漏端的阻抗，此处为NMOS管M4的输出阻抗ro4；
第一电流缓冲器的输出阻抗为：
Rout＝ro1+Rs+Rsgmb1ro1+(1+a)Rsgm1ro1
其中Rs为M1源端的阻抗，此处为输入源的阻抗；
上述式中的gmb1、gm1、ro1分别表示PMOS管M1小信号模型中的背栅跨导、跨导和输出电阻，a表示运放增益，由于运算放大器的增益a非常大，Rin约等于1/[(1+a)*gm1]，所以输入阻抗非常小，在理想情况下增益a无穷大，输入阻抗为0，输出阻抗非常大。
同理，第二电流缓冲器也具有较低的输入阻抗和较高的输出阻抗。
电流减法电路整体的输入阻抗：
Figure BDA0002117411590000042
Figure BDA0002117411590000043
上述式中的gmb2、gm2、ro2分别表示PMOS管M2小信号模型中的背栅跨导、跨导和输出电阻，gm3表示NMOS管M3小信号模型中的跨导；
电流减法电路整体的输出阻抗：
Rout＝[ro1+Rs+Rsgmb1ro1+(1+a)Rsgm1ro1]||ro4≈ro4
即电流减法电路整体的输出阻抗约等于电流镜的输出阻抗。
实施例2
本发明的第二个实施例如图1b所示，其采用与实施例1中PMOS、NMOS互换的对偶电路设计，其输入电流反向。
对实施例1和2进行分析，由于要保证各MOS管均工作在饱和区，所以实施例1中的输入端参考电平：
VREF＝VGS3+|VDS2|
也即VREF＝电流镜的直流压降+|VDS2|
实施例2中的输入端参考电平：
VREF＝VDD-|VGS3|-VDS1
也即VREF＝VDD-电流镜的直流压降-VDS1
分析可知同等情况下实施例1中VREF较高，实施例2中的输入端参考电平VREF较低，在先进CMOS工艺低电源电压应用场合可以根据对输入端电平VREF不同需求进行选择。
实施例3
由实施例2中的分析可知由于整个电流减法电路的输出阻抗为电流缓冲器的输出阻抗和电流镜输出阻抗的并联，由于电流缓冲器的输出阻抗非常大，所以并联后的阻抗约等于电流镜的输出阻抗，而实施例1和2中为ro4，采用普通电流镜电路比较小，因此在本实施例中采用共源共栅电流镜替代普通电流镜电路，请参照图2a，在共源共栅电流镜中其输出阻抗提高至ro5gm6ro6，从而提高电流减法电路的输出阻抗。
实施例4
请参照图2b，本实施例是实施例3中PMOS、NMOS互换的对偶电路，此时输入电流方向反向。
为了进一步提高电流减法电路对于输入电流的多种匹配，提高其应用的范围，因此在上述四个实施例的基础上设计了实施例5、6、7、8：
实施例5
请参照图3a，在电流缓冲器输入端通过电流源Ifold对输入电流进行折叠，经过折叠后，输入电流会反向，电流减法电路输入端的电阻变为电流缓冲器的输入阻抗与电流源Ifold的阻抗的并联，略小于电流缓冲器的输入阻抗；两路输入电流经过折叠后，剩余的电流值Ifold-Iin流入电流缓冲器，最终在输出端得到电流减法结果Iout＝Iin2-Iin1。
实施例6
请参照图3b，本实施例是实施例5中PMOS、NMOS互换的对偶电路，此时输入电流方向反向。
实施例7
请参照图4a，由于运算放大器的虚短特性导致输入端口的电平恒定为VREF，因此可以采用一个电阻代替电流源对输入电流进行折叠，其中电阻和电压源间满足：
Figure BDA0002117411590000061
实施例8
请参照图4b，本实施例是实施例7中PMOS、NMOS互换的对偶电路，此时输入电流方向反向。
实施例9
请参照图5a，为了能够检测输入电流是否超过预设阈值，在本发明中配置了电流检测电路，以上述的电流折叠结构的实施例为基础在其电流缓冲器的运放输出端接入反相器，本实施例在实施例5的基础上进行设置，当输入电流Iin1超过了折叠电流Ifold时，该路的电流缓冲器的输入电流会减小为零，M1截止，运放的输出电压升高至饱和；通过设计将运放输出端的反相器的翻转电压设置在VREF-VTH1,正常工作时反相器的输出信号Dnmax为高电平，当检测到超过Ifold的大电流时，输出信号Dnmax变为低电平。
实施例10
请参照图5b，本实施例是实施例9中PMOS、NMOS互换的对偶电路，此时输入电流方向反向。
此时输入电流方向反向，通过设计将反相器的翻转电压设置在VREF+VTH1,正常工作时反相器的输出信号Dnmax为低电平，当检测到超过Ifold的大电流时，输出信号Dnmax变为高电平。
实施例11
本实施例提供一种芯片电路，该芯片电路中包括如前述实施例中任意一种的电流减法电路。
本发明的一种电流减法电路输入阻抗很低、输出阻抗很高，能实现电流的线性相减，同时在此基础上通过加入输入端折叠与运放输出检测电路，实现输入电流方向的灵活设计与大电流阈值检测的功能，具有较高的实用价值和广泛的应用前景。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (2)

1.一种电流减法电路，其特征在于，包括：
电流缓冲器，其配置成将接收的电流输入无损输出，并提供电流源驱动所需匹配的输入阻抗和输出阻抗以降低功耗并减小负载效应；
电流镜电路，其配置成通过电流缓冲器耦合至电流减法电路输入端口接收两路输入电流，并将两路输入电流以电流方向相反的形式耦合至电流减法电路输出端口输出；
所述电流缓冲器包括一个运算放大器和一个MOS管；
所述运算放大器反相输入端与所述MOS管源极相连并接入电流缓冲器的输入端，运算放大器同相输入端接入参考电平VREF且输出端连接所述MOS管栅极，所述MOS管漏极接入电流缓冲器的输出端；
所述电流缓冲器包括第一电流缓冲器和第二电流缓冲器；
所述第一电流缓冲器和第二电流缓冲器将两路输入电流分别传送至镜像电流输入端和输出端；
所述第一、第二电流缓冲器电路的输入端接入电流减法电路的两个输入端口，所述第一电流缓冲器的输出端连接至所述镜像电流输出端，所述第二电流缓冲器的输出端连接所述镜像电流输入端，所述电流镜电路的镜像电流输出端连接至所述电流减法电路的输出端口；
所述电流缓冲器的输入端配置成折叠结构，用于提供折叠电流以匹配输入电流的方向；
所述折叠结构具体为在所述电流缓冲器的输入端与电源或地之间连接电流源或电阻；
所述电流缓冲器还配置有电流阈值检测电路，用以检测输入电流是否超过设定电流阈值；
所述电流阈值检测电路配置方法具体为：在所述电流缓冲器电路的运算放大器输出端连接一个反相器，设定反相器的翻转电压，将其输出端电平高低匹配表示输入电流值是否超过设定的电流阈值；
所述电流阈值通过折叠电流进行设定；
所述电流镜电路为共源共栅电流镜；
电流镜采用普通的电流镜电路，运算放大器OA1与PMOS管M1构成第一电流缓冲器，运算放大器OA2与PMOS管M2构成第二电流缓冲器，NMOS管M3和M4组成电流镜像电路，第一电流缓冲器的输出电流直接连接至电流镜镜像的输出端，第二电流缓冲器的输出电流经过M3、M4构成的电流镜镜像至其输出端，最终在电流减法电路的输出端得到两个电流的减法结果Iout＝Iin1-Iin2
具体分析，运算放大器OA1与PMOS管M1构成的电流缓冲器的输入阻抗为
Figure FDA0002975799610000011
其中Rd为M1漏端的阻抗，此处为NMOS管M4的输出阻抗ro4；
第一电流缓冲器的输出阻抗为：
Rout＝ro1+Rs+Rsgmb1ro1+(1+a)Rsgm1ro1
其中Rs为M1源端的阻抗，此处为输入源的阻抗；
上述式中的gmb1、gm1、ro1分别表示PMOS管M1小信号模型中的背栅跨导、跨导和输出电阻，a表示运放增益，由于运算放大器的增益a非常大，Rin约等于1/[(1+a)*gm1]，所以输入阻抗非常小，在理想情况下增益a无穷大，输入阻抗为0，输出阻抗非常大；
同理，第二电流缓冲器也具有较低的输入阻抗和较高的输出阻抗；
电流减法电路整体的输入阻抗：
Figure FDA0002975799610000021
Figure FDA0002975799610000022
上述式中的gmb2、gm2、ro2分别表示PMOS管M2小信号模型中的背栅跨导、跨导和输出电阻，gm3表示NMOS管M3小信号模型中的跨导；
电流减法电路整体的输出阻抗：
Rout＝[ro1+Rs+Rsgmb1ro1+(1+a)Rsgm1ro1]||ro4≈ro4
即电流减法电路整体的输出阻抗约等于电流镜的输出阻。
2.一种芯片电路，其特征在于，所述芯片电路中包括如权利要求1所述的电流减法电路。
CN201910595238.6A 2019-07-03 2019-07-03 一种电流减法电路及其应用 Active CN110275567B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910595238.6A CN110275567B (zh) 2019-07-03 2019-07-03 一种电流减法电路及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910595238.6A CN110275567B (zh) 2019-07-03 2019-07-03 一种电流减法电路及其应用

Publications (2)

Publication Number Publication Date
CN110275567A CN110275567A (zh) 2019-09-24
CN110275567B true CN110275567B (zh) 2021-04-30

Family

ID=67963965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910595238.6A Active CN110275567B (zh) 2019-07-03 2019-07-03 一种电流减法电路及其应用

Country Status (1)

Country Link
CN (1) CN110275567B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969983A (zh) * 2020-07-20 2020-11-20 南京大学 一种电流减法电路
CN113381759B (zh) * 2021-06-21 2024-05-03 江南大学 一种用于神经网络存算阵列的温度补偿单元及方法
CN113672854B (zh) * 2021-08-25 2024-02-06 恒烁半导体(合肥)股份有限公司 一种基于电流镜和存储单元的存内运算方法、装置及其应用

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642815B2 (en) * 2007-09-14 2010-01-05 Atmel Corporation Sense amplifier
CN201233548Y (zh) * 2008-07-25 2009-05-06 深圳市远望谷信息技术股份有限公司 电压-电流转换电路
JP5333098B2 (ja) * 2009-09-11 2013-11-06 株式会社リコー デッドタイム生成回路及びモータ制御装置
CN102830743B (zh) * 2012-09-17 2014-04-30 电子科技大学 一种欠压锁定电路
CN104901674B (zh) * 2014-03-06 2018-03-06 昆山启达微电子有限公司 电流模式四象限cmos模拟乘法电路

Also Published As

Publication number Publication date
CN110275567A (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
CN110275567B (zh) 一种电流减法电路及其应用
US7528636B2 (en) Low differential output voltage circuit
US9312825B2 (en) Amplifier input stage and amplifier
CN107508567B (zh) 一种低电压跨导恒定轨到轨差分放大器
US9264031B2 (en) Rail-to-rail input hysteresis comparator
US6133764A (en) Comparator circuit and method
US8836427B2 (en) Folded cascode operational amplifier
KR20180019176A (ko) 전압 모니터
CN104143929A (zh) 用于rf能量获取的超低压自供电整流器电路
JP2009171548A (ja) 差動増幅回路
KR101773720B1 (ko) 트랜스임피던스 증폭기
US9473122B1 (en) Rail-to-rail input stage circuit with constant transconductance
CN109756192B (zh) 一种可靠的低压轨到轨跨导放大电路的输入级
US7474133B1 (en) Apparatus and method for high-speed serial communications
JPH07105672B2 (ja) 完全ダブルエンド相補電界効果トランジスタ増幅器
US6639431B1 (en) Differential input comparator
US10658992B1 (en) Operational transconductance amplifier
CN114094947A (zh) 一种共源共栅放大器偏置方法、装置及偏置电路
US7102414B2 (en) Muting circuit for audio amplifier
US8416021B2 (en) Amplifier circuit
CN106126463B (zh) 一种双向传输的低速信号幅度检测电路
CN110445482A (zh) 一种低功耗高摆率的比较器
CN205510010U (zh) 自适应电源电压的rs-485输入共模范围扩展电路
US11652457B2 (en) Circuit employing MOSFETs and corresponding method
TWI806543B (zh) 放大器及其共模電壓的控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 230000 building 11, alumni enterprise innovation park, Luyang University of science and technology, northwest of the intersection of Tianshui road and Taihe Road, Luyang District, Hefei City, Anhui Province

Patentee after: Hengshuo semiconductor (Hefei) Co.,Ltd.

Address before: 230000 building 11, alumni Innovation Park, Luyang University of science and technology, northwest of the intersection of Tianshui road and Taihe Road, Luyang District, Hefei City, Anhui Province

Patentee before: ZBIT SEMICONDUCTOR Ltd.