KR101938490B1 - 디본딩 방법 - Google Patents

디본딩 방법 Download PDF

Info

Publication number
KR101938490B1
KR101938490B1 KR1020170101492A KR20170101492A KR101938490B1 KR 101938490 B1 KR101938490 B1 KR 101938490B1 KR 1020170101492 A KR1020170101492 A KR 1020170101492A KR 20170101492 A KR20170101492 A KR 20170101492A KR 101938490 B1 KR101938490 B1 KR 101938490B1
Authority
KR
South Korea
Prior art keywords
wafer
wafers
air
debonding
wafer stack
Prior art date
Application number
KR1020170101492A
Other languages
English (en)
Other versions
KR20170096611A (ko
Inventor
신화 후앙
핑인 류
훙화 린
란린 차오
챠쉬웅 차이
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170096611A publication Critical patent/KR20170096611A/ko
Application granted granted Critical
Publication of KR101938490B1 publication Critical patent/KR101938490B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80893—Anodic bonding, i.e. bonding by applying a voltage across the interface in order to induce ions migration leading to an irreversible chemical bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

방법은 함께 본딩된 적어도 2개의 웨이퍼들을 갖는 웨이퍼 스택을 수용하는 것을 포함한다. 적어도 하나의 블레이드가 적어도 2개의 웨이퍼들 중 제1 웨이퍼와 적어도 2개의 웨이퍼들 중 제2 웨이퍼 사이에 삽입된다. 블레이드는 공기 또는 유체를 주입하도록 구성된 채널을 갖는다. 제1 웨이퍼는 적어도 하나의 블레이드를 사용하여 제2 웨이퍼로부터 디본딩된다. 다른 실시예에서, 볼록 하부면을 갖는 탈착기는 웨이퍼 스택에 부착된다. 제1 웨이퍼는 탈착기를 사용하여 제2 웨이퍼로부터 디본딩된다.

Description

디본딩 방법{DEBONDING SCHEMES}
집적 회로의 제조에 있어서, 웨이퍼가 집적 회로를 형성하기 위해 사용된다. 몇몇 용례에서, 웨이퍼들은 함께 본딩(bonding)되어 웨이퍼 스택을 형성한다. 본딩된 웨이퍼의 검사 중에, 본딩은 결함이 있는 것으로 발견될 수도 있고, 웨이퍼들은 서로로부터 디본딩(debonding)될 필요가 있을 수도 있다. 웨이퍼 스택의 본딩이 성공적이면, 몇몇 잔류 프로세스가 제조 프로세스를 완료하도록 웨이퍼 상에 수행될 수도 있다.
그러나, 몇몇 웨이퍼 스택은 통상의 기계적 또는 화학적 방법을 사용하여 분리하는 것이 곤란하다. 또한, 웨이퍼는 때때로 이러한 디본딩 프로세스에서 인가된 힘을 견디기에 비교적 얇다. 이러한 웨이퍼는 디본딩 프로세스 중에 파괴를 겪을 수도 있다. 이에 따라, 웨이퍼의 디본딩 방안이 웨이퍼 파괴를 방지하도록 요구된다. 그러한 배경기술은 공개특허공보 제10-2014-0037756호 등에 개시되어 있다.
본 발명의 양태는 첨부 도면과 함께 숙독할 때 이하의 상세한 설명으로부터 가장 양호하게 이해된다. 산업 분야에서 표준 실시에 따르면, 다양한 특징은 실제 축적대로 도시되어 있지는 않다는 것이 주목된다. 실제로, 다양한 특징의 치수는 설명의 명료화를 위해 임의로 증가되거나 또는 감소될 수도 있다.
도 1a는 일부 실시예에 따른 웨이퍼 스택의 디본딩 방안(scheme)의 평면도.
도 1b는 일부 실시예에 따른 도 1a의 디본딩 방안의 사시도.
도 1c는 일부 실시예에 따른 도 1a의 디본딩 방안에 사용되는 블레이드의 단면도.
도 1d는 일부 실시예에 따른 도 1a의 디본딩 방안에 사용된 블레이드의 다른 단면도.
도 1e는 일부 실시예에 따른 도 1a의 디본딩 방안 중에 웨이퍼 스택 에지의 측면도.
도 1f는 일부 실시예에 따른 도 1c 및 도 1d의 블레이드로부터 공기/액체 유량 대 시간의 플롯.
도 2a는 일부 실시예에 따른 이후의 스테이지에서 도 1a의 디본딩 방안의 다른 평면도.
도 2b는 일부 실시예에 따른 도 2a의 디본딩 방안의 사시도.
도 2c 내지 도 2e는 몇몇 다른 실시예에 따른 디본딩 방안의 평면도.
도 3은 일부 실시예에 따른 도 1a 내지 도 1b, 및 도 2a 내지 도 2e의 웨이퍼 스택의 디본딩 방안의 방법을 도시하고 있는 흐름도.
도 4a 내지 도 4d는 일부 실시예에 따른 웨이퍼 스택의 다른 디본딩 방안의 중간 스테이지의 측면도.
도 4e는 일부 실시예에 따른 도 4a 내지 도 4d의 탈착기의 평면도.
도 4f는 일부 실시예에 따른 도 4a 내지 도 4d의 에어건(air gun)으로부터의 공기 유량 대 시간의 플롯.
도 5는 일부 실시예에 따른 디본딩 방안의 방법을 도시하고 있는 흐름도.
이하의 개시내용은 제공된 요지의 상이한 특징을 구현하기 위한 다수의 상이한 실시예, 또는 예를 제공한다. 구성요소 및 배열의 특정 예가 본 개시내용을 간단화하기 위해 이하에 설명된다. 이들 예는 물론 단지 예일뿐이고, 한정이 되도록 의도된 것은 아니다. 예를 들어, 이어지는 설명에서 제2 특징부 위에 또는 상에 제1 특징부의 형성은 제1 및 제2 특징부가 직접 접촉하여 형성되는 실시예를 포함할 수도 있고, 제1 및 제2 특징부가 직접 접촉하지 않을 수도 있도록 부가의 특징부가 제1 및 제2 특징부 사이에 형성될 수도 있는 실시예를 또한 포함할 수도 있다. 게다가, 본 개시내용은 다양한 예에서 도면 부호 및/또는 문자를 반복할 수도 있다. 이 반복은 간단화 및 명료화를 위한 것이고, 자체로 설명된 다양한 실시예 및/또는 구성 사이의 관계를 지시하는 것은 아니다.
또한, "밑", "아래", "하부", "위", "상부" 등과 같은 공간적 상대 용어는 도면에 도시되어 있는 바와 같이 다른 요소(들) 또는 특징부(들)에 대한 하나의 요소 또는 특징부의 관계를 설명하기 위해 용이한 설명을 위해 본 명세서에 설명될 수도 있다. 공간적 상대 용어는 도면에 도시되어 있는 배향에 추가하여 사용 또는 동작시에 디바이스의 상이한 배향을 포함하도록 의도된다. 장치는 다른 방식으로 배향될 수도 있고(90도 회전되거나 다른 배향에 있음), 본 명세서에 사용된 공간적 상대 기술자(descriptor)가 마찬가지로 이에 따라 해석될 수도 있다.
몇몇 제조 프로세스에서, 웨이퍼들은 함께 본딩되어 웨이퍼 스택을 형성한다. 본딩된 웨이퍼의 검사 중에, 본딩은 결함이 있는 것으로 발견될 수도 있고, 웨이퍼들은 서로로부터 디본딩될 필요가 있을 수도 있다. 그러나, 몇몇 웨이퍼 스택은 통상의 기계적 또는 화학적 방법을 사용하여 분리하는 것이 곤란하다. 또한, 웨이퍼는 때때로 이러한 디본딩 프로세스에서 인가된 힘을 견디기에 비교적 얇다. 이러한 웨이퍼는 디본딩 프로세스 중에 파괴를 겪을 수도 있다. 디본딩 프로세스 중에 웨이퍼 손상을 감소시키는 것을 돕는 웨이퍼를 분리하기 위한 디본딩 방안이 본 명세서에 개시된다.
도 1a는 일부 실시예에 따른 웨이퍼 스택의 디본딩 방안의 평면도이다. 도 1b는 일부 실시예에 따른 도 1a의 디본딩 방안의 사시도이다. 이하의 설명에서, 양 도면은 참조를 위해 언급된다.
도 1a에서, 상부 웨이퍼(102) 및 하부 웨이퍼(도 1b에서 106)를 포함하는 웨이퍼 스택(도 1b에서 101)의 평면도가, 도 1b에 더 명백하게 도시되어 있는 바와 같이 도시되어 있다. 상부 및 하부 웨이퍼(102, 106)는 일부 실시예에서 실리콘, 이산화실리콘, 산화알루미늄, 사파이어, 게르마늄, 갈륨비소(GaAs), 실리콘과 게르마늄의 합금, 인듐 포스파이드(InP), 실리콘 온 절연체(silicon on insulator: SOI), 또는 임의의 다른 적합한 재료를 포함한다. 웨이퍼(102, 106)는 다이아몬드 또는 게르마늄과 같은 몇몇 다른 적합한 원소 반도체; 실리콘 카바이드, 인듐 비소와 같은 적합한 화합물 반도체; 또는 실리콘 게르마늄 카바이드, 갈륨 비소 포스파이드, 또는 갈륨 인듐 포스파이드와 같은 적합한 합금 반도체로 제조되거나 포함할 수도 있다. 대안적으로, 웨이퍼(102, 106)는 박막 트랜지스터 액정 디스플레이(thin-film-transistor liquid crystal display: TFT-LCD) 디바이스용 글래스 웨이퍼, 또는 포토마스크(마스크)용 용융된 석영 또는 칼슘 플루오라이드와 같은 비반도체 재료를 포함할 수도 있다.
일부 실시예에서, 웨이퍼(102 및/또는 106)는 그 위에 형성된 하나 이상의 재료층(예를 들어, 절연성, 도전성, 반도체성 등)을 포함한다. 웨이퍼(102 및/또는 106)는 다양한 도핑된 영역, 유전성 특징부, 및 멀티레벨 상호접속부를 포함할 수도 있다. 웨이퍼(102 및/또는 106)는 부가의 특징부 또는 다양한 디바이스 및 기능적 특징부를 갖는 층을 더 포함할 수도 있다. 트랜지스터, 캐패시터, 저항기와 같은 능동 및 수동 디바이스가 웨이퍼(102 및/또는 106) 상에 형성될 수도 있다. 일부 실시예에서, 웨이퍼(102 및/또는 106)는 상보형 금속 산화물 반도체 전계 효과 트랜지스터(complementary metal-oxide-semiconductor field-effect transistor: CMOSFET), 이미징 센서, 및 메모리 셀과 같은 다양한 마이크로전자 구성요소용 다양한 도핑된 특징부를 포함한다. 본 명세서에 사용될 때, 용어 "웨이퍼"는 본 명세서에 설명된 다양한 층, 영역, 및 특징부를 포함한다.
상부 웨이퍼(102) 및 하부 웨이퍼(106)는 함께 본딩된다. 몇몇 용례에서, 직접 본딩이라 또한 칭하는 융착이 사용된다. 직접 본딩은 접착제와 같은 임의의 부가의 중간층이 없는 웨이퍼 본딩 프로세스이다. 본딩 프로세스는 웨이퍼의 2개의 표면 사이의 화학적 결합, 예를 들어 Si-Si, 산화물-산화물 등에 기초한다. 충분히 청결, 편평 및 평활 조건과 같은 몇몇 요구가 웨이퍼 표면에 대해 지정될 수도 있다. 그렇지 않으면, 미본딩 영역(또한 공동, 즉 계면 기포라 칭함)이 발생할 수 있다.
웨이퍼의 직접 본딩 프로세스의 절차적 단계는 웨이퍼 표면 전처리, 실온에서의 사전 본딩, 및 상승된 온도에서 어닐링을 포함할 수도 있다. 웨이퍼 본딩 기술로서 직접 본딩은 다수의 재료를 처리하는 것이 가능하고, 실리콘 및 산화물이 종종 사용된 재료이다. 예를 들어, 실리콘 직접 본딩을 위한 용례는 실리콘 온 절연체(SOI) 웨이퍼, 센서, 마이크로전기기계 시스템(micro-electromechanical system: MEMS), 및 액추에이터 등의 제조를 포함한다.
다른 웨이퍼 본딩 프로세스는 양극 본딩(anodic bonding)이다. 양극 본딩은 집적 회로 제조에 있어서 실리콘의 얇은 단편에 글래스를 밀봉하는 데 통상적으로 사용된다. 이 본딩 기술은 또한 장 보조 본딩(field assisted bonding) 또는 정전 밀봉(electrostatic sealing)으로서 알려져 있고, 전기장을 통해 실리콘/글래스 및 금속/글래스를 접속하기 위해 대부분 사용된다. 양극 본딩을 위한 요구는 청결하고 균일한 웨이퍼 표면 및 충분히 강력한 정전기장을 통해 본딩 웨이퍼들 사이의 원자 접촉을 포함할 수도 있다. 몇몇 용례에서, 본딩된 웨이퍼의 열팽창 계수(coefficients of thermal expansion: CTE)는 유사하다. 몇몇 용례에서, 다른 재료, 즉 저온 동시 소성 세라믹(low-temperature cofired ceramics: LTCC)이 실리콘과의 양극 본딩을 위해 사용된다. 양극 본딩을 위한 예시적인 용례는 마이크로전기기계 시스템(MEMS), 마이크로 총 분석 시스템(micro-Total Analysis System: μTAS), 마이크로유체 디바이스, 및 소형화된 생물학적 반응기 등의 제조를 포함한다.
또 다른 웨이퍼 본딩 프로세스는 공융 본딩(eutectic bonding)이다. 공융 본딩은 공융 시스템을 생성할 수 있는 중간 금속층을 갖는 웨이퍼 본딩 기술이다. 예를 들어, 공융 본딩은 땜납 볼 본딩에 사용된다. 이들 공융 금속은 2상 평형, 즉 액체 및 고체 상태를 통과하지 않고 특정 조성 및 온도에서, 고체로부터 액체 상태로 직접 변환하거나, 또는 액체로부터 고체 상태로 직접 변환하는 합금이다. 공융 온도가 2개 이상의 순수 원소의 용융 온도보다 낮을 수 있다는 사실은 공융 본딩에서 중요할 수 있다.
공융 합금은 스퍼터링, 듀얼 소스 증발, 또는 전해도금에 의해 증착된다. 이 공융 합금은 순수 재료의 확산 반응 및 이후에 공융 조성물의 용융에 의해 형성될 수 있다. 공융 본딩은 비교적 낮은 처리 온도에서 수행될 수 있고, 최종 조립체에 유도된 낮은 최종 응력, 높은 본딩 강도, 큰 제조 수율 및 양호한 신뢰성을 제공한다. 이들 속성은 웨이퍼들 사이의 열팽창 계수(CTE)에 의존한다. 공융 본딩을 위한 예시적인 용례는 압력 센서 또는 유체 기기, 마이크로전기기계 시스템(MEMS) 등의 제조를 포함한다.
상부 웨이퍼(102)와 하부 웨이퍼(106) 사이에 삽입되는 디본딩 작업을 수행하는 동안, 4개의 블레이드(104)가 도 1a 및 도 1b에 도시되어 있다. 블레이드(104)는 일부 실시예에서 1 mm 내지 5 mm의 범위, 예를 들어 2 mm의 폭을 갖는다. 블레이드(104)는 일부 실시예에서 약 10° 내지 약 15°의 범위의 수평 팁 각도(105)를 갖는다.
일부 실시예에서, 웨이퍼(102, 106)는 몇몇 위치에서 또는 웨이퍼(102, 106)의 원주 전체에 걸쳐 경사진 에지를 가질 수도 있다. 블레이드(104)는 상부 웨이퍼(102)와 하부 웨이퍼(106) 사이의 영역에 삽입될 수 있고, 영역은 도 1e에 도시되어 있는 바와 같이 삽입을 보조하기 위한 경사진 에지를 가질 수도 있다. 삽입점은 일부 실시예에서, 예를 들어 모터 및/또는 광학 기구를 사용하여, 약 50 nm 내지 약 150 nm로 감소된 분해능(R)을 갖고 정밀하게 제어될 수 있다.
블레이드(104)는 웨이퍼 스택(101)의 중심을 향해 구동될 수 있고(이동됨), 일부 실시예에서 제어 회로(107)에 의해 제어된다. [제어 회로(107)는 간단화를 위해 다른 도면에는 도시되어 있지 않다.] 블레이드(104)는 일부 실시예에서 웨이퍼 스택(101)의 중심을 향해 이동될 수 있는 임의의 적합한 고정구 상에 고정된다. 이러한 고정구는 일부 실시예에서 고정구 및 블레이드(104)를 이동할 수 있는 모터(도시 생략)와 연결된다. 삽입점으로부터의 힘은 일부 실시예에서 고정구에 연결된 모터의 임피던스 전류에 의한 피드백을 위해 검출될 수 있다.
4개의 블레이드(104)는 웨이퍼 스택(101)의 원주 주위의 4개의 위치에 배열된다. 일부 실시예에서, 4개의 위치는 동등한 거리만큼 서로로부터 분리된다. 4개의 위치는 몇몇 예에서 웨이퍼 스택(104)의 중심 주위에 90도로 이격되어 배열된다. 4개의 블레이드(104)가 도 1a 및 도 1b에 도시되어 있지만, 도 2c 내지 도 2e에 도시되어 있는 바와 같이, 1개, 2개, 3개 이상과 같은 임의의 수의 블레이드가 사용될 수 있다. 블레이드(104)는 일부 실시예에서, 도 1c 및 도 1d와 관련하여 더 상세히 설명된다.
웨이퍼 스택(101)은 일부 실시예에서 도 1b에 도시되어 있는 바와 같이 하부 스테이지(108) 상에 장착된다. 하부 스테이지(108)는 일부 실시예에서 디본딩 프로세스 중에 웨이퍼 스택(101)의 하부 웨이퍼(106)를 안정화하고 유지하는 것을 돕기 위해 하부 웨이퍼(106)의 하부면 상에 진공 흡인을 제공하는 진공 스테이지이다. 일부 실시예에서 하부 스테이지(108)에 연결된 진공 모듈(120)이 존재한다. 하부 스테이지(108)는 일부 실시예에서 디본딩 프로세스를 돕기 위한 가열 요소(116)를 갖는다. 예를 들어, 웨이퍼 스택(101)이 공융 본딩을 사용하여 본딩되면, 가열 요소(116)의 온도는 300℃ 초과일 수 있다.
도 1a 및 도 1b에 점선으로 도시되어 있는 상부 스테이지(110)가 일부 실시예에서 상부 웨이퍼(102)를 유지하는 데 사용된다. 상부 스테이지(110)는 일부 실시예에서 디본딩 프로세스 중에 웨이퍼 스택(101)의 상부 웨이퍼(102)를 안정화하고 유지하는 것을 돕기 위해 상부 웨이퍼(102)의 상부면 상에 진공 흡인을 제공하는 진공 스테이지이다. 상부 스테이지(110) 및 하부 스테이지(108)는 일부 실시예에서 상부 웨이퍼(102) 및 하부 웨이퍼(106)의 분리를 돕기 위해 디본딩 프로세스 중에 각각 상향 및 하향으로 이동될 수 있다. 예를 들어, 하부 스테이지(108)에 연결된 모터(118)는 하부 스테이지(108)를 이동하는 데 사용될 수 있다. 이동을 위한 유사한 배열이 상부 스테이지(110)를 위해 이루어질 수 있다.
상부 스테이지(110) 및 하부 스테이지(108)는 다양한 웨이퍼 크기를 유지하거나 커버하기 위해 일부 실시예에서 310 mm 내지 350 mm의 범위의 직경(또는 표면 길이)을 갖는다. 상부 스테이지(110) 및 하부 스테이지(108)는 SiN, 스테인레스강, 알루미늄, 이들의 임의의 조합, 또는 임의의 다른 적합한 재료로 제조될 수 있다. 상부 스테이지(110) 및 하부 스테이지(108)의 진공 흡인력은 일부 실시예에서 -800 mbar 내지 -1600 mbar의 범위일 수도 있다. 다른 실시예에서, 상부 스테이지(110) 및 하부 스테이지(108)의 크기, 재료, 및 진공 압력 범위는 상이할 수 있다.
도 1c는 일부 실시예에 따른 도 1a의 웨이퍼 스택의 디본딩 방안에 사용된 블레이드(104)의 단면도이다. 블레이드(104)는 디본딩 프로세스를 돕기 위해 공기/액체를 주입하거나 송출하는 데 사용될 수 있는 채널(112)을 갖는다. 블레이드(104)는 일부 실시예에서, 0.1 mm 내지 2 cm의 범위의 높이(H1), 1 mm 내지 5 cm의 범위의 길이(L1), 0.01 mm 내지 1 mm의 범위의 채널(112) 직경(D1), 및 0 mm 내지 0.5 mm의 범위의 팁 길이(E)를 갖는다. 팁 길이(E)는 공기/액체 유동을 위한 공간을 제공한다. 블레이드(104)는 일부 실시예에서 1° 내지 3°의 범위의 수직 팁 각도(113)를 갖는다. 일 예에서, 블레이드(104)는 0.5 mm의 높이(H1), 10 mm의 길이(L1), 0.1 mm의 채널(112) 직경(D1), 및 0.3 mm의 팁 길이(E)를 갖는다.
웨이퍼(102, 106)를 손상시키지 않기 위해, 블레이드(104)는 테플론(Teflon), 글래스, 세라믹, 이들의 임의의 조합, 또는 임의의 다른 적합한 재료로 제조된다. 블레이드(104)가 너무 경성이면, 웨이퍼(102, 106)가 손상될 수도 있다. 블레이드(104)가 너무 연성이면, 블레이드(104)는 웨이퍼(102, 106) 사이에 삽입될 때 어려움을 가질 수도 있다. 일부 실시예에서, 블레이드(104)는 60 내지 70 듀로미터 타입 A의 경도 범위를 갖는다. 블레이드(104)는 일부 실시예에서 디본딩 프로세스를 보조하기 위해 공기/액체 유동(114)을 주입하거나 송출할 수 있다. 예를 들어, 공기/액체 유동(114) 유량은 일부 실시예에서 최고 분당 1 cc 이상일 수 있다. 블레이드(104)에 의해 송출된 액체는 일부 실시예에서 탈이온화(deionized: DI)수일 수 있다. 공기 또는 액체의 온도는 실온에 있을 수 있다. 일부 실시예에서, 공기 또는 액체의 온도는 약 22℃ 내지 23℃이다.
도 1d는 일부 실시예에 따른 도 1a의 웨이퍼 스택의 디본딩 방안에 사용된 블레이드(104)의 다른 단면도이다. 도 1d의 블레이드(104)는 수평 라인(점선)에 대해 상향 및 하향 방향의 모두에서 대칭하는 각을 이룬 기울기를 갖는다. 블레이드(104)는 일부 실시예에서 1° 내지 3°의 범위의 수직 팁 각도(113)를 갖는다. 채널(112)을 포함하는 도 1d의 블레이드(104)의 치수 및 재료는 도 1c의 블레이드(104)와 유사하다. 채널(112)을 통해 송출될 수 있는 공기/액체 유동(114)은 또한 도 1c와 관련하여 전술된 것과 유사하다.
도 1f는 일부 실시예에 따른 도 1c 및 도 1d의 블레이드로부터의 공기/액체 유량 대 시간의 플롯이다. 도시되어 있는 바와 같이, 공기/액체 유량은 일부 실시예에서 일정하고(112), 증가되고(124), 또는 감소될(16) 수 있다. 공기/액체 유량은 다양한 용례에 따라 변화할 수 있다.
도 2a는 일부 실시예에 따른 이후의 스테이지에서 도 1a의 디본딩 방안의 다른 평면도이다. 도 2b는 일부 실시예에 따른 도 2a의 디본딩 방안의 사시도이다. 도 2a에서, 블레이드(104)는 웨이퍼 스택(101)의 중심을 향해 구동(이동)된다. 일부 실시예에서, 블레이드(104)는 약 3 mm 내지 약 5 mm 웨이퍼 스택(101)의 중심을 향해 이동된다. 블레이드(104)가 웨이퍼 스택(101)의 중심을 향해 구동됨에 따라, 공기 또는 액체가 상부 웨이퍼(102)와 하부 웨이퍼(106)의 분리를 돕기 위해 상부 웨이퍼(102)와 하부 웨이퍼(106) 사이의 영역에서 블레이드(104)의 채널(112)을 통해 송출된다.
일부 실시예에서, 공기/액체의 유량은 도 1f에 도시되어 있는 바와 같이 분리의 경과에 따라 변경될 수 있다. 일부 실시예에서, 공기/액체 유동(114)은 최고 분당 1 cc 이상의 유량을 가질 수 있다. 일부 실시예에서, 블레이드(104)는 채널(112)을 통해 탈이온화(DI)수를 주입되거나 송출될 수 있다. 공기 또는 액체의 온도는 실온에 있을 수 있다. 일부 실시예에서, 공기 또는 액체의 온도는 약 22℃ 내지 23℃이다.
상부 웨이퍼(102) 및 하부 웨이퍼(106)가 분리됨에 따라, 하부 스테이지(108)는 일부 실시예에서 분리를 돕기 위해 하향으로 이동된다. 또한, 상부 스테이지(110)는 일부 실시예에서 분리를 돕기 위해 하향으로 이동된다. 하부 스테이지(108)는 일부 실시예에서 블레이드(104)가 웨이퍼(102, 106)를 분리하도록 삽입됨에 따라 동시에 하향으로 이동될 수 있다. 상부 스테이지(110) 및 하부 스테이지(108)의 진공 흡인은 일부 실시예에서 -800 mbar 내지 -1600 mbar의 범위일 수도 있다. 다른 실시예에서, 상부 스테이지(110) 및 하부 스테이지(108)의 진공 압력 범위는 상이할 수 있다.
블레이드(104)는 삽입 중에 그리고 웨이퍼 스택(101)의 중심을 향해 이동하는 동안 웨이퍼(102, 106) 사이에 분리력을 제공한다. 채널(112)로부터의 공기/액체 유동(114)은 일부 실시예에서 분리를 보조한다. 공기/액체 유동(114)은 상부 웨이퍼(102)와 하부 웨이퍼(106)의 본딩된 계면을 적은 손상으로 분리하는 것을 돕는다. 본딩 프로세스를 보조하기 위해 공기/액체를 주입하는 것이 가능한 채널(112)을 갖는 블레이드(104)를 사용하는 방법은 웨이퍼로의 손상을 감소시키고, 따라서 본딩-디본딩 프로세스가 재가공 가능한 프로세스가 되게 하는 것을 돕는다.
도 2c 내지 도 2e는 몇몇 다른 실시예에 따른 디본딩 방안의 평면도이다. 도 2c에서, 하나의 블레이드(104)가 도시되어 있고, 블레이드(104)는 일 위치로부터 웨이퍼(102, 106) 사이에 삽입된다. 도 2d에서, 2개의 블레이드(104)가 도시되어 있고, 블레이드(104)는 예를 들어, 180도 이격된 2개의 위치로부터 웨이퍼(102, 106) 사이에 삽입된다. 도 2e에서, 3개의 블레이드(104)가 도시되어 있고, 블레이드(104)는 예를 들어, 120도 이격된 3개의 위치로부터 웨이퍼(102, 106) 사이에 삽입된다. 임의의 다른 수의 블레이드(104)가 일부 실시예에서 가능하다.
도 3은 일부 실시예에 따른 도 1a 내지 도 1b 및 도 2a 내지 도 2e의 웨이퍼 스택의 디본딩 방안의 방법을 도시하고 있는 흐름도이다. 동작 302에서, 함께 본딩된 적어도 2개의 웨이퍼(102, 106과 같은)를 갖는 웨이퍼 스택(101)이 수용된다. 웨이퍼 스택(101)은 하부 스테이지(108) 상에 장착되어 고정된다. 웨이퍼 스택(101)은 또한 일부 실시예에서 진공 흡인에 의해 상부 스테이지(110) 아래에 유지되어 고정된다.
동작 304에서, 적어도 하나의 블레이드(104)가 제1 웨이퍼[예를 들어, 상부 웨이퍼(102)]와 제2 웨이퍼[예를 들어, 하부 웨이퍼(106)] 사이에 삽입된다. 삽입력이 일부 실시예에서 본딩된 계면에서 0.3 J/m2 내지 50 J/m2의 범위의 디본딩 에너지를 제공하기 위해 블레이드(104)에 인가된다. 디본딩 프로세스는 블레이드(104)의 채널(112)로부터 공기/액체 유동(114)에 의해 보조된다.
동작 306에서, 제1 웨이퍼(102)는 적어도 하나의 블레이드(104)를 사용하여 제2 웨이퍼(106)로부터 분리된다. 블레이드(104)는 제1 웨이퍼(102)와 제2 웨이퍼(106)의 분리를 위해 웨이퍼 스택(101)의 중심을 향해 이동된다. 진공 흡인에 의해 하부 웨이퍼(106)를 유지하는 하부 스테이지(108)는 일부 실시예에서 분리를 돕기 위해 하향으로 이동된다. 진공 흡인에 의해 상부 웨이퍼(102)를 유지하는 상부 스테이지(110)는 일부 실시예에서 분리를 돕기 위해 상향으로 이동된다. 디본딩 프로세스는 블레이드(104)의 채널(112)로부터 공기/액체 유동(114)에 의해 보조된다.
상부 스테이지(110) 및/또는 하부 스테이지(108)를 이동하기 위해, 볼 스크류를 구동하는 서보 모터는 일부 실시예에서 상부 스테이지(110) 및/또는 하부 스테이지(108)로 선형 하향 이동을 제공할 수 있다. 몇몇 서보 모터는 일부 실시예에서 0.3 J/m2 내지 50 J/m2의 범위의 디본딩 에너지를 제공한다. 하향 이동은 일부 실시예에서 디본딩 프로세스를 완료하기 위해 연속적으로 인가될 수 있다. 서보 모터의 임피던스는 일부 실시예에서 디본딩 기구 분석을 돕기 위해 디본딩력을 계산하도록 측정될 수 있다. 전체 디본딩 프로세스는 일부 실시예에서 디본딩 프로세스의 시작점에서 본딩된 웨이퍼(102, 106)의 변형으로부터 힘 집중을 회피하고 입자 문제점을 회피하기 위해 약 0.01 mbar 내지 약 955 mbar의 범위의 압력으로 진공 챔버 내에서 수행된다. 그렇지 않으면, 힘 집중은 몇몇 경우에 웨이퍼(102, 106)를 손상할 수도 있다.
도 4a 내지 도 4d는 일부 실시예에 따른 웨이퍼 스택의 다른 디본딩 방안의 중간 스테이지의 측면도이다. 디본딩 프로세스를 위해, 함께 본딩된 적어도 2개의 웨이퍼를 갖는 웨이퍼 스택(11)이 수용된다. 본딩된 웨이퍼 스택(101)은 하부 스테이지(401) 상에 장착되어 고정된다. 탈착기(400)가 이하에 설명되는 바와 같이 상부 웨이퍼(102) 및 하부 웨이퍼(106)를 포함하는 웨이퍼 스택(101)을 디본딩하는 데 사용된다.
도 4a에서, 웨이퍼 스택(101)은 하부 스테이지(401) 상에 장착된다. 하부 스테이지(401)는 일부 실시예에서 디본딩 프로세스 중에 웨이퍼 스택(101)의 하부 웨이퍼(106)를 안정화하고 유지하는 것을 돕기 위해 하부 스테이지(106)의 하부면 상에 진공 흡인[진공 모듈(410)에 의한]을 제공하는 진공 스테이지이다.
하부 스테이지(401)는 다양한 웨이퍼 크기를 취급하기 위해 일부 실시예에서 310 mm 내지 350 mm의 범위의 직경(또는 표면 길이)을 갖는다. 하부 스테이지(401)는 SiN, 스테인레스강, 알루미늄, 이들의 임의의 조합, 또는 임의의 다른 적합한 재료로 제조될 수 있다. 하부 스테이지(401)의 진공 흡인력은 일부 실시예에서 약 -800 mbar 내지 약 -1600 mbar의 범위일 수도 있다. 다른 실시예에서, 하부 스테이지(401)의 크기, 재료, 및 진공 압력 범위는 상이할 수 있다.
탈착기(400)는 본체(402) 및 회전축(404)을 갖는다. 본체는 볼록 하부면(403)을 갖는다. 예를 들어, 볼록 하부면(403)은 롤러형 표면일 수 있다. 본체(402)는 일부 실시예에서 약 250 mm 내지 약 450 mm의 범위의 하부 직경 또는 길이(L2), 및 약 100 mm 내지 약 300 mm의 범위의 높이(H2)를 갖는다. 길이(L2)는 웨이퍼 스택(101)의 직경보다 작거나 클 수 있다. 일 예에서, 본체(402)는 약 350 mm의 하부 직경 또는 길이 및 약 175 mm의 높이를 갖는다. 본체(402)는 알루미늄, 스테인레스강, 또는 임의의 다른 적합한 재료로 제조된다. 일부 실시예에서, 볼록 하부면(403)은 롤러 형상을 갖고, 롤러형 모션으로 회전될 수 있다.
회전축(404)은 본체(402)에 연결된다. 회전축(404)은 볼록 하부면(403)을 회전하도록 구성된다. 일부 실시예에서, 회전축(404)은 약 0.1도/sec 내지 약 0.2도/sec의 범위의 속도로 본체(402)를 회전한다. 회전축(404)은 일부 실시예에서 10 mm 내지 50 mm의 범위의 직경을 갖는다. 회전축(404)은 알루미늄, 스테인레스강, 또는 임의의 다른 적합한 재료로 제조된다. 회전축(404)은 일 예에서 약 25 mm의 직경을 갖는다. 도 4e는 일부 실시예에 따른 도 4a 내지 도 4d의 탈착기의 평면도이다. 길이(L2)를 갖는 본체(402) 및 회전축(404)이 도시되어 있다.
부착 요소(406)가 본체(402)의 볼록 하부면(403)을 웨이퍼 스택(101)의 상부면에 부착하도록 구성된다. 부착 요소(406)는 일부 실시예에서 진공 흡인 모듈이다. 다른 실시예에서, 부착 요소(406)는 아교층(glue layer)일 수 있다. 아교층은 일부 실시예에서 30 MPa 초과의 강도 범위를 갖는다. 부착 요소(406)로서의 아교층은 일부 실시예에서 최대 3 mm 이상의 두께를 갖는다. 아교층은 테이프층, UV 경화성 접착층, 아크릴 수지, 또는 임의의 다른 적합한 재료로 제조된다. 일부 실시예에서, 아교층은 100℃ 미만의 경화 온도를 가질 수도 있다. 아교층이 100℃ 초과의 경화 온도를 가지면, 본딩 계면 강도는 비교적 더 신속하게 더 높아지는 데, 이는 본딩 프로세스를 더 어렵게할 수 있다.
웨이퍼 스택(101)의 상부면과 볼록 하부면(403)[또는 부착 요소(406)] 사이의 접촉각(405)은 일부 실시예에서 1° 내지 10°의 범위이다. 접촉각(405)이 작을수록, 더 점진적인 본딩력이 얻어질 수 있는 데, 이는 웨이퍼(102, 106)를 부드럽게 분리하는 것을 돕는다. 다른 한편으로, 접촉각(405)이 클수록, 더 높은 본딩 속도가 얻어질 수 있다. 따라서, 웨이퍼 상에 손상을 유발하지 않기 위해 점진적인 본딩력과 디본딩 속도를 균형화하는 것이 최적 접촉각(405) 범위를 발견하도록 고려될 수 있다.
에어건(408)이 일부 실시예에서 디본딩 프로세스를 보조하기 위해 웨이퍼 스택(101)의 상부 웨이퍼(102)와 하부 웨이퍼(106) 사이의 영역에 공기를 송풍하는 데 사용된다. 에어건(408)은 웨이퍼(102, 106)를 접촉하지 않고, 클린룸 환경에서 사용된 임의의 종류의 공기 유동 장비일 수 있다. 에어건(408)은 일부 실시예에서 금속 또는 플라스틱으로 제조된다. 에어건(408)으로부터의 공기의 온도는 일부 실시예에서 약 22℃ 내지 23℃이다.
도 4a에서, 탈착기(400)는 웨이퍼 스택(101)의 상부면과 접촉하게 되고, 하향력이 탈착기(400)를 웨이퍼 스택(101)의 상부 웨이퍼(102)에 부착하는 것을 돕기 위해 인가된다. 에어건(408)은 일부 실시예에서 웨이퍼 스택(101)의 상부 웨이퍼(102)와 하부 웨이퍼(106) 사이에 공기를 송풍하는 데 사용될 수 있다. 부착 요소(406)와 웨이퍼 스택(101)의 상부 웨이퍼(102) 사이의 접촉 면적은 탈착기(400)가 회전함에 따라 증가된다. 회전축(404)은 탈착기(400)를 회전하는 데 사용되고, 웨이퍼 스택(101)의 상부면에 평행하게 위치된다. 일부 실시예에서, 회전축(404)은 약 0.1 도/sec 내지 약 0.2 도/sec의 범위의 속도로 탈착기(400)의 본체(402)를 회전시킨다.
도 4b에서, 탈착기(400)의 부착 요소(406)는 웨이퍼 스택(101)의 상부면에 단단하게 부착된다. 탈착기(400)가 회전축(404) 주위로 회전됨에 따라, 웨이퍼 스택(101)으로의 탈착기(400)의 접촉 면적이 증가하고, 웨이퍼(102, 106)를 분리하기 위한 디본딩력이 또한 증가한다. 탈착기(400)의 회전 모션은 웨이퍼 스택(101) 상에 상향력을 인가하게 한다. 도시되어 있는 실시예에서, 탈착기(400)는 반시계 방향으로 회전하고, 이는 도시되어 있는 실시예의 우측에서 웨이퍼 스택으로부터 이격하여 잡아당기면서, 도시되어 있는 실시예의 좌측에서 웨이퍼 스택(101)에 대해 가압하도록 볼록 하부면(403)을 회전시켜, 따라서 웨이퍼들을 분리하기 위한 디본딩력을 발생한다. 탈착기(400)의 회전에 의해, 탈착기(400)에 부착된 상부 웨이퍼(102) 및 하부 스테이지(401)에 의해 유지된 하부 웨이퍼(106)의 코너는 분리되기 시작한다. 에어건(408)은 일부 실시예에서 본딩을 파괴하는 것을 보조하기 위해 상부 웨이퍼(102)와 하부 웨이퍼(106) 사이에 공기를 송풍하는 데 사용될 수 있다.
도 4c에서, 탈착기(400)가 회전축(404) 주위로 더 회전됨에 따라, 상부 웨이퍼(102)와 하부 웨이퍼(106) 사이의 파괴가 증가하여 웨이퍼(102, 106)를 더 분리한다. 에어건(408)의 공기 체적이 증가되어 상부 웨이퍼(102)와 하부 웨이퍼(106) 사이의 본딩을 파괴하는 것을 보조할 수 있어, 따라서 일부 실시예에서 웨이퍼(102, 106)의 분리를 용이하게 한다.
도 4d에서, 탈착기(400)는 회전축(404) 주위로 더 회전되고, 하부 웨이퍼(106)로부터 상부 웨이퍼(102)를 완전히 분리한다. 일부 실시예에서, 탈착기(400) 및 회전축(404)은 상부 웨이퍼(402)가 하부 웨이퍼(406)로부터 분리됨에 따라 상향으로 상승될 수 있다[화살표(412)에 의해 지시되어 있음]. 일부 실시예에서, 하부 웨이퍼(106)를 유지하는 하부 스테이지(401)는 하부 웨이퍼(106)로부터 상부 웨이퍼(102)의 분리를 돕기 위해 디본딩 프로세스 중에 하향으로 이동될 수 있다. 일부 실시예에서, 분리가 종료된 후에, 에어건(408)은 공기를 송풍하는 것을 중지한다.
일부 실시예에서, 에어건(408)으로부터의 공기 유동은 도 4a 내지 도 4d의 디본딩 프로세스 전체에 걸쳐 조정된다. 도 4f는 일부 실시예에 따른 도 4a 내지 도 4d의 에어건으로부터 공기 유량 대 시간의 플롯이다. 예를 들어, 에어건(408)은 초기 유량(Finit)을 갖고 도 4a에서 공기를 송풍하기 시작하고, 이어서 탈착기(400)가 도 4b 및 도 4c에서 회전함에 따라 공기 유동을 증가시켜 상부 웨이퍼(102)와 하부 웨이퍼(106) 사이의 본딩을 파괴하는 것을 보조한다. 에어건(408)은 웨이퍼(102, 106)가 분리됨에 따라 최대 공기 유동(Fmax)에 도달할 수 있다. 도 4d의 상부 웨이퍼(102) 및 하부 웨이퍼(106)의 분리 후에, 에어건(408)은 일부 실시예에서 공기 유동을 정지한다.
일부 실시예에서, 탈착기(400)는 탈착기(400)를 웨이퍼 스택(101)에 부착하는 것과 상부 웨이퍼(102)와 하부 웨이퍼(106)를 분리하는 것을 용이하게 하도록 위 또는 아래로 이동된다. 일부 실시예에서, 서보 모터는 탈착기(400)의 본체(402) 및 회전축(404)을 회전하는 데 사용된다. 서보 모터는 일부 실시예에서 0.3 J/m2 내지 50 J/m2의 범위의 디본딩 에너지를 제공할 수 있다. 전체 디본딩 프로세스는 일부 실시예에서 웨이퍼(102, 106)를 손상할 수 있는 힘 집중을 회피하기 위해 약 0.01 mbar 내지 약 955 mbar의 범위의 압력으로 고진공 챔버에서 수행된다.
일부 실시예에서, 기계적 로봇 핸드(도시 생략)가 아교층이 부착 요소(406)로서 사용되었을 때 상부 웨이퍼(102)로부터 탈착기(400)를 분리하는 데 사용될 수 있다. 로봇 핸드는 일부 실시예에서 약 -200 mbar 내지 약 -500 mbar의 범위의 압력으로 상부 웨이퍼(102)를 유지한다. 산업 분야에서 이용 가능한 임의의 적합한 로봇 핸드가 사용될 수 있다. 예를 들어, 로봇 핸드는 스테인레스강 또는 알루미늄으로 제조될 수 있다. 진공 흡인을 사용하는 하부 스테이지(401)는 일부 실시예에서 약 -800 mbar 내지 약 -1600 mabr의 범위의 인가된 압력으로 하부 웨이퍼(106)를 유지할 수 있다.
웨이퍼 스택(101)을 디본딩하기 위한 탈착기(400)의 회전 및 구름 이동은 일부 실시예에서 웨이퍼 스택(101)으로의 하부면(403)의 점진적인 접촉 궤도에 기인하여, 웨이퍼 스택(101)으로의 손상을 감소시키는 것을 돕는다. 다른 디본딩 방안에 비교하여, 탈착기(400)를 사용하는 것은 디본딩 프로세스 중에 본딩된 웨이퍼 스택(101) 손상을 감소시킴으로써 웨이퍼 스택(101)으로부터 디본딩된 웨이퍼를 재사용하는 것을 돕는 데, 이는 비용을 절약한다. 에어건(408)으로부터의 공기 유동은 일부 실시예에서 디본딩의 파괴점을 생성하는 것을 또한 돕는다. 탈착기(400)를 사용하는 방법은 웨이퍼로의 손상을 감소시키고, 따라서 본딩-디본딩 프로세스를 더 많은 재가공 가능한 프로세스가 되게 한다.
도 5는 일부 실시예에 따른 디본딩 방안의 방법을 도시하고 있는 흐름도이다.
동작 502에서, 102 및 106과 같은 적어도 2개의 웨이퍼가 임의의 적합한 방법을 사용하여 웨이퍼 스택(101)을 형성하도록 함께 본딩된다. 예를 들어, 전술된 융착, 공융 본딩, 양극 본딩이 일부 실시예에서 사용될 수 있다.
동작 504에서, 비파괴 검사 방법이 웨이퍼 스택(101)의 본딩된 표면을 검사하는 데 사용된다. 예를 들어, 적외선(IR) 또는 C-모드 주사 음향 현미경(C-mode scanning acoustic microscope: C-SAM)이 웨이퍼 스택(101)의 본딩된 표면의 검사를 위해 사용될 수 있다. 비파괴 검사는 본딩이 결함이 있는지 그리고/또는 본딩 정렬이 정확한지를 모니터링한다.
동작 506에서, 웨이퍼 스택(101)의 본딩된 표면이 검사를 합격하는지 불합격하는지 여부는 예를 들어 본딩 품질 및/또는 오정렬에 기초하여 판정된다. 웨이퍼 스택(101)이 검사를 합격하면, 제품을 마무리하는 것과 같은 후본딩 프로세스가 동작 508에서 시작할 수 있다. 웨이퍼 스택(101)이 검사에 불합격하면, 본 명세서의 개시된 방법을 사용하는 디본딩이 동작 510에서 수행된다. 디본딩 프로세스가 완료된 후에, 웨이퍼(102, 106)는 일부 실시예에서 리본딩 전에 임의의 불순물 또는 오염물을 제거하도록 세척된다. 다음에, 웨이퍼(102, 106)는 다른 본딩 프로세스를 위해 동작 502로 복귀하고, 본딩된 웨이퍼 스택(101)이 검사를 합격할 때까지 동작들을 반복한다. 본 명세서에 개시된 디본딩 방안을 사용하여, 디본딩 프로세스 중에 웨이퍼 손상이 감소된다. 따라서, 더 많은 웨이퍼가 리본딩을 위해 재사용될 수 있고, 제조 비용이 절약된다.
리본딩 전에 웨이퍼(102, 106)를 세척하기 위해, 플라즈마 세척 프로세스가 일부 실시예에서 사용될 수 있다. 플라즈마 세척은 기체종으로부터 생성된 활발한 플라즈마 또는 유전체 배리어 방전(dielectric barrier discharge: DBD) 플라즈마의 사용을 통한 표면으로부터 불순물 및 오염물의 제거를 수반한다. 아르곤 및 산소와 같은 가스, 뿐만 아니라 공기와 수소/질소와 같은 혼합물이 일부 실시예에서 사용된다. 플라즈마는 일부 실시예에서 저압에서(통상적으로 대략 1/1000 대기압) 또는 분위기 압력에서 가스를 이온화하기 위해 1 kHz 내지 1 MHz 초과의 범위의 고주파수 전압을 사용하여 생성된다.
융착이 동작 502에서 웨이퍼 스택(101)을 본딩하기 위해 사용되면, 대기 시간(Q-시간)은 일부 실시예에서 디본딩 프로세스를 돕기 위해 본딩 스테이션과 디본딩 스테이션 사이에서 1 시간 미만이 되도록 유지되어야 한다. 유착된 웨이퍼 스택(101)은 디본딩 프로세스를 용이하게 하기 위해 동작 504에서 C-SAM 또는 IR 검사 후에 동작 506에서 불합격으로서 결정된 후에 어닐링되지 않아야 한다.
디본딩 방안이 본 명세서에 개시된다. 일 방법에서, 적어도 하나의 블레이드가 웨이퍼들 사이에 블레이드를 삽입함으로써 적어도 2개의 본딩된 웨이퍼를 갖는 웨이퍼 스택을 분리하는 데 사용된다. 공기 또는 액체가 일부 실시예에서 디본딩 프로세스를 보조하기 위해 블레이드의 채널을 통해 주입된다. 다른 방법에서, 볼록 하부면을 갖는 탈락기는 웨이퍼 스택의 상부면에 부착되고 웨이퍼를 디본딩하도록 회전된다. 에어건이 일부 실시예에서 웨이퍼들의 분리를 보조하는 데 사용된다.
일부 실시예에 따르면, 함께 본딩된 적어도 2개의 웨이퍼들을 갖는 웨이퍼 스택이 수용된다. 적어도 하나의 블레이드가 적어도 2개의 웨이퍼들 중 제1 웨이퍼와 적어도 2개의 웨이퍼들 중 제2 웨이퍼 사이에 삽입된다. 적어도 하나의 블레이드는 공기 또는 유체를 주입하도록 구성된 채널을 갖는다. 제1 웨이퍼는 적어도 하나의 블레이드를 사용하여 제2 웨이퍼로부터 분리된다.
일부 실시예에 따르면, 장치는 적어도 2개의 웨이퍼들을 포함하는 웨이퍼 스택의 하부면을 유지하도록 구성된 하부 스테이지를 포함한다. 상부 스테이지는 웨이퍼 스택의 상부면을 유지하도록 구성된다. 적어도 하나의 블레이드가 웨이퍼 스택의 2개의 인접한 웨이퍼들 사이에 삽입되도록 구성된다. 적어도 하나의 블레이드는 공기 또는 유체를 주입하도록 구성된 채널을 갖는다.
일부 실시예에 따르면, 방법은 적어도 2개의 웨이퍼들을 갖는 웨이퍼 스택을 수용하는 것을 포함한다. 적어도 2개의 웨이퍼들은 함께 본딩된 제1 웨이퍼 및 제2 웨이퍼를 포함한다. 볼록 하부면을 갖는 탈착기가 웨이퍼 스택에 부착된다. 볼록 하부면은 웨이퍼 스택의 상부면에 대면한다. 제1 웨이퍼는 탈착기를 사용하여 제2 웨이퍼로부터 분리된다.
일부 실시예에 따르면, 장치는 볼록 하부면을 갖는 본체를 포함한다. 회전축이 본체에 연결된다. 회전축은 롤러형 모션으로 볼록 하부면을 회전하도록 구성된다. 부착 요소가 웨이퍼 스택의 상부면에 본체의 볼록 하부면을 부착하도록 구성된다. 웨이퍼 스택은 함께 본딩된 적어도 2개의 웨이퍼들을 포함한다.
상기에는 당 기술 분야의 숙련자들이 본 발명의 양태를 더 양호하게 이해할 수도 있도록 하는 다수의 실시예의 특징을 개략 설명하였다. 당 기술 분야의 숙련자는 이들이 본 명세서에 소개된 실시예의 동일한 목적을 수행하고 그리고/또는 동일한 장점을 성취하기 위해 다른 프로세스 및 구조체를 설계하거나 변형하기 위한 기초로서 본 개시내용을 즉시 사용할 수도 있다는 것을 이해해야 한다. 당 기술 분야의 숙련자들은 이러한 등가의 구성이 본 발명의 사상 및 범주로부터 벗어나지 않고, 이들이 본 발명의 사상 및 범주로부터 벗어나지 않고 본 명세서에 다양한 변경, 치환, 및 변형을 행할 수도 있다는 것을 또한 인식해야 한다.
101: 웨이퍼 스택 102: 상부 웨이퍼
104: 블레이드 106: 하부 웨이퍼
108: 하부 스테이지 110: 상부 스테이지
112: 채널 400: 탈착기
402: 본체 403: 볼록 하부면
404: 회전축 406: 부착 요소

Claims (10)

  1. 웨이퍼들을 디본딩하기 위한 방법에 있어서,
    적어도 2개의 웨이퍼들을 갖는 웨이퍼 스택을 수용하는 단계로서, 상기 적어도 2개의 웨이퍼들은 함께 본딩된 제1 웨이퍼 및 제2 웨이퍼를 포함하는 것인, 상기 수용 단계;
    상기 웨이퍼 스택에 볼록 하부면을 갖는 탈착기를 부착하는 단계로서, 상기 볼록 하부면은 상기 웨이퍼 스택의 상부면에 대면하는 것인, 상기 부착 단계;
    상기 탈착기를 상기 웨이퍼 스택의 상부면에 평행한 축 주위로 회전시키는 단계;
    에어건을 이용하여 상기 제1 웨이퍼와 상기 제2 웨이퍼 사이의 영역에 공기를 송풍하는 단계로서, 상기 에어건은 상기 제1 웨이퍼 및 상기 제2 웨이퍼와 접촉하지 않는 것인, 상기 송풍 단계; 및
    상기 탈착기를 이용하여 상기 제2 웨이퍼로부터 상기 제1 웨이퍼를 분리하는 단계
    를 포함하고,
    상기 탈착기가 회전함에 따라 상기 에어건으로부터의 공기 유량이 증가되는 것인, 웨이퍼들을 디본딩하기 위한 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 웨이퍼 스택을 스테이지 상에 장착하는 단계를 더 포함하는, 웨이퍼들을 디본딩하기 위한 방법.
  4. 제3항에 있어서, 상기 스테이지가 진공 흡인을 이용하여 상기 웨이퍼 스택의 하부면을 유지하는 단계를 더 포함하는, 웨이퍼들을 디본딩하기 위한 방법.
  5. 웨이퍼들을 디본딩하기 위한 방법에 있어서,
    적어도 2개의 웨이퍼들을 포함하는 웨이퍼 스택을 수용하는 단계로서, 상기 적어도 2개의 웨이퍼들은 함께 본딩된 제1 웨이퍼 및 제2 웨이퍼를 포함하는 것인, 상기 수용 단계;
    하부 스테이지 상에 상기 웨이퍼 스택을 장착하는 단계;
    상기 웨이퍼 스택의 상부면에 탈착기를 부착하는 단계로서, 상기 탈착기는 본체 및 회전축을 갖고, 상기 본체는 볼록 하부면을 가지며, 상기 볼록 하부면의 적어도 일부는 상기 웨이퍼 스택의 상기 상부면에 접촉하는 것인, 상기 부착 단계;
    상기 탈착기를 회전시키는 단계;
    에어건을 이용하여 상기 제1 웨이퍼와 상기 제2 웨이퍼 사이의 영역에 공기를 송풍하는 단계로서, 상기 에어건은 상기 제1 웨이퍼 및 상기 제2 웨이퍼와 접촉하지 않는 것인, 상기 송풍 단계; 및
    상기 탈착기를 이용하여 상기 제2 웨이퍼로부터 상기 제1 웨이퍼를 분리하는 단계
    를 포함하고,
    상기 탈착기가 회전함에 따라 상기 에어건으로부터의 공기 유량이 증가되는 것인, 웨이퍼들을 디본딩하기 위한 방법.
  6. 제5항에 있어서, 상기 하부 스테이지는 진공 스테이지를 포함하고,
    상기 방법은, 상기 탈착기를 회전시키는 단계 동안 상기 하부 스테이지를 하향으로 이동시키는 단계를 더 포함하는 것인, 웨이퍼들을 디본딩하기 위한 방법.
  7. 제5항에 있어서, 상기 회전축은 0.1도/sec 내지 0.2도/sec의 범위의 속도로 상기 탈착기의 상기 본체를 회전시키는 것인, 웨이퍼들을 디본딩하기 위한 방법.
  8. 제5항에 있어서, 상기 공기를 송풍하는 단계는, 상기 공기를 변동 가능한 공기 유량으로 송풍하는 단계를 포함하고,
    상기 변동 가능한 공기 유량은 제1 공기 유량 및 제2 공기 유량을 포함하고,
    상기 제2 공기 유량은 상기 제1 공기 유량보다 큰 것인, 웨이퍼들을 디본딩하기 위한 방법.
  9. 제5항에 있어서, 상기 웨이퍼 스택의 상기 상부면과 상기 볼록 하부면 사이의 접촉각은 1° 내지 10°의 범위 내인 것인, 웨이퍼들을 디본딩하기 위한 방법.
  10. 제5항에 있어서, 디본딩 프로세스 동안 상기 탈착기를 상향으로 이동시키고 상기 하부 스테이지를 하향으로 이동시키는 단계를 더 포함하는, 웨이퍼들을 디본딩하기 위한 방법.
KR1020170101492A 2014-10-17 2017-08-10 디본딩 방법 KR101938490B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/517,569 2014-10-17
US14/517,569 US9508586B2 (en) 2014-10-17 2014-10-17 Debonding schemes

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150144674A Division KR20160045606A (ko) 2014-10-17 2015-10-16 디본딩 방법

Publications (2)

Publication Number Publication Date
KR20170096611A KR20170096611A (ko) 2017-08-24
KR101938490B1 true KR101938490B1 (ko) 2019-01-14

Family

ID=55749624

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150144674A KR20160045606A (ko) 2014-10-17 2015-10-16 디본딩 방법
KR1020170101492A KR101938490B1 (ko) 2014-10-17 2017-08-10 디본딩 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150144674A KR20160045606A (ko) 2014-10-17 2015-10-16 디본딩 방법

Country Status (2)

Country Link
US (2) US9508586B2 (ko)
KR (2) KR20160045606A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047589B (zh) * 2015-07-08 2018-05-29 浙江中纳晶微电子科技有限公司 晶圆解键合装置
JP6695227B2 (ja) * 2016-07-19 2020-05-20 東京応化工業株式会社 支持体分離装置および支持体分離方法
CN107665848B (zh) * 2016-07-29 2020-08-25 上海微电子装备（集团）股份有限公司 一种解键合调平装置及解键合方法
US10410892B2 (en) * 2016-11-18 2019-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method of semiconductor wafer bonding and system thereof
US10170443B1 (en) 2017-11-28 2019-01-01 International Business Machines Corporation Debonding chips from wafer
KR102494032B1 (ko) * 2018-06-25 2023-02-01 에이피시스템 주식회사 기판 박리장치
CN110098140B (zh) * 2019-05-16 2021-03-09 芯盟科技有限公司 低温晶圆直接键合机台和晶圆键合方法
CN115775754B (zh) * 2022-11-23 2023-07-14 杭州邦齐州科技有限公司 一种键合分离治具及其分离方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306120A (ja) * 2007-06-11 2008-12-18 Lintec Corp 分離装置及び分離方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131968A (en) * 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
KR0165467B1 (ko) * 1995-10-31 1999-02-01 김광호 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법
FR2823373B1 (fr) * 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2834380B1 (fr) * 2002-01-03 2005-02-18 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
US20050150597A1 (en) * 2004-01-09 2005-07-14 Silicon Genesis Corporation Apparatus and method for controlled cleaving
US7622048B2 (en) 2004-10-21 2009-11-24 Fujifilm Dimatix, Inc. Sacrificial substrate for etching
US8950459B2 (en) * 2009-04-16 2015-02-10 Suss Microtec Lithography Gmbh Debonding temporarily bonded semiconductor wafers
JP5870000B2 (ja) 2012-09-19 2016-02-24 東京エレクトロン株式会社 剥離装置、剥離システムおよび剥離方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306120A (ja) * 2007-06-11 2008-12-18 Lintec Corp 分離装置及び分離方法

Also Published As

Publication number Publication date
KR20160045606A (ko) 2016-04-27
US9508586B2 (en) 2016-11-29
US20160111316A1 (en) 2016-04-21
KR20170096611A (ko) 2017-08-24
US20170077062A1 (en) 2017-03-16
US9741681B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
KR101938490B1 (ko) 디본딩 방법
US11192340B2 (en) Device modified substrate article and methods for making
JP4647228B2 (ja) ウェーハの加工方法
US8147630B2 (en) Method and apparatus for wafer bonding with enhanced wafer mating
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
US20150329415A1 (en) Glass and methods of making glass articles
KR20160114107A (ko) 얇은 시트와 캐리어의 제어된 결합을 위한 물품 및 방법
KR20120132472A (ko) 자동 열 슬라이드 디본더
JP2017500259A (ja) ガラスシートとキャリアとの制御された結合のためのガラス物品及び方法
JP2005294824A (ja) 真空中での超音波接合方法及び装置
US10543662B2 (en) Device modified substrate article and methods for making
TWI616966B (zh) 在顯示負的焦耳－湯姆遜（ｊｏｕｌｅ－ｔｈｏｍｓｏｎ）係數之氣體氛圍中的接合方法
US8574398B2 (en) Apparatus and method for detaping an adhesive layer from the surface of ultra thin wafers
JP2011249643A (ja) 接合方法および接合システム
JP5181158B2 (ja) 接合方法およびこの方法により作成されるデバイス並びに接合装置
JP2008185756A (ja) 電気光学装置の製造方法、電気光学装置の製造装置
US11621186B2 (en) Simultaneous bonding approach for high quality wafer stacking applications
KR20200060557A (ko) 본딩 장치 및 본딩 방법
Rad Low-Bow Glass-Si Anodic Wafer Bonding at High Temperature by Means of CTE Engineering of Corning Novel Fusion Glass
Duangchan et al. The silicon on diamond structure by low-temperature bonding technique
US10381224B2 (en) Method of providing an electronic device and electronic device thereof
JP2001094081A (ja) 試料の分離装置及び分離方法並びに基板の製造方法
JP2006024697A (ja) ハンドリングツール及びこのツールを用いた部品搬送装置並びに方法
Matsumae et al. Temporary Bonding with Polydimethylglutarimide for Residue-Free Layer Transfer and 3-D Integration
JPH07283379A (ja) 基板の貼り合わせ方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant