KR101923143B1

KR101923143B1 - 테스트 소켓

Info

Publication number: KR101923143B1
Application number: KR1020170061644A
Authority: KR
Inventors: 이승용
Original assignee: 이승용
Priority date: 2017-05-18
Filing date: 2017-05-18
Publication date: 2018-11-28

Abstract

본 발명의 기술적 사상은 BGA 패키지 구조의 반도체 패키지를 테스트하는 테스트 소켓에 있어서, BGA의 미세 피치에 충분히 대응하면서도 얼라인 문제를 해결할 수 있는 테스트 소켓을 제공한다. 그 테스트 소켓은 중앙 부분에 접속 영역이 구비된 평판 형태를 가지며, 상기 접속 영역에 다수의 비아 콘택들이 배치된, 연성인쇄회로기판(Flexible Printed Circuit Board: FPCB); 상기 접속 영역의 하부에 배치되고 내부에 도전 라인들이 배치된 제1 러버 커넥터; 및 상기 접속 영역의 상부에 배치되고 내부에 도전 라인들이 배치된 제2 러버 커넥터;를 포함하고, 상기 도전 라인들은 제1 방향으로 옵셋을 가지되, 상기 옵셋이 제거되도록 상기 제1 러버 커넥터와 제2 러버 커넥터가 배치된다.

Description

테스트 소켓{Test socket}

본 발명의 기술적 사상은 테스트 장치에 관한 것으로서, 특히 BGA 구조의 반도체 패키지를 테스트하기 위한 테스트 소켓에 관한 것이다.

최근 반도체 및 디지털 가전제품의 다기능화, 소형화 추세에 따라 전자 부품도 초소형화되어 가고 있다. 특히, 메모리 반도체 패키지의 경우, 단자들에 해당하는 솔더 볼들이 2차원 어레이 구조로 배치된 BGA(Ball Grid Array) 패키지 구조가 널리 채용되고 있다. 그에 따라, 산업현장에서 이러한 BGA 패키지 구조의 반도체 패키지들을 테스트하기 위한 고기능 테스트 소켓의 개발에 대한 요구가 커지고 있는 상황이다.

기존에 BGA 패키지 구조의 반도체 패키지를 테스트하기 위해, 메모리 핸들러는 포고 핀(Pogo-Pin) 소켓이나 러버 커넥터 방식의 소켓을 이용하고 있다. 최근에 반도체 패키지 기술이 발전하면서 매우 미세한 피치의 BGA가 적용된 반도체 패키지들이 나오고 있는데, 포고-핀 소켓의 경우, 장시간 사용과 물리적인 힘으로 인한 핀의 불량 문제와, 극히 제한된 부분의 접촉에 따른 접촉 불량으로 인한 검사오류 문제가 있고, 또한, BGA의 미세 피치에 따른 얼라인 문제가 발생하고 있다. 한편, 금속 파우더를 이용한 러버 커넥터 방식의 소켓의 경우, BGA의 미세 피치에 대응하여 피치를 미세화하는데 한계가 있으며, 또한 얼라인 문제도 여전히 남아 있다.

본 발명의 기술적 사상이 해결하고자 하는 과제는 BGA 패키지 구조의 반도체 패키지를 테스트하는 테스트 소켓에 있어서, BGA의 미세 피치에 충분히 대응하면서도 얼라인 문제를 해결할 수 있는 테스트 소켓을 제공하는 데에 있다.

상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 중앙 부분에 접속 영역이 구비된 평판 형태를 가지며, 상기 접속 영역에 다수의 비아 콘택들이 배치된, 연성인쇄회로기판(Flexible Printed Circuit Board: FPCB); 상기 접속 영역의 하부에 배치되고 내부에 도전 라인들이 배치된 제1 러버 커넥터; 및 상기 접속 영역의 상부에 배치되고 내부에 도전 라인들이 배치된 제2 러버 커넥터;를 포함하고, 상기 도전 라인들은 제1 방향으로 옵셋을 가지되, 상기 옵셋이 제거되도록 상기 제1 러버 커넥터와 제2 러버 커넥터가 배치된, 테스트 소켓을 제공한다.

본 발명의 일 실시예에 있어서, 상기 제1 및 제2 러버 커넥터 각각은 러버 및 상기 러버 내에 형성된 상기 도전 라인들을 포함하고, 상기 도전 라인들은 상기 러버의 표면에 대하여 경사질 수 있다.

본 발명의 일 실시예에 있어서, 상기 도전 라인들은 상기 제1 방향으로 상기 러버의 표면에 대하여 제1 각도의 경사를 가지며, 상기 비아 콘택들은 상기 FPCB 상면에 대하여 수직하며, 상기 제1 러버 커넥터의 상기 도전 라인들은 상기 제1 방향으로 제1 옵셋을 가지며, 상기 제2 러버 커넥터의 상기 도전 라인들은 상기 제1 방향으로 상기 제2 옵셋을 가지며, 상기 제1 옵셋과 제2 옵셋은 크기는 동일하고 방향이 반대일 수 있다.

본 발명의 일 실시예에 있어서, 상기 접속 영역과 상기 제1 및 제2 러버 커넥터는 사각형 구조를 가지며, 상기 비아 콘택들은 상기 접속 영역에 2차원 어레이 구조로 상기 FPCB 상면에 대하여 수직으로 배치되며, 상기 도전 라인들은 상기 제1 및 제2 러버 커넥터 각각에서 2차원 어레이 구조로 배치되되, 상기 제1 및 제2 러버 커넥터의 각각의 상면에 대하여 상기 제1 방향으로 경사지도록 배치되고 상기 제1 방향에 수직인 제2 방향으로 수직으로 배치될 수 있다.

본 발명의 일 실시예에 있어서, 상기 비아 콘택들은 제1 방향으로 제1 피치로 배치되며, 상기 도전 라인들은 상기 제1 방향으로 제2 피치로 배치되며, 상기 제2 피치는 상기 제1 피치의 1/2 이하일 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 및 제2 러버 커넥터는 접착제 또는 고정 부재에 의해 상기 FPCB의 접속 영역에 고정 결합될 수 있다.

본 발명의 기술적 사상에 의한 테스트 소켓은, 연성인쇄회로기판과 제1 및 제2 러버 커넥터를 포함하되, 상기 제1 및 제2 러버 커넥터는 매우 미세한 피치로 제1 방향(x 방향)으로 동일한 옵셋의 값을 갖는 경사진 사선 구조의 제1 및 제2 도전 라인들을 구비할 수 있다. 또한, 상기 제1 및 제2 러버 커넥터는 옵셋들이 서로 상쇄되도록 상기 연성인쇄회로기판의 접속 영역의 하부 및 상부에 배치될 수 있다. 이러한 구조에 기인하여 본 발명의 기술적 사상에 의한 테스트 소켓은 테스트 대상인 반도체 패키지의 BGA의 미세 피치에 충분히 대응하면서도, 하부 쪽 단자들과 상부 쪽 단자들 사이의 얼라인 문제를 해결할 수 있다. 따라서, 본 발명의 기술적 사상에 의한 테스트 소켓은 수직형 구조에 맞도록 설계된 기존 테스트 핸들러의 메인 테스트 보드에 바로 적용하여 사용될 수 있다. 결과적으로 본 발명의 기술적 사상에 의한 테스트 소켓을 기존 테스트 핸들러에 적용하여 미세 피치의 BGA 구조의 반도체 패키지를 높은 신뢰성을 가지고 용이하고 테스트할 수 있다.

도 1a 및 도 1b는 본 발명의 일 실시예에 따른 테스트 소켓에 대한 사시도 및 측면도이다.
도 2는 도 1a의 테스트 소켓에 대한 분리 사시도이다.
도 3은 도 1a의 테스트 소켓에서 러버 커넥터 부분을 좀더 상세하게 보여주는 평면도이다.
도 4a 및 도 4b는 도 3의 I-I' 부분을 절단하여 보여주는 단면도 및 부분 확대 단면도이다.
도 5a 및 도 5b는 도 3의 Ⅱ-Ⅱ' 부분을 절단하여 보여주는 단면도 및 부분 확대 단면도이다.
도 6은 본 발명의 일 실시예에 따른 테스트 소켓에 대한 측면도이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 테스트 소켓에 대한 평면도 및 측면도이다.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 통상의 기술자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.

이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 유사하게, 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.

도 1a 및 도 1b는 본 발명의 일 실시예에 따른 테스트 소켓에 대한 사시도 및 측면도이고, 도 2는 도 1a의 테스트 소켓에 대한 분리 사시도이다.

도 1a 내지 도 2를 참조하면, 본 실시예의 테스트 소켓(100)은 연성인쇄회로기판(110, Flexible Printed Circuit Board: FPCB), 제1 러버 커넥터(120), 및 제2 러버 커넥터(130)를 포함할 수 있다.

FPCB(110)는 사각형 평판 형태를 가지며, 기판 몸체(112)와 다수의 비아(via) 콘택들(114)을 포함할 수 있다. 기판 몸체(112)는 자유롭게 구부려지고 휘어질 수 있는 유연성(flexibility)의 절연 물질로 형성될 수 있다. 기판 몸체(112)는 예컨대, 폴리이미드(Poly-Imide: PI), 폴리에스테르(Poly-Ester: PET), 글래스 에폭시(Glass Epoxy: GE) 등과 같은 절연성 플라스틱으로 형성될 수 있다. 기판 몸체(112)가 유연성 물질로 형성됨에 따라, 전체 FPCB(110)는 반도체 패키지의 테스트 중에 휨 응력 등이 작용하더라도 파손이 최소화될 수 있다.

한편, 기판 몸체(112)의 외곽 모서리 부분에는 결합 홀(H)이 형성될 수 있다. 이러한 결합 홀(H)은 기판 몸체(112)가 외부의 테스트 장치, 예컨대 테스트 핸들러(미도시) 등에 결합할 때 이용될 수 있다. 기판 몸체(112)는 하나의 층으로 형성된 단일층 구조를 가질 수도 있지만, 다수의 층들이 적층된 멀티-층(Multi-layer) 구조를 가질 수도 있다. 기판 몸체(112)가 멀티-층 구조를 갖는 경우, 층들 사이에 배선 패턴이 배치될 수도 있다.

비아 콘택들(114)은 기판 몸체(112)의 중앙 부분의 접속 영역(Carea)에 2차원 어레이 구조로 배치될 수 있다. 비아 콘택들(114)은 기판 몸체(112)를 관통하는 구조로 형성될 수 있다. 그에 따라, 비아 콘택들(114)의 상면은 기판 몸체(112)의 상면으로 노출되고 비아 콘택들(114)의 하면은 기판 몸체(112)의 하면으로 노출될 있다. 이러한 비아 콘택들(114)은 구리(Cu), 알루미늄(Al), 니켈(Ni), Ni/Cu 등과 같은 전기 도전성이 높은 금속으로 형성될 수 있다.

비아 콘택들(114) 각각은 원 바디 형태로 기판 몸체(112)를 관통하는 구조를 가질 수도 있다. 또한, 비아 콘택들(114) 각각은 여러 개의 부-비아 콘택들이 서로 연결되어 기판 몸체(112)를 관통하는 구조를 가질 수도 있다. 좀더 구체적으로 설명하면, 전술한 바와 같이 기판 몸체(112)가 단일층으로 형성된 경우, 비아 콘택들(114)은 원 바디 형태로 기판 몸체(112)를 관통하는 구조를 가질 수 있다. 한편, 기판 몸체(112)가 멀티-층 구조로 형성된 경우, 각각의 층에 부-비아 콘택들이 형성되고, 부-비아 콘택들이 직접 연결되거나 또는 층들 사이에 배치된 배선 패턴을 통해 연결됨으로써, 비아 콘택들(114)이 기판 몸체(112)를 관통하는 구조를 가질 수도 있다. 물론, 기판 몸체(112)가 멀티-층 구조로 형성된 경우라도 비아 콘택들(114)이 원 바디 형태로 형성될 수 있다.

참고로, 일반적인 FPCB는 전자제품이 소형화 및 경량화되면서 개발된 전자부품으로서, 작업성이 뛰어나고, 내열성, 내굴곡성, 내약품성이 강하여, 카메라, 컴퓨터 및 주변기기, 휴대폰, 비디오/오디오 기기, 캠코더, 프린터, DVD, TFT LCD, 위성장비, 군사장비, 의료장비 등의 모든 전자제품의 핵심부품으로 널리 사용되고 있다. 이러한 FPCB를 제조하는 데에는 PCB보다 더 정교하고 세밀한 작업이 필요하고, 일반적인 PCB와 같이 단면(Single Side) FPCB, 양면(Double Side) FPCB, 멀티-층(Multi-layer) FPCB 등이 있다.

단면 FPCB는 FPCB의 가장 기본적인 구조로서 한쪽 면에만 회로 패턴이 형성되고, 커넥터를 연결하는 케이블이나 전자제품의 서브-보드로 사용될 수 있다. 또한, 단면 FPCB는 캠코더와 CD-RW(Compact Disc Re-Writable)의 3차원 배선, CD-RW의 픽업 구동부, CD-RW의 덱(deck) 구동부, 잉크-젯 프린터의 헤드 구동부, 모바일 폰의 전자파 차폐용, 각종 전자제품의 유닛 간 단순 연결 회로로서 사용될 수 있다.

양면 FPCB는 기판 몸체에 해당하는 폴리이미드의 베이스 필름의 상하면에 회로 패턴이 형성되고, 상하면의 회로 패턴 간의 통전을 위해 비아 콘택이 형성됨으로써, 제품 내에서 입체적 회로 설계를 가능하게 한다. 이러한 양면 FPCB는 LCD와 TFT(Thin Film Transistor)-LCD 융착용, 모바일 폰 키패드와 사이드 키 등에 이용될 수 있다. 양면 FPCB는 단면 FPCB보다 높은 밀집 회로의 형성 및 부품 실장이 가능하다.

멀티-층 FPCB는 회로 집적도를 높이기 위해 베이스 필름을 2층 이상 결합시킨 구조로서, 결합시킬 때는 접착 시트(bonding sheet)가 사용되되, 접착 시트 제거 구간이 존재할 수 있다. 접착 시트 제거 구간은 폴딩(folding) 시 발생하는 층간의 물리적 스트레스를 최소화하기 위해 형성될 수 있다. 이러한 멀티-층 FPCB는 Folder Type Mobile Phone 폴더형의 모바일 폰이나 고기능을 요구하는 고집적 회로 제품에 이용될 수 있다.

본 실시예의 FPCB(110) 역시 단면, 양면, 또는 멀티-층 FPCB 구조로 형성될 수 있다. 다만, 본 실시예의 FPCB(110)는 테스트 되는 전자 부품, 예컨대 반도체 패키지의 단자들을 전기적 연결을 매개로 하는 기능을 하므로 비아 콘택들(114)을 제외하고 기판 몸체(112)의 상면과 하면에 별도의 회로 패턴이 형성되지 않을 수 있다. 그러나 실시예에 따라, 기판 몸체(112)의 상면과 하면에 회로 패턴이 형성될 수도 있다.

한편, 본 실시예의 FPCB(110)가 멀티-층 FPCB 구조로 형성되는 경우, FPCB(110)의 위쪽 단자와 아래쪽 단자의 배열 피치를 다르게 제작하는 것이 가능하다. 예컨대, 하부 층의 기판 몸체에 아래쪽 단자에 해당하는 제1 부-비아 콘택들이 형성되고, 상부 층의 기판 몸체에 위쪽 단자에 해당하는 제2 부-비아 콘택들이 형성되되, 제1 부-비아 콘택들의 피치가 제2 부-비아 콘택들의 피치보다 넓게 형성될 수 있다. 또한, 하부 층과 상부 층 사이에 형성된 배선 패턴을 이용하여 제1 부-비아 콘택들과 제2 부-비아 콘택들이 서로 연결될 수 있다. 이와 같이 제1 및 제2 부-비아 콘택들이 형성됨으로써, 위쪽 단자와 아래쪽 단자의 배열 피치가 다른 FPCB(110)의 구조가 구현될 수 있다. 본 실시예의 FPCB(110)가 멀티-층 FPCB 구조로 형성됨으로써, 테스트 핸들러의 메인 테스트 보드의 원가 절감과 메인 테스트 보드의 품질 개선에 기여할 수 있다.

제1 러버 커넥터(120)는 FPCB(110)의 하면의 접속 영역(Carea)에 배치되고, 제2 러버 커넥터(130)는 FPCB(110)의 상면의 접속 영역(Carea)에 배치될 수 있다. 제1 및 제2 러버 커넥터(120, 130) 각각은 접속 영역(Carea)에 대응하는 형태와 사이즈를 가질 수 있다. 예컨대, 접속 영역(Carea)이 사각형 형태를 가짐에 따라, 제1 및 제2 러버 커넥터(120, 130) 역시 사각형 형태를 가질 수 있다. 물론, 접속 영역(Carea)과 제1 및 제2 러버 커넥터(120, 130)의 형태가 사각형에 한정되는 것은 아니다.

제1 및 제2 러버 커넥터(120, 130) 각각은 실리콘 러버(도 4a의 122, 132 참조) 및 도전 라인들(도 4a의 124, 134 참조)을 포함할 수 있다. 도전 라인들은 상기 실리콘 러버 내에 형성된 금속 와이어일 수 있다. 또한, 금속 와이어의 도전 라인들은 매우 좁은 간격, 예컨대 0.1 ㎜ 이하의 간격을 가지고 실리콘 러버를 관통하면서 촘촘히 배치될 수 있다. 제1 및 제2 러버 커넥터(120, 130)의 구체적인 구조에 대해서는 도 3 내지 도 5b의 설명 부분에서 좀더 상세히 설명한다.

본 실시예의 테스트 소켓(100)은, 제1 및 제2 러버 커넥터(120, 130)가 FPCB(110)의 접속 영역(Carea)의 하면과 상면에 배치되는 구조를 가짐으로써, 반도체 패키지의 테스트 시에 반도체 패키지의 BGA의 미세 피치에 충분히 대응하면서 얼라인 문제를 효과적으로 해결할 수 있다. 좀더 구체적으로, 제1 및 제2 러버 커넥터(120, 130) 각각은 경사를 가지고 배치되어 옵셋을 가지며 미세 피치를 갖는 도전 라인들을 구비하되, 제1 러버 커넥터(120)의 도전 라인들과 제2 러버 커넥터(130)의 도전 라인들의 옵셋이 서로 상쇄하도록 제1 및 제2 러버 커넥터(120, 130)가 FPCB(110)의 하면과 상면에 배치됨으로써, 기존 메모리 핸들러에서 테스트 소켓 사용에서의 얼라인 문제를 효과적으로 해결할 수 있다.

참고로, 전술한 바와 같이, 포고 핀 소켓이나 금속 파우더 방식의 러버 커넥터의 경우, BGA의 미세 피치에 대응하기 어려운 문제가 있다. 또한, 금속 와이어 방식의 러버 커넥터의 경우, 금속 와이어를 실리콘 러버의 수평면에 대하여 수직으로 형성한 수직형 구조는 미세 피치 구현이 어려워 여전히 BGA의 미세 피치에 대응하기 어려울 수 있다. 한편, 금속 와이어를 실리콘 러버의 수평면에 대하여 경사지게 형성한 사선형 구조는 미세 피치 구현이 용이하나 사선형 구조에 따른 옵셋(offset)이 발생하게 된다. 일반적으로 기존 메모리 핸들러는 수직형 구조로 맞도록 설계되어 있고, 사선형 구조의 금속 와이어 방식의 러버 커넥터를 이용하는 경우, 사선형 구조의 옵셋에 따른 얼라인 문제가 발생하게 된다. 그러나 비용 등의 실질적인 측면을 고려할 때 메모리 핸들러의 구조를 사선형 구조에 맞도록 변경할 수는 없다.

본 실시예의 테스트 소켓(100)은, FPCB(110)의 하면 및 상면 각각에 러버 커넥터를 배치하되 각각의 옵셋이 서로 상쇄되어 제거되도록 배치함으로써, 상기 얼라인 문제를 효과적으로 해결할 수 있다.

도 3은 도 1a의 테스트 소켓에서 러버 커넥터 부분을 좀더 상세하게 보여주는 평면도이고, 도 4a 및 도 4b는 도 3의 I-I' 부분을 절단하여 보여주는 단면도 및 부분 확대 단면도이며, 도 5a 및 도 5b는 도 3의 Ⅱ-Ⅱ' 부분을 절단하여 보여주는 단면도 및 부분 확대 단면도이다.

도 3 내지 도 5b를 참조하면, 도시된 바와 같이 제1 및 제2 러버 커넥터(120, 130)는 기판 몸체(112)의 하면 및 상면에 배치되고, 각각 실리콘 러버(122, 132)와 도전 라인들(124, 134)을 포함할 수 있다. 제1 및 제2 러버 커넥터(120, 130)에서 도전 라인들(124, 134)은 각각 서로 분리되어 배치되어 있으므로, 제1 및 제2 러버 커넥터(120, 130)는 도전 라인들(124, 134)의 상부에 접촉된 단자들을 해당 도전 라인들(124, 134)의 하부에 접촉된 단자들로 전기적으로 연결하고, 접촉되지 않은 다른 단자들과는 전기적으로 분리할 수 있다.

구체적으로, 제1 러버 커넥터(120)는 기판 몸체(112)의 하면에 배치되고, 제1 실리콘 러버(122)와 제1 도전 라인들(124)을 포함할 수 있다. 이러한 제1 러버 커넥터(120)는 제1 도전 라인들(124)을 통해 하부에 배치된, 테스트 장치의 단자들, 예컨대, 테스트 핸들러의 메인 테스트 보드의 단자들을 상부에 배치되는 FPCB(110)의 비아 콘택들(114)로 전기적으로 연결할 수 있다.

제2 러버 커넥터(130)는 기판 몸체(112)의 상면에 배치되고, 제2 실리콘 러버(132)와 제2 도전 라인들(134)을 포함할 수 있다. 이러한 제2 러버 커넥터(130)는 제2 도전 라인들(134)을 통해 하부로 배치된 FPCB(110)의 비아 콘택들(114)을 상부에 배치되는 테스트 대상인 BGA 패키지 구조의 반도체 패키지의 단자들, 예컨대, 솔더 볼들로 전기적으로 연결할 수 있다.

제1 및 제2 러버 커넥터(120, 130)의 도전 라인들(124, 134)은 실리콘 러버(122, 132) 내에 형성된 금속 와이어일 수 있다. 금속 와이어의 도전 라인들(124, 134)은 매우 좁은 간격을 가지고 실리콘 러버(122, 132)를 관통하면서 촘촘히 배치될 수 있다. 이러한 도전 라인들(124, 134)은 FPCB(110)의 비아 콘택들(114)과 비교해서 매우 작은 피치로 배치될 수 있다. 예컨대, 비아 콘택들(114)은 제1 방향(x 방향)으로 제1 피치(P1)로 배치되고 도전 라인들(124, 134)은 제1 방향(x 방향)으로 제2 피치(P2)로 배치될 수 있다. 제2 피치(P2)는 제1 피치(P1)의 1/2 이하일 수 있다. 구체적인 예로, 제1 피치(P1)는 0.3 내지 0.4mm 정도이고, 제2 피치(P2)는 0.075mm 이하일 수 있다. 물론, 제1 피치(P1) 및 제2 피치(P2)가 상기 수치들에 한정되는 것은 아니다.

도 4b에서, 제1 및 제2 러버 커넥터(120, 130)에 의한 옵셋 제거 원리를 설명하기 위하여, 테스트 핸들러의 메인 테스트 보드(200) 부분과 BGA 패키지 구조의 반도체 패키지의 기판(300) 부분이 함께 도시되고 있다. 도 4b를 통해 알 수 있듯이, 제1 러버 커넥터(120)에서, 제1 도전 라인들(124)은 제1 방향(x 방향)으로 제1 실리콘 러버(122)의 수평면에 대해 제1 각도(θ)를 가지고 경사지게 배치될 수 있다. 그에 따라, 제1 러버 커넥터(120)의 제1 도전 라인들(124)은 제1 방향(x 방향)으로 제1 옵셋(OFF1)을 가질 수 있다.

여기서, 옵셋은 제1 방향(x 방향)으로 도전 라인들의 하면 위치와 상면 위치의 차이로 정의되고, 도전 라인들의 하면을 기준으로 제1 방향(x 방향)의 우측으로 기울어진 경우에는 옵셋은 (+) 값을 가지며, 반대로 제1 방향(x 방향)의 좌측으로 기울어진 경우에는 옵셋은 (-) 값을 가질 수 있다. 만약, 도전 라인들이 실리콘 러버의 수평면에 대해 수직으로 배치되는 경우, 도전 라인들의 하면 위치와 상면 위치의 차이가 0이므로 옵셋은 없는 것에 해당할 수 있다. 한편, 도전 라인들이 0이 아닌 옵셋을 갖는 경우, FPCB(110)의 상면에 바로 배치된 반도체 패키지의 단자들과 얼라인 문제가 발생할 수 있다. 다시 말해서, FPCB(110)의 비아 콘택들(114)은 수직 구조로 배치되므로, 비아 콘택들(114)의 상면에 접촉하는 반도체 패키지의 단자들과 제1 러버 커넥터(120)의 도전 라인들(124)의 하면에 접속하는 테스트 장치의 단자들, 예컨대, 테스트 핸들러의 메인 테스트 보드의 단자들은 제1 방향(x 방향)으로 서로 다른 위치에 배치되는 문제가 있다.

본 실시예의 테스트 소켓(100)에서, 제1 실리콘 러버(122)와 제2 실리콘 러버(132)는 두께가 동일하고, 제1 도전 라인들(124)은 제1 실리콘 러버(122)의 아래쪽 수평면에 대해 왼쪽으로 경사지게 배치되어 제1 옵셋(OFF1)은 (-) 값을 가지며, 제2 도전 라인들(134)은 제2 실리콘 러버(132)의 아래쪽 수평면에 대해 오른쪽으로 경사지게 배치되어 제2 옵셋(OFF2)은 (+) 값을 가질 수 있다. 또한, 제2 도전 라인들(134)은 제1 도전 라인들(124)과 동일한 제2 피치(P2)를 가지고 제1 방향(x 방향)으로 제2 실리콘 러버(132)의 수평면에 대하여 제1 각도(θ)로 경사지게 배치될 수 있다. 즉, 제1 옵셋(OFF1)과 제2 옵셋(OFF2)은 크기는 같고 방향은 반대일 수 있다. 따라서, 제1 도전 라인들(124)의 상면과 제2 도전 라인들(134)의 하면이 제1 방향(x 방향)으로 동일한 위치에 있는 경우, 제1 도전 라인들(124)의 제1 옵셋(OFF1)은 제2 도전 라인들(134)의 제2 옵셋(OFF2)에 의해 상쇄되어 제거될 수 있다.

다시 말해서, 제1 도전 라인들(124)의 상면과 제2 도전 라인들(134)의 하면이 제1 방향(x 방향)으로 동일한 위치에 오도록 제1 러버 커넥터(120)와 제2 러버 커넥터(130)을 적층시키는 경우에, 제1 도전 라인들(124)의 하면과 제2 도전 라인들(134)의 상면은 제1 방향(x 방향)으로 동일한 위치에 있게 되어 실질적으로 옵셋이 없는 것으로 나타날 수 있다. 또한, 제1 도전 라인들(124)의 상면과 제2 도전 라인들(134)의 하면이 제1 방향(x 방향)으로 동일한 위치에 있기만 한다면, 제1 러버 커넥터(120)와 제2 러버 커넥터(130) 사이에 FPCB(110)가 배치되더라도 역시 옵셋은 나타나지 않을 수 있다. 물론, FPCB(110)의 비아 콘택들(114)은 옵셋을 가질 수 있다.

본 실시예의 테스트 소켓(100)에서 옵셋이 제거되는 원리에 대하여, 도 4b에 도시된 테스트 핸들러의 메인 테스트 보드(200)와 반도체 패키지의 기판(300) 부분을 이용하여 좀더 구체적으로 설명하면, 메인 테스트 보드(200)의 단자들(220)의 제1 방향(x 방향)의 위치가 기준 위치라고 하자. 일단, 제1 러버 커넥터(120)에 의해 (-) 값의 제1 옵셋(OFF1)이 발생하고, 그에 따라, 제1 러버 커넥터(120)의 상면에 배치된 FPCB(110)의 비아 콘택들(114) 역시 제1 옵셋(OFF1)을 가지고 배치될 수 있다. 한편, 제2 러버 커넥터(130)에 의해 (+) 값의 제2 옵셋(OFF2)이 발생하되, 제2 옵셋(OFF2)의 크기는 제1 옵셋(OFF1)의 크기와 같다. 따라서, 제2 러버 커넥터(130)의 상면에 배치된 반도체 패키지의 기판(300) 하면의 솔더 볼들(320)에서는 옵셋이 나타나지 않을 수 있다.

한편, 도 5a 및 도 5b를 통해 알 수 있듯이, 제1 러버 커넥터(120)에서, 제1 도전 라인들(124)은 제2 방향(y 방향)으로 제1 실리콘 러버(122)의 수평면에 대해 수직하게 배치될 수 있다. 즉, 제1 러버 커넥터(120)의 제1 도전 라인들(124)은 제2 방향(y 방향)으로 옵셋이 없을 수 있다. 또한, 제2 러버 커넥터(130)에서, 제2 도전 라인들(134)은 제2 방향(y 방향)으로 제2 실리콘 러버(132)의 수평면에 대해 수직하게 배치되어, 역시 제2 방향(y 방향)으로 옵셋이 없을 수 있다. 제1 및 제2 러버 커넥터(120, 130)에서, 제1 및 제2 도전 라인들(124, 134)이 제1 및 제2 실리콘 러버(122, 132)의 수평면에 대하여 제2 방향(y 방향)으로 수직하게 배치되기 때문에, 제2 방향(y 방향)으로의 얼라인 문제는 근본적으로 발생하지 않을 수 있다.

한편, FPCB(110)의 비아 콘택들(114)은 제2 방향(y 방향)으로 제1 피치(P1')로 배치되고, 제1 및 제2 러버 커넥터(120, 130)의 제1 및 제2 도전 라인들(124, 134)은 제2 방향(y 방향)으로 제2 피치(P2')로 배치될 수 있다. 제2 방향(y 방향)으로 제1 피치(P1')와 제1 방향(x 방향)으로의 제1 피치(P1)는 동일할 수도 있고 다를 수도 있다. 또한, 제2 방향(y 방향)으로 제2 피치(P2')는 제1 방향(x 방향)으로의 제2 피치(P2)와 동일할 수도 있고 다를 수도 있다. 본 실시예의 테스트 소켓(100)에서, 제2 방향(y 방향)으로 제1 피치(P1')는 제1 방향(x 방향)으로의 제1 피치(P1)와 동일하고, 제2 방향(y 방향)으로 제2 피치(P2')는 제1 방향(x 방향)으로의 제2 피치(P2)와 동일할 수 있다.

참고로, 도전 라인들이 실리콘 러버의 수평면에 대하여 수직하게 배치되는 경우에, 도전 라인들의 상면에 접촉하는 단자들과 하면에 접촉하는 단자들의 위치가 동일하므로, 상부 쪽 단자들과 하부 쪽 단자들 간의 얼라인이 용이하다는 장점이 있을 수 있다. 한편, 도전 라인들이 소정 각도를 가지고 경사지게 배치되는 경우에는 도전 라인들의 수직 압력에 대한 응력이 강해져 러버 커넥터의 수명 및 안정성이 향상될 수 있다. 또한, 제조 방법에 있어서도, 수직 구조에 비해 매우 좁은 간격을 가지도록 제작될 수 있다. 한편, 도전 라인들의 경사 각도는 러버 커넥터에 가해지는 압력을 고려하여 적절히 조절될 수 있다.

본 실시예의 테스트 소켓(100)에서, 제1 및 제2 러버 커넥터(120, 130)는 매우 미세한 피치로 배치되고 제1 방향(x 방향)으로 동일한 옵셋의 값을 갖는 경사진 사선 구조의 제1 및 제2 도전 라인들(124, 134)을 구비할 수 있다. 또한, 제1 및 제2 러버 커넥터(120, 130)는 옵셋들이 서로 상쇄되도록 FPCB(110)의 접속 영역의 하부 및 상부에 배치될 수 있다. 그에 따라, 본 실시예의 테스트 소켓(100)은 테스트 대상인 반도체 패키지의 BGA의 미세 피치에 충분히 대응하면서도, 상부 쪽 단자들과 하부 쪽 단자들 사이의 얼라인 문제를 해결할 수 있다. 또한, 본 실시예의 테스트 소켓(100)은 상기 구조적 특징에 기인하여 수직형 구조에 맞도록 설계된 기존 테스트 핸들러의 메인 테스트 보드(200)에 바로 적용하여 사용될 수 있다. 예컨대, 테스트 소켓(100)의 제1 및 제2 러버 커넥터(120, 130)의 제1 및 제2 도전 라인들(124, 134)의 피치들은 반도체 패키지의 BGA의 볼 피치에 따라 조정이 가능하고, 또한, FPCB(110)의 비아 콘택들(114)도 BGA의 볼 피치와 크기에 따라 최적의 크기로 제작이 가능하므로, 본 실시예의 테스트 소켓(100)을 기존 테스트 핸들러의 메인 테스트 보드(200)에 적용하여 얼라인 문제없이 효과적으로 사용할 수 있다. 결과적으로, 본 실시예의 테스트 소켓(100)을 기존 테스트 핸들러에 적용하여 미세 피치의 BGA 패키지 구조의 반도체 패키지를 높은 신뢰성을 가지고 용이하고 테스트할 수 있다.

도 6은 본 발명의 일 실시예에 따른 테스트 소켓에 대한 측면도이다. 도 1 내지 도 5b의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.

도 6을 참조하면, 본 실시예의 테스트 소켓(100a)은 제1 러버 커넥터(120)와 FPCB(110) 사이, 그리고 제2 러버 커넥터(130)와 FPCB(110) 사이에 접착제(140)를 포함할 수 있다. 접착제(140)는 제1 및 제2 러버 커넥터(120, 130)를 FPCB(110)의 접속 영역(도 2의 Carea 참조)의 하면과 상면에 결합하여 고정시킬 수 있다. 한편, 접착제(140)에 의해 결합한 상태에서, 제1 및 제2 러버 커넥터(120, 130)의 도전 라인들(124, 134)은 FPCB(110)의 비아 콘택들(114)에 접촉되어 전기적으로 연결될 수 있다.

도 7a 및 도 7b는 본 발명의 일 실시예에 따른 테스트 소켓에 대한 평면도 및 측면도이다. 도 1 내지 도 5b의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.

도 7a 및 도 7b를 참조하면, 본 실시예의 테스트 소켓(100b)은 제1 및 제2 러버 커넥터(120, 130)를 FPCB(110)에 고정하기 위한 고정 부재(140a)를 포함할 수 있다. 고정 부재(140a)는 제1 및 제2 러버 커넥터(120, 130)를 FPCB(110)의 접속 영역(도 2의 Carea 참조)의 하면과 상면에 결합하여 고정시킬 수 있다. 한편, 고정 부재(140a)에 의해 결합한 상태에서, 제1 및 제2 러버 커넥터(120, 130)의 도전 라인들(124, 134)은 FPCB(110)의 비아 콘택들(114)에 접촉되어 전기적으로 연결될 수 있다.

한편, 고정 부재(140a)에 의한 제1 및 제2 러버 커넥터(120, 130)의 FPCB(110)로의 결합은 탈착이 가능한 결합일 수 있다. 예컨대, 제1 및 제2 러버 커넥터(120, 130) 중 적어도 하나에 손상이 발생한 경우에, 해당 러버 커넥터를 FPCB(110)로부터 분리하여 제거하고 새로운 러버 커넥터를 고정 부재(140a)를 이용하여 인쇄회로기판(110)으로 결합할 수 있다.

한편, 본 실시예의 테스트 소켓(100b)에서 고정 부재(140a)가 제1 및 제2 러버 커넥터(120, 130) 각각의 양 측면을 덮는 구조를 가지지만, 고정 부재(140a)의 구조가 그에 한정되는 것은 아니다. 예컨대, 고정 부재는 제1 및 제2 러버 커넥터(120, 130)를 FPCB(110)로 결합시키면서 탈착이 가능한 여하한 구조로 형성될 수 있다.

지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100, 100a, 100b: 테스트 소켓, 110: 연성인쇄회로기판(FPCB), 112: 기판 몸체, 114: 비아 콘택, 120: 제1 러버 커넥터, 122: 제1 실리콘 러버, 124: 제1 도전 라인, 130: 제2 러버 커넥터, 132: 제2 실리콘 러버, 134: 제2 도전 라인, 140: 접착제, 140a: 고정 부재

Claims

중앙 부분에 접속 영역이 구비된 평판 형태를 가지며, 상기 접속 영역에 다수의 비아 콘택들이 배치된, 연성인쇄회로기판(Flexible Printed Circuit Board: FPCB);
상기 접속 영역의 하부에 배치되고 내부에 도전 라인들이 배치된 제1 러버커넥터; 및
상기 접속 영역의 상부에 배치되고 내부에 도전 라인들이 배치된 제2 러버커넥터;를 포함하고,
상기 도전 라인들은 제1 방향으로 옵셋을 가지되, 상기 옵셋이 제거되도록 상기 제1 러버커넥터와 제2 러버커넥터가 배치된, 테스트 소켓.
제1 항에 있어서,
상기 제1 및 제2 러버커넥터 각각은 러버 및 상기 러버 내에 형성된 상기 도전 라인들을 포함하고,
상기 도전 라인들은 상기 러버의 표면에 대하여 경사진 것을 특징으로 하는 테스트 소켓.
제2 항에 있어서,
상기 도전 라인들은 상기 제1 방향으로 상기 러버의 표면에 대하여 제1 각도의 경사를 가지며,
상기 비아 콘택들은 상기 FPCB 상면에 대하여 수직하며,
상기 제1 러버커넥터의 상기 도전 라인들은 상기 제1 방향으로 제1 옵셋을 가지며,
상기 제2 러버커넥터의 상기 도전 라인들은 상기 제1 방향으로 제2 옵셋을 가지며,
상기 제1 옵셋과 제2 옵셋은 크기는 동일하고 방향이 반대인 것을 특징으로 하는 테스트 소켓.
제1 항에 있어서,
상기 접속 영역과 상기 제1 및 제2 러버커넥터는 사각형 구조를 가지며,
상기 비아 콘택들은 상기 접속 영역에 2차원 어레이 구조로 상기 FPCB 상면에 대하여 수직으로 배치되며,
상기 도전 라인들은 상기 제1 및 제2 러버커넥터 각각에서 2차원 어레이 구조로 배치되되, 상기 제1 및 제2 러버커넥터의 각각의 상면에 대하여 상기 제1 방향으로 경사지도록 배치되고 상기 제1 방향에 수직인 제2 방향으로 수직으로 배치된 것을 특징으로 하는 테스트 소켓.
제4 항에 있어서,
상기 비아 콘택들은 제1 방향으로 제1 피치로 배치되며,
상기 도전 라인들은 상기 제1 방향으로 제2 피치로 배치되며,
상기 제2 피치는 상기 제1 피치의 1/2 이하인 것을 특징으로 하는 테스트 소켓.
제1 항에 있어서,
상기 제1 및 제2 러버커넥터는 접착제 또는 고정 부재에 의해 상기 FPCB의 접속 영역에 고정 결합되는 것을 특징으로 하는 테스트 소켓.