KR101906375B1 - 텍스쳐화 표면을 금속화하는 방법 - Google Patents

텍스쳐화 표면을 금속화하는 방법 Download PDF

Info

Publication number
KR101906375B1
KR101906375B1 KR1020187016364A KR20187016364A KR101906375B1 KR 101906375 B1 KR101906375 B1 KR 101906375B1 KR 1020187016364 A KR1020187016364 A KR 1020187016364A KR 20187016364 A KR20187016364 A KR 20187016364A KR 101906375 B1 KR101906375 B1 KR 101906375B1
Authority
KR
South Korea
Prior art keywords
pattern
conductive
mold
substrate
relief
Prior art date
Application number
KR1020187016364A
Other languages
English (en)
Other versions
KR20180069921A (ko
Inventor
까롤 뻬르넬
니꼴라 샤익스
스떼판 랑디스
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20180069921A publication Critical patent/KR20180069921A/ko
Application granted granted Critical
Publication of KR101906375B1 publication Critical patent/KR101906375B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 100 나노미터 이상의 진폭을 갖는 복수의 릴리프(102)를 포함하는 텍스쳐화 표면에 전도성 또는 반전도성 패턴을 생성하는 방법으로서, 하기의 단계를 포함하는 것을 특징으로 하는 방법에 관한 것이다:
- 기판의 텍스쳐화 표면 전체가 전기 전도성이 되도록 기판(100, 110)을 제조하는 단계(10);
- 전도성이 된 상기 텍스쳐화 표면에 임프린트 가능한 소재(120)의 하나 이상의 레이어가 놓이도록 코팅하는 단계(20);
- 상기 임프린트 가능한 소재로 몰드의 계곡부 또는 돌출부를 이동시켜 그 내부에 패턴을 형성하기 위해 계곡부 또는 돌출부를 포함하는 몰드(130)를 프레싱하는 단계(30);
- 상기 임프린트 가능한 소재(120)에 상기 패턴(132)의 임프린트를 남기면서 상기 몰드를 제거하는 단계(40);
- 상기 패턴 하부의 전기 전도성이 된 상기 텍스쳐화 표면을 노출시키는 단계(50); 및
- 전도성 또는 반전도성 패턴(140, 150)을 형성하기 위해 상기 패턴(132)에 하나 이상의 전기 전도성 또는 반전도성 소재를 전기적으로 증착시키는 단계(60).

Description

텍스쳐화 표면을 금속화하는 방법{METHOD FOR METALLIZING TEXTURED SURFACES}
본 발명은 일반적으로 릴리프(relief) 또는 높은 텍스쳐링(texturing)을 갖는 전기 전도성 또는 반전도성 장치에 전도성 또는 반전도성 패턴을 제조하는 것에 관한 것이다. 본 발명의 바람직한 적용예는 광전지의 금속화이다.
집적회로(integrated circuit) 타입의 반전도성 장치는 전통적으로 상업적으로 반전도성 소재, 주로 실리콘의 얇은 슬라이스의 표면상에 생산되고, 더욱 특히 계속 증가하는 집적 수준에 의해 더욱 정밀한 방법으로 이와 같은 회로를 구성하는 구성성분의 크기 및 형태를 정의하는 데에 사용되는 기법을 가능한 최적의 방법으로 수행하기 위하여, 한 면에 광학적격(optics-qualified) 마감(거울 마감)이 가해진다.
그러나, 마이크로전자산업에 의해 제조된 장치 중 일부에 있어서, 유의미한 릴리프 또는 높은 텍스쳐링을 갖는 기판의 표면 상에 이들을 제조하는 것이 종종 매우 유리하다. 이는 특히 표면 텍스쳐링이 훨씬 뛰어난 광전자 특성을 제공하는 발광다이오드 또는 광전지와 같은 광전자(optoelectronic) 장치의 경우에 그러하다.
광전지의 산업적 생산을 위해 상용되는 표준방법은 예를 들어 단결정 또는 다결정 실리콘을 사용한다. N- 또는 P-형 도핑된 기판은 우선 수산화 칼륨 용액에 의한 표면의 텍스쳐링을 거쳐야한다. 반사율을 감소시키기 위해, 유입되는 빔(beam)에 노출되는 표면을 증가시키고 기판에서 유입되는 빔의 더 뛰어난 광집중(optical confinement)을 획득할 수 있도록 결과적인 표면은 마이크로미터 크기의 피라미드 구조를 갖는다.
저비용 장치를 제조하기 위한 이와 같은 방법에서, 장치를 형성하는 모든 레이어의 형성 후에 스크린 프린팅(screen printing)에 의해, 즉 스텐실(stencil) 및 주로 은기반 금속 페이스트를 사용하여, 상호연결(interconnection)을 위해 사용되는 최종 금속화가 추가적으로 수행된다
텍스쳐화 표면(textured surface)의 릴리프 때문에, 은 페이스트를 사용하여 스크린 프린팅을 하는 경우에 은 페이스트가 텍스쳐화 기판 표면에서 느슨해지는 경우가 종종 발생한다. 이때, 은 페이스트와 기판 사이의 접촉은 몇몇의 장소에서 방해될 수 있다. 이때, 전기적 접촉은 불만족스럽다.
현재, 장비 성능은 금속화물과 텍스쳐화 기판 사이의 전기적 접촉의 품질에 크게 의존한다.
이와 같은 문제를 해결하고 감소시키기 위한 해결책들이 발견되었다. 따라서, 해결책은 접촉을 향상시키기 위해 오븐에서 어닐링하는 단계를 제공한다. 어닐링 조건, 특히 이의 온도는 획득되는 전기적 접촉의 품질에 매우 중요하다. 이와 같은 해결책은 항상 쉽게 실시될 수는 않다. 특히, 이와 같은 장치를 제조하는데 사용되는 취성(brittle) 소재의 존재에 의해, 최적의 어닐링 온도를 선택하는 것이 실제로는 제한된다. 예를 들어, 소위 이종접합(heterojunction) 광전지의 경우, 캐리어(carrier)의 재조합을 제한하여 더 뛰어난 광전자 특성을 획득하기 위해 비정질 실리콘의 레이어가 존재한다. 그러나, 금속화물(metallizaiton)은 그 후 소위 저온, 즉 약 400℃ 미만에서 어닐링되어야한다. 실리콘 구조로 금속을 통과시키기 위해 필수적인 이와 같은 어닐링은 또한 다수의 첨가제의 존재에 따라 실리콘에 대한 감소된 접착력 및 더 높은 전기적 저항을 포함하여, 단점이 없지않은 특정 스크린 프린팅 페이스트의 이용을 포함한다.
따라서, 선과 기판 사이의 전기적 접촉을 향상시키고, 높은 전기적 저항 또는 기판에 대한 낮은 접착력을 가진 소재를 사용할 필요를 제한할 수 있는 해결책을 제공할 필요가 있다.
따라서, 본 발명은 반전도성 장치의 텍스쳐화 표면에 금속성 패턴을 생성하기 위한 방법으로서, 상기 텍스쳐화 표면은 상호연결부(interconnection)와 같은 복수의 릴리프를 포함하고, 이의 진폭은 상기 패턴 너비의 진폭의 1 내지 10분의 1배이며, 하기의 단계를 포함하는 것을 특징으로 하는 방법을 제공한다:
- 적어도 기판의 텍스쳐화 표면이 전기 전도성을 띠도록 기판을 제조하는 단계;
- 전기 전도성 레이어에 임프린트 가능한 소재의 레이어가 플레이트(plate;도금)되도록 제조하는 단계;
- 상기 임프린트 가능한 소재로 몰드의 계곡부 또는 돌출부(protrusion)를 이동시켜 그 내부에 금속화될 패턴을 형성하기 위해 계곡부 또는 돌출부를 포함하는 몰드를 프레싱하는 단계;
- 상기 임프린트 가능한 소재에 상기 금속화될 패턴의 임프린트를 남기면서 상기 몰드를 제거하는 단계; 및
- 전기 전도성 또는 반전도성 패턴을 형성하기 위해, 상기 패턴(132)에 하나 이상의 전기 전도성 또는 반전도성 소재를 전착(electrodeposition)시키거나 전기화학적으로 증착시키는 단계. 예를 들어, 전도성 또는 반전도성 소재는 금속이고, 상기 패턴은 금속성 패턴이다.
본 발명을 전개함에 있어서, 본 발명에 따른 방법은 임프린트 방법을 사용하는 경우 예측가능한 기판의 텍스쳐의 손상 없이 금속선과 기판 사이의 접촉의 품질을 유의적으로 향상시킬 수 있음이 입증되었다.
따라서, 장비 성능은 향상된다.
또한, 특히 유리하게는, 본 발명에 따른 방법은 공지된 스크린 프린팅 기법보다 더 얇은 패턴을 제조할 수 있다. 따라서, 이와 같은 패턴에 의해 차지되는 표면이 감소될 수 있다. 이는 기판의 섀도윙(shadowing)의 감소 및 광속(luminous flux)에 대한 기판의 더 뛰어난 노출을 야기한다. 따라서, 광전지 패널(photovoltaic panel)과 같은 광전자 장치의 성능은 실질적으로 증가한다.
마지막으로, 본 발명에 따른 방법은 다양한 금속에 의해 패턴을 제조할 수 있다. 주로 은 페이스트의 사용에 제한된 공지된 스크린 프린팅 기법과 달리, 본 발명은 예를 들어 구리와 같은 더 전도성이 강한 소재로 패턴을 제공할 수 있게 한다.
따라서, 본 발명은 한편으로 금속 패턴과 기판 사이의 접촉의 품질을 향상시키고, 다른 한편으로 높은 전기적 저항을 갖는 소재를 사용할 필요없이 기판의 섀도윙을 감소시킬 수 있다.
따라서, 본 발명에 따른 장치가 달성한 성능은 유의적으로 향상되었다.
선택적으로는, 본 발명에 따른 방법 하기의 선택적인 특성 중 하나 이상을 더 포함한다:
텍스쳐화 표면의 릴리프는 기판의 평균 평면(mean plane)에 평행한 방향에 따른 상기 패턴의 최소 너비의 10분의 1을 초과하는 진폭을 갖는다. 가장 자주, 텍스쳐화 표면의 릴리프는 패턴의 최소 치수(dimension)의 10분의 1 내지 1000배의 진폭을 갖는다. 통상적으로, 본 발명은 릴리프의 진폭이 패턴의 최소 치수의 100배 초과인 경우 나노와이어의 필드(field)를 금속화할 수 있게 한다.
일반적으로는, 본 발명은 텍스쳐화 표면의 릴리프가 패턴의 최소 너비의 절반을 초과하는 진폭을 가질 때 특히 유리하다. 본 발명은 텍스쳐가 더 많이 마킹(marking)되고 텍스쳐화 표면의 릴리프가 패턴의 최소 너비를 초과하는 진폭을 가질 때 더욱 유리하다. 통상적으로는, 이와 같은 최소 치수, 소위 최소 너비는 패턴에 의해 형성된 선, 홈 또는 도랑(trench)의 너비이다. 선, 홈 또는 도랑의 너비는 이것이 주로 따라 연장되는 방향에 수직인 방향을 따라 측정된 치수이다.
일반적으로는, 패턴의 최소 너비는 프레싱 단계 동안 몰드의 공급 운동(feed motion) 방향에 수직인 평면에서 측정된 이의 최소 치수이다. 따라서, 이와 같은 최소 너비는 기판 표면의 평면에 실질적으로 평행인 평면에서 측정된다. 바람직하게는, 이는 패턴의 베이스(base)에서 측정된다.
텍스쳐화 표면의 상기 릴리프는 피라미드 형태 및/또는 원형 단면을 갖는 원통 형태 및/또는 다각형태를 갖거나, 및/또는 주름(corrugation) 및/또는 홈(groove)을 형성한다.
제조하는 단계는 표면이 텍스쳐화된 베이스 기판(100)을 획득하는 단계, 및 상기 텍스쳐화 표면을 적어도 부분적으로 덮는 비정질 실리콘의 레이어(160)를 형성하는 단계를 포함한다. 유리하게는, 이와 같은 단계는 이종접합 광전지를 획득할 수 있게 한다.
상기 제조하는 단계는 베이스 기판이 전기 전도성 또는 반전도성이 되도록 전하 캐리어(charge carrier)에 의해 도핑하는 단계를 포함한다. 대안으로, 및 바람직하게는, 기판이 전도성이 아니거나 약간만 전도성인 경우, 제조하는 단계는 표면이 텍스쳐화된 베이스 기판을 획득하는 단계 및 상기 텍스펴화된 표면을 전기 전도성 레이어에 의해 덮는 단계를 포함한다. 이와 같은 단계는 도핑된 기판에도 적용될 수 있다. 예를 들어 이종접합 광전지를 제조하기 위해, 비정질 실리콘의 레이어가 베이스 기판에 플레이트되거나 형성되는 경우, 전도성 레이어는 비정질 실리콘 레이어를 적어도 부분적으로 덮도록 플레이트된다. 따라서, 본 발명은 베이스 기판이 전도성, 반전도성 또는 절연성이던지 적용된다.
바람직하게는, 기판은 실리콘으로 제조된다. 유리하게는, 이는 단결정 실리콘으로 제조된다. 또한, 기판은 다결정일 수도 있다.
전기 전도성 레이어는 주석 도핑된 산화 인듐(ITO)의 레이어이다.
전도성 또는 반전도성 소재는 알루미늄, 구리, 은, 백금, 철 및 금 중에서 선택되는 금속이다.
전착하는 단계 후에, 어닐링하는 단계가 수행된다. 유리하게는, 이와 같은 단계는 한편으로 증착물의 결정화도(crystallinity)를 변화시켜 이의 저항률(resistivity)을 감소시키고, 다른 한편으로 전도성 또는 반전도성 소재의 증착의 컴플라이언스(compliance)를 향상시킨다. 그 후, 이는 텍스쳐화 표면의 형태에 완벽하게 접착한다. 상기 접촉은 뛰어난 품질을 갖는다. 증착의 뛰어난 컴플라이언스는 전도성 소재와 기판 사이의 긴밀한 접촉을 가져온다. 따라서, 이는 낮은 저항률을 갖는 인터페이스(interface)를 가져온다.
전착하는 단계는 전도성 또는 반전도성 패턴 소재가 텍스쳐화 표면 위로 돌출되도록 수행된다. 따라서, 패턴은 릴리프 위로 연장되도록 제조된다. 그 결과는 과증착(over-deposition)이다. 특정 구현예에 따르면, 과증착은 임프린트 가능한 소재에 임프린트된 패턴을 완전히 채우고 그 위로 연장된다. 따라서, 전도성 또는 반전도성 소재는 임프린트 가능한 소재의 자유 표면에 돌출부를 형성한다. 유리하게는, 이는 상호연결을 가능하게 한다.
임프린트 가능한 소재는 전기 절연성이다.
전착하는 단계는 전도성 또는 반전도성 소재로 제조된 패턴이 임프린트 가능한 소재 위로 돌출되도록 수행된다.
임프린트 가능한 소재는 투명하고 전착하는 단계 후에도 유지된다. 따라서, 임프린트 가능한 소재는 장치의 광전자 특성을 변화시킴이 없이 보호 레이어를 형성한다.
통상적으로는, 임프린트 가능한 소재는 SOG(Spin On Glass) 타입이다. 이는 예를 들어 포스포실리케이트- 또는 실록산- 또는 실세스퀴옥산-기반이다.
전착하는 단계 후에, 상기 방법은 임프린트 가능한 소재를 적어도 부분적으로 제거하는 단계를 포함한다.
임프린트 가능한 소재는 열경화성이다.
임프린트 가능한 소재는 감광성 레지스트(photosensitive resist)이고, 상기 패턴의 외부에서만 또는 상기 패턴 중 하나 이상에서만 선택적으로 덮어 레지스트의 노출을 적어도 부분적으로 막는 마스킹 코팅(masking coating)을 몰드가 포함하고, 몰드를 제거하는 단계 전에 상기 마스킹 코팅에 의해 마스크되지 않은 레지스트를 활성화하기 위하여 노출시키는 단계를 포함한다.
첫번째 구현예에서, 레지스트는 포지티브 레지스트이고, 마스킹 코팅은 패턴의 끝단 외부의 몰드를 덮는다. 두번째 구현예에서, 레지스트는 네거티브 레지스트이고 마스킹 코팅은 몰드를 적어도 패턴의 끝단에서 덮는다.
유리한 구현예에 따르면, 코팅하는 단계 동안, 상기 텍스쳐화 표면 상에 플레이트된 임프린트 가능한 소재의 레이어의 부피는 Vlayer와 동일하다:
Vlayer=Vmold+Vfill+Vsafety
여기서,
Vmold=몰드 패턴에 의해 정의되고, 프레싱하는 단계 동안 레지스트에 의해 채워질 부피,
Vfill = 기판에 평행하고 최대 진폭을 갖는 릴리프의 최고점을 통과하는 평면과 텍스쳐화 표면 사이의 자유부피,
Vsafety=(기판의 표면)x(세이프티 두께), 최고 릴리프의 피크와 몰드 패턴의 끝단 사이의 거리.
바람직하게는, 세이프티 두께 es는 하기와 같이 정의된다:
(es)≤2Hm-(A)
여기서,
Hm=몰드 패턴의 높이,
A= 릴리프의 최대 진폭. 이와 같은 거리는 최고 릴리프의 높이와 텍스쳐화 표면의 최저 계곡의 차이로 정의된다.
유리한 구현예에 따르면, 텍스쳐화 표면의 릴리프의 종횡비가 3 이상이면, 몰드 패턴의 너비는 텍스쳐화 표면의 릴리프의 최소 너비를 초과한다. 이와 같은 조건에 의하면, 얇은 패턴을 형성하면서 텍스쳐화 표면의 텍스쳐링을 보유할 수 있다.
텍스쳐화 표면의 릴리프의 종횡비가 3 미만이면, 몰드 패턴의 너비는 텍스쳐화 표면 또는 텍스쳐링 피리어드(texturing period)의 릴리프의 최소 너비 이하일 수 있다.
다른 구현예에 따르면, 본 발명은 100 나노미터 이상의 진폭을 갖는 복수의 릴리프(102)를 포함하는 텍스쳐화 표면에 전기 전도성 또는 반전도성 패턴을 제조하는 방법으로서, 하기의 단계를 포함하는 것을 특징으로 하는 방법을 제공한다:
- 기판의 적어도 텍스쳐화 표면 전체가 전기 전도성이 되도록 기판을 제조하는 단계;
- 전기 전도성이 된 상기 텍스쳐화 표면 상에 임프린트 가능한 소재의 하나 이상의 레이어가 직접적으로 플레이트(plate; 도금)되도록 나노미터 임프린트(nanometric imprinting)에 의해 코팅하는 단계;
- 상기 임프린트 가능한 소재로 몰드의 계곡부 또는 돌출부를 이동시켜 그 내부에 패턴을 형성하기 위해 계곡부 또는 돌출부를 포함하는 몰드를 프레싱하는 단계;
- 상기 임프린트 가능한 소재에 상기 패턴의 임프린트를 남기면서 상기 몰드를 제거하는 단계;
- 상기 패턴 하부의 상기 텍스쳐화 표면을 노출시키는 단계; 및
- 전기 전도성 또는 반전도성 패턴을 형성하기 위해 상기 패턴에 하나 이상의 전도성 또는 반전도성 소재를 전기적으로 증착시키는 단계.
다른 측면에 따르면, 본 발명은 전술한 방법을 포함하는, 하나 이상의 광전지를 제조하는 방법에 관한 것이다.
본 발명의 범위 내에서, 복수의 릴리프를 갖는 텍스쳐화 표면을 갖는 기판을 포함하는 반전도성 장치가 또한 제공된다. 상기 장치는 또한 기판의 텍스쳐화 표면 상에 플레이트된 전도성 또는 반전도성 패턴을 포함하소, 상기 기판의 텍스쳐화 표면은 전기 전도성이고, 상기 기판은 패턴들 사이에 플레이트된 투명 소재를 포함한다.
선택적으로는, 본 발명에 따른 장치는 하기의 특성 중 하나 이상을 더 포함한다:
상기 기판은 전기 전도성 레이어에 의해 덮인 베이스 기판을 포함한다. 이와 같은 구현예에서, 베이스 기판은 절연성이거나 전도성이 약하다. 선택적으로는, 베이스 기판은 전도성 또는 반전도성이다.
반전도성 또는 전도성 패턴은 투명 소재를 넘어 돌출부를 형성한다.
투명 소재 "스핀 온 글래스(Spin On Glass)"(SOG) 타입이다. 이는 절연성이다.
다른 구현예에서, 본 발명은 복수의 릴리프를 갖는 텍스쳐화 표면을 갖는 기판을 포함하는 반전도성 장치를 제공하고, 적어도 몇몇의 릴리프의 진폭은 100nm 이상이고, 상기 장치는 전도성 또는 반전도성 소재로 형성되고, 상기 기판의 텍스쳐화 표면 상에 플레이트된 패턴을 더 포함한다. 적어도 상기 패턴 밑에 깔린 텍스쳐화 표면은 전기 전도성이고, 상기 장치는 패턴들 사이에 플레이트된 하나 이상의 투명 소재를 포함한다.
바람직하게는, 상기 기판은 전기 전도성 레이어에 의해 덮인 베이스 기판을 포함한다.
바람직하게는, 전도성 또는 반전도성 소재로 형성된 패턴은 상기 투명 소재를 넘어 돌출부를 형성한다.
다른 구현예에서, 본 발명은 릴리프를 갖는 텍스쳐화 표면을 갖는 기판을 포함하는 반전도성 장치를 제공하고, 상기 장치는 기판의 텍스쳐화 표면 상에 플레이트된 전도성 또는 반전도성 패턴을 더 포함하며, 상기 전도성 또는 반전도성 패턴은 본 발명에 따른 방법 중 어느 하나에 의해 제조된다.
바람직하게는, 상기 장치는 패턴들 사이에, 임프린트 가능한 소재의 레이어에 형성된 인터(inter) 패턴을 포함한다.
유리하게는, 상기 장치는 하나 이상의 광전지를 포함한다. 특정 구현예에 따르면, 베이스 기판의 텍스쳐화 표면은 비정질 실리콘을 포함한다. 이와 같은 특징은 이종접합 광전지의 제조에 있어서 특히 유리하다.
본 발명의 목적뿐만 아니라, 특징 및 장점은 하기의 첨부된 도면에 의해 도시된 이의 자세한 구현예로부터 더 명확하게 될 것이다.
도 1은 본 발명의 예시적인 구현예에 다른 방법의 다른 단계를 도시한다.
도 2는 본 발명에 따른 방법의 단계 중 하나의 특정 구현예를 도시한다.
도 3은 본 발명의 다른 구현예에 따른 방법의 다른 단계, 특히 이종접합 광전기의 제조에 적합한 실시예를 도시한다.
도 4는 임프린트 전에 기판에 증착될 임프린트 가능한 소재의 양을 계산하는 방법을 도시한다.
도 5는 임프린트 전에 기판에 증착될 임프린트 가능한 소재의 양을 결정하는 다른 유리한 실시예를 도시한다.
첨부된 도면은 예시하는 것에 불과하고 본 발명을 제한하지 않는다.
도 1a 내지 도 1h로 구성되는 도 1은 본 발명의 첫번째 실시예에 대응되는 방법의 필수적인 단계를 나타낸다.
이와 같은 첫번째 실시예는 제조될 장치의 특정 타입을 지칭하지 않는다. 이는 기판의 텍스쳐화 표면과 뛰어난 전기적 접촉을 유지하고 스크린 프린팅에서 주로 사용되는 금속 페이스트 보다 매우 뛰어난 전기 전도성 금속을 사용하면서 스크린 프린팅에 의해 기판에서 획득할 수 있는 것보다 더 얇은 금속화물을 획득하기 위해 필수적인 단계들을 나타낸다. 통상적으로는 공지된 스크린 프린팅법은 80 미크론 미만의 두께를 갖는 금속화된 선을 획득할 수 없다.
도 1a에서 보여지는 바와 같이, 기판(100), 주로 실리콘은 표면-텍스쳐화된다. 본 발명은 텍스쳐링이 어떻게 달성되었는지 뿐만 아니라, 이것이 의도적으로 제조되었는지는 가정하지 않는다. 그러나, 당업자는 장치, 더욱 특히 광전자 장치를 향상 키기 위해 어떻게 표면 텍스쳐링을 제조하는지 알 수 있다. 배경기술에서 언급된 방법과 같은 물리화학적 방법이 공지되었다. 단결정 실리콘의 경우, MEMS라는 약칭으로 알려진 마이크로미터-크기 전자기계 시스템(micrometer-sized electromechanical system)의 제조를 위해 일반적으로 습식 이방성 에칭(wet anisotropic etching)이 실시된다.
피라미드 형태의 릴리프를 갖는 텍스쳐화 표면을 제조하기 위해, 예를 들어 하기의 기법이 공지되어 있다:
- KOH, 즉 수산화 칼륨 또는 TMAH, 즉 테트라메틸 수산화 암모늄으로 침식(attack)함으로써 피라미드를 제조, 이는 선택적인 기법으로서, 실리콘의 평면(1-1-1)을 노출시킬 수 있게 하고, 그 결과 피라미드를 형성할 수 있음.
- 리소그래피(lithography) 단계 후 화학적 에칭에 의한 소위 "역피라미드" 구조의 제조.
본 발명은 또한 제조된 텍스쳐의 기하학적 구조에 대해 가정하지 않는다. 여기서는 임의로 피라미드를 형성하는 릴리프(102)로 도시적으로 나타나고, 따라서 삼각형 단면을 갖고, 규칙적으로 간격을 두며, 본 발명은 다른 타입의 텍스쳐링에도 적용된다.
릴리프(102)는 기판의 자유 표면 또는 같은 표면에 수직인 평면에 원형 또는 다각형 단면을 가질 수도 있다. 릴리프(102)는 곡선형 형태를 가질 수도 있다. 이들은 특히 기판 표면의 주름일 수 있다.
또한, 두 패턴들 사이의 공간은 필수적으로 일정하지 않다. 또한, 같은 기판의 릴리프는 다양한 형태를 가질 수 있다.
비제한적으로, 실시하기 위한 텍스쳐링에 의해 제조된 릴리프(102)의 진폭은 통상적으로는 100 나노미터 내지 수십 미크론(1 미크론=10-6 미터)이고, 더욱 특히 1 내지 25 미크론이다. 일반적으로 릴리프(102)의 진폭은 이들의 최고점과 최저점 사이의 거리로 정의된다. 이와 같은 거리는 기판 표면에 실질적으로 수직인 방향을 따라 측정된다. 더욱 특히, 이와 같은 방향은 기판 표면의 중간(median) 평면에 수직이다. 일반적으로, 이는 프레싱 단계 동안 몰드의 공급 운동 방향에 수직이다. 도시화된 실시예에서, 방향은 수직(vertical)이며 도면에 수직이다. 도시화된 실시예에서, 도면부호 104를 갖는 릴리프의 진폭은 삼각형의 밑변과 정점 사이의 거리이다.
릴리프의 베이스의 크기는 3 내지 25 미크론이고, 더욱 바람직하게는 4 내지 15 미크론이다. 릴리프의 베이스의 크기는 두 개의 릴리프 사이의 기판 표면에 대해 릴리프의 돌출부분에서 특정된 릴리프의 최대 치수이다.
텍스쳐화 표면의 피치(pitch)는 연속되는 두 개의 릴리프 사이의 평균 거리에 대응된다. 예를 들어, 텍스쳐화 표면의 피치는 2 내지 20 미크론이고, 더욱 특히 4 내지 15 미크론이다. 예를 들어, 9㎛ 피치를 위해 역피라미드형 릴리프들은 깊이가 6㎛이고, 15㎛ 피치위해 이들은 깊이가 10㎛이다. 통상적으로는, 피치는 피라미드의 두 정점 사이에서 측정된다. 하기에서 볼 수 있듯이, 본 발명에 따른 방법은 기판(100,110)이 적어도 전기 전도성 표면일 것을 요구한다. 본 방법의 첫번째 단계(100)는 선택적인 단계이고 그 결과는 도 1b에 도시적으로 나타나며, 필요한 경우 베이스 기판(100)의 표면 상에 전기 전도성 소재의 레이어(110)를 증착시키는 것으로 구성된다. 따라서, 베이스 기판(100) 및 전도성 레이어(110)로 구성되는 기판(100,110)이 획득된다. 전도성 레이어(110)는 베이스 기판의 형태에 따르고, 그에 따라 베이스 기판(100)의 텍스쳐를 제조한다.
광전자 장치의 제조의 경우, 역시 투명해야 할 수도 있다. 유리하게는 ITO("산화 인듐 주석", 즉 주석 도핑된 산화 인듐)와 같은 소재가 사용될 수 있다. 예를 들어 실로콘으로 제조된 기판이 전도성이 되도록 충분히 도핑되면, 이와 같은 레이어는 필요하지 않을 것이다. 베이스 기판(100)이 충분히 절연성 또는 전도성이 아니면, 전도성 레이어가 필요하다.
본 방법의 다음 단계(20)는 그 결과가 도 1c에 나타나고, 다음 단계에서 논의될 것과 같이 NIL("나노-임프린트 리소그래피(nano-imprint lithography)")이라는 약칭으로 알려진 소위 나노미터 임프린트 리소그래피에 사용되는 타입의 몰드(130)로부터 임프린트를 수용하기 쉬운 레지스트와 같은 소재의 레이어(120)의 증착을 포함한다. 나노미터 임프린트 리소그래피를 위한 두 가지의 주요 기법이 하기에 간략하게 기재된다. 본 발명은 레이어(120)를 위해 사용되는 소재 및 이를 증착하는 방법에 대해 제한적이지 않다. 예를 들어, 감광성 액체 레지스트의 경우, 증착은 마이크로전자 산업에서 널리 사용되고 "스핀코팅(spin-coating)"으로도 알려진 스핀 원심분리에 의해 간단하게 수행될 수 있다. 진공 증착(vacuum deposition), 열증발(heat evaporation) 등과 같이 해당 산업에서 사용되는 다른 모든 증착 기법이 사용될 수 있다.
임프린트 가능한 소재의 레이어는 유전체(dielectric)이다. 이는 전기 전도성이 아니다.
바람직하게는, "스핀 온 글래스" 또는 SOG로 알려진 소재가 레이어(120)를 위해 사용될 수 있다. 이들은 유전체 소재이다. 액체로 사용가능하며, 이들은 또한 레지스트와 같이 "스핀코팅"에 의해 간단하게 증착될 수 있다. 본 발명을 전개함에 있어서, 이와 같은 SOG 소재는 텍스쳐화 표면에 형성된 형태와 진폭에 상관없이 텍스쳐화 표면을 채우는 데에 특히 적합한 것으로 증명되었다.
예를 들어 포스포실리케이트- 또는 실세스퀴옥산- 또는 실록산-기반 소재가 사용될 수 있다. Dow Corning Inc.의 SOG, 예를 들어 HSQ, 즉 수소 실세스퀴옥산(hydrogen silesquioxane)이 또한 사용될 수 있다. 나노미터 임프린트 리소그래피는 두가지의 주요 기법으로 구성된다. T-NIL, 즉 "열 나노임프린트 리소그래피(thermal nano-imprint lithography)"로 불리는 첫번째 기법은 가열된 열가소성 모노머 또는 폴리머를 계곡부 및/또는 돌출부를 갖는 불투명한 몰드로 임프린트하는 것으로 구성된다. 냉각 후에, 상기 몰드는 제거될 수 있고, 임프린트된 패턴이 남겨진다. 기호 P-NIL, 즉 "광경화형 나노임프린트 리소그래피(photo-curable nano-imprint lithography)"로 지칭되는 두번째 기법은 계곡부 및/또는 돌출부를 갖는 투명한 몰드로 감광성 레지스트를 임프린트 하는 것 및 이를 통해 레지스트 필름을 광학적으로 노출시키는 것을 포함한다. 상기 노출은 고형화되는 레지스트 필름의 가교결합을 야기한다.
따라서, 도 1d에 나타나는 바와 같이, 다음 단계(30)는 몰드 릴리프가 에칭되는 몰드(130)를 적용하는 것이다. 이와 같은 몰드 릴리프는 제조되는 장치에서 재생산되어야 하는 금속화 패턴(132)에 대응된다. 레이어(120)로 몰드(130)가 통과하는 것은 압력에 의해 내부에 몰드(130)의 릴리프를 임프린트한다.
레이어(120)가 패턴(132)의 형태를 유지하기에 충분하도록 고형화된 때, 몰드(130)는 단계(40) 동안 제거될 수 있다. 그 결과는 도 1e에 나타난다. 전술한 바와 같이, 레이어(120)를 형성하기위해 증착된 소재의 성질 및 사용된 몰드의 타입, 투명한지 불투명한지에 따라, 고형화는 매우 다른 메카니즘에 따라 실시된다. 감광성 레지스트와 같이 초기에 액체이거나 적어도 점성이 낮은 소재가 사용되는 경우, 증착은 원심분리에 의해 쉽게 수행되고, 가해져야하는 압력은 낮으며, 이는 본 발명의 산업적 실시에 있어서 장점이 될 수 있다. 액체 형태인 전술된 SOG 소재의 경우, 어닐링에 의해 고형화된다.
나노미터 임프린트 리소그래피 단계를 위한 방법에 의해 사용된 기법이 무엇이든지, 레이어(120)를 형성하기 위해 사용되는 소재의 일부가 임프린트된 도랑의 하부에 남기 때문에 생성된 패턴(132)은 종종 직접 사용가능하지 않다. 다음 단계(50)는 그 결과가 1f에 나타나고, 도랑의 하부에서 밑에 깔리 전도성 레이어, 즉 본 실시예에서는 ITO 레이어(110)를 노출시키기위해 레이어(120)에의 침식으로 구성된다. 이와 같은 목적을 위해, 예를 들어 소위 RIE 에칭(즉, "반응성 이온(reactive ion) 에칭")이 산소 플라즈마의 존재하에서 수행될 수 있다. 이와 같은 에칭은 일정하고, 전 표면을 걸쳐 동일한 양의 소재가 제거된다. 본 작업은 임프린트된 구역에 위치한 레지스트가 완전히 에칭되고, 금속화될 패턴들 사이의 구역에 대응되는 다른 구역에 충분한 레지스트 두께가 유지될 때 정지된다.
다른 방법은 전 표면에 걸쳐 제어된 두께의 소재가 제거되는 화학적 습식 에칭으로 구성된다.
두 가지 경우 모두에 있어서, 밑에 깔린 전도성 레이어(110)의 침식은 선택적이며, 이와 같은 실시예에서는 ITO가 바람직할 수 있고, 즉, 밑에 깔린 전도성 레이어(110)의 침식이 임프린트 가능한 레이어의 침식보다 매우 덜 빠르게 함으로써, 이러한 단계를 산업적으로 구현할 수 있다.
모든 경우에, 이는 임프린트된 패턴의 실질적인 변형 없이 수행될 수 있다. 단계(1f)가 완료되면, 레이어(120)에 인터패턴(inter-pattern)(122)만이 남는다. 선택적인 방법이 또한 도 2에 기재된다.
이와 같은 단계에서, 패턴이 금속화될 수 있다. 단계(60)는 뛰어난 전기 전도성 금속을 ITO 레이어(110) 상에 또는 전술한 바와 같이 그 자체로 매우 뛰어난 전도체이면 직접적으로 기판(100) 상에 전착(electrodeposition), 소위 전기화학적 증착으로 구성된다.
전착은 모든 종류의 물체에 금속을 증착시키기 위한 화학 산업에서 일반적인 작업이다. 이는 산 또는 알칼리 용액에 금속염을 포함하는 탱크에서 액체상에서 수행된다. 이와 관련된 경우에서, 장치가 제조되고 그 구조가 도 1f에 대응되는 반전도성 웨이퍼(wafer)는 배스에 완전히 침지된다. 상기 웨이퍼는 전력원의 음극에 전기적으로 연결된다. 다른 극은 침지된 전극 자체에 연결되고, 증착될 금속 또는 불활성 전극, 예를 들어 백금으로 만들어지고 큰 표면적을 갖는 것으로 구성된다. 전류의 작용 하에서, 전해질에 포함된 금속 이온은 음극 상에, 즉 인터패턴(122)에 의해 보호되지 않는 구역의 웨이퍼 상에 증착되고 도 1g에 나타난 바와 같이 금속 레이어(140)를 형성한다. 특히 기판과의 매우 뛰어난 접촉 저항 및 가능한 낮은 상호연결부의 직렬저항(series resistance)이 필요한 경우에 적용하도록, 매우 다양한 금속, 즉 구리, 은, 금 등과 같이 매우 뛰어난 전기 전도체들이 이와 같은 기법에 의해 증착될 수 있다.
반전도성 소재, 예를 들어 Cu2O, p-타입 또는 ZnO 반전도성 소재와 같은 산화 금속을 증착시키는 것이 또한 고려될 수 있다.
본 발명에 따른 방법의 모든 특성 및 본 발명의 모든 장치에 대해, 전착에 의해 증착될 수 있는 반전도성 소재는 증착된 금속을 대체할 수 있다.
금속 레이어(140)는 탄력적(compliant)이라고 불린다. 즉, 텍스쳐화 기판에서 성장이 모든 방향에서 동일하다. 통상적으로 그러나 비제한적으로, 레이어의 두께는 수 나노미터 내지 수십 미크론이다. 도 1h에 나타나는 바와 같이 두꺼운 레이어(150)를 획득하여 상호연결의 직렬저항을 감소시키기 위해 과증착(over-deposition)이 수행될 수 있다.
과증착은 레지스트 소재의 두께를 능가하도록 수행되는 전도성 또는 반전도성 소재의 증착을 지칭한다. 과증착은 전착의 연속이다.
도 2는 임프린트된 도랑의 하부에서, 밑에 깔린 레이어의 노출을 포함하는 본 방법의 단계(50)의 선택적인 실시예를 나타낸다.
이와 같은 선택적인 실시예에서, 감광성 레지스트가 임프린트 가능한 소재 레이어(120)를 위해 사용된다. 몰드(130)는 투명 소재로 제조된다. 그러나, 이는 몰드의 계곡부 또는 도출되는 릴리프 사용되는 레지스트가 각각 포지티브 또는 네거티브 레지스트인지에 따라 몰드가 불투명해지도록 제조된다. 더욱 구체적으로는, 몰드(130)는 레지스트의 노출의 적어도 부분적으로 멈추는 마스킹 코팅(134)을 포함한다. 이는 선택적으로 몰드(130)의 돌출부 외부만 또는 몰드의 하나 이상의 돌출부만을 덮는다. 본 방법은 그 후 몰드를 제거하는 단계 전에 마스크되지 않은 레지스트가 마스킹 코팅(134)에 의해 활성화될 수 있도록 노출시키는 단계를 포함한다.
레지스트가 포지티브 레지스트이면, 마스킹 코팅(134)은 몰드(130)를 몰드의 돌출부의 끝단 외부에서 덮는다. 레지스트가 네거티브 레지스트이면, 마스킹 코팅(134)은 몰드(130)를 도 2에서 나타나는 바와 같이 적어도 돌출부의 끝단에서 덮는다.
따라서, 레지스트가 각각 포지티브 또는 네거티브인지 및 실제 노출되었는지에 따라, 레이어(120)가 몰드(130)를 통해 노출(136)되면 몰드 돌출부에 의해 압출된 부분(124)은 가용성이 되거나 가용성으로 유지된다. 유리하게는, 밑에 깔린 레이어(110)를 노출시키기 위해, 레지스트는 종래 광리소그래피 방법에 따라 간단히 용해되어야 한다. 전술한 바와 같이, 도 1g 및 1h를 참고하여 기재된 이어질 금속 전착을 가능하게 하기위해 인터패턴(122)만이 자리에 남겨진다.
도 3은 이종접합 광전지를 제조하기 위한 방법의 특정 실시예를 나타낸다.
배경기술에서 기재된 바와 같이, 현재 이종접합 광전지의 금속화는 스크린 프린팅에 의해 수행된다. 은 페이스트는 증착되고 금속화될 금속 표면에 가해진 스텐실을 통해 펼쳐진다. ITO 레이어와 금속화물 간의 전기 접촉은 완전하지 않다. 스크린 프린팅은 기판 거칠기와 불완전한 컴플라이언스(compliance)만을 가능하게 한다. 은 증착물과 기판 사이의 전기 접촉을 향상시키기 위해, 우리가 본듯이 어닐링이 수행되어야하고, 이는 장치 및 더욱 특히 광전지에 사용되는 비정질 실리콘에 이미 증착된 다른 레이어를 손상시키지 않는다.
반전도성 장치의 발전 및 계속 증가되는 직접(integration)에 대한 일반적의 맥락에서, 접촉 및 상호연결 저항을 유지하거나 감소시키면서 금속화물의 너비를 감소시키는 것은 광전지의 경우 특히 중요하다. 광전지에 대한 중요한 파라미터는 실제로 금속화에 의해 야기된 쉐도잉(shadowing)이다. 쉐도잉된 구역은 전류의 생성에 포함되지 않고, 따라서 생성된 전류를 유의미한 옴손실(ohmic loss)없이 장치 아웃렛(outlet)에서 이동시키면서 이들 표면을 감소시키는 것이 가능하여야 한다.
도 1a 내지 도 1h에 나타난 상기 방법은 이와 같은 결과를 제공한다. 도 3a는 광전지 타입의 장치의 구조가 제조되는 것을 나타낸다. 도 3a는 레이어(120)를 임프린트하기 위해 몰드(130)가 적용되는 도 1에 비교되어야 한다. 주된 차이점은 밑에 깔린 실리콘 기판(100)과의 이종접합을 제조하기 위해 필수적인 비정질 실리콘 레이어(160)의 존재이다.
도 1f와 비교될 수 있는 도 3b는, 본 방법의 단계(50)를 적용한 후에 남겨진 인터패턴(122)을 보여주며, 몰드에 의해 압축되었던 레이어(120)의 소재가 임프린트된 도랑의 하부에서 방금 제거되었다. 도 1 또는 도 2에 기재된 방법 중 어느 하나가 도랑(132) 하부의 밑에 깔린 ITO 레이어(110)를 노출시키기 위해 사용될 수 있다.
도 3c는 전착 단계(60) 후에 획득될 수 있는 다양한 결과를 나타낸다. 텍스쳐화 표면(140)에 맞춰지는(conform to) 수개의 단원자 레이어의 탄력적인(compliant) 두께를 갖는 금속 증착이 획득된다. 더 큰 증착물은 레지스트에 나노미터 임프린트에 의해 형성된 구멍을 부분적으로 또는 완전히 채울수 있도록 한다. "버섯" 형태의 과증착은 전착을 연장함으로써 획득할 수 있고, 접촉 표면이 더 크기 때문에 접촉이 가능해진다. 또한, 다른 전착 수준이 획득될 수 있다(150). 인터패턴(122)이 고정되어 있거나 고정되어 있지 않을 수 있다는 것을 주의해야 한다. 더욱 특히, 어닐링에 의한 고형화 후에 투명하게 유지되는 전술된 SOG와 같은 소재를 레이어(120)를 위해 사용하는 것은 또한 장치를 보호할 수 있고, 이 경우 이는 금속화 후에 제거되지 않는다.
본 발명에 따른 방법은 통상적으로는 최대 10 나노미터의 매우 얇은 패턴을 형성할 수 있게 한다. 예를 들어, 릴리프를 위해 10 미크론 너비의 금속선을 형성하기 쉽게 하고, 이의 치수는 앞서 언급하였고, 이들 선들과 기판 사이의 접촉은 매우 뛰어나다.
일반적으로는, 본 발명은 유리하게는 패턴의 종횡비에 비교하여 표면상의 릴리프의 종횡비가 어떠하든 너비가 10nm 내지 100㎛인 패턴이 임프린트에 의해 제조될 수 있게 한다.
도 4는 임프린트 전에 기판 상에 증착하기 위해 필요한 레지스트 또는 소재의 양을 계산하는 법을 나타낸다.
프레싱 후에 모든 몰드 계곡부 및 모든 홈, 및 일반적으로는 기판 표면에 텍스쳐링에 의해 생성된 모든 틈(crevice)을 채우기에 충분한 임프린트될 레이어를 구성하는 상당량의 소재 또는 레지스트가, 제조되는 플레이트 상에 증착되어야한다. 더욱이, 몰드를 프레싱한 후에, 몰드 패턴의 피크 및 기판 틈의 피크 사이에 최소의 두께(220)를 유지할 필요가 있다. 통상적으로는, 최소 두께는 수십 나노미터이다(nm=10-9 미터).
증착될 소재의 양은 한편으로는 몰드 패턴의 기하학적 형태 및 이의 높이, 다른 한편으로는 채워져야 할 틈 및 몰드와 기판 사이에 유지되어야하는 얇은 레이어의 부피에 기반하여 용이하게 계산될 수 있다. 틈 부피는, 텍스쳐링이 본 발명을 설명하는 도면에 사용되는 형태와 같은 간단한 기하학적 형태를 갖고 있다면 용이하게 계산할 수 있고, 또는 텍스쳐화된 기판으로부터 실험적으로 추정할 수도 있다.
몰드 패턴의 최소 높이는 도 3c에 나타난 바와 같이 상호연결을 위해 필요한 종횡비에 직접적으로 의존한다. 몰드의 적용 방향에 실질적으로 수직인 방향에 따른 패턴 너비는 통상적으로 20 nm 내지 수 미크론일 수 있다. 이의 간격은 100 nm 내지 수백 미크론일 수 있다.
몰드 적용 압력은 레이어(120)를 위해 사용된 기법 및 소재에 주로 의존한다. 감광성 레지스트와 같은 액체 또는 저점도 소재는 고형화가 방사(P-NIL) 또는 어닐링(SOG)에 의해 획득되는 경우 약 1 내지 2 bar의 저압을 가능하게 한다. 그 후, 프린팅이 실온에서 수행된다. 감광성 레지스트가 폴리머화 또는 가교결합될 수 있다. 예를 들어, 이들은 에폭시, 비닐, 아크릴레이트 및 메타크릴레이트 레지스트이다.
임프린트될 소재(T-NIL)가 가열되어야 하는 경우, 2 내지 15 bar의 압력이 필요할 수 있다. 이와 같은 파라미터는 필요한 임프린트 시간 및 임프린트될 소재에 의해 도달되는 온도, 및 그에 따라 임프린트될 때 이의 점도에 크게 의존한다. 임프린트 온도를 증가시키는 것은 소재의 점도를 감소시키고, 따라서 가해지는 압력 및/또는 임프린트 시간이 또한 감소된다. 임프린트 시간은 선택된 소재에 의존한다. 열가소성 소재, 예를 들어 PMMA(폴리메틸 메타크릴레이트), 폴리스티렌, 폴리카보네이트 또는 폴리올레핀 레지스트를 위해, 온도는 유리 전이(glass transition)를 초과하여야 한다. 열경화성 소재, 예를 들어 에폭시 또는 폴리에테르 레지스트를 위해, 임프린트는 경화 온도보다 낮은 온도에서 수행된다. 그 후, 경화 온도를 초과하도록 온도를 상승시키고, 소재가 안정화 후에, 몰드 스트리핑(stripping)이 달성된다.
또한, 전착 단계(60) 동안 증착물의 제어 및 금속 레이어의 성장의 제어는 다수의 파라미터 및 물리화학적 메카니즘을 이행하고, 이들 중 일부는 하기에 기재된다:
- 기판의 텍스쳐링의 효과를 포함하여 기판의 총 표면을 알고, 먼저 전착 반응의 수율이 100%에 가까운 것으로 가정하면, 하기의 패러데이 법칙은 증착되는 몰의 수를 결정할 수 있게 한다. 그 후, 금속의 원하는 두께를 획득하기 위해 필요한 시간이 가해진 전류의 함수로 예측될 수 있다.
Figure 112018056464008-pat00001
여기서, I: 전류값, t: 시간, n: 산화환원 반응에서 교환되는 전자의 수, F: 패러데이 수, M: 증착된 소재의 몰 질량, 및 m: 증착된 몰 수.
- 반응 수율이 100% 미만이면, 하나 이상의 원치않은 반응이 주 증착 반응을 희생하여 일어날 수 있다. 산성 매질에서 가장 흔한 원치않은 반응 중 하나는 H+의 수소로의 환원이다. 전해질의 성분에 따라, 증착될 금속 양이온과 다른 양이온이 환원될 수 있다. 부여 전위 증착(imparted potential deposition)이 이와 같은 문제를 극복할 수 있게 도울 수 있다. 실제로, 부여 전위 증착은 전위를 원하는 반응이 일어나는 값으로 고정한다. 따라서, 원치않은 반응이 일어날 위험은 제한된다. 한편으로, 이는 또한 증착물 핵형성(deposit nucleation) 메카니즘의 더 뛰어난 제어를 가능하게 한다. 선택된 전위 증착 시스템을 통과하는 쿨롬으로 표시된 전하의 수를 알고, 증착은 탄력적인 것으로 가정하면, 증착된 두께는 용이하게 예측될 수 있고 과증착이 수행될 수 있다.
또한, 두 가지 타입의 핵형성이 있고, 하기에 요약된 세 가지 모드의 성장이 있다:
- 즉성 핵형성(instantaneous nucleation): 모든 부위는 동시에 성장하기 시작한다.
- 점진적 핵형성(progressive nucleation): 발아(germination)는 점진적으로 그 부위가 증가한다.
- 프랭크 반 데 메르바(Franck Van Der Merwe) 성장 또는 레이어 성장에 따른 레이어. 이는 드물게 관찰되는 이상적인 경우이다. 증착물은 균일하고, 새로운 레이어는 그 전의 것이 완성된 때에만 형성된다. 이와 같은 타입의 성장은 결함이 없는 표면에서만 일어나고, 성장은 2차원적이다. 소재가 고품질이 아닌 광전지의 경우, 다수의 표면 결함은 이와 같은 모드의 가능성을 낮춘다.
- 스트란스키-크라스타노프(Stranski-Krastanov) 성장. 우선 서브-레이어가 형성되고, 그 후 클러스터가 성장한다. 이와 같은 현상은 결함을 갖는 표면의 경우에 일어나고, 이때 성장은 3차원이다.
- 볼너-웨버(Volner-Weber) 성장. 이와 같은 경우, 클러스터는 서브-레이어 없이 금속 표면에 직접 형성된다.
발아 및 성장의 모드에 따라, 증착물의 더욱 또는 덜 탄력적(compliant)이게 된다. 스트란스키-크라스타노프 또는 볼너-웨버의 경우, 증착물은 클러스터로 존재한다. 소재의 확산에 의해 제한된 성장은 수지상 증착(dendritic deposition)(트리(tree), 덴드라이트(dendrite)를 형성하는 성장)를 야기하고, 이는 정의상 비탄력적(non-compliant)이다.
증착 기법의 선택은 발아 및 성장의 모드에 큰 영향을 줄 수 있다. 따라서, 다수의 핵에 맞추기 위해, 펄스화된 작업이 특히 적합하다. 이와 같은 타입의 작업은 전류 또는 전위, 환원 음극 펄스, 및 양극성 또는 어보트(abort) 전위 펄스를 교차하는 것으로 구성된다. 핵의 수가 클수록, 증착물은 더 탄력적이 될 것이다. 일반적으로, 어보트 전위는 전해질과 접촉할 때 전극의 전위이다. 이는 전극의 평형 전위와 관련될 수 있다. 음극 펄스는 환원을 일으키는 전류 또는 전위 펄스이다. 전위와 함께 작업할 때, 이는 평형 전위보다 낮은 전위에 대응된다. 양극 펄스는 산화를 일으키는 전류 또는 전위 펄스이다. 전위와 함께 작업할 때, 이는 평형 전위보다 높은 전위에 대응된다.
다양한 전기 화학적 방법이 실시를 위해 충분히 탄력적인 증착물을 제공하지 않는 바람직하지 않은 경우에, 적합한 어닐링이 증착물을 고밀도화(densify)하고 증착물/기판 인터페이스를 향상시킬 것이다. 기판과의 접촉은 더욱 긴밀해지고, 인터페이스는 덜 저항성을 띨것이다. 증착 배스에 첨가제를 첨가하는 것은 증착이 탄력적이 되게 하는 것을 도울 수 있다는 것을 주의해야한다.
과증착은 전기 구조의 전기전도성을 향상시키고, 도 3c에 도시된 금속/기판 인터페이스 보다 큰 크기의 접촉 패드를 제조하기 위해 고려될 수 있다.
도 5에서, 몇몇의 치수가 참고로 표시되어 있다. 이와 같은 치수는 나노임프린트에 의해 낮은 치수의 패턴을 획득하면서 텍스쳐화 표면의 릴리프의 손상을 방지하기 위해 증착될 두께를 계산하는 데 사용된다.
유리한 구현예에 따르면, 코팅하는 단계 동안, 상기 텍스쳐화 표면에 플레이트(plate; 도금)된 임프린트 가능한 소재 레이어의 부피 Vlayer는 하기와 같다:
Vlayer=Vmold+VFill+Vsafety
여기서, Vmold=몰드 패턴에 의해 정의된 부피. 도 5에서, 부피 Vmold는 이와 같은 패턴의 너비 Lm, 높이 Hm 및 깊이(미도시)에 의해 정의된 각각의 부피의 합과 같다.
VFill=텍스쳐화 표면과 기판에 평행하고 더 큰 진폭의 릴리프의 최고점을 통과하는 평면 사이의 자유 부피. 통상적으로는, 도 5에 나타나는 바와 같이 이와 같은 평면은 단면의 평면에 수직이다. 실제로, 기판이 두 반대면을 갖는 플레이트 형태를 가지면, 평면은 이들 면에 평행이다. 통상적으로는, 이와 같은 부피는 원자간력 현미경(atomic force microscope: AFM)에 의해 측정된 이미지상에서 기판의 텍스쳐화 표면의 릴리프에 의해 차지된 면적의 분석에 의해 결정된다.
기판 표면은 거시적(macroscopic) 표면의 면적이다. 다시 말해, 이는 기판에 의해 형성된 플레이트의 각 면의 면적이다.
Vsafety=(기판 표면)x(세이프티 두께). 세이프티 두께는 도 5에서 참고기호 es로 나타낸다. 이는 도 4의 참고번호 220에 대응된다. 이는 몰드 패턴의 피크와 텍스쳐화 표면의 릴리프의 피크 사이의 레지스트의 최소 두께에 대응된다. 통상적으로는, 최소 세이프티 두께는 수십 나노미터에 달한다(nm=10-9 m).
특히 유리하게는, 세이프티 두께 es는 하기와 같이 정의된다:
(es)≤2Hm-(A)
여기서,
Hm= 몰드 패턴의 높이. 도 5에서, 몰드 패턴의 너비는 참고기호 Hm로 표시된다.
A= 릴리프의 최대 진폭. 이와 같은 거리는 텍스쳐화 표면에서 최고 릴리프의 피크와 최적 계곡부 사이의 차이로 정의된다. 이와 같은 진폭은 또한 최고 릴리프의 "피크에서 계곡부로의" 진폭으로 지칭된다. AFM 현미경을 사용하여, 텍스쳐화 표면의 최고 릴리프와 텍스쳐화 표면의 최저 계곡부는 용이하게 결정되고, 그 사이의 높이 차이는 용이하게 결정된다. 도 5에서, 이와 같은 최대 진폭은 참고기호 "h"로 표시된다.
또한, 바람직하게, Hm≥(A)
유리하게는, 이들 조건을 충족하면 텍스쳐화 표면의 릴리프를 손상시키기 않고 몰드 패턴을 고품질로 이동시킬 수 있다.
유리한 구현예에 따르면, 텍스쳐화 표면의 릴리프의 종횡비가 3 이상이면, 몰드 패턴의 너비는 텍스쳐화 표면의 릴리프의 최소 너비를 초과한다.
이와 같은 조건은 얇은 패턴을 정의하면서 텍스쳐화 표면의 텍스쳐링을 보존한다. 도 5에서, 릴리프의 너비는 레이어(100) 또는 레이어(110)에서 삼각형을 형성하는 릴리프의 베이스의 너비이다.
텍스쳐화 표면의 종횡비는 'h'/'I' 비를 의미하고, 여기서 'h'는 릴리프의 높이이고, 'I'는 릴리프의 너비이다. 도 5에서, 몰드 패턴의 너비는 참고기호 Lm로 표시된다.
바람직하게는, 텍스쳐화 표면의 릴리프의 종횡비가 3 미만이면, 몰드 패턴의 너비는 텍스쳐화 표면 또는 텍스쳐링 피리어드(texturing period)의 릴리프의 최소 너비 이하이다.
요약하면, 본 발명은 마이크로미터 거칠기 또는 날카로운 텍스쳐링을 갖는 기판에 서브미크론 치수의 전기플레이트(전기도금)된 금속선 또는 패턴을 제조하는 방법을 나타낸다. 전기화학적 증착이, 몰드를 임프린트함으로써 강성(hard) 마스크를 통해 일어난다.
- 전기화학적 증착은 탄력적인 증착물을 제조할 수 있고, 높은 거칠기 또는 텍스쳐링을 갖는 표면에 규일하고 고품질의 전기 접촉을 획득할 수 있게 한다.
- 몰드로부터 패턴을 임프린트함으로써, 기판의 강한 레이어링에도 불구하고 중요한 심도(field depth)를 갖는 뛰어난 해상도(resolutions)를 제공할 수 있다.
본 발명의 방법은 유리하게는 광전지의 제조에 적용된다. 이는 종래 스크린 프린팅에서 사용되는 은 페이스트와 다른 순수 금속에 의한 상호연결 및 전기 접촉을 제조할 수 있게 한다. 이는 금속화물의 전기 전도성을 향상시키고, 제조된 장치의 성능을 감소시키지 않고, 또는 오히려 향상시키면서 이의 치수를 감소시킨다. 또한, 금속성 패턴의 작은 크기는 기판의 섀도윙을 감소시키고, 이는 장치의 성능을 향상시키는 것을 돕는다.
더욱이, 본 발명은 상기 패턴을 수득할 표면이 하기와 같은 큰 표면 결함이 있는 경우에도, 금속성 패턴과 기판 사이에 뛰어난 접촉을 제공한다:
- 결정립(grain)의 높이의 차이에 따라 표면을 생성하는 결정립계(grain boundary)의 존재,
- 플레이트의 커핑, 예를 들어 톱을 사용할 때 나타나는 표면 주름,
- 플레이트는 기울어질(bevel) 수 있다.
이와 같은 결함은 다결정 기판을 사용할 때 특히 자주 발견된다. 그러나, 단결정 실리콘 기판보다 매우 저렴한 이들 기판은 특히 광전지 분야에서 널리 사용되는 경향이 있다. 따라서, 본 발명은 이와 같은 다결정 기판에 금속 패턴을 올바르게 증착시킬 수 있다는 점에서 산업 및 경제 측면에서 반박할 수 없는 장점이 있다.
본 발명의 적용예는 광전지의 제조에 제한되지 않고, 나노와이어 분야의 금속화와 같은 다른 적용예에도 확장된다.

Claims (22)

  1. 광전지의 텍스쳐화 표면에 전기 전도성 또는 반전도성 패턴을 생성하는 방법으로서, 상기 텍스쳐화 표면은 100 나노미터 이상의 진폭을 갖는 복수의 릴리프(102)를 포함하는, 방법에 있어서,
    - 기판의 텍스쳐화 표면 전체가 전기 전도성이 되도록 기판(100, 110)을 제조하는 단계(10);
    - 전도성이 된 상기 텍스쳐화 표면에, 임프린트 가능한 소재(120)의 하나 이상의 레이어가 놓이도록 코팅하는 단계(20);
    - 상기 임프린트 가능한 소재(120) 내로 몰드의 계곡부 또는 돌출부를 이동시켜 그 내부에 패턴(132)을 형성하기 위해 계곡부 또는 돌출부를 포함하는 몰드(130)를 프레싱하는 단계(30);
    - 상기 임프린트 가능한 소재(120)에 상기 패턴(132)의 임프린트를 남기면서 상기 몰드를 제거하는 단계(40);
    - 상기 패턴 하부의 상기 텍스쳐화 표면을 노출시키는 단계(50); 및
    - 전기 전도성으로 제조된 상기 기판의 텍스쳐화 표면으로부터 전도성 또는 반전도성 패턴(140, 150)을 형성하기 위해 상기 패턴(132) 내에 전기 전도성 또는 반전도성 소재를 전기적으로 증착시키는 단계(60);를 포함하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  2. 제1항에 있어서,
    상기 텍스쳐화 표면의 상기 릴리프(102)는 상기 패턴(132)의 최소 너비의 10분의 1을 초과하는 진폭을 갖는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  3. 제2항에 있어서,
    상기 텍스쳐화 표면의 상기 릴리프(102)는 상기 패턴(132)의 최소 너비를 초과하는 진폭을 갖는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  4. 제1항에 있어서,
    상기 패턴은 10nm 내지 100㎛의 너비를 갖는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  5. 제1항에 있어서,
    상기 텍스쳐화 표면의 상기 릴리프(102)는 피라미드 또는 역피라미드 형태, 원형 단면을 포함하는 원통 또는 역원통 형태, 다각 또는 역다각 형태 중 하나의 형태를 갖거나, 상기 텍스쳐화 표면의 상기 릴리프(102)는 주름 또는 홈을 형성하는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  6. 제1항에 있어서,
    상기 제조하는 단계(10)는 표면이 텍스쳐화된 베이스 기판(100)을 획득하는 단계, 및 상기 텍스쳐화 표면을 전체적으로 또는 부분적으로 덮는 비정질 실리콘의 레이어(160)를 형성하는 단계를 포함하는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  7. 제1항에 있어서,
    상기 제조하는 단계(10)는 베이스 기판(100)이 전기 전도성 또는 반전도성이 되도록 전하 캐리어로 도핑하는 단계를 포함하는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  8. 제1항에 있어서,
    상기 제조하는 단계(10)는 표면이 텍스쳐화된 베이스 기판(100)을 획득하는 단계, 및 상기 텍스쳐화 표면을 전체적으로 또는 부분적으로 전도성 레이어(110)로 덮는 단계를 포함하는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  9. 제8항에 있어서,
    상기 전도성 레이어(110)는 주석 도핑된 산화 인듐(ITO)의 레이어인 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  10. 제1항에 있어서,
    상기 전도성 또는 반전도성 소재는 알루미늄, 구리, 은, 백금, 철 및 금 중에서 선택되는 금속인 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  11. 제1항에 있어서,
    상기 전기적으로 증착시키는 단계(60) 후에 어닐링 단계가 수행되는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  12. 제1항에 있어서,
    상기 전기적으로 증착시키는 단계(60)는 상기 전도성 또는 반전도성 패턴(150)이 상기 임프린트 가능한 소재(120) 위로 돌출되도록 수행되는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  13. 제1항에 있어서,
    상기 전기적으로 증착시키는 단계(60)는 상기 전도성 또는 반전도성 소재가 상기 텍스쳐화 표면의 릴리프(102) 위로 돌출되도록 수행되는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  14. 제1항에 있어서,
    상기 임프린트 가능한 소재는 투명하고, 상기 임프린트 가능한 소재(120)는 상기 전기적으로 증착시키는 단계(60) 후에 유지되는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  15. 제1항에 있어서,
    상기 전기적으로 증착시키는 단계 후에, 상기 임프린트 가능한 소재를 전체적으로 또는 부분적으로 제거하는 단계를 포함하는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  16. 제1항에 있어서,
    상기 임프린트 가능한 소재(120)는 열경화성인 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  17. 제1항에 있어서,
    상기 임프린트 가능한 소재(120)는 감광성 레지스트이고,
    상기 패턴의 외부에서만 또는 상기 패턴 중 하나 이상에서만 선택적으로 덮어 레지스트의 노출을 전체적으로 또는 부분적으로 막는 마스킹 코팅(134)을 상기 몰드(130)가 포함하고, 상기 마스킹 코팅(134)에 의해 마스크되지 않은 레지스트를 활성화하기 위하여 노출시키는 단계를 상기 몰드를 제거하는 단계(130) 전에 포함하는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  18. 제17항에 있어서,
    상기 레지스트는 포지티브 레지스트이고 상기 마스킹 코팅(134)은 패턴의 끝단 외부의 몰드를 덮거나, 또는 상기 레지스트는 네거티브 레지스트이고 상기 마스킹 코팅(134)은 상기 몰드(130)를 패턴의 끝단에서 덮는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  19. 제1항에 있어서,
    상기 코팅하는 단계 동안,
    상기 텍스쳐화 표면 상에 플레이트되는 임프린트 가능한 소재의 레이어의 부피는 Vlayer와 동일하고,
    Vlayer=Vmold+Vfill+Vsafety이며,
    Vmold=몰드 패턴에 의해 정의된 부피이고,
    Vfill=상기 기판에 평행하고 최대 진폭을 갖는 릴리프의 최고점을 통과하는 평면과 텍스쳐화 표면 사이의 자유부피이고,
    Vsafety=(기판의 표면)x(세이프티 두께)이고, 세이프티 두께(220, es)는 텍스쳐화 표면의 최고 릴리프의 피크와 몰드 패턴의 끝단 사이의 거리인 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  20. 제19항에 있어서,
    상기 세이프티 두께 es는 (es)≤2Hm-(A)로 정의되고,
    A=텍스쳐화 표면의 최고점과 최저점 사이의 거리이고
    Hm=몰드 패턴의 높이인 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  21. 제1항에 있어서,
    텍스쳐화 표면의 릴리프의 종횡비가 3 이상이면,
    상기 몰드는 몰드 패턴의 너비가 텍스쳐화 표면의 릴리프의 최소 너비를 초과하도록 세팅되는 것을 특징으로 하는 전기 전도성 또는 반전도성 패턴을 형성하는 방법.
  22. 제1항 내지 제21항 중 어느 한 항에 따른 방법을 포함하는, 하나 이상의 광전지를 제조하는 방법.
KR1020187016364A 2011-03-04 2012-03-05 텍스쳐화 표면을 금속화하는 방법 KR101906375B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1151755 2011-03-04
FR1151755A FR2972298B1 (fr) 2011-03-04 2011-03-04 Procede de metallisation de surfaces texturees
PCT/EP2012/053760 WO2012119990A2 (fr) 2011-03-04 2012-03-05 Procede de metallisation de surfaces texturees

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137026338A Division KR20140014220A (ko) 2011-03-04 2012-03-05 텍스쳐화 표면을 금속화하는 방법

Publications (2)

Publication Number Publication Date
KR20180069921A KR20180069921A (ko) 2018-06-25
KR101906375B1 true KR101906375B1 (ko) 2018-10-11

Family

ID=45819200

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137026338A KR20140014220A (ko) 2011-03-04 2012-03-05 텍스쳐화 표면을 금속화하는 방법
KR1020187016364A KR101906375B1 (ko) 2011-03-04 2012-03-05 텍스쳐화 표면을 금속화하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137026338A KR20140014220A (ko) 2011-03-04 2012-03-05 텍스쳐화 표면을 금속화하는 방법

Country Status (6)

Country Link
US (1) US9515205B2 (ko)
EP (1) EP2681776B1 (ko)
JP (1) JP6131196B2 (ko)
KR (2) KR20140014220A (ko)
FR (1) FR2972298B1 (ko)
WO (1) WO2012119990A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2573137T3 (es) * 2012-09-14 2016-06-06 Atotech Deutschland Gmbh Método de metalización de sustratos de célula solar
JP2014103259A (ja) * 2012-11-20 2014-06-05 Mitsubishi Electric Corp 太陽電池、太陽電池モジュールおよびその製造方法
JP6300712B2 (ja) * 2014-01-27 2018-03-28 三菱電機株式会社 太陽電池および太陽電池の製造方法
JP6632200B2 (ja) * 2015-02-27 2020-01-22 キヤノン株式会社 パターンの形成方法、加工基板の製造方法、光学部品の製造方法、回路基板の製造方法、電子部品の製造方法
JP6560933B2 (ja) * 2015-08-25 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN114730812A (zh) * 2019-08-12 2022-07-08 代表亚利桑那大学的亚利桑那校董事会 钙钛矿/硅串联光伏器件
CN111653633A (zh) * 2020-06-03 2020-09-11 东方日升新能源股份有限公司 具有装饰性的太阳能电池及制备方法、电池组件
CN115207159A (zh) * 2022-07-07 2022-10-18 隆基绿能科技股份有限公司 太阳能电池制备方法、太阳能电池及电池组件
CN115064609A (zh) * 2022-07-07 2022-09-16 隆基绿能科技股份有限公司 太阳能电池制备方法、太阳能电池及电池组件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843552B1 (ko) 2007-07-19 2008-07-04 한국전자통신연구원 나노 임프린트 공정을 이용한 나노 전극선 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330611A (ja) 1995-03-30 1996-12-13 Sharp Corp シリコン太陽電池セルとその製造方法
US6482742B1 (en) * 2000-07-18 2002-11-19 Stephen Y. Chou Fluid pressure imprint lithography
EP1015669B1 (en) * 1997-04-04 2010-11-17 University Of Southern California Electroplating method for forming a multilayer structure
JP2000058885A (ja) 1998-08-03 2000-02-25 Sanyo Electric Co Ltd 太陽電池及びその製造方法
JP3534337B2 (ja) * 1999-01-29 2004-06-07 シャープ株式会社 半導体装置の電極形成方法
US7435074B2 (en) * 2004-03-13 2008-10-14 International Business Machines Corporation Method for fabricating dual damascence structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascence patterning
US7235474B1 (en) * 2004-05-04 2007-06-26 Advanced Micro Devices, Inc. System and method for imprint lithography to facilitate dual damascene integration with two imprint acts
US7676088B2 (en) * 2004-12-23 2010-03-09 Asml Netherlands B.V. Imprint lithography
US7871670B2 (en) * 2005-08-10 2011-01-18 3M Innovative Properties Company Microfabrication using replicated patterned topography and self-assembled monolayers
US20090320910A1 (en) * 2006-08-31 2009-12-31 Takuya Matsui Transparent electrode substrate for solar cell
JP5121203B2 (ja) 2006-09-29 2013-01-16 三洋電機株式会社 太陽電池モジュール
KR20090007063A (ko) * 2007-07-13 2009-01-16 삼성에스디아이 주식회사 태양전지 및 이의 제조방법
JP2010018666A (ja) * 2008-07-09 2010-01-28 Fujifilm Corp ナノインプリント用組成物、パターンおよびパターン形成方法
US7820472B2 (en) * 2008-11-13 2010-10-26 Applied Materials, Inc. Method of forming front contacts to a silicon solar cell without patterning
JP5518538B2 (ja) * 2009-03-26 2014-06-11 富士フイルム株式会社 レジスト組成物、レジスト層、インプリント方法、パターン形成体、磁気記録媒体の製造方法、及び磁気記録媒体
JP5446434B2 (ja) 2009-04-30 2014-03-19 Ｊｓｒ株式会社 ナノインプリントリソグラフィー用硬化性組成物及びナノインプリント方法
US8980656B2 (en) * 2009-10-21 2015-03-17 The Board Of Trustees Of The University Of Illinois Method of forming an array of high aspect ratio semiconductor nanostructures
JP5699461B2 (ja) * 2010-07-02 2015-04-08 住友電気工業株式会社 ナノインプリント用モールド

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843552B1 (ko) 2007-07-19 2008-07-04 한국전자통신연구원 나노 임프린트 공정을 이용한 나노 전극선 제조 방법

Also Published As

Publication number Publication date
US20140034125A1 (en) 2014-02-06
EP2681776B1 (fr) 2020-02-26
WO2012119990A3 (fr) 2012-12-13
FR2972298A1 (fr) 2012-09-07
FR2972298B1 (fr) 2015-07-31
KR20180069921A (ko) 2018-06-25
WO2012119990A2 (fr) 2012-09-13
JP6131196B2 (ja) 2017-05-17
US9515205B2 (en) 2016-12-06
EP2681776A2 (fr) 2014-01-08
KR20140014220A (ko) 2014-02-05
JP2014509780A (ja) 2014-04-21

Similar Documents

Publication Publication Date Title
KR101906375B1 (ko) 텍스쳐화 표면을 금속화하는 방법
US9196765B2 (en) Nanostructured solar cell
US5202290A (en) Process for manufacture of quantum dot and quantum wire semiconductors
EP3298612B1 (en) Transparent conductive films with embedded metal grids
US8778781B2 (en) Method of growing a thin film, a method of forming a structure and a device
US7375368B2 (en) Superlattice for fabricating nanowires
US8142984B2 (en) Lithographically patterned nanowire electrodeposition
JP2006341547A (ja) 印刷用マスク、スクリーン印刷方法および光電変換素子の製造方法ならびに光電変換素子
CN103145090A (zh) 大面积薄型单晶硅的制作技术
JP2013521662A (ja) ナノ構造およびそれを実施する光起電力セル
CN103030097B (zh) 基于静电场自聚焦的圆片级低维纳米结构的制备方法
CN103066170B (zh) 一种纳米级图形化衬底的制造方法
US20130260560A1 (en) Patterning Processes Comprising Amplified Patterns
WO2011031293A2 (en) Nanostructured thin film inorganic solar cells
Jochem et al. Solution-based, additive fabrication of flush metal conductors in plastic substrates by printing and plating in two-level capillary channels
Dieng et al. Morphological and Optoelectrical Characterization of Silicon Nanostructures for Photovoltaic Applications
DE102016222175A1 (de) Verfahren zum Aufbringen von Ladungsträger-selektiven Kontakten auf Solarzellen
Dieng et al. Fabrication and characterization of silicon nanowires for photovoltaic applications
KR20140110119A (ko) 태양전지의 전극형성방법
KR20120111274A (ko) 전기화학적 에칭 방법에 의한 실리콘 와이어 어레이의 제조방법
CN108169835A (zh) 制造金属线栅偏光片的方法
JP2011159708A (ja) パターン状導電性酸化亜鉛積層膜の製造方法、光電変換装置の製造方法、パターン状導電性酸化亜鉛積層膜、および光電変換装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant