KR101902629B1 - 단결정성 실리콘 잉곳 및 웨이퍼를 형성하기 위한 방법 - Google Patents

단결정성 실리콘 잉곳 및 웨이퍼를 형성하기 위한 방법 Download PDF

Info

Publication number
KR101902629B1
KR101902629B1 KR1020160122925A KR20160122925A KR101902629B1 KR 101902629 B1 KR101902629 B1 KR 101902629B1 KR 1020160122925 A KR1020160122925 A KR 1020160122925A KR 20160122925 A KR20160122925 A KR 20160122925A KR 101902629 B1 KR101902629 B1 KR 101902629B1
Authority
KR
South Korea
Prior art keywords
ingot
silica
forming
doped
diameter
Prior art date
Application number
KR1020160122925A
Other languages
English (en)
Other versions
KR20170044583A (ko
Inventor
데유안 시아오
리차드 알. 창
Original Assignee
징 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 징 세미콘덕터 코포레이션 filed Critical 징 세미콘덕터 코포레이션
Publication of KR20170044583A publication Critical patent/KR20170044583A/ko
Application granted granted Critical
Publication of KR101902629B1 publication Critical patent/KR101902629B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/22—Stabilisation or shape controlling of the molten zone near the pulled crystal; Controlling the section of the crystal
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 단결정성 실리콘 잉곳과 웨이퍼를 형성하기 위한 방법에 관한 것이다. 우선, 실리카 사이의 틈에 포함되는 듀테륨 원자로 실리카가 도핑된다. 그리고 나서, 듀테륨 원자로 도핑된 실리카는 초크랄스키 방법에 사용되어서 잉곳을 형성하는데, 이는 적은 산소와 불순물을 가진다. 그리고 나서, 잉곳은 웨이퍼를 형성하기 위해 사용된다. 반도체 장치가 웨이퍼상에 형성될 때, 그 사이에 있는 듀테륨 원자는 확산 되어서 인터페이스 주위에 댕글링 본드에 결합되어서, 비교적 안정한 구조를 형성한다. 그러므로, 핫 캐리어를 피할수 있고, 누설이 낮아져서, 성능과 신뢰성이 향상될 수 있다.

Description

단결정성 실리콘 잉곳 및 웨이퍼를 형성하기 위한 방법{METHOD FOR FORMING MONOCRYSTALLINE SILICON INGOT AND WAFERS}
본 발명은 단결정성 실리콘 잉곳을 형성하는 분야와 반도체 제조 분야에 관한 것이고, 구체적으로 단결정성 실리콘 잉곳 및 웨이퍼를 형성하기 위한 방법에 관한 것이다.
원통형 단결정성 실리콘을 성장시키기 위한 방법인 초크랄스키(CZ) 방법에 의해 형성된 단결정성 실리콘 잉곳은 실리콘 장치를 제조하기 위한 원시 재료로서의 역할을 한다. 잉곳은 슬라이스되고, 에칭되며, 세척되고, 폴리시되어서 웨이퍼를 형성한다.
CZ 방법에 따르면, 폴리실리콘을 용융시키기 위해 도가니에서 가열되고, 지름이 약 10mm인 막대 모양의 시드 결정은 용융된 폴리실리콘에 담근다. 시드 결정이 회전되고 서서히 올려질 때, 단결정은 용융된 폴리실리콘 내의 실리콘 원자에 의해 연속적인 격자로 성장된다. 환경이 안정되면, 안정하게 결정화가 진행되고, 결국에는 단결정성 실리콘 잉곳, 원통형 단결정 실리콘이 형성된다.
용융된 폴리실리콘은 석영 도가니에서 대개 오염된다. 오염물의 하나인 산소 원자는 사전 결정된 농도까지 격자(lattice)를 침투하는데, 이는 용융된 폴리실리콘의 온도에서 실리콘 내의 산소의 용해성과 고체 실리콘 내의 산소의 실제 편절 계수(segregation coefficient)에 의존한다. 잉곳 내에 침투된 산소의 농도는 제작 공정에서의 일반적인 온도에서, 고체 실리콘 내의 산소의 용해도 보다 크다. 산소의 용해도는 결정이 냉각되면서 급격하게 감소되고, 산소의 용해도는 잉곳에서 포화된다.
그리고 나서, 잉곳은 웨이퍼로 슬라이스 된다. 웨이퍼 내의 침입형 산소는 이후의 열 공정에서 산소 침투를 형성한다. 이들 산소 침투가 반도체 장치의 활성 영역에 위치되면, 게이트 산화물의 무결성은 손상될 수 있고, 원치 않은 누설 전류가 허용될 수 있다.
본 발명의 목적은 방법을 통해서, 단결정성 실리콘 잉곳 및 웨이퍼를 형성하기 위한 방법을 제공하는 것이고, 산소 및 탄소 불순물은 감소될 수 있고, 이후에 형성될 반도체 장치의 성능은 향상될 수 있다.
본 발명은 듀테륨 원자로 도핑된 실리카를 준비하는 단계와, 잉곳을 형성하기 위한 초크랄스키 방법을 적용함에 의하여, 폴리실리콘 물질과 함께 원시 도핑 물질로서 도핑된 실리카를 용융시키는 단계 - 상기 도핑된 실리카와 상기 폴리실리콘 물질은 혼합됨 - 를 포함하는, 단결정성 실리콘 잉곳을 형성하기 위한 방법을 제공한다.
더구나, 듀테륨 원자로 상기 실리카를 도핑할 때, 듀테륨 원자의 투여량은 1E12~1E18 ions/cm2일 수 있고, 및/또는 듀테륨 원자의 에너지는 1keV~100keV일 수 있다.
단결정성 실리콘 잉곳을 형성하기 위한 방법에서, 초크랄스키 방법은, 사전 결정된 온도에서 도가니 내의 폴리실리콘 물질과 함께 도핑된 실리카를 용융시키는 단계와, 용융된 폴리실리콘 조각내에 담겨진 시드 결정을 사전 결정된 당김 속도(pull rate)로 당겨서 단결정을 성장시키고, 단결정의 목 길이(neck length)가 사전 결정된 길이에 도달할 때 어깨 단계(shoulder stage)로 전이시키기 위해 당김 속도를 늦추는 단계; 어깨 단계에서 느려진 당김 속도로 선형 냉각 속도를 유지하여 잉곳에 대한 사전 결정된 지름을 형성하고, 일정한 지름 성장 단계로 전이시키는 단계; 및 잉곳의 지름이 사전 결정된 지름에 도달할 때, 선형 냉각을 중지하지만 냉각으로 빠르게 단결정을 당기고, 올림 속도(lifting rate)로 도가니를 올리며, 지름 가변 속도(diameter variety rate)에 따라 당김 속도를 서서히 조절하고, 잉곳의 지름을 안정화시킨 이후에 자동 일정한 지름 성장 단계로 전이하기 위해 자동 일정한 지름 성장 프로그램을 실행하는 단계를 포함함에 의해 선택적으로 구현될 수 있다.
더구나, 단결정성 실리콘 잉곳을 형성하기 위한 방법에서, 잉곳의 지름은 당김 속도와 사전 결정된 온도를 통해 선택적으로 제어될 수 있고, 실리카는 폴리실리콘 등으로부터 선택될 수 있다.
본 발명에 따르면, 단결정성 실리콘 웨이퍼를 형성하기 위한 방법이 제공된다. 상기 언급된 방법에 따라 형성된 잉곳은 적어도 하나의 웨이퍼를 형성하기 위한 재료로서 사용될 수 있다.
단결정성 실리콘 웨이퍼를 형성하기 위한 방법에서, 잉곳을 웨이퍼로 변화시키기 위해, 슬라이싱, 그라인딩, 폴리싱, 표면 프로파일링 및 세척을 실행하는 단계를 더 포함한다.
본 발명은 이익이 되며, 잉곳 내의 혼합된 다른 불순물과 산소의 함량을 감소시킬 수 있는데, 이는 초크랄스키 방법에서 잉곳을 형성하기 위한 원시 도핑 물질로서, 침입형 듀테륨 원자로 도핑된 실리카에서 오고, 핫 캐리어에 대한 저항성을 강화하고, 누설 전류를 낮추며 반도체 장치의 성능과 신뢰성을 개선하는데, 이는 반도체 장치를 형성하기 위한 공정에서 침입형 듀테륨 원자가 확산되어서 댕글링 본드에 부착됨에 의한, 댕글링 본드의 감소에 기인하는 것으로 제한되지 않는다.
본 발명의 다양한 목적과 이점은 첨부된 도면과 함께 읽을 때, 이하의 상세한 설명으로부터 더욱 용이하게 이해될 것이다.
도 1은 본 발명의 실시예에 따른 단결정성 실리콘 잉곳을 형성하기 위한 순서도를 도시한다.
본 개시물과 그 이점의 좀 더 완벽한 이해를 위해, 첨부 도면과 함께 이하의 상세한 설명이 이제 참조되는데, 상기 도면에서 유사한 참조 번호는 유사한 특징부를 가리킨다. 기술 분야에서 통상의 기술을 가진 자는 본 명세서에 기술된 것을 포함하여 예시 실시예를 실행하기 위한 다른 변형예를 이해할 것이다. 도면은 특정 스케일로 제한되지 않고, 유사한 참조 번호는 유사한 요소를 나타내는데 사용된다. 개시물과 첨부된 청구항에서 사용되는 바와 같이, 용어 "예시 실시예", "예시적인 실시예" 및 "본 실시예"는 동일한 실시예를 언급하더라도 그럴 필요는 없고, 다양한 예시 실시예가 본 개시물의 범위나 사상에서 벗어남 없이 용이하게 결합되고 교환될 수 있다. 더구나, 본 명세서에 사용된 용어는 본 개시물의 한정사항으로 의도되지 않고, 단지 예시 실시예를 기술하기 위함이다. 이와 관련하여, 본 명세서에서 사용된 바와 같은, 용어 "이내(in)"는 "이내(in)" 및 "상(on)"을 포함하고, 용어 "하나", "하나의" 및 "그"는 단수와 복수 참조를 포함할 수 있다. 더구나, 본 명세서에서 사용된 바와 같이, 용어 "의하여(by)"는 문맥에 따라 "로부터(from)"도 의미할 수 있다. 더구나, 본 명세서에서 사용된 바와 같이, 용어 "만일"은 문맥에 따라 "때(when)" 또는 "하면(upon)"도 의미할 수 있다. 더구나, 본 명세서에서 사용된 바와 같이, 단어 "및/또는"은 관련하여 나열된 항목의 하나 이상의 모든 가능한 조합을 말하고 포함할 수 있다.
본 발명의 실시예에 따르면, 단결정성 실리콘 잉곳을 형성하기 위한 방법이 제공된다. 본 방법은 듀테륨 원자로 도핑된 실리카를 준비하는 단계 S100; 및 잉곳을 형성하기 위한 초크랄스키 방법을 적용함에 의하여, 폴리실리콘 물질과 함께 원시 도핑 물질로서 도핑된 실리카를 용융시키는 단계 S200 - 상기 도핑된 실리카와 상기 폴리실리콘 물질은 혼합됨 - 를 포함한다.
단계 S100에서, 실리카는 단결정성 실리콘, 불순물이 있는 실리카등으로부터 선택될 수 있다. 초크랄스키 방법이 적용되기 이전에, 실리카는 듀테륨 원자로 도핑되어서 그 사이에 침입형 듀테륨 원자를 형성한다. 그리고 나서, 실리카 내의 산소와 다른 불순물의 함량이 감소되어서, 잉곳에 의해 생성되는 웨이퍼(들)를 통해 형성된 반도체 장치의 성능과 신뢰성을 향상시키기 위한 가능성을 높인다. 더구나, 듀테륨 원자로 실리카를 도핑할 때, 가령, 듀테륨 원자의 투여량은 1E12~1E18 ions/cm2 및 바람직하게는 1E15 ions/cm2일 수 있다.
더구나, 듀테륨 원자로 실리카를 도핑할 때, 듀테륨 원자의 에너지는 1keV~100keV일 수 있고, 바람직하게는 50keV일 수 있다. 특정한 에너지 또는 투여량은 실리카의 크기에 따라 가변될 수 있다는 점에 유의한다.
단계 S200에서, 도핑된 실리카는 잉곳을 형성하기 위한 초크랄스키 방법을 위한 원시 도핑 물질로서의 역할을 한다. 구체적으로, 초크랄스키 방법은, 사전 결정된 온도에서 폴리실리콘 물질과 함께 용융될 도핑된 실리카를 도가니에 넣는 단계와, 용융된 물질내에 담겨진 시드 결정을 사전 결정된 당김 속도(pull rate)로 당겨서 단결정을 성장시키고, 단결정의 목 길이(neck length)가 사전 결정된 길이에 도달할 때 어깨 단계(shoulder stage)로 전이시키기 위해 당김 속도를 늦추는 단계; 어깨 단계에서 느려진 당김 속도로 선형 냉각 속도를 유지하여 잉곳에 대한 사전 결정된 지름을 형성하고, 일정한 지름 성장 단계로 전이시키는 단계; 및 잉곳의 지름이 사전 결정된 지름에 도달할 때, 선형 냉각을 중지하지만 냉각으로 빠르게 단결정을 당기고, 올림 속도(lifting rate)로 도가니를 올리며, 지름 가변 속도(diameter variety rate)에 따라 당김 속도를 서서히 조절하고, 잉곳의 지름을 안정화시킨 이후에 자동 일정한 지름 성장 단계로 전이하기 위해 자동 일정한 지름 성장 프로그램을 실행하는 단계를 더 포함할 수 있다. 더구나, 잉곳의 지름은 선택적으로 당김 속도 및 사전 결정된 온도를 통해 제어될 수 있고, 공정 요구사항에 따라 설계될 수 있다.
본 발명에 따르면, 단결정성 실리콘 웨이퍼를 형성하기 위한 방법이 더욱 제공된다. 상기 언급된 방법에 따라 형성된 잉곳이 재료로 사용되어서 웨이퍼를 형성한다. 구체적으로, 슬라이싱, 그라인딩, 폴리싱, 표면 프로파일링 및 세척의 추가 단계가 잉곳을 웨이퍼로 변화시키기 위해 실행될 수 잇다. 그리고 나서, 반도체 장치는 웨이퍼상에 형성될 수 있다. 침입된 장소내에 수용된 듀테륨 원자 및 웨이퍼 내의 산소 원자와 다른 불순물의 낮은 함량 때문에, 열 공정에서 대개 발생하는 산소 침전은 현저하게 감소되어서, 장치 활성 영역에서 게이트 산화물의 무결성을 보호하고 원치 않은 누설 전류를 피할 수 있다.
요약하면, 본 발명에 따른 실시예의 단결정성 실리콘 잉곳과 웨이퍼를 형성하기 위한 방법에서, 잉곳 내에서 혼합된 산소와 다른 불순물의 함량은 감소될 수 있고, 이는 초크랄스키 방법에서 잉곳을 형성하기 위한 원시 도핑 물질로서, 침입형 듀테륨 원자로 도핑된 실리카에서 오고, 핫 캐리어에 대한 저항성을 강화하고, 누설 전류를 낮추며 반도체 장치의 성능과 신뢰성을 개선하는데, 이는 반도체 장치를 형성하기 위한 공정에서 침입형 듀테륨 원자가 확산되어서 댕글링 본드에 부착됨에 의한, 댕글링 본드의 감소에 기인한다.
개시된 원리에 따른 다양한 실시예가 상기에 기술되지만, 이들은 단지 예시로서 제시되는 것이지 제한하는 것이 아니라는 것을 이해해야 한다. 따라서, 예시적 실시예(들)의 너비와 범위는 상기 기술된 임의의 실시예에 의해 제한되어서는 아니되고, 청구항 및 본 개시물에서 나온 이들의 등가예에 따라서만 정의되어야 한다. 더구나, 상기 이점 및 특징은 기술된 실시예에서 제공되나, 이러한 문제가 된 청구항의 상기 이점의 일부나 전부를 달성하는 공정 및 구조로의 적용을 제한해서는 아니된다.
또한, 본 명세서의 섹션 제목은 37 C.F.R 1.77하의 제안에 준수하여 제공되거나, 아니면 조직적인 큐를 제공한다. 이들 제목은 본 개시물에서 나올 수 있는 임의의 청구항에서 나온 발명을 제한하거나 특징 지을 수 없다. 구체적으로, "배경 기술"에서의 기술의 설명은 이러한 기술이 본 개시물에서의 발명의 종래 기술이라는 인정으로 해석되지 않는다. 더구나, 본 개시물에서 단수로 "발명"으로의 임의의 언급은 본 개시물에서 신규성의 단일점만이 있다고 주장하는데 사용되어서는 아니된다. 복수의 발명은 본 개시물로부터 나온 복수의 청구항의 제한에 따라 제시될 수 있고, 따라서 이러한 청구항은 발명(들), 및 따라서 보호되는 이들의 등가예를 정의한다. 모든 예시에서, 이러한 청구항의 범위는 본 개시물의 관점에서 자체적인 장벙으로 해석되어야 하고, 본 명세서의 제목에 의해 제약되어서는 아니된다.

Claims (9)

  1. 단결정성 실리콘 잉곳을 형성하기 위한 방법에 있어서, 상기 방법은,
    침입 장소 내에 듀테륨 원자로 도핑된 실리카를 준비하는 단계와,
    잉곳을 형성하기 위한 초크랄스키 방법을 적용함에 의하여, 폴리실리콘 물질과 함께 원시 도핑 물질로서 도핑된 실리카를 용융시키는 단계 - 상기 도핑된 실리카와 상기 폴리실리콘 물질은 혼합됨 - 를 포함하되, 복수의 반도체 장치를 형성하기 위한 프로세스에서, 상기 듀테륨 원자는 댕글링 본드에 부착하기 위해 확산할 수 있어서, 반도체 장치 내의 산소와 불순물의 함량을 감소시키고, 핫 캐리어에 대한 저항성을 강화시키며, 누설 전류를 낮추고, 반도체 장치의 성능과 신뢰성을 개선하는 것을 특징으로 하는 단결정성 실리콘 잉곳을 형성하기 위한 방법.
  2. 제 1 항에 있어서, 듀테륨 원자로 상기 실리카를 도핑할 때, 듀테륨 원자의 투여량은 1E12~1E18 ions/cm2인 것을 특징으로 하는 단결정성 실리콘 잉곳을 형성하기 위한 방법.
  3. 제 2 항에 있어서, 듀테륨 원자로 상기 실리카를 도핑할 때, 듀테륨 원자의 에너지는 1keV~100keV인 것을 특징으로 하는 단결정성 실리콘 잉곳을 형성하기 위한 방법.
  4. 제1 항에 있어서, 초크랄스키 방법은,
    사전 결정된 온도에서 도가니 내의 폴리실리콘 물질과 함께 도핑된 실리카를 용융시키는 단계와,
    용융된 폴리실리콘 조각내에 담겨진 시드 결정을 사전 결정된 당김 속도(pull rate)로 당겨서 단결정을 성장시키고, 단결정의 목 길이(neck length)가 사전 결정된 길이에 도달할 때 어깨 단계(shoulder stage)로 전이시키기 위해 당김 속도를 늦추는 단계;
    어깨 단계에서 느려진 당김 속도로 선형 냉각 속도를 유지하여 잉곳에 대한 사전 결정된 지름을 형성하고, 일정한 지름 성장 단계로 전이시키는 단계; 및
    잉곳의 지름이 사전 결정된 지름에 도달할 때, 선형 냉각을 중지하지만 냉각으로 빠르게 단결정을 당기고, 올림 속도(lifting rate)로 도가니를 올리며, 지름 가변 속도(diameter variety rate)에 따라 당김 속도를 서서히 조절하고, 잉곳의 지름을 안정화시킨 이후에 자동 일정한 지름 성장 단계로 전이하기 위해 자동 일정한 지름 성장 프로그램을 실행하는 단계를 더 포함하는 것을 특징으로 하는 단결정성 실리콘 잉곳을 형성하기 위한 방법.
  5. 제 4 항에 있어서, 잉곳의 지름은 당김 속도와 사전 결정된 온도를 통해 제어되는 것을 특징으로 하는 단결정성 실리콘 잉곳을 형성하기 위한 방법.
  6. 제 1 항에 있어서, 상기 실리카는 단결정성 실리콘인 것을 특징으로 하는 단결정성 실리콘 잉곳을 형성하기 위한 방법.
  7. 제 1 항에 있어서, 상기 실리카는 폴리실리콘인 것을 특징으로 하는 단결정성 실리콘 잉곳을 형성하기 위한 방법.
  8. 단결정성 실리콘 웨이퍼를 형성하기 위한 방법에 있어서, 청구항 제 1 항의 방법에 따라 형성된 잉곳이 웨이퍼를 형성하기 위한 원시 재료로서 사용되는 것을 특징으로 하는 단결정성 실리콘 웨이퍼를 형성하기 위한 방법.
  9. 제 8 항에 있어서, 잉곳을 웨이퍼로 변화시키기 위해, 슬라이싱, 그라인딩, 폴리싱, 표면 프로파일링 및 세척을 실행하는 단계를 더 포함하는 것을 특징으로 하는 단결정성 실리콘 웨이퍼를 형성하기 위한 방법.
KR1020160122925A 2015-10-15 2016-09-26 단결정성 실리콘 잉곳 및 웨이퍼를 형성하기 위한 방법 KR101902629B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510672144.6A CN106591944B (zh) 2015-10-15 2015-10-15 单晶硅锭及晶圆的形成方法
CN201510672144.6 2015-10-15

Publications (2)

Publication Number Publication Date
KR20170044583A KR20170044583A (ko) 2017-04-25
KR101902629B1 true KR101902629B1 (ko) 2018-09-28

Family

ID=58456649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160122925A KR101902629B1 (ko) 2015-10-15 2016-09-26 단결정성 실리콘 잉곳 및 웨이퍼를 형성하기 위한 방법

Country Status (6)

Country Link
US (1) US20170107640A1 (ko)
JP (1) JP2017075084A (ko)
KR (1) KR101902629B1 (ko)
CN (1) CN106591944B (ko)
DE (1) DE102016118224A1 (ko)
TW (1) TWI589737B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106591939A (zh) * 2015-10-15 2017-04-26 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004035353A (ja) * 2002-07-05 2004-02-05 Sumitomo Mitsubishi Silicon Corp シリコン単結晶の製造方法
US20080050879A1 (en) * 2006-08-23 2008-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming metal-containing gate structures
US20100151692A1 (en) * 2008-12-15 2010-06-17 Sumco Corporation Epitaxial wafer and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092405A (en) * 1976-06-01 1978-05-30 Avco Everett Research Laboratory, Inc. Separation of deuterium from hydrogen
JPH05294789A (ja) * 1992-04-20 1993-11-09 Toshiba Corp シリコン結晶の引上げ方法
JP2000323443A (ja) * 1999-05-14 2000-11-24 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
US6285011B1 (en) * 1999-10-12 2001-09-04 Memc Electronic Materials, Inc. Electrical resistance heater for crystal growing apparatus
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、シリコン単結晶育成方法
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP4821179B2 (ja) * 2005-06-20 2011-11-24 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
JP4862290B2 (ja) * 2005-06-20 2012-01-25 株式会社Ｓｕｍｃｏ シリコン単結晶製造方法
JP4806974B2 (ja) * 2005-06-20 2011-11-02 株式会社Ｓｕｍｃｏ シリコン単結晶育成方法
WO2007074552A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
US8262797B1 (en) * 2007-03-13 2012-09-11 Solaicx, Inc. Weir design providing optimal purge gas flow, melt control, and temperature stabilization for improved single crystal growth in a continuous Czochralski process
US20090162970A1 (en) * 2007-12-20 2009-06-25 Yang Michael X Material modification in solar cell fabrication with ion doping
CN101435105A (zh) * 2008-12-01 2009-05-20 浙江碧晶科技有限公司 低含氧量硅晶体的制备方法
US8545623B2 (en) * 2009-06-18 2013-10-01 Sumco Phoenix Corporation Method and apparatus for controlling the growth process of a monocrystalline silicon ingot
JP2012140285A (ja) * 2010-12-28 2012-07-26 Siltronic Japan Corp シリコン単結晶インゴットの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004035353A (ja) * 2002-07-05 2004-02-05 Sumitomo Mitsubishi Silicon Corp シリコン単結晶の製造方法
US20080050879A1 (en) * 2006-08-23 2008-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming metal-containing gate structures
US20100151692A1 (en) * 2008-12-15 2010-06-17 Sumco Corporation Epitaxial wafer and method of manufacturing the same

Also Published As

Publication number Publication date
DE102016118224A1 (de) 2017-04-20
JP2017075084A (ja) 2017-04-20
TWI589737B (zh) 2017-07-01
TW201713801A (zh) 2017-04-16
CN106591944A (zh) 2017-04-26
CN106591944B (zh) 2018-08-24
KR20170044583A (ko) 2017-04-25
US20170107640A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
TW526297B (en) Silicon wafer and silicon epitaxial wafer and production methods thereof
JPWO2004083496A1 (ja) シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
US9834861B2 (en) Method for growing monocrystalline silicon and monocrystalline silicon ingot prepared thereof
KR20010078701A (ko) 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
KR20100039291A (ko) 고농도로 도핑된 단결정 실리콘 기판에서의 산소 침전 억제
KR101446846B1 (ko) 실리콘 단결정 기판 및 이의 제조 방법
TWI628317B (zh) 柴氏拉晶法生長單晶矽的方法
WO2009025342A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
KR101902629B1 (ko) 단결정성 실리콘 잉곳 및 웨이퍼를 형성하기 위한 방법
KR101865467B1 (ko) 단결정성 실리콘 잉곳 및 웨이퍼를 형성하기 위한 방법
TW201623703A (zh) 用以製造具有經控制濃度之基於氧氣的熱施體的ｎ型單晶矽之晶棒的方法
TWI628316B (zh) 單晶矽錠及晶圓的形成方法
KR102429972B1 (ko) 고저항 웨이퍼 제조 방법
ITMI20011120A1 (it) Wafer di silicio aventi distribuzione controllata di difetti, metodi di preparazione degli stessi, ed estrattori czochralski per la fabbrica
Abe et al. A history and future of silicon crystal growth
JPS59102891A (ja) シリコン単結晶の製造方法
US10100431B2 (en) Method for growing monocrystalline silicon and monocrystalline silicon ingot prepared thereof
US9793138B2 (en) Thermal processing method for wafer
KR101340237B1 (ko) 단결정 실리콘 잉곳인상방법, 단결정 실리콘 잉곳, 및 에피텍셜 실리콘 웨이퍼
US20170256419A1 (en) Thermal processing method for wafer
KR20060072691A (ko) 실리콘 웨이퍼 및 이의 제조 방법
JP2016196390A (ja) シリコン単結晶の製造方法
JP2015008314A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant