KR101896605B1 - 아날로그 rf 메모리 시스템 - Google Patents

아날로그 rf 메모리 시스템 Download PDF

Info

Publication number
KR101896605B1
KR101896605B1 KR1020167035214A KR20167035214A KR101896605B1 KR 101896605 B1 KR101896605 B1 KR 101896605B1 KR 1020167035214 A KR1020167035214 A KR 1020167035214A KR 20167035214 A KR20167035214 A KR 20167035214A KR 101896605 B1 KR101896605 B1 KR 101896605B1
Authority
KR
South Korea
Prior art keywords
signal
radio frequency
input radio
delay
module
Prior art date
Application number
KR1020167035214A
Other languages
English (en)
Other versions
KR20170005483A (ko
Inventor
왈터 비. 쥬니어 슐트
존 피. 지안비토리오
해리 비. 마르
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20170005483A publication Critical patent/KR20170005483A/ko
Application granted granted Critical
Publication of KR101896605B1 publication Critical patent/KR101896605B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/38—Jamming means, e.g. producing false echoes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K3/00—Jamming of communication; Counter-measures
    • H04K3/40—Jamming having variable characteristics
    • H04K3/42—Jamming having variable characteristics characterized by the control of the jamming frequency or wavelength
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Abstract

전자 아날로그 메모리 시스템은 입력 라디오 주파수 펄스를 수신하도록 구성된 적어도 하나의 아날로그 프로그램가능 지연 모듈을 포함한다. 아날로그 프로그램가능 지연 모듈은 적어도 하나의 시간 지연을 입력 라디오 주파수 펄스에 적용하는 것에 응답하여 시간 지연된 출력 신호를 생성한다. 스위칭 모듈은 시간 지연된 출력 신호를 전자 아날로그 메모리 시스템의 출력에 선택적으로 전달하도록 구성된다. 전자 아날로그 메모리 시스템은 입력 라디오 주파수 펄스의 진폭을 결정하도록 구성된 활동 검출기 모듈을 더 포함한다. 활동 검출기 모듈은 또한, 진폭 임계치를 초과하는 적어도 하나의 진폭에 응답하여 시간 지연된 출력 신호를 출력에 전달하기 위해 스위칭 모듈을 제어한다.

Description

아날로그 RF 메모리 시스템{ANALOG RF MEMORY SYSTEM}
[0001] 레이더 방어 시스템들은 카운터 레이더 신호들을 생성하도록 구성된 디지털 라디오 주파수(RF) 메모리(DRFM) 유닛들을 이용하는 레이더 재밍(jamming) 유닛들을 포함한다. 통상적인 DRFM 유닛은 하나 또는 그 초과의 수신된 아날로그 레이더 펄스들을 등가 디지털 신호로 변환하기 위하여 아날로그-대-디지털(A/D) 변환기를 이용한다. 종래의 재밍 유닛들은 또한 복제된 디지털 신호를 다시 아날로그 신호로 변환하기 전에 하나 또는 그 초과의 시간 지연들을 복제된 디지털 신호로 디지털적으로 프로그래밍하는 디지털 시간 지연 유닛을 포함한다. 그 다음으로, 시간 지연을 가진 복제된 카운터 레이더 신호는 레이더 펄스의 소스로 리턴된다. 그러나, 허용 가능한 동적 범위를 가진 종래의 A/D 변환기들은 통상적으로 대략 1 기가헤르쯔(GHz) 폭보다 크지 않은 프로세싱 신호들로 제한된다. 게다가, A/D 변환기에 의해 수행된 신호 프로세싱 동작들은 본래, 복제된 신호가 결국 레이더 펄스의 소스로 리턴되기 전에 부가적인 시간 지연을 초래한다. 예컨대, DRFM 유닛은 제 1 레이더 펄스가 수신된 시간과 카운터 레이더 신호가 출력되는 시간 사이에 부가적인 펄스 반복 간격을 요구한다.
[0002] 실시예에 따라, 전자 아날로그 메모리 시스템은 적어도 하나의 입력 라디오 주파수 펄스를 수신하도록 구성된 적어도 하나의 아날로그 프로그램가능 지연 모듈을 포함한다. 아날로그 프로그램가능 지연 모듈은 적어도 하나의 시간 지연을 적어도 하나의 입력 라디오 주파수 펄스에 적용하는 것에 응답하여 시간 지연된 출력 신호를 생성한다. 스위칭 모듈은 시간 지연된 출력 신호를 전자 아날로그 메모리 시스템의 출력에 선택적으로 전달하도록 구성된다. 전자 아날로그 메모리 시스템은 적어도 하나의 입력 라디오 주파수 펄스의 진폭을 결정하도록 구성된 활동(activity) 검출기 모듈을 더 포함한다. 활동 검출기 모듈은 또한, 적어도 하나의 진폭이 진폭 임계치를 초과하는 것에 응답하여 시간 지연된 출력 신호를 출력에 전달도록 스위칭 모듈을 제어한다.
[0003] 다른 실시예에 따라, 적어도 하나의 시간 지연을 가지는 적어도 하나의 입력 라디오 주파수 신호를 복제하는 방법은 적어도 하나의 입력 라디오 주파수 펄스를 수신하는 단계 및 적어도 하나의 시간 지연을 적어도 하나의 입력 라디오 주파수 펄스에 적용하는 것에 응답하여 시간 지연된 출력 신호를 생성하는 단계를 포함한다. 방법은 적어도 하나의 입력 라디오 주파수 펄스의 적어도 하나의 진폭을 결정하는 단계를 더 포함한다. 방법은 적어도 하나의 진폭이 진폭 임계치를 초과하는 것에 응답하여 시간 지연된 출력 신호를 적어도 하나의 입력 라디오 주파수 펄스의 소스에 선택적으로 송신하는 단계를 더 포함한다.
[0004] 부가적인 특징들은 본 발명의 기법들을 통하여 실현된다. 본 발명의 다른 실시예들이 본원에 상세히 설명되며 청구된 발명의 일부로 고려된다. 장점들 및 특징들을 가진 본 발명의 더 나은 이해를 위하여, 설명 및 도면들을 참조하라.
[0005] 이 개시내용의 더 완전한 이해를 위하여, 이제 첨부 도면들 및 상세한 설명과 관련하여 취해진 하기의 간략한 설명이 참조되며, 여기서 동일한 참조 번호들은 동일한 부분들을 표현한다.
[0006] 도 1은 예시적인 실시예에 따른 아날로그 RF 메모리 시스템의 블록 다이어그램이다.
[0007] 도 2는 예시적인 실시예에 따라 푸리에 변환 알고리즘을 실행하도록 구성된 전자 푸리에 변환 유닛의 개략도를 예시한다.
[0008] 도 3은 예시적인 실시예에 따라 시간 지연을 생성하도록 구성된 프로그램가능 시간 지연 모듈을 예시한다.
[0009] 도 4는 예시적인 실시예에 따른 프로그램가능 시간 지연 모듈에 포함된 프로그램가능 전류원을 예시한다.
[0010] 도 1을 참조하여, 아날로그 RF 메모리 시스템(100)의 블록 다이어그램이 예시적인 실시예에 따라 예시된다. 아날로그 RF 메모리 시스템(100)은 하나 또는 그 초과의 중간 주파수(IF) 레이더 펄스들을 수신하는 레이더 펄스 입력(101), 및 하나 또는 그 초과의 시간 지연들로 프로그래밍된 복제된 IF 신호를 출력하는 신호 출력(103)을 포함한다. 실시예에 따라, 개별 IF 레이더 펄스의 실수 성분은 당업자에 의해 이해되는 바와 같이 아날로그 RF 메모리 시스템(100)에 입력된다. 아날로그 RF 메모리 시스템(100)은 A/D 변환기를 사용함이 없이 하나 또는 그 초과의 시간 지연들을 포함하는 복제된 IF 신호를 생성한다. 이에 관하여, 시간 소비 신호 프로세싱 동작들에 의해 유발된 부가적인 펄스 반복 간격들은 제거된다. 게다가, A/D 변환기에 의해 유발된 감소된 동적 범위들은 회피될 수 있다. 부가적인 펄스 반복 간격의 제거는, IF 출력 신호가 종래 기술에 알려진 것보다 더 빠르게 생성된다는 점에서 예상되지 않은 결과들을 달성한다. 적어도 하나의 실시예에 따라, 예컨대, 아날로그 RF 메모리 시스템은, 복제된 IF 신호가 생성되고 대략 5 나노초(ns) 내에 출력되도록, 부가적인 펄스 반복 간격을 제거한다.
[0011] 아날로그 RF 메모리 시스템(100)은 복수의 프로그램가능 시간 지연(PTD) 모듈들(102), 스위칭 모듈(104), 활동 검출기 모듈(106), 결합기 모듈(108), 및 제어 모듈(110)을 포함한다. 2개의 PTD 모듈들(102a, 102b)이 도시되지만, PTD 모듈들의 수가 가변될 수 있다는 것이 인지된다. 예컨대, 아날로그 RF 메모리 시스템(100)은 3개 이상의 PTD 모듈들(즉, n개의 PTD 모듈들), 또는 단지 하나의 PTD 모듈을 포함할 수 있다.
[0012] 각각의 PTD 모듈(102a, 102b)은 하나 또는 그 초과의 IF 레이더 펄스들을 수신하는 입력, 및 하나 또는 그 초과의 시간 지연들로 프로그래밍된 시간 지연된 출력 신호를 개별 신호 경로(112a, 112b)에 전달하는 출력을 포함한다. 각각의 PTD 모듈(102a, 102b)은 A/D 변환기의 사용 없이 시간 지연된 출력 신호를 생성한다. 이에 관하여, 시간 소비 신호 프로세싱 동작들에 의해 유발된 부가적인 펄스 반복 간격들은 제거된다. 실시예에 따라, 제 1 PTD 모듈(102a)은 제 1 시간 지연으로 프로그래밍된 제 1 시간 지연된 출력 신호를 생성하고, 그리고 제 2 PTD 모듈(102b)은 제 1 시간 지연과 상이한 제 2 시간 지연으로 프로그래밍된 제 2 시간 지연된 출력 신호를 생성한다. 예컨대, 제 2 시간 지연은 제 1 시간 지연보다 크거나 작을 수 있다. 결합기(108)는 복수의 상이한 시간 지연들로 프로그래밍된 복제된 IF 신호를 생성하기 위하여 제 1 및 제 2 시간 지연들을 결합할 수 있다. 이에 관하여, 출력 IF 신호는 처음에 제 1 시간 지연에 따라 반복될 수 있고, 그 다음으로 추후에 제 2 시간 지연에 따라 반복될 수 있다. 2개의 지연들이 위에서 설명되었지만, IF 출력 신호가 내부에서 프로그래밍된 다양한 상이한 시간 지연들에 따라 반복될 수 있다는 것이 인지된다.
[0013] 각각의 PTD 모듈(102a, 102b)은 아래에 더 상세히 논의되는 바와 같이 입력 IF 레이더 펄스에 선택적으로 전달되는 클록 사이클에 기반하여 고정된 시간 지연 신호를 생성한다. 다중 시간 지연들(즉, 클록 사이클 지연들)은 고정된 시간 지연 신호들 중 하나 또는 그 초과를 입력 IF 레이더 펄스에 전달하는 것에 응답하여 개별 시간 지연된 출력 신호로 프로그래밍될 수 있다.
[0014] 스위칭 모듈(104)은 각각의 신호 경로(112a, 112b)와, 결합기 모듈(108) 사이에 삽입된다. 스위칭 모듈(104)은 또한 활동 검출기 모듈(106)과 전기 통신한다. 활동 검출기 모듈(106)은 진폭 검출기 유닛(116)과 전기 통신하는 푸리에 변환 유닛(114)을 포함한다. 푸리에 변환 유닛(114)은 푸리에 변환 알고리즘을 실행하는 것에 응답하여 입력 IF 레이더 펄스를 복수의 주파수 대역 신호들로 분할하고, 그리고 각각의 주파수 대역 신호를 개별 채널에 전달한다. 푸리에 변환 알고리즘은 고속 푸리에 변환(FFT) 또는 이산 푸리에 변환(그러나 이들로 제한되지 않음)을 포함한다. 예컨대, 10 GHz 입력 IF 레이더 펄스는 개별 채널에 전달되는 10개의 1 GHz 신호들로 분할될 수 있다. 진폭 검출기 유닛(116)은 개별 채널 상의 신호의 진폭을 진폭 임계치에 비교한다. 단일 진폭 임계치는 모든 채널들에 할당될 수 있거나 개별 진폭 임계치들은 각각의 개별 채널에 할당될 수 있다. 실시예에 따라, 진폭 검출기 유닛(116)은, 개별 채널 상의 신호 진폭이 진폭 임계치를 초과할 때 스위치 제어 신호를 생성한다. 진폭 임계치들 중 하나 또는 그 초과는 제어 모듈(110)로부터 출력된 임계치 제어 신호에 기반하여 동적으로 프로그래밍될 수 있다.
[0015] 스위칭 모듈(104)은 활동 검출기 모듈(106)에 의해 출력된 스위치 제어 신호에 기반하여 하나 또는 그 초과의 신호 경로들(112a, 112b)을 선택한다. 실시예에 따라, 신호 경로들(112a, 112b)은 진폭 임계치가 변화할 때 동적으로 인에이블되고 디스에이블될 수 있다. 결합기 모듈(108)은 스위칭 모듈(104)에 의해 선택된 개별 신호 경로(112a, 112b)를 통해 하나 또는 그 초과의 시간 지연된 출력 신호들을 수신한다. 실시예에 따라, 결합기(108)는 하나 또는 그 초과의 시간 지연들로 프로그래밍된 복제된 IF 신호를 생성하기 위하여 각각의 시간 지연된 출력 신호를 결합한다. 그 다음으로, 복제된 IF 신호는 출력(103)으로 전달되고 당업자에 의해 이해되는 바와 같이 IF 레이더 펄스의 소스로 리턴된다.
[0016] 이제 도 2를 참조하여, FFT 알고리즘을 실행하도록 구성된 전자 푸리에 변환 유닛(114)의 예시적인 실시예가 예시된다. 실시예에 따라, 푸리에 변환 유닛(114)은 'n'-포인트 FFT를 구현하고, 여기서 'n'에 대한 값은 주어진 애플리케이션 또는 환경에서 원하는 대로 주파수 분해능에 의해 세팅된다. 푸리에 변환 유닛(114)은 직렬-대-병렬 변환기 모듈(200), FFT 신호 흐름 모듈(202), 등화기 모듈(204), 병렬-투-직렬 변환기 모듈(206), 및 클록 분할기(208)를 포함한다.
[0017] 직렬-대-병렬 변환기 모듈(200)은 복수의 샘플-앤드-홀드(sample-and-hold) 증폭기(SHA)들(210a)을 포함한다. 클록 분할기(208)는 입력 마스터 클록(ClkN+1)의 분할에 기반하여 하나 또는 그 초과의 클록 신호들(Clk1, Clk2, Clk3, ... ClkN)을 생성한다. SHA들(210a)은 IF 레이더 펄스를 FFT 알고리즘에 의해 세팅된 개별 주파수 분해능에 대응하는 복수의 개별 신호들로 분할하는 직렬-대-병렬 변환을 구현한다. 그 다음으로, 개별 신호들은 FFT 신호 흐름 모듈(202)에 커플링된 개별 채널(212)에 전달된다.
[0018] FFT 신호 흐름 모듈(202)은 직렬-대-병렬 변환기 모듈(200)에 의해 생성된 개별 신호들에 대응하는 주파수 샘플들을 출력한다. FFT 신호 흐름 모듈(202)의 출력들은 등화기 모듈(204)에 전달된다. 등화기 모듈(204)은 특정 주파수들 또는 주파수 대역들의 에너지를 강화(예컨대, 부스팅(boost)) 및/또는 약화(예컨대, 커팅(cut))하도록 구성된다. 등화기 모듈(204)의 출력은 병렬-투-직렬 변환기(206)에 전달된다. 병렬-투-직렬 변환기(206)는 복수의 SHA들(210b)을 포함한다. SHA들(210b)은 클록 분할기(208)에 의해 출력된 입력 마스터 클록(ClkN)의 분할에 기반하여 개별 클록 신호들(Clk1, Clk2, Clk3, ... ClkN)을 생성한다. 클록 신호들은 위에서 설명된 바와 유사한 방식으로 SHA들(210b)을 구동한다. 이에 관하여, 병렬-투-직렬 변환기(206)는 진폭 검출기 유닛(116)에 전달되는 일정한 스트림 출력을 생성하기 위하여 채널들(212)에 출력 신호들 중 하나 또는 그 초과를 결합한다.
[0019] 이제 도 3을 참조하여, 입력 IF 레이더 펄스에 시간 지연을 프로그래밍하도록 구성된 프로그램가능 시간 지연 모듈(102)이 예시적인 실시예에 따라 예시된다. 프로그램가능 시간 지연 모듈(102)은 개별 스위치(302)를 통해 IF 레이더 펄스 입력(101)에 선택적으로 연결되는 하나 또는 그 초과의 타이밍 회로들(300)을 포함한다. 각각의 스위치(302)는 제어 모듈(110)로부터 출력된 타이밍 스위칭 제어 신호에 응답하여 인에이블되고 및/또는 디스에이블된다. 예컨대, 제어 모듈(110)은 레이더 펄스 입력(101)에서 수신된 입력 IF 레이더 펄스에 적용될(즉, 프로그래밍될) 시간 지연을 결정할 수 있다. 시간 지연은 사용자에 의해 제어 모듈(110)에 프로그래밍될 수 있고 그리고/또는 검출된 외부 시나리오에 기반하여 제어 모듈(110)에 의해 자동으로 세팅될 수 있다. 시간 지연을 결정하는 것에 응답하여, 제어 모듈(110)은 개별 스위치(302)를 인에이블 및/또는 디스에이블하는 하나 또는 그 초과의 타이밍 스위치 제어 신호들을 생성한다. 인에이블된 및 디스에이블된 스위치들(302)의 결합은 개별 시간 지연 모듈(102)에 의해 생성된 시간 지연된 출력 신호로 프로그래밍된 전체 시간 지연을 결정한다. 예컨대 각각의 타이밍 회로(300)가 90 ns의 시간 지연을 생성하면, 제어 모듈은 입력 IF 레이더 펄스에 90 ns 시간 지연을 프로그래밍하도록 개별 타이밍 회로(300)에 대응하는 단일 스위치(302)를 인에이블할 수 있다. 그러나, 제어 모듈(110)은 입력 IF 레이더 펄스에 180 ns 시간 지연을 프로그래밍하도록 2개의 스위치들(302)을 인에이블할 수 있다.
[0020] 프로그램가능 시간 지연 모듈(102)은 또한 제어 모듈(110)에 의해 제어되는 하나 또는 그 초과의 신호 효과 유닛들(304)을 포함한다. 각각의 신호 효과 유닛(304)은 입력 IF 레이더 펄스의 하나 또는 그 초과의 신호 특성들에 영향을 주는 가중 계수를 적용한다. 신호 특성들은 진폭 변조, 보간 시간 지연, 및 위상 시프트(그러나 이들로 제한되지 않음)를 포함한다. 보간 시간 지연은 타이밍 회로들(300)에 의해 제공된 고정된 시간 지연들에 대한 미세 동조 조정으로서 동작할 수 있다. 실시예에 따라, 가중치(즉, 수치 계수)는 제어 모듈(110)을 통해 프로그래밍될 수 있다. 그 다음으로, 제어 모듈(110)은, IF 레이더 펄스의 대응하는 신호 특성이 수정되도록 프로그래밍된 계수를 입력 IF 레이더 펄스에 적용(예컨대, 곱셈)하는 계수 제어 신호를 개별 신호 효과 유닛(304)에 출력한다.
[0021] 각각의 타이밍 회로(300)는 SHA(308)와 전기 통신하는 출력을 가진 프로그램가능 전류원(306)을 포함한다. 각각의 SHA(308)는 클록 신호에 기반하여 입력 IF 레이더 펄스에 고정된 시간 지연을 프로그래밍하는 클록 사이클 지연 신호를 출력한다. 별개의 클록 유닛은 클록 신호를 개별 SHA(308)에 제공할 수 있다. 클록 사이클 지연 신호들은 예컨대 1 ns 클록 사이클의 고정된 시간 지연을 가질 수 있거나, 또는 서로에 관하여 상이한 고정된 시간 지연들을 가질 수 있다. 실시예에 따라, SHA(308)는 고속 스위칭 플로팅 게이트들을 포함하는 회로로서 형성된다. 고속 플로팅 게이트들은 예컨대 적어도 2.0 GHz의 주파수를 가진 신호를 스위칭하도록 구성된다. 그러나, 다른 실시예들에 따라, 고속 플로팅 게이트들은 예컨대 100 MHz를 포함하는 2.0 GHz보다 작은 주파수를 가진 신호를 스위칭할 수 있다.
[0022] 프로그램가능 전류원(306)은 또한 제어 모듈(110)에 의해 제어될 수 있다. 예컨대, 제어 모듈(110)은 각각의 프로그램 가능 전류원(306)에 전류 제어 신호를 생성하도록 구성된다. 전류 제어 신호는 개별 SHA(308)에 전달되는 전류 레벨을 증가 및/또는 감소시키고, 이는 개별 타이밍 회로(300)의 신호-대-잡음비(SNR)를 조정한다. 이에 관하여, 개별 타이밍 회로(300)의 전력 소비가 제어될 수 있고 상이한 대역폭들 및/또는 동적 범위들이 달성될 수 있다.
[0023] 이제 도 4를 참조하여, 프로그램가능 시간 지연 모듈(300)에 포함된 프로그램가능 전류원(306)이 예시적인 실시예에 따라 예시된다. 프로그램가능 전류원(306)은 고속 스위칭 플로팅 게이트 회로(400)를 포함한다. 플로팅 게이트 회로(400)는 예컨대, 캐패시터(404)에 연결된 게이트를 가진 고주파 트랜지스터(402)로서 형성된다. 플로팅 게이트 회로(400)는 예컨대 적어도 2.0 GHz의 주파수를 가진 고주파 신호들을 스위칭하도록 구성된다. 그러나, 다른 실시예들에 따라, 플로팅 게이트 회로(400)는 예컨대 100 MHz를 포함하여 2.0 GHz보다 작은 주파수를 가진 신호를 스위칭할 수 있다. 고주파 신호들을 스위칭할 수 없는 디지털 A/D 변환기를 이용하는 종래의 (DRFM) 유닛들과 달리, 시간 지연 모듈(300)에 포함된 플로팅 게이트 회로(400)는 A/D 변환기를 포함하는 종래의 DRFM들에 의해 유발되는 부가적인 시간 지연들을 초래함이 없이 고주파 IF 레이더 펄스들 및 라디오 주파수 RF 신호들을 스위칭하도록 구성된다.
[0024] 아래 청구항들에서 모든 수단 또는 단계 플러스 기능 엘리먼트들의 대응하는 구조들, 재료들, 동작들, 및 등가물들은 특정하게 청구되는 다른 청구된 엘리먼트들과 결합하여 기능을 수행하기 위한 임의의 구조, 재료, 또는 동작을 포함하도록 의도된다. 본 발명의 설명은 예시 및 설명의 목적들을 위하여 제시되었지만, 총망라되거나 개시된 형태의 발명으로 제한되도록 의도되지 않는다. 많은 수정들 및 변형들은 본 발명의 범위 및 사상에서 벗어남이 없이 당업자들에게 자명할 것이다. 실시예들은 본 발명의 원리들 및 실제 응용을 가장 잘 설명하고, 그리고 고려된 특정 용도에 적당한 바와 같은 다양한 수정들을 가진 다양한 실시예들에 대해 당업자들이 본 발명을 이해하게 하기 위하여 선택되고 설명되었다.
[0025] 본 발명에 대한 바람직한 실시예들이 설명되었지만, 당업자들이 현재 및 미래 둘 다에서 하기 청구항들의 범위 내에 속하는 다양한 개선들 및 강화들을 만들 수 있다는 것이 이해될 것이다. 이들 청구항들은 처음에 설명된 본 발명에 대해 적당한 보호를 유지하도록 이해되어야 한다.

Claims (20)

  1. 전자 아날로그 메모리 시스템으로서,
    적어도 하나의 입력 라디오 주파수 펄스를 수신하고 그리고 적어도 하나의 시간 지연을 상기 적어도 하나의 입력 라디오 주파수 펄스에 적용하는 것에 응답하여 시간 지연된 출력 신호를 생성하도록 구성된 적어도 하나의 아날로그 프로그램가능 지연 모듈;
    상기 시간 지연된 출력 신호를 상기 전자 아날로그 메모리 시스템의 출력에 선택적으로 전달하도록 구성된 스위칭 모듈; 및
    상기 적어도 하나의 입력 라디오 주파수 펄스의 적어도 하나의 진폭을 결정하고 그리고 상기 적어도 하나의 진폭이 진폭 임계치를 초과하는 것에 응답하여 상기 시간 지연된 출력 신호를 상기 출력에 전달하기 위해 상기 스위칭 모듈을 제어하도록 구성된 활동 검출기 모듈
    을 포함하고,
    상기 활동 검출기 모듈은:
    푸리에 변환 알고리즘을 실행하는 것에 응답하여 상기 적어도 하나의 입력 라디오 주파수 펄스를 복수의 개별 주파수 대역 신호들로 분할하도록 구성된 푸리에 변환 유닛; 및
    각각의 주파수 대역 신호의 진폭을 결정하고, 그리고 적어도 하나의 주파수 대역 신호의 진폭이 개별 진폭 임계치를 초과하는 것에 응답하여 개별 신호 경로들 중 적어도 하나를 선택하도록 상기 스위칭 모듈을 제어하는 스위치 제어 신호를 생성하는 진폭 검출기 유닛
    을 포함하는,
    전자 아날로그 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 아날로그 프로그램가능 지연 모듈은 복수의 아날로그 프로그램가능 지연 모듈들을 포함하고, 각각의 아날로그 프로그램가능 지연 모듈은 개별 신호 경로에 전달되는 개별 시간 지연된 출력 신호를 생성하는,
    전자 아날로그 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 아날로그 프로그램가능 지연 모듈은 제 1 아날로그 프로그램가능 지연 모듈 및 제 2 아날로그 프로그램가능 지연 모듈을 포함하고, 제 1 시간 지연된 출력 신호는 상기 제 1 아날로그 프로그램가능 지연 모듈을 통해 제 1 시간 지연으로 프로그래밍되고 제 2 시간 지연된 출력 신호는 상기 제 2 아날로그 프로그램가능 지연 모듈을 통해 제 2 시간 지연으로 프로그래밍되고, 상기 제 2 시간 지연은 상기 제 1 시간 지연과 상이한,
    전자 아날로그 메모리 시스템.
  4. 삭제
  5. 제 3 항에 있어서,
    상기 제 1 시간 지연 및 상기 제 2 시간 지연을 세팅하는 타이밍 제어 신호, 및 상기 개별 진폭 임계치들 중 적어도 하나를 세팅하는 임계치 제어 신호를 생성하도록 구성된 제어 모듈을 더 포함하는,
    전자 아날로그 메모리 시스템.
  6. 제 5 항에 있어서,
    각각의 아날로그 프로그램가능 지연 모듈은,
    개별 클록 사이클 지연 신호를 생성하도록 구성된 적어도 하나의 타이밍 회로; 및
    상기 클록 사이클 지연 신호를 상기 적어도 하나의 입력 라디오 주파수 펄스에 선택적으로 적용하도록 구성된 적어도 하나의 스위치
    를 포함하는,
    전자 아날로그 메모리 시스템.
  7. 제 6 항에 있어서,
    상기 적어도 하나의 타이밍 회로는,
    상기 제어 모듈에 의해 생성된 전류 제어 신호에 기반하여 전류 신호를 출력하도록 구성된 프로그램가능 전류원; 및
    시간 기간 동안 상기 전류 신호를 저장하고, 상기 클록 사이클 지연 신호를 생성하기 위하여 상기 전류 신호를 증폭하고, 그리고 상기 적어도 하나의 입력 라디오 주파수 펄스가 상기 클록 사이클 지연 신호에 따라 개별 시간 지연으로 프로그래밍되도록 상기 시간 기간이 만료된 후 상기 클록 사이클 지연 신호를 상기 적어도 하나의 입력 라디오 주파수 펄스에 적용하도록 상기 프로그램가능 전류원과 전기 통신하는 샘플-앤드-홀드(sample-and-hold) 증폭기
    를 포함하는,
    전자 아날로그 메모리 시스템.
  8. 제 7 항에 있어서,
    각각의 아날로그 프로그램가능 지연 모듈은 상기 적어도 하나의 입력 라디오 주파수 펄스의 적어도 하나의 신호 특성을 수정하도록 구성된 적어도 하나의 신호 효과 유닛을 포함하는,
    전자 아날로그 메모리 시스템.
  9. 제 8 항에 있어서,
    상기 제어 모듈은 진폭 변조, 보간된 시간 지연, 및 위상 시프트 중 적어도 하나를 상기 입력 라디오 주파수 펄스에 적용하기 위하여 이중 적어도 하나를 수정하도록 적어도 하나의 신호 효과를 제어하는,
    전자 아날로그 메모리 시스템.
  10. 제 9 항에 있어서,
    상기 프로그램가능 전류원은 캐패시터에 연결된 게이트를 가진 트랜지스터를 포함하고, 상기 트랜지스터는 적어도 2.0 GHz의 주파수를 가진 신호를 스위칭하도록 구성되는,
    전자 아날로그 메모리 시스템.
  11. 적어도 하나의 시간 지연을 가지는 적어도 하나의 입력 라디오 주파수 신호를 복제하는 방법으로서,
    상기 적어도 하나의 입력 라디오 주파수 펄스를 수신하고 그리고 적어도 하나의 시간 지연을 상기 적어도 하나의 입력 라디오 주파수 펄스에 적용하는 것에 응답하여 시간 지연된 출력 신호를 생성하는 단계;
    상기 적어도 하나의 입력 라디오 주파수 펄스의 적어도 하나의 진폭을 결정하는 단계; 및
    상기 적어도 하나의 진폭이 진폭 임계치를 초과하는 것에 응답하여 상기 시간 지연된 출력 신호를 상기 적어도 하나의 입력 라디오 주파수 펄스의 소스에 선택적으로 송신하는 단계
    를 포함하고,
    상기 적어도 하나의 입력 라디오 주파수 펄스의 적어도 하나의 진폭을 결정하는 단계는:
    푸리에 변환 알고리즘을 실행하는 것에 응답하여 상기 적어도 하나의 입력 라디오 주파수 펄스를 복수의 개별 주파수 대역 신호들로 분할하는 단계; 및
    각각의 주파수 대역 신호의 진폭을 결정하는 단계
    를 포함하고,
    상기 방법은:
    상기 적어도 하나의 진폭을 결정하는 단계 이후에, 적어도 하나의 주파수 대역 신호의 진폭이 개별 진폭 임계치를 초과하는 것에 응답하여 개별 신호 경로들 중 적어도 하나를 선택하도록 스위칭 모듈을 제어하는 스위치 제어 신호를 생성하는 단계
    를 더 포함하는,
    적어도 하나의 입력 라디오 주파수 신호를 복제하는 방법.
  12. 제 11 항에 있어서,
    상기 적어도 하나의 진폭을 결정하는 단계 이전에, 복수의 시간 지연된 출력 신호들을 개별 신호 경로에 생성하는 단계를 더 포함하는,
    적어도 하나의 입력 라디오 주파수 신호를 복제하는 방법.
  13. 제 12 항에 있어서,
    상기 복수의 시간 지연된 출력 신호들을 생성하는 단계는, 제 1 시간 지연으로 프로그래밍된 제 1 시간 지연된 출력 신호 및 제 2 시간 지연으로 프로그래밍된 제 2 시간 지연된 출력 신호를 생성하는 단계를 포함하고,
    상기 제 2 시간 지연은 상기 제 1 시간 지연과 상이한,
    적어도 하나의 입력 라디오 주파수 신호를 복제하는 방법.
  14. 삭제
  15. 제 11 항에 있어서,
    상기 시간 지연된 출력 신호를 생성하는 단계 이전에, 상기 제 1 시간 지연 및 제 2 시간 지연을 세팅하는 타이밍 제어 신호를 제어 모듈을 통해 생성하는 단계, 및 상기 개별 진폭 임계치들 중 적어도 하나를 세팅하는 임계치 제어 신호를 상기 제어 모듈을 통해 생성하는 단계를 더 포함하는,
    적어도 하나의 입력 라디오 주파수 신호를 복제하는 방법.
  16. 제 15 항에 있어서,
    상기 타이밍 제어 신호를 제어 모듈을 통해 생성하는 단계 이전에, 개별 클록 사이클 지연 신호를 생성하는 단계; 및
    상기 클록 사이클 지연 신호를 상기 적어도 하나의 입력 라디오 주파수 펄스에 선택적으로 적용하는 단계
    를 더 포함하는,
    적어도 하나의 입력 라디오 주파수 신호를 복제하는 방법.
  17. 제 16 항에 있어서,
    상기 클록 사이클 지연 신호를 선택적으로 적용하는 단계 이후에, 상기 개별 클록 사이클 지연 신호의 동적 범위를 제어하는 전류 신호를 생성하는 단계;
    시간 기간 동안 상기 전류 신호를 저장하는 단계; 및
    상기 적어도 하나의 입력 라디오 주파수 펄스가 상기 클록 사이클 지연 신호에 따라 개별 시간 지연으로 프로그래밍되도록 상기 시간 기간이 만료된 후 상기 클록 사이클 지연 신호를 상기 적어도 하나의 입력 라디오 주파수 펄스에 적용하는 단계
    를 더 포함하는,
    적어도 하나의 입력 라디오 주파수 신호를 복제하는 방법.
  18. 제 15 항에 있어서,
    상기 타이밍 제어 신호를 제어 모듈을 통해 생성하는 단계 이전에, 상기 적어도 하나의 입력 라디오 주파수 펄스의 적어도 하나의 신호 특성을 수정하는 단계를 더 포함하는,
    적어도 하나의 입력 라디오 주파수 신호를 복제하는 방법.
  19. 제 18 항에 있어서,
    상기 적어도 하나의 신호 특성은 상기 입력 라디오 주파수 펄스의 진폭 변조, 보간된 시간 지연, 및 위상 시프트인,
    적어도 하나의 입력 라디오 주파수 신호를 복제하는 방법.
  20. 제 19 항에 있어서,
    상기 적어도 하나의 입력 라디오 주파수 신호는 적어도 2.0 GHz의 주파수를 가지는,
    적어도 하나의 입력 라디오 주파수 신호를 복제하는 방법.
KR1020167035214A 2014-06-03 2015-05-29 아날로그 rf 메모리 시스템 KR101896605B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/294,783 US9590760B2 (en) 2014-06-03 2014-06-03 Analog RF memory system
US14/294,783 2014-06-03
PCT/US2015/033207 WO2015187488A1 (en) 2014-06-03 2015-05-29 Analog rf memory system

Publications (2)

Publication Number Publication Date
KR20170005483A KR20170005483A (ko) 2017-01-13
KR101896605B1 true KR101896605B1 (ko) 2018-10-18

Family

ID=53373654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167035214A KR101896605B1 (ko) 2014-06-03 2015-05-29 아날로그 rf 메모리 시스템

Country Status (6)

Country Link
US (1) US9590760B2 (ko)
EP (1) EP3152588B1 (ko)
JP (1) JP6486968B2 (ko)
KR (1) KR101896605B1 (ko)
IL (1) IL248595B (ko)
WO (1) WO2015187488A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960827B2 (en) 2016-04-14 2018-05-01 Raytheon Company Analog multiple beam feed systems and methods
FR3056763B1 (fr) * 2016-09-26 2018-10-26 Thales Dispositif de generation d'un signal porteur continu a partir d'un signal impulsionnel de reference
US11811507B1 (en) * 2019-06-10 2023-11-07 Bae Systems Information And Electronic Systems Integration Inc. Adaptive digital radio frequency memory for coherent response synthesis
JP7448831B2 (ja) 2019-11-29 2024-03-13 富士フイルム和光純薬株式会社 アルツハイマー型認知症又は軽度認知障害の診断を補助する方法、バイオマーカー、試薬キット及び装置
WO2021107155A1 (ja) 2019-11-29 2021-06-03 富士フイルム和光純薬株式会社 パーキンソン病の診断を補助する方法、バイオマーカー、試薬キット及び装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2689249A1 (fr) * 1978-12-29 1993-10-01 Dassault Electronique Procédé et appareil radar de déception.
JP2002286831A (ja) * 2001-03-28 2002-10-03 Mitsubishi Electric Corp 信号リピート装置
JP2008164479A (ja) * 2006-12-28 2008-07-17 Mitsubishi Electric Corp パルス諸元検出装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2989744A (en) 1952-08-05 1961-06-20 Joseph M Pettit False echo transmitter
US4328496A (en) 1958-08-27 1982-05-04 The United States Of America As Represented By The Secretary Of The Navy Delay control for a pulse repeat-back jamming system
US3170158A (en) 1963-05-08 1965-02-16 Rotman Walter Multiple beam radar antenna system
US3720952A (en) 1964-12-29 1973-03-13 L Lawsine Signal processing apparatus
US4613863A (en) 1981-08-17 1986-09-23 Mark Resources, Inc. Electronic augmentation of radar targets
CA1229926A (en) 1984-07-30 1987-12-01 Larry J. Conway Intelligent broad band digital rf memory
US4984253A (en) 1988-06-03 1991-01-08 Hughes Aircraft Company Apparatus and method for processing simultaneous radio frequency signals
JP2934741B2 (ja) * 1988-10-31 1999-08-16 富士ゼロックス株式会社 直交変換符号化装置
US5032839A (en) 1990-04-09 1991-07-16 American Electronic Laboratories, Inc. Self-equalizing coherent optical RF memory
JPH0478584U (ko) * 1990-11-19 1992-07-08
SE469452B (sv) 1991-09-20 1993-07-05 Foersvarets Forskningsanstalt Fiberoptiskt system foer avstaandsavhakning av radarekon
GB2308034B (en) 1994-09-22 1998-02-25 Secr Defence Detection of spread spectrum signals
US5717620A (en) 1995-10-24 1998-02-10 Airnet Communications Corporation Improved-accuracy fast-Fourier-transform butterfly circuit
JP3242587B2 (ja) * 1997-02-07 2001-12-25 三菱電機株式会社 レーダ模擬信号発生器
US5867479A (en) 1997-06-27 1999-02-02 Lockheed Martin Corporation Digital multi-channel demultiplexer/multiplex (MCD/M architecture)
US6201499B1 (en) 1998-02-03 2001-03-13 Consair Communications Time difference of arrival measurement system
US6285197B2 (en) * 1998-07-31 2001-09-04 Philips Electronics North America Corporation System and method for generating a jittered test signal
CA2340716A1 (en) 1998-08-18 2000-03-02 Beamreach Networks, Inc. Stacked-carrier discrete multiple tone communication technology
US6678520B1 (en) 1999-01-07 2004-01-13 Hughes Electronics Corporation Method and apparatus for providing wideband services using medium and low earth orbit satellites
US6898235B1 (en) 1999-12-10 2005-05-24 Argon St Incorporated Wideband communication intercept and direction finding device using hyperchannelization
JP2001208831A (ja) * 2000-01-28 2001-08-03 Mazda Motor Corp 物体位置検出装置
GB0004700D0 (en) 2000-02-28 2000-04-19 Lillington John Frequency analysis
SE0102345D0 (sv) * 2001-06-29 2001-06-29 Ericsson Telefon Ab L M Feed forward amplifying circuit
US6961395B2 (en) 2001-11-16 2005-11-01 Nortel Networks Limited Time variant filter implementation
US6980614B2 (en) 2002-01-14 2005-12-27 Raytheon Company System and method for subband beamforming using adaptive weight normalization
US6943729B2 (en) 2003-10-01 2005-09-13 S5 Wireless, Inc. Method and system for time difference of arrival (TDOA) location services
DE602004017575D1 (de) 2004-05-13 2008-12-18 Mitsubishi Electric Corp Bestimmung von Laufzeitdifferenz und Einfallswinkel
WO2007109764A2 (en) 2006-03-22 2007-09-27 Virginia Tech Intellectual Properties, Inc. Analog fourier transform channelizer and ofdm receiver
KR101268691B1 (ko) 2006-08-30 2013-05-29 퀄컴 인코포레이티드 스마트 안테나 시스템에서 빔 성형에 의해 데이터를수신하는 장치 및 방법
CN100583120C (zh) 2007-02-09 2010-01-20 深圳职业技术学院 硅存储相关卷积器
US7865165B2 (en) 2007-12-20 2011-01-04 Itt Manufacturing Enterprises, Inc. Scalable radio receiver architecture providing three-dimensional packaging of multiple receivers
JP2010127645A (ja) * 2008-11-25 2010-06-10 Fuji Heavy Ind Ltd 任意信号発生装置
WO2012024507A2 (en) 2010-08-18 2012-02-23 Analog Devices, Inc. Charge sharing analog computation circuitry and applications
US8578256B2 (en) 2009-04-22 2013-11-05 Agere Systems Llc Low-latency decoder
EP2425635B1 (en) 2009-04-28 2013-08-14 Bose Corporation Dynamically configurable anr filter and signal processing topology
KR101562904B1 (ko) 2009-06-12 2015-10-23 삼성전자주식회사 도래각 측정 장치 및 방법
US8452826B2 (en) 2010-05-04 2013-05-28 Raytheon Applied Signal Technology, Inc. Digital frequency channelizer
EP2717382B1 (en) * 2012-10-05 2019-01-02 Nxp B.V. A phased array antenna and associated methods
US9232310B2 (en) 2012-10-15 2016-01-05 Nokia Technologies Oy Methods, apparatuses and computer program products for facilitating directional audio capture with multiple microphones
US9954602B2 (en) 2012-11-01 2018-04-24 The Boeing Company Satellite communications data processing
US20140210666A1 (en) 2013-01-25 2014-07-31 Alexander Maltsev Apparatus, system and method of wireless communication via an antenna array
US9831898B2 (en) 2013-03-13 2017-11-28 Analog Devices Global Radio frequency transmitter noise cancellation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2689249A1 (fr) * 1978-12-29 1993-10-01 Dassault Electronique Procédé et appareil radar de déception.
JP2002286831A (ja) * 2001-03-28 2002-10-03 Mitsubishi Electric Corp 信号リピート装置
JP2008164479A (ja) * 2006-12-28 2008-07-17 Mitsubishi Electric Corp パルス諸元検出装置

Also Published As

Publication number Publication date
JP6486968B2 (ja) 2019-03-20
EP3152588A1 (en) 2017-04-12
IL248595B (en) 2020-05-31
JP2017520760A (ja) 2017-07-27
US20150349914A1 (en) 2015-12-03
EP3152588B1 (en) 2020-07-22
KR20170005483A (ko) 2017-01-13
IL248595A0 (en) 2016-12-29
US9590760B2 (en) 2017-03-07
WO2015187488A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
KR101896605B1 (ko) 아날로그 rf 메모리 시스템
US11664590B2 (en) Programmable beamforming system including element-level analog channelizer
US8730072B2 (en) Interleaved ADC calibration
CN108254608B (zh) 数字示波器及数字示波器的自校准方法
US9595974B1 (en) Reconfigurable wideband sub-ranging analog-to-digital converter
US7142831B2 (en) Crest factor reduction and amplitude pre-distortion for multi-carrier signals
US9231624B2 (en) Time alignment for an amplification stage
US10348338B2 (en) Adaptive channelizer
EP2838201A1 (en) Circuits for generating sweep frequency signal
US9130588B2 (en) Redundant delay digital-to-time converter
EP2166719A1 (en) Modulation device and pulse wave generation device
CN107222210B (zh) 一种可由spi配置数字域时钟相位的dds系统
US8928509B2 (en) Incoming signal sampling device
TW201547243A (zh) 配合可變增益放大器之信號處理系統及信號處理方法
US9143146B1 (en) Reconfigurable wideband sub-ranging analog-to-digital converter
US9088292B1 (en) Clocking scheme for reconfigurable wideband analog-to-digital converter
US7002425B2 (en) Pulse modulation
CA2952416C (en) Butterfly channelizer
JP2015033083A (ja) マルチバンド増幅器
US20230396295A1 (en) Digital beam forming
US10432207B2 (en) Clock generator
KR101947905B1 (ko) 이미지 신호대역을 이용한 라디오미터 감도 향상 장치
CN111211741A (zh) 电路装置、移相和调幅方法、波束成形方法和存储单元
JP6007297B1 (ja) 周波数変換回路および該周波数変換回路を適用したレーダシステム
KR101509502B1 (ko) 컴프레시브 수신기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant