KR101895745B1 - 조면화 처리 동박, 동장 적층판 및 프린트 배선판 - Google Patents

조면화 처리 동박, 동장 적층판 및 프린트 배선판 Download PDF

Info

Publication number
KR101895745B1
KR101895745B1 KR1020177034238A KR20177034238A KR101895745B1 KR 101895745 B1 KR101895745 B1 KR 101895745B1 KR 1020177034238 A KR1020177034238 A KR 1020177034238A KR 20177034238 A KR20177034238 A KR 20177034238A KR 101895745 B1 KR101895745 B1 KR 101895745B1
Authority
KR
South Korea
Prior art keywords
copper foil
roughened
resin
treatment
copper
Prior art date
Application number
KR1020177034238A
Other languages
English (en)
Other versions
KR20170137932A (ko
Inventor
신이치 오바타
아유무 다테오카
가즈히로 요시카와
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20170137932A publication Critical patent/KR20170137932A/ko
Application granted granted Critical
Publication of KR101895745B1 publication Critical patent/KR101895745B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 미세 회로 형성성(특히 회로 직선성)과, 수지와의 밀착성을 양립 가능한, 조면화 처리 동박이 제공된다. 본 발명의 조면화 처리 동박은 적어도 한쪽 측에 조면화 처리면을 갖고, 상기 조면화 처리면은 ISO25178에 준거하여 측정되는 산술 평균 높이 Sa(㎛)와 산의 정점 밀도 Spd(개/㎟)의 곱인 Sa×Spd가 250000㎛/㎟ 이상이고, 또한 JIS B0601-2001에 준거하여 측정되는 산술 평균 굴곡 Wa가 0.030 내지 0.060㎛이다.

Description

조면화 처리 동박, 동장 적층판 및 프린트 배선판
본 발명은 조면화 처리 동박, 동장 적층판 및 프린트 배선판에 관한 것이다.
종래부터, 프린트 배선판의 제조 공법으로서, 서브트랙티브법이 널리 채용되고 있다. 서브트랙티브법은 동박을 사용하여 미세한 회로 형성을 행할 수 있는 방법이다. 예를 들어, 도 1a 및 도 1b에 나타난 바와 같이, 하지 기재(12a) 상에 하층 회로(12b)를 구비한 절연 수지 기판(12)에 프리프레그(14)를 통해 동박(10)의 조면화면을 접착시키고(공정 (a)), 필요에 따라 하프 에칭에 의해 동박(10)을 극박화한 후(공정 (b)), 필요에 따라 레이저 천공 가공 또는 드릴 천공 가공에 의해 비아 홀(16)을 형성하고(공정 (c)), 필요에 따라 화학 동 도금(18)(공정 (d)) 및 전기 동 도금(20)(공정 (e))을 실시한다. 계속해서, 드라이 필름(22)을 사용한 노광 및 현상에 의해 소정의 패턴으로 마스킹하고(공정 (f)), 에칭에 의해 드라이 필름(22)의 개구부 바로 아래의 불필요한 동박 등을 용해 제거한(공정 (g)) 후, 드라이 필름(22)을 박리하고(공정 (h)), 소정의 패턴으로 형성된 배선(24)을 얻는다. 이 배선(24)은 대략 사다리꼴 형상의 단면을 갖고, 정상부에 비해 저부가 넓어진다. 이 정상부의 단을 기준으로 한 저부의 연장 돌출 부분(끝단 부분)의 거리(톱-보텀간 거리라고 함)의 변동이 크면, 회로 패턴의 직선성이 뒤떨어지게 된다. 이 경우, 그 인접하는 배선(24) 사이의 간격이 국소적으로 좁아지기 때문에, 단락 등의 문제가 발생하기 쉬워진다. 또한, 특성 임피던스가 소정의 저항과 맞지 않게 되고, 고주파 특성이 뒤떨어지게 된다.
근년, 배선 패턴의 직선성을 향상시키기 위해, 표면 조도를 저감한 표면 처리 동박이 제안되었다. 예를 들어, 특허문헌 1(일본 특허 공개 제2008-285751호 공보)에는 절연 수지 기재와 맞붙이는 접착 표면은 표면 조도(Rzjis)가 2.5㎛ 이하이고, 또한 2차원 표면적이 6550㎛2인 영역을 레이저법으로 측정했을 때의 3차원 표면적 (A㎛2)와 당해 2차원 표면적의 비[(A)/(6550)]의 값인 표면적비 (B)가 1.2 내지 2.5인 것을 특징으로 하는 표면 처리 동박이 개시되어 있다. 이 특허문헌 1에서는 미처리의 전해 동박의 석출면에 대하여 조면화 처리 및 방청 처리가 행해지고 있다.
또한, 절연 수지 기재와의 밀착성 및 고주파 특성의 향상에 대처한 조면화 처리 동박도 제안되어 있다. 예를 들어, 특허문헌 2(국제 공개 제2015/033917호)에는 전해 동박의 전극면측에 조면화 처리를 실시한 표면 처리 동박이며, 표면 조도 Rz가 2.5 내지 4.0㎛이고 또한 [Rmax-Ra]가 3.5㎛인 조면화 처리 표면을 구비한 것이 개시되어 있다.
일본 특허 공개 제2008-285751호 공보 국제 공개 제2015/033917호
그런데, 최근, 전자 회로의 소형 경량화 및 고속 전송화에 수반하여, 회로 형성성이 보다 우수한(예를 들어, 라인/스페이스=30㎛/30㎛ 정도) 조면화 처리 동박이 요구되고 있다. 이러한 요구를 만족시키기 위해는, 조면화 처리 동박의 조면화 처리면에 있어서의 표면 조도를 낮게 하여, 배선 패턴의 직선성(이하, 회로 직선성이라고 함)을 더욱 향상시키는 것이 생각된다. 그러나, 조면화 처리면에 있어서의 표면 조도를 단순히 작게 한 경우, 동박과 수지 기재의 밀착성이 저하되고, 회로 박리가 발생하기 쉬워진다. 이와 같이, 미세 회로 형성성(특히 회로 직선성)과, 수지 기재와의 밀착성을 양립하는 것은 용이한 것이 아니다.
본 발명자들은 금번, 조면화 처리 동박의 조면화 처리면에, ISO25178에 준거하여 측정되는 산술 평균 높이 Sa(㎛)와 산의 정점 밀도 Spd(개/㎟)의 곱인 Sa×Spd가 250000㎛/㎟ 이상이고, 또한 JIS B0601-2001에 준거하여 측정되는 산술 평균 굴곡 Wa가 0.030 내지 0.060㎛라고 하는 특유의 표면 프로파일을 부여함으로써, 동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 미세 회로 형성성(특히 회로 직선성)과, 수지와의 밀착성을 양립할 수 있다는 지견을 얻었다.
따라서, 본 발명의 목적은 동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 미세 회로 형성성(특히 회로 직선성)과, 수지와의 밀착성을 양립 가능한, 조면화 처리 동박을 제공하는 데 있다.
본 발명의 일 형태에 의하면, 적어도 한쪽 측에 조면화 처리면을 갖는 조면화 처리 동박이며, 상기 조면화 처리면은 ISO25178에 준거하여 측정되는 산술 평균 높이 Sa(㎛)와 산의 정점 밀도 Spd(개/㎟)의 곱인 Sa×Spd가 250000㎛/㎟ 이상이고, 또한 JIS B0601-2001에 준거하여 측정되는 산술 평균 굴곡 Wa가 0.030 내지 0.060㎛인, 조면화 처리 동박이 제공된다.
본 발명의 다른 일 형태에 의하면, 상기 형태의 조면화 처리 동박을 구비한 동장 적층판이 제공된다.
본 발명의 다른 일 형태에 의하면, 상기 형태의 조면화 처리 동박을 구비한 프린트 배선판이 제공된다.
도 1a는 서브트랙티브법을 설명하기 위한 공정 흐름도이고, 전반의 공정(공정 (a) 내지 (d))을 나타내는 도면이다.
도 1b는 서브트랙티브법을 설명하기 위한 공정 흐름도이고, 후반의 공정(공정 (e) 내지 (h))을 나타내는 도면이다.
도 2는 거칠기 곡선과 굴곡 곡선을 설명하기 위한 도면이다.
도 3은 거칠기 곡선과 굴곡 곡선의 관계를 설명하기 위한 도면이다.
도 4a는 예 1에서 얻어진 배선 패턴의 단면 SEM 화상이다.
도 4b는 예 1에서 얻어진 배선 패턴을 위에서 관찰한 SEM 화상이다.
도 5a는 예 4에서 얻어진 배선 패턴의 단면 SEM 화상이다.
도 5b는 예 4에서 얻어진 배선 패턴을 위에서 관찰한 SEM 화상이다.
도 6a는 예 5에서 얻어진 배선 패턴의 단면 SEM 화상이다.
도 6b는 예 5에서 얻어진 배선 패턴을 위에서 관찰한 SEM 화상이다.
도 7은 회로 직선성의 평가 방법을 설명하기 위한 도면이다.
정의
본 발명을 특정하기 위해 사용되는 용어 내지 파라미터의 정의를 이하에 나타낸다.
본 명세서에 있어서 「산술 평균 높이 Sa」란, ISO25178에 준거하여 측정되는, 표면의 평균면에 대하여, 각 점의 높이의 차의 절댓값의 평균을 나타내는 파라미터이다. 즉, 거칠기 곡선의 산술 평균 높이 Ra를 면으로 확장한 파라미터에 상당한다. 산술 평균 높이 Sa는 조면화 처리면에 있어서의 소정의 측정 면적(예를 들어, 22500㎛2의 영역)의 표면 프로파일을 시판중인 레이저 현미경으로 측정함으로써 산출할 수 있다.
본 명세서에 있어서 「산의 정점 밀도 Spd」란, ISO25178에 준거하여 측정되는, 단위 면적당의 산 정점의 수를 나타내는 파라미터이다. 이 값이 크면 다른 물체와의 접촉점의 수가 많음을 시사한다. 산의 정점 밀도 Spd는 조면화 처리면에 있어서의 소정의 측정 면적(예를 들어, 22500㎛2의 영역)의 표면 프로파일을 시판중인 레이저 현미경으로 측정함으로써 산출할 수 있다.
본 명세서에 있어서 「산술 평균 굴곡 Wa」는 JIS B0601-2001에 준거하여 측정되는, 윤곽 곡선으로서의 굴곡 곡선의 기준 길이에 있어서의 산술 평균 높이이다. 도 2 및 도 3에 나타난 바와 같이, 굴곡 곡선은 단면 곡선에 컷오프값 λf 및 λc의 윤곽 곡선 필터를 순차 거치게 함으로써 얻어지는 윤곽 곡선이고, 거칠기 곡선에 의해 표현되는 미세한 요철이 아니라, 보다 큰 스케일의 요철(즉, 굴곡)을 나타내는 것이다.
본 명세서에 있어서, 전해 동박의 「전극면」이란 전해 동박 제작 시에 음극과 접하고 있던 측의 면을 가리킨다.
본 명세서에 있어서, 전해 동박의 「석출면」이란 전해 동박 제작 시에 전해 구리가 석출되어 가는 측의 면, 즉 음극과 접하지 않은 측의 면을 가리킨다.
조면화 처리 동박
본 발명의 동박은 조면화 처리 동박이다. 이 조면화 처리 동박은 적어도 한쪽 측에 조면화 처리면을 갖는다. 조면화 처리면은 ISO25178에 준거하여 측정되는 산술 평균 높이 Sa(㎛)와 산의 정점 밀도 Spd(개/㎟)의 곱인 Sa×Spd가 250000㎛/㎟ 이상이고, 또한 JIS B0601-2001에 준거하여 측정되는 산술 평균 굴곡 Wa가 0.030 내지 0.060㎛이다. 이와 같이, 조면화 처리 동박의 조면화 처리면에, Sa×Spd가 250000㎛/㎟ 이상이고, 또한 산술 평균 굴곡 Wa가 0.030 내지 0.060㎛라고 하는 특유의 표면 프로파일을 부여함으로써, 동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 미세 회로 형성성(특히 회로 직선성)과, 수지와의 밀착성을 양립하는 것이 가능해진다. 전술한 바와 같이, 회로 직선성과 수지와의 밀착성은 동박의 표면 프로파일에 대하여 상반된 관계에 있기 때문에, 본래적으로 양립이 어렵다는 문제가 있었지만, 본 발명의 조면화 처리 동박에 의하면, 양호한 회로 직선성과 수지와의 높은 밀착성을 예상 외로 양립할 수 있다.
미세 회로 형성성(특히 회로 직선성)과, 수지와의 밀착성의 양립을 가능하게 하는 메커니즘은 반드시 명확한 것은 아니지만, 이하와 같은 것이라고 생각된다. 먼저, 조면화 처리면의 산술 평균 굴곡 Wa를 0.030 내지 0.060㎛로 낮게 함으로써, 굴곡이라고 하는 관점에서 평가하여 높은 평활성이 실현되어 있고, 이 높은 평활성이 회로 패턴의 직선성에 기여하는 것이라고 생각된다. 또한, Sa×Spd가 250000㎛/㎟ 이상인 것으로, 산술 평균 높이 Sa와 산의 정점 밀도 Spd의 상승 효과에 의해, 상기와 같이 굴곡의 관점에서 높은 평활성이 있으면서도, 수지와의 밀착성이 유의미하게 향상되는 것이라고 생각된다. 즉, 산술 평균 높이 Sa는 조면화 처리면에 있어서의 조면화 입자의 수지로의 물려 들어감에 기여하는 한편, 산의 정점 밀도 Spd는 조면화 처리면에 있어서의 조면화 입자와 수지의 접점의 확보에 기여한다. 따라서, Sa×Spd를 상기 소정값 이상으로 함으로써 조면화 입자의 수지로의 원하는 물려 들어감을 많은 접점 수로 확보할 수 있다고 할 수 있고, 굴곡의 관점에서 높은 평활성이 있으면서도 수지와의 높은 밀착성을 실현할 수 있는 것이라고 생각된다.
그런데, 특허문헌 1과 같은 종래 기술에 있어서는, 전해 동박의 석출면측에 조면화 처리가 행해지는 것이 일반적이지만, 본 발명에 있어서의 상기와 같은 낮은 산술 평균 굴곡 Wa와 높은 Sa×Spd의 양립은, 전해 동박의 석출면측에서는 실현이 곤란한 것이라고 생각된다. 이것은, 전해 동박의 석출면측에서는 구리 석출에 따라 요철이 발생하고, 그 때문에 굴곡이 커질 수밖에 없기 때문이다. 이 점에서, 본 발명에 있어서는, (i) 회전 음극의 표면을 미리 소정의 번수의 버프로 연마하여 평활화해 두고, 이렇게 하여 연마한 회전 음극을 사용한 전해에 의해 전해 동박을 제조하고, 또한 (ii) 얻어진 미처리의 전해 동박의 (석출면측이 아님)전극면측에 원하는 저조면화 조건에서 조면화 처리를 행함으로써, 상기 낮은 Wa 및 높은 Sa×Spd를 구비한 특유의 조면화 처리면을 바람직하게 실현할 수 있다. 따라서, 본 발명의 바람직한 형태에 의하면, 조면화 처리 동박이 전해 동박이고, 조면화 처리면이 전해 동박의 전극면측에 존재한다.
조면화 처리면에 있어서의 Sa×Spd는 250000㎛/㎟ 이상이고, 바람직하게는 280000 내지 500000㎛/㎟이다. 이들의 범위 내의 Sa×Spd이면, 원하는 미세 회로 형성성(특히 회로 직선성)을 확보하면서 수지와의 밀착성을 보다 한층 높일 수 있다.
조면화 처리면에 있어서의 산술 평균 굴곡 Wa는 0.030 내지 0.060㎛이고, 바람직하게는 0.030 내지 0.050㎛이고, 보다 바람직하게는 0.030 내지 0.045㎛이다. 이들의 범위 내의 Wa이면, 수지와의 높은 밀착성을 확보하면서, 미세 회로 형성성(특히 회로 직선성)을 보다 한층 향상시킬 수 있다.
본 발명의 조면화 처리 동박의 두께는 특별히 한정되지 않지만, 0.1 내지 35㎛가 바람직하고, 보다 바람직하게는 0.5 내지 18㎛이다. 또한, 본 발명의 조면화 처리 동박은, 통상의 동박 표면에 조면화 처리를 행한 것에 한정되지 않고, 캐리어를 갖는 동박의 동박의 표면의 조면화 처리 내지 미세 조면화 처리를 행한 것이어도 된다.
제조 방법
본 발명에 의한 조면화 처리 동박의 바람직한 제조 방법의 일례를 설명한다. 이 바람직한 제조 방법은 산술 평균 굴곡 Wa가 0.030 내지 0.060㎛의 표면을 갖는 동박을 준비하는 공정과, 상기 표면에 대하여 소정의 조건에서 전해 석출을 행하는 제1 조면화 공정과, 상기 표면에 대하여 소정의 조건에서 전해 석출을 행하는 제2 조면화 공정과, 상기 표면에 대하여 소정의 조건에서 전해 석출을 행하여 조면화 처리면을 형성하는 제3 조면화 공정을 포함하여 이루어진다. 물론, 본 발명에 의한 조면화 처리 동박은 이하에 설명하는 방법에 한정되지 않고, 어떠한 방법에 의해 제조된 것이어도 된다. 특히, 전술한 바와 같이, 본 발명의 조면화 처리 동박에 있어서는, (i) 회전 음극의 표면을 미리 소정의 번수의 버프로 연마하여 평활화해 두고, 이렇게 하여 연마한 음극을 사용한 전해에 의해 전해 동박을 제조하고, 또한 (ii) 얻어진 미처리의 전해 동박의 (석출면측이 아닌)전극면측에 원하는 저조면화 조건에서 조면화 처리를 행함으로써, 상기 낮은 Wa 및 높은 Sa×Spd를 구비한 특유의 조면화 처리면을 바람직하게 실현할 수 있다. 구체적으로는 이하와 같다.
(1) 동박의 준비
조면화 처리 동박의 제조에 사용하는 동박으로서는 전해 동박이 바람직하다. 또한, 동박은 무조면화의 동박이어도 되고, 예비적 조면화를 실시한 것이어도 된다. 동박의 두께는 특별히 한정되지 않지만, 0.1 내지 35㎛가 바람직하고, 보다 바람직하게는 0.5 내지 18㎛이다. 동박이 캐리어를 갖는 동박의 형태로 준비되는 경우에는, 동박은 무전해 구리 도금법 및 전해 구리 도금법 등의 습식 성막법, 스퍼터링 및 화학 증착 등의 건식 성막법, 또는 그것들의 조합에 의해 형성한 것이어도 된다.
조면화 처리가 행해지게 되는 동박의 표면은 JIS B0601-2001에 준거하여 측정되는 산술 평균 굴곡 Wa가 0.030 내지 0.060㎛의 표면을 갖는 것이 바람직하고, 보다 바람직하게는 0.030 내지 0.045㎛이다. 상기 범위 내이면, 본 발명의 조면화 처리 동박에 요구되는 표면 프로파일, 특히 0.030 내지 0.060㎛의 산술 평균 굴곡 Wa를 조면화 처리면에 부여하기 쉬워진다.
전해 동박의 전극면이 상기 산술 평균 굴곡 Wa를 갖는 것이 바람직하다. 그것을 위해서는, 전해 동박의 제조에 사용하는 회전 음극의 표면을 미리 버프로 연마하여 평활화해 두는 것이 바람직하고, 그와 같은 버프의 바람직한 번수는 #1000보다 크고, 보다 바람직하게는 #1200 내지 #2500, 더욱 바람직하게는 #1500 내지 #2500이다. 이와 같은 버프를 사용함으로써 상기와 같은 낮은 Wa를 전해 동박의 전극면에 부여하는 것이 가능해진다.
(2) 조면화 처리
이렇게 하여 상기 낮은 Wa가 부여된 전해 동박의 표면(즉, 전극면)에 대하여, 제1 조면화 공정, 제2 조면화 공정, 제3 조면화 공정의 3단계의 조면화 공정을 실시하는 것이 바람직하다. 제1 조면화 공정에서는, 구리 농도 8 내지 12g/L 및 황산 농도 200 내지 280g/L를 포함하는 황산구리 용액 중, 20 내지 40℃의 온도에서, 20 내지 30A/d㎡로 전해 석출을 행하는 것이 바람직하고, 이 전해 석출은 2 내지 5초간 행해지는 것이 바람직하다. 제2 조면화 공정에서는, 구리 농도 8 내지 12g/L 및 황산 농도 200 내지 280g/L를 포함하는 황산구리 용액 중, 20 내지 40℃의 온도에서, 15 내지 30A/d㎡로 전해 석출을 행하는 것이 바람직하고, 이 전해 석출은 2 내지 5초간 행해지는 것이 바람직하다. 즉, 제1 조면화 공정과 제2 조면화 공정은 동일 조건일 수 있다. 제3 조면화 공정에서는, 구리 농도 65 내지 80g/L 및 황산 농도 200 내지 280g/L를 포함하는 황산구리 용액 중, 45 내지 55℃의 온도에서, 10 내지 30A/d㎡로 전해 석출을 행하여 조면화 처리면을 형성하는 것이 바람직하고, 이 전해 석출은 5 내지 25초간 행해지는 것이 바람직하다.
(3) 미세 조면화 처리
소망에 따라, 제3 조면화 공정에서 형성된 조면화 처리면에 대하여 미세 조면화 처리가 더 행해져도 된다. 미세 조면화 처리는 구리 농도 10 내지 20g/L, 황산 농도 30 내지 130g/L, 9-페닐아크리딘 농도 100 내지 200㎎/L, 염소 농도 20 내지 100㎎/L의 황산구리 용액 중, 20 내지 40℃의 온도에서, 전류 밀도 10 내지 40A/d㎡로 미세 구리 입자를 전해 석출시킴으로써 행해지는 것이 바람직하고, 이 전해 석출은 0.3 내지 1.0초간 행해지는 것이 바람직하다.
(4) 방청 처리
소망에 따라, 조면화 처리 후의 동박에 방청 처리를 실시해도 된다. 방청 처리는 아연을 사용한 도금 처리를 포함하는 것이 바람직하다. 아연을 사용한 도금 처리는 아연 도금 처리 및 아연 합금 도금 처리의 어느 것이어도 되고, 아연 합금 도금 처리는 아연-니켈 합금 처리가 특히 바람직하다. 아연-니켈 합금 처리는 적어도 Ni 및 Zn을 포함하는 도금 처리이면 되고, Sn, Cr, Co 등의 다른 원소를 더 포함하고 있어도 된다. 아연-니켈 합금 도금에 있어서의 Ni/Zn 부착 비율은 질량비로, 1.2 내지 10이 바람직하고, 보다 바람직하게는 2 내지 7, 더욱 바람직하게는 2.7 내지 4이다. 또한, 방청 처리는 크로메이트 처리를 더 포함하는 것이 바람직하고, 이 크로메이트 처리는 아연을 사용한 도금 처리 후에, 아연을 포함하는 도금의 표면에 행해지는 것이 보다 바람직하다. 이렇게 함으로써 방청성을 더욱 향상시킬 수 있다. 특히 바람직한 방청 처리는 아연-니켈 합금 도금 처리와 그 후의 크로메이트 처리의 조합이다.
(5) 실란 커플링제 처리
소망에 따라, 동박에 실란 커플링제 처리를 실시하고, 실란 커플링제층을 형성해도 된다. 이에 의해 내습성, 내약품성 및 접착제 등과의 밀착성 등을 향상시킬 수 있다. 실란 커플링제층은 실란 커플링제를 적절히 희석하여 도포하고, 건조시킴으로써 형성할 수 있다. 실란 커플링제의 예로서는, 4-글리시딜부틸트리메톡시실란, 3-글리시독시프로필트리메톡시실란 등의 에폭시 관능성 실란 커플링제, 또는 3-아미노프로필트리에톡시실란, N-2(아미노에틸)3-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란, N-페닐-3-아미노프로필트리메톡시실란 등의 아미노 관능성 실란 커플링제, 또는 3-머캅토프로필트리메톡시실란 등의 머캅토 관능성 실란 커플링제 또는 비닐트리메톡시실란, 비닐페닐트리메톡시실란 등의 올레핀 관능성 실란 커플링제, 또는 3-메타크릴옥시프로필트리메톡시실란 등의 아크릴 관능성 실란 커플링제, 또는 이미다졸 실란 등의 이미다졸 관능성 실란 커플링제, 또는 트리아진실란 등의 트리아진 관능성 실란 커플링제 등을 들 수 있다.
동장 적층판
본 발명의 조면화 처리 동박은 프린트 배선판용 동장 적층판의 제작에 사용되는 것이 바람직하다. 즉, 본 발명의 바람직한 형태에 의하면, 상기 조면화 처리 동박을 사용하여 얻어진 동장 적층판이 제공된다. 이 동장 적층판은 본 발명의 조면화 처리 동박과, 이 조면화 처리 동박의 조면화 처리면에 밀착하여 설치되는 수지층을 구비하여 이루어진다. 조면화 처리 동박은 수지층의 편면에 설치되어도 되고, 양면에 설치되어도 된다. 수지층은 수지, 바람직하게는 절연성 수지를 포함하여 이루어진다. 수지층은 프리프레그 및/또는 수지 시트인 것이 바람직하다. 프리프레그란, 합성 수지판, 유리판, 유리 직포, 유리 부직포, 종이 등의 기재에 합성 수지를 함침시킨 복합 재료의 총칭이다. 절연성 수지의 바람직한 예로서는, 에폭시 수지, 시아네이트 수지, 비스말레이미드트리아진 수지(BT 수지), 폴리페닐렌에테르 수지, 페놀 수지 등을 들 수 있다. 또한, 수지 시트를 구성하는 절연성 수지의 예로서는, 에폭시 수지, 폴리이미드 수지, 폴리에스테르 수지 등의 절연 수지를 들 수 있다. 또한, 수지층에는 절연성을 향상시키는 등의 관점에서 실리카, 알루미나 등의 각종 무기 입자로 이루어지는 필러 입자 등이 함유되어 있어도 된다. 수지층의 두께는 특별히 한정되지 않지만, 1 내지 1000㎛가 바람직하고, 보다 바람직하게는 2 내지 400㎛이고, 더욱 바람직하게는 3 내지 200㎛이다. 수지층은 복수의 층으로 구성되어 있어도 된다. 프리프레그 및/또는 수지 시트 등의 수지층은 미리 동박 표면에 도포되는 프라이머 수지층을 통해 조면화 처리 동박에 설치되어 있어도 된다.
프린트 배선판
본 발명의 조면화 처리 동박은 프린트 배선판의 제작에 사용되는 것이 바람직하다. 즉, 본 발명의 바람직한 형태에 의하면, 상기 조면화 처리 동박을 사용하여 얻어진 프린트 배선판이 제공된다. 본 형태에 의한 프린트 배선판은 수지층과, 구리층이 이 순서로 적층된 층 구성을 포함하여 이루어진다. 또한, 수지층에 대해서는 동장 적층판에 관하여 전술한 바와 같다. 어떻게 하든, 프린트 배선판은 공지의 층 구성이 채용 가능하다. 프린트 배선판에 관한 구체예로서는, 프리프레그의 편면 또는 양면에 본 발명의 조면화 처리 동박을 접착시켜 경화한 적층체로 한 후 회로 형성한 편면 또는 양면 프린트 배선판이나, 이들을 다층화한 다층 프린트 배선판 등을 들 수 있다. 또한, 다른 구체예로서는, 수지 필름 상에 본 발명의 조면화 처리 동박을 형성하여 회로를 형성하는 플렉시블 프린트 배선판, COF, TAB 테이프 등도 들 수 있다. 또 다른 구체예로서는, 본 발명의 조면화 처리 동박에 상술한 수지층을 도포한 수지를 갖는 동박(RCC)을 형성하고, 수지층을 절연 접착재층으로서 상술한 프린트 기판에 적층한 후, 조면화 처리 동박을 배선층의 전부 또는 일부로서 모디파이드ㆍ세미에디티브(MSAP)법, 서브트랙티브법 등의 방법으로 회로를 형성한 빌드 업 배선판이나, 조면화 처리 동박을 제거하여 세미에디티브(SAP)법으로 회로를 형성한 빌드 업 배선판, 반도체 집적 회로 상으로 수지를 갖는 동박의 적층과 회로 형성을 교대로 되풀이하는 다이렉트ㆍ빌드 업ㆍ온ㆍ웨이퍼 등을 들 수 있다.
실시예
본 발명을 이하의 예에 의해 더 구체적으로 설명한다.
예 1 내지 3
본 발명의 조면화 처리 동박의 제작을 이하와 같이 행하였다.
(1) 전해 동박의 제작
구리 전해액으로서 이하에 나타나는 조성의 황산산성 황산구리 용액을 사용하고, 음극에 티타늄제의 회전 전극을 사용하고, 양극에는 DSA(치수 안정성 양극)를 사용하고, 용액 온도 45℃, 전류 밀도 55A/d㎡로 전해하고, 두께 12㎛의 전해 동박을 얻었다. 이때, 회전 음극으로서, 표면을 #1200(예 1), #2000(예 2) 또는 #1500(예 3)의 휠 버프로 연마하여 표면 조도를 조정한 전극을 사용했다. 이 전해 동박의 전극면의 산술 평균 굴곡 Wa를 후술하는 방법으로 측정한바, 표 2에 나타나는 값이 얻어졌다.
<황산산성 황산구리 용액의 조성>
- 구리 농도: 80g/L
- 황산 농도: 260g/L
- 비스(3-술포프로필)디술피드 농도: 30㎎/L
- 디알릴디메틸암모늄클로라이드 중합체 농도: 50㎎/L
- 염소 농도: 40㎎/L
(2) 조면화 처리
상술한 전해 동박이 구비하는 전극면 및 석출면 중, 전극면측에 대하여, 이하에 나타나는 3단계의 프로세스에서 조면화 처리를 행하였다. 즉, 이하에 나타나는 제1 조면화 공정, 제2 조면화 공정 및 제3 조면화 공정을 이 순서로 행하였다.
- 제1 조면화 공정은 표 1A에 나타나는 조성의 조면화 처리용 구리 전해 용액(구리 농도: 10.5 내지 10.8g/L, 황산 농도: 230 내지 240g/L) 중, 표 1A에 나타나는 조건에서 전해하고, 수세함으로써 행하였다.
- 제2 조면화 공정은 제1 조면화 공정과 동일한 조성의 조면화 처리용 구리 전해 용액 중, 표 1A에 나타나는 조건에서 전해하고, 수세함으로써 행하였다.
- 제3 조면화 공정은 조면화 처리용 구리 전해 용액(구리 농도: 70g/L, 황산 농도: 240g/L) 중, 표 1B에 나타나는 조건에서 전해하고, 수세함으로써 행하였다.
(3) 방청 처리
조면화 처리 후의 전해 동박의 양면에, 무기 방청 처리 및 크로메이트 처리로 이루어지는 방청 처리를 행하였다. 먼저, 무기 방청 처리로서, 피로인산욕을 사용하고, 피로인산칼륨 농도 80g/L, 아연 농도 0.2g/L, 니켈 농도 2g/L, 액온 40℃, 전류 밀도 0.5A/d㎡로 아연-니켈 합금 방청 처리를 행하였다. 계속해서, 크로메이트 처리로서, 아연-니켈 합금 방청 처리 위에 크로메이트층을 더 형성했다. 이 크로메이트 처리는 크롬산 농도가 1g/L, pH 11, 용액 온도 25℃, 전류 밀도 1A/d㎡로 행하였다.
(4) 실란 커플링제 처리
상기 방청 처리가 실시된 동박을 수세하고, 그 후 즉시 실란 커플링제 처리를 행하고, 조면화 처리면의 방청 처리층 상에 실란 커플링제를 흡착시켰다. 이 실란 커플링제 처리는 순수를 용매로 하고, 3-아미노프로필트리메톡시실란 농도가 3g/L인 용액을 사용하고, 이 용액을 샤워링으로 조면화 처리면에 분사하여 흡착 처리함으로써 행하였다. 실란 커플링제의 흡착 후, 최종적으로 전열기에 의해 수분을 증발시켜, 두께 18㎛의 조면화 처리 동박을 얻었다.
예 4(비교)
표 1A 및 표 1B에 나타나는 바와 같이, 회전 음극의 연마에 사용한 버프의 번수를 #600으로 한 것 이외는, 예 1과 마찬가지로 하여, 조면화 처리 동박의 제작을 행하였다.
예 5(비교)
i) 전해 동박의 석출면측(즉, 전극면측과 반대측)에 조면화 처리 등의 처리를 행한 것 및 ii) 조면화 처리를 표 1A 및 표 1B에 나타나는 조건에 따라 행한 것 이외는 예 1과 마찬가지로 하여, 조면화 처리 동박의 제작을 행하였다. 또한, 본 예에 있어서는 전해 동박의 석출면측에 조면화 처리 등을 행하였기 때문에, 조면화 처리 동박의 조면화 처리면은 회전 음극의 연마에 사용한 버프의 번수의 영향을 기본적으로 받지 않으므로, 표 1A 및 표 2에 있어서 버프의 번수의 기재를 생략했다.
예 6(비교)
i) 전해 동박의 석출면측(즉, 전극면측과 반대측)에 조면화 처리 등의 처리를 행한 것 및 ii) 제1, 제2 및 제3 조면화 공정 대신에 이하의 1단계의 미세 조면화 처리를 행한 것 이외는 예 1과 마찬가지로 하여, 조면화 처리 동박의 제작을 행하였다. 또한, 본 예에 있어서는 전해 동박의 석출면측에 조면화 처리 등을 행하였기 때문에, 조면화 처리 동박의 조면화 처리면은 회전 음극의 연마에 사용한 버프의 번수의 영향을 기본적으로 받지 않으므로, 표 1A 및 표 2에 있어서 버프의 번수의 기재를 생략했다.
(미세 조면화 처리)
상술한 전해 동박이 구비하는 전극면 및 석출면 중, 석출면측에 대하여, 조면화 처리용 구리 전해 용액(구리 농도: 13g/L, 황산 농도: 70g/L, 9-페닐아크리딘 농도: 140㎎/L, 염소 농도: 35㎎/L) 중, 표 1B에 나타나는 조건에서 전해하고, 수세함으로써, 미세 조면화 처리를 행하였다.
예 7(비교)
표 1A 및 표 1B에 나타나는 바와 같이, 회전 음극의 연마에 사용한 버프의 번수를 #3000으로 한 것 이외는, 예 1과 마찬가지로 하여, 조면화 처리 동박의 제작을 행하였다.
예 8(비교)
i) 회전 음극의 연마에 사용한 버프의 번수를 #600으로 한 것, ii) 전해 동박의 전극면측에 조면화 처리 등의 처리를 행한 것, iii) 제1 조면화 공정을, 구리 농도: 8g/L, 황산 농도: 230g/L 및 아교 농도: 2㎎/L의 조면화 처리용 전해 용액 중, 표 1A에 나타나는 조건에 따라 행한 것 및 iv) 제3 조면화 공정을, 구리 농도: 70g/L 및 황산 농도: 230g/L의 조면화 처리용 전해 용액 중, 표 1B에 나타나는 조건에 따라 행한 것 이외는 예 1과 마찬가지로 하여, 조면화 처리 동박의 제작을 행하였다.
[표 1A]
Figure 112017117868205-pct00001
[표 1B]
Figure 112017117868205-pct00002
평가
예 1 내지 7에 있어서 제작된 조면화 처리 동박에 대하여, 이하에 나타나는 각종 평가를 행하였다.
<산술 평균 굴곡 Wa>
레이저 현미경(가부시키가이샤 키엔스제, VK-X100)을 사용한 표면 조도 해석에 의해, 조면화 처리 동박의 조면화 처리면에 있어서의 산술 평균 굴곡 Wa의 측정을 JIS B0601-2001에 준거하여 행하였다. 구체적으로는, 조면화 처리 동박의 조면화 처리면에 있어서의 면적 22500㎛2의 영역(150㎛×150㎛)의 표면 프로파일을 상기 레이저 현미경으로 배율 1000배로 측정했다. 얻어진 조면화 처리면의 표면 프로파일에 대하여 면 기울기 보정을 행한 후, 필터 처리로 사이즈 5×5로 평활화하고, 표면 조도 해석에 의해 굴곡 측정을 실시했다. 필터 타입은 메디안으로 했다. 또한, 각 윤곽 곡선 필터의 컷오프값은 λs=0.25㎛, λc=0.08mm, λf=80㎛로 했다. 또한, 전술한 각 예에 있어서의 조면화 처리 전의 전해 동박의 석출면 또는 전극면의 산술 평균 굴곡 Wa의 측정도 상기와 동일한 수순으로 행해졌다.
<Sa×Spd>
레이저 현미경(가부시키가이샤 키엔스제, VK-X100)을 사용한 표면 성상 해석에 의해, 조면화 처리 동박의 조면화 처리면에 있어서의 산술 평균 높이 Sa(㎛)와 산의 정점 밀도 Spd(개/㎟)의 ISO25178에 준거하여 행하였다. 구체적으로는, 조면화 처리 동박의 조면화 처리면에 있어서의 면적 22500㎛2의 영역(150㎛×150㎛)의 표면 프로파일을, 상기 레이저 현미경을 사용하여 배율 1000배로 측정했다. 얻어진 조면화 처리면의 표면 프로파일에 대하여 면 기울기 보정을 행한 후, 표면 성상 해석에 의해 Sa 및 Spd의 측정을 실시했다. 이 측정은 S 필터에 의한 컷오프 파장을 0.8㎛로 하고, L 필터에 의한 컷오프 파장을 0.1㎛로 하여 행하였다. 이렇게 하여 얻어진 Sa 및 Spd의 값에 기초하여 Sa×Spd의 값을 산출했다.
<박리 강도>
두께 50㎛의 프리프레그(EM355(D), ELITE MATERIAL CO., LTD제) 2매를 겹쳐서 두께 100㎛의 수지 기재를 얻었다. 이 수지 기재에 조면화 처리 동박을 그 조면화 처리면이 수지 기재와 접촉하도록 적층하고, 압력 4.0㎫ 및 온도 185℃에서 60분간의 열간 프레스 성형을 행하여 동장 적층판 샘플을 제작했다. 이 동장 적층판 샘플에 대하여, JIS C 6481-1996에 준거하여, 수지 기재면에 대하여 90° 방향으로 박리하여 상태 박리 강도(kgf/㎝)를 측정했다.
<회로 직선성>
회로 직선성의 평가를 다음과 같이 하여 행하였다. 먼저, 상술한 동장 적층판의 표면에 회로 높이가 20㎛가 될 때까지 전기 도금을 행하였다. 이렇게 하여 형성된 전기 도금층의 표면에 드라이 필름을 부착하고, 노광 및 현상을 행하여, 에칭 레지스트를 형성했다. 염화구리 에칭액으로 처리함으로써, 레지스트 사이로부터 구리를 용해 제거하고, 회로 높이 20㎛, 라인/스페이스(L/S)=30㎛/30㎛의 직선상 배선 패턴을 형성했다. 이렇게 하여 얻어진 직선상 배선 패턴을 SEM으로 관찰했다. 예 1, 4 및 5에서 얻어진 배선 패턴의 단면 SEM 화상을 각각 도 4a, 도 5a 및 도 6a에 나타낸다. 또한, 예 1, 4 및 5에서 얻어진 배선 패턴을 위에서 관찰한 SEM 화상을 도 4b, 도 5b 및 도 6b에 나타낸다. 도 4a, 도 5a 및 도 6a에 있어서 중앙에 관찰되는 2개의 대략 사다리꼴 형상의 부분이 배선 패턴이다. 또한, 도 4b, 도 5b 및 도 6b에 있어서 횡방향으로 3개 관찰되는 직선 부분이 배선 패턴이다. 이들의 도면으로부터 알 수 있는 바와 같이, 배선 패턴의 단면은 대략 사다리꼴 형상이고, 정상부에 있어서의 폭보다도 저부에 있어서의 폭은 길어진다. 그리고, 배선 패턴의 정상부의 단을 기준으로 한 저부의 연장 부분(끝단 부분)의 거리(이하, 톱-보텀간 거리라고 함)의 변동이 적을수록, 회로 패턴의 직선성이 높다고 할 수 있다. 이 점에서, 비교예인 예 4 및 5에 상당하는 도 5a 내지 도 5b 및 도 6a 내지 도 6b에 나타나는 배선 패턴보다도, 실시예인 예 1에 상당하는 도 4a 내지 도 4b에 나타나는 배선 패턴의 쪽이, 직선성이 높음을 알 수 있다.
이와 같은 배선 패턴의 직선성, 즉 회로 직선성을 보다 객관적인 지표에 의해 평가하기 위해, 이하의 측정을 행하였다. 얻어진 직선상 배선 패턴에 대하여, 도 7에 나타난 바와 같이, 회로(100)의 정상부(top)(102)와 저부(bottom)(104)의 편측에 있어서의 차분, 즉 상술한 톱-보텀간 거리 D를 4㎛ 간격으로 100점 측정했다. 얻어진 100점의 측정값 중, 값이 큰 쪽부터 카운트하여 26번째의 톱-보텀간 거리 D26(즉, 상위 25%의 측정값을 노이즈로 하여 제거한 최댓값)으로부터, 값이 작은 쪽부터 카운트하여 26번째(값이 큰 쪽부터 카운트하여 75번째)의 톱-보텀간 거리 D75(즉, 하위 25%의 측정값을 노이즈로로 하여 제거한 최솟값)를 뺀 값, 즉 D26-D75를 회로 직선성의 객관적인 지표로서 산출했다.
결과
예 1 내지 7에 있어서 얻어진 평가 결과는 표 2에 나타나는 바와 같았다. 표 2에 나타난 바와 같이, 본 발명의 조건을 충족시키는 예 1 내지 3에서 제작한 조면화 처리 동박은 미세 회로 형성성(특히 회로 직선성)과, 수지와의 밀착성의 양쪽이 우수한 것이었다.
[표 2]
Figure 112017117868205-pct00003

Claims (6)

  1. 적어도 한쪽 측에 조면화 처리면을 갖는 조면화 처리 동박이며, 상기 조면화 처리면은 ISO25178에 준거하여 측정되는 산술 평균 높이 Sa(㎛)와 산의 정점 밀도 Spd(개/㎟)의 곱인 Sa×Spd가 250000㎛/㎟ 이상이고, 또한 JIS B0601-2001에 준거하여 측정되는 산술 평균 굴곡 Wa가 0.030 내지 0.060㎛이고,
    상기 조면화 처리 동박이 전해 동박이고, 상기 조면화 처리면이 전해 동박의 전극면측에 존재하는, 조면화 처리 동박.
  2. 제1항에 있어서, 상기 Sa×Spd가 280000 내지 500000㎛/㎟인, 조면화 처리 동박.
  3. 제1항에 있어서, 상기 산술 평균 굴곡 Wa가 0.033 내지 0.050㎛인, 조면화 처리 동박.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 조면화 처리 동박을 구비한, 동장 적층판.
  5. 제1항 내지 제3항 중 어느 한 항에 기재된 조면화 처리 동박을 구비한, 프린트 배선판.
  6. 삭제
KR1020177034238A 2015-07-03 2016-06-16 조면화 처리 동박, 동장 적층판 및 프린트 배선판 KR101895745B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-134707 2015-07-03
JP2015134707 2015-07-03
PCT/JP2016/067972 WO2017006739A1 (ja) 2015-07-03 2016-06-16 粗化処理銅箔、銅張積層板及びプリント配線板

Publications (2)

Publication Number Publication Date
KR20170137932A KR20170137932A (ko) 2017-12-13
KR101895745B1 true KR101895745B1 (ko) 2018-09-05

Family

ID=57686211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177034238A KR101895745B1 (ko) 2015-07-03 2016-06-16 조면화 처리 동박, 동장 적층판 및 프린트 배선판

Country Status (7)

Country Link
JP (1) JP6193534B2 (ko)
KR (1) KR101895745B1 (ko)
CN (1) CN107614760B (ko)
MY (1) MY177676A (ko)
PH (1) PH12017502362A1 (ko)
TW (1) TWI630289B (ko)
WO (1) WO2017006739A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220095578A (ko) 2020-12-30 2022-07-07 에스케이씨 주식회사 표면 처리 동박 및 이를 포함하는 회로 기판
KR20220140265A (ko) 2021-04-09 2022-10-18 에스케이씨 주식회사 표면 처리 동박 및 이를 포함하는 회로 기판

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102338103B1 (ko) * 2016-04-14 2021-12-10 미쓰이금속광업주식회사 표면 처리 동박, 캐리어를 구비하는 동박, 그리고 그것들을 사용한 동장 적층판 및 프린트 배선판의 제조 방법
JP6824004B2 (ja) 2016-11-09 2021-02-03 株式会社クボタ 表面にアルミナバリア層を有する鋳造品及びその製造方法
CN110382745B (zh) * 2017-05-19 2021-06-25 三井金属矿业株式会社 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
CN111433404B (zh) * 2017-12-13 2022-09-20 株式会社可乐丽 经印刷的起毛片及印刷用起毛片
JP6400875B1 (ja) * 2018-02-14 2018-10-03 住友化学株式会社 積層体
CN111971421B (zh) 2018-04-27 2023-06-09 Jx金属株式会社 表面处理铜箔、覆铜积层板及印刷配线板
CN112424399B (zh) * 2018-08-10 2023-07-25 三井金属矿业株式会社 粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板
TWI668333B (zh) * 2018-09-17 2019-08-11 金居開發股份有限公司 微粗糙電解銅箔及銅箔基板
TWI669032B (zh) * 2018-09-26 2019-08-11 金居開發股份有限公司 微粗糙電解銅箔及銅箔基板
JP7014695B2 (ja) * 2018-10-18 2022-02-01 Jx金属株式会社 導電性材料、成型品及び電子部品
TWI695898B (zh) * 2018-11-05 2020-06-11 金居開發股份有限公司 經微細粗糙化處理的電解銅箔以及使用其的覆銅基板
CN111194134B (zh) * 2018-11-15 2021-11-02 金居开发股份有限公司 经微细粗糙化处理的电解铜箔以及使用其的覆铜基板
CN112969824A (zh) * 2018-11-19 2021-06-15 三井金属矿业株式会社 表面处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板
US10581081B1 (en) 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery
KR102585011B1 (ko) * 2019-03-19 2023-10-04 타츠타 전선 주식회사 차폐 프린트 배선판, 차폐 프린트 배선판의 제조 방법, 및 접속 부재
US11332839B2 (en) 2019-06-19 2022-05-17 Co-Tech Development Corp. Advanced electrodeposited copper foil and copper clad laminate using the same
TWM608774U (zh) * 2019-06-19 2021-03-11 金居開發股份有限公司 進階反轉電解銅箔及應用其的銅箔基板
US11408087B2 (en) 2019-06-19 2022-08-09 Co-Tech Development Corp. Advanced electrodeposited copper foil having island-shaped microstructures and copper clad laminate using the same
JP7270579B2 (ja) * 2019-06-19 2023-05-10 金居開發股▲分▼有限公司 ミクロ粗面化した電着銅箔及び銅張積層板
JP7421208B2 (ja) * 2019-12-24 2024-01-24 日本電解株式会社 表面処理銅箔及びその製造方法
CN115038819A (zh) * 2020-02-04 2022-09-09 三井金属矿业株式会社 粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板
CN115038818A (zh) * 2020-02-04 2022-09-09 三井金属矿业株式会社 粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板
US10991948B1 (en) * 2020-03-20 2021-04-27 Chang Chun Petrochemical Co., Ltd. Surface-treated copper foil for lithium-ion secondary batteries
KR20230154808A (ko) * 2021-07-09 2023-11-09 제이엑스금속주식회사 표면 처리 구리박, 동장 적층판 및 프린트 배선판
WO2023281775A1 (ja) * 2021-07-09 2023-01-12 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
WO2023281777A1 (ja) * 2021-07-09 2023-01-12 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
WO2023281774A1 (ja) * 2021-07-09 2023-01-12 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
WO2023281778A1 (ja) * 2021-07-09 2023-01-12 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
CN117916553A (zh) * 2021-12-22 2024-04-19 三井金属矿业株式会社 铜箔的表面参数的测定方法、铜箔的筛选方法以及表面处理铜箔的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004263296A (ja) 2003-02-12 2004-09-24 Furukawa Techno Research Kk ファインパターンプリント配線用銅箔とその製造方法
JP2013019056A (ja) 2006-03-10 2013-01-31 Mitsui Mining & Smelting Co Ltd 表面処理電解銅箔及びその表面処理銅箔を用いて得られる銅張積層板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200500199A (en) * 2003-02-12 2005-01-01 Furukawa Circuit Foil Copper foil for fine patterned printed circuits and method of production of same
CN100591809C (zh) * 2007-01-25 2010-02-24 湖北中科铜箔科技有限公司 电解铜箔表面低粗化处理方法
JP5129642B2 (ja) 2007-04-19 2013-01-30 三井金属鉱業株式会社 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
TWI434965B (zh) * 2008-05-28 2014-04-21 Mitsui Mining & Smelting Co A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
JP6219034B2 (ja) * 2010-10-06 2017-10-25 古河電気工業株式会社 銅箔及びその製造方法、キャリア付き銅箔及びその製造方法、プリント配線板、多層プリント配線板
CN104651836B (zh) * 2010-11-22 2018-11-02 三井金属矿业株式会社 表面处理铜箔
CN104812945B (zh) * 2012-11-26 2018-08-28 Jx日矿日石金属株式会社 表面处理电解铜箔、积层板、印刷配线板、及电子机器
JP6353193B2 (ja) * 2013-04-02 2018-07-04 Jx金属株式会社 キャリア付き銅箔、当該キャリア付き銅箔を用いて銅張積層板を製造する方法、当該キャリア付き銅箔を用いてプリント配線板を製造する方法、及びプリント配線板の製造方法
TWI515342B (zh) 2013-09-05 2016-01-01 三井金屬鑛業股份有限公司 表面處理銅箔、使用該表面處理銅箔所得之貼銅積層板以及印刷配線板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004263296A (ja) 2003-02-12 2004-09-24 Furukawa Techno Research Kk ファインパターンプリント配線用銅箔とその製造方法
JP2013019056A (ja) 2006-03-10 2013-01-31 Mitsui Mining & Smelting Co Ltd 表面処理電解銅箔及びその表面処理銅箔を用いて得られる銅張積層板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220095578A (ko) 2020-12-30 2022-07-07 에스케이씨 주식회사 표면 처리 동박 및 이를 포함하는 회로 기판
KR20220140265A (ko) 2021-04-09 2022-10-18 에스케이씨 주식회사 표면 처리 동박 및 이를 포함하는 회로 기판

Also Published As

Publication number Publication date
TWI630289B (zh) 2018-07-21
JP6193534B2 (ja) 2017-09-06
CN107614760B (zh) 2018-07-13
TW201718948A (zh) 2017-06-01
PH12017502362B1 (en) 2018-06-25
MY177676A (en) 2020-09-23
PH12017502362A1 (en) 2018-06-25
WO2017006739A1 (ja) 2017-01-12
JPWO2017006739A1 (ja) 2017-09-07
CN107614760A (zh) 2018-01-19
KR20170137932A (ko) 2017-12-13

Similar Documents

Publication Publication Date Title
KR101895745B1 (ko) 조면화 처리 동박, 동장 적층판 및 프린트 배선판
KR102031065B1 (ko) 캐리어 부착 극박 동박 및 그 제조 방법, 동장 적층판, 및 프린트 배선판의 제조 방법
CN109072472B (zh) 表面处理铜箔、带载体铜箔、以及使用它们的覆铜层叠板及印刷电路板的制造方法
JP6905157B2 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
KR102273442B1 (ko) 조화 처리 동박, 캐리어 부착 동박, 동장 적층판 및 프린트 배선판
WO2020105289A1 (ja) 表面処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
TW201338649A (zh) 印刷配線板用銅箔及使用其之積層體、印刷配線板及電子零件
TWI756039B (zh) 粗糙化處理銅箔、附有載體銅箔、覆銅層壓板及印刷配線板
JP5576514B2 (ja) 表面処理銅箔、積層板、プリント配線板及びプリント回路板
TWI808700B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
TWI804323B (zh) 粗化處理銅箔、附載體銅箔、銅箔積層板及印刷配線板
TWI808775B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
KR20230161954A (ko) 조화 처리 구리박, 동장 적층판 및 프린트 배선판

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant