KR101876838B1 - 사파이어 웨이퍼 및 이를 제조하는 방법 - Google Patents

사파이어 웨이퍼 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR101876838B1
KR101876838B1 KR1020160154112A KR20160154112A KR101876838B1 KR 101876838 B1 KR101876838 B1 KR 101876838B1 KR 1020160154112 A KR1020160154112 A KR 1020160154112A KR 20160154112 A KR20160154112 A KR 20160154112A KR 101876838 B1 KR101876838 B1 KR 101876838B1
Authority
KR
South Korea
Prior art keywords
wafer
polishing
mechanical polishing
sapphire
thickness
Prior art date
Application number
KR1020160154112A
Other languages
English (en)
Other versions
KR20180056186A (ko
Inventor
이성진
김동현
유근호
정은준
장희혁
Original Assignee
일진디스플레이(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진디스플레이(주) filed Critical 일진디스플레이(주)
Priority to KR1020160154112A priority Critical patent/KR101876838B1/ko
Publication of KR20180056186A publication Critical patent/KR20180056186A/ko
Application granted granted Critical
Publication of KR101876838B1 publication Critical patent/KR101876838B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

에피 성장을 통한 에피웨이퍼 제조공정에 제공되는 사파이어 웨이퍼를 제조하는 방법으로서, 본 발명에 따른 사파이어 웨이퍼 제조하는 방법은 성장된 사파이어 잉곳을 절단하여 웨이퍼를 형성하는 단계; 절단된 웨이퍼의 에지를 그라인딩(edge grinding)하는 단계; 상기 웨이퍼의 양면을 래핑(Lapping)하는 단계; 상기 웨이퍼의 어느 일 면을 다이아몬드 기계적 연마(DMP, diamond mechanical polishing)하는 단계; 및 상기 웨이퍼의 표면을 화학적 기계적 연마(CMP, chemical mechanical polishing)하는 단계;를 포함하되, 상기 다이아몬드 기계적 연마 단계에서는, 하정반을 열팽창시킴으로써 상기 하정반의 상부 가공면을 곡면화시키는 제1 단계; 상기 열팽창된 가공면 상에 웨이퍼를 위치시키고, 가압점을 선정하는 제2 단계; 및 상기 웨이퍼를 가압 및 연마하여 상기 웨이퍼의 연마면이 함몰된 형상의 곡면을 형성하는 제3 단계;를 포함한다.

Description

사파이어 웨이퍼 및 이를 제조하는 방법{Sapphire wafer and the manufacturing method thereof}
본 발명은 사파이어 웨이퍼 및 이를 제조하는 방법에 관한 것이다.
사파이어는 알루미나(Al2O3)의 단결정으로서 광학적, 기계적, 열적 특성이 우수하며, 항공우주 및 군사용 광학시스템, 레이더, 고압기 부품, 내마모성 재료 및 반도체의 기판 등과 같은 첨단기술분야에 널리 사용되고 있다. 특히, 최근에는 발광표시소자로 널리 사용되는 LED 기판으로 사용되는 사파이어 웨이퍼의 수요가 급증하면서 대 량생산에 대한 연구가 진행되고 있다.
사파이어 웨이퍼 제조 공정은 단결정 성장 장비를 이용하여 잉곳을 형성하는 단계, 각종 가공장비를 이용하여 웨이퍼를 형성하는 단계, MOCVD 장비 등을 이용하여 에피웨이퍼를 형성하는 단계를 거치며, 이후 칩과 패키지로서 제조되어 최종 응용 제품에 사용될 수 있다.
사파이어는 단결정으로 성장될 때 구조 결정의 방향이 결정되는데 도 1에 도시된 바와 같이 사파이어의 결정 방향에 따라 A-평면(중심축에 수직방향), C-평면(중심축 방향) 그리고 R-Plane을 추출하여 기판(Substrate)의 용도에 따라 사용하게 된다. 청색과 백색의 LED와 레이저 다이오드(laser diode)에 이용되는 C-평면 웨이퍼가 가장 일반적인 방위(orientation)이며 일정한 유전 상수와 절연 특성이 요구되는 하이브리드 마이크로일렉트로닉(hybrid microelectronic) 분야에 응용되는 A-평면 웨이퍼 그리고 마이크로 일렉트로닉 IC(microelectronic IC)에 적당한 실리콘 적층을 위한 R-평면 웨이퍼등으로 구분된다. 웨이퍼는 이러한 방향에 따른 특성이 상이하기 때문에 목적에 따라 필요한 방위에 맞추어 제조하게 된다.
에지 그라인딩, 래핑, 다이아몬드 기계적 연마(DMP, diamond mechanical polishing), 화학적 기계적 연마(CMP, chemical mechanical polishing) 등의 과정을 거쳐 웨이퍼를 제조한 후에는 포켓(pocket, susceptor) 등의 장비 내에서 에피(Epi) 성장을 하게 된다. 에피 박막을 성장시키는 MOCVD 설비의 내부 온도는 약 1,100 수준의 고온으로서, 이런 고온의 영향으로 사파이어 기판은 휨을 갖게 된다.
이러한 웨이퍼의 에피 성장 중의 휨으로 인하여 웨이퍼 중앙과 에지 부분의 온도차가 발생함으로써 에피웨이퍼의 균일도가 떨어지게 되는 문제를 발생시킨다.
이런 예고된 휨을 제어하기 위하여 종래에는 설비내 기판을 안착하는 웨이퍼포켓(suspector)의 디자인을 다양하게 변화시키는 등의 방법을 이용하였지만, 그 효과가 미비하다.
본 발명은 에피웨이퍼 제조공정에 제공되는 웨이퍼의 형상, 특히 웨이퍼의 반경에 따른 두께를 제어함으로써 수율 및 균일도를 향상시킬 수 있는 웨이퍼 제조 방법 및 그 방법에 의하여 제조되는 웨이퍼를 제공한다.
본 발명은 고온의 에피성장시 웨이퍼의 변형을 최소화할 수 있는 사파이어 웨이퍼 형상을 물리적으로 제어하는 방법을 제공한다.
에피 성장을 통한 에피웨이퍼 제조공정에 제공되는 사파이어 웨이퍼로서, 본 발명에 따른 사파이어 웨이퍼는 에지 부분의 두께가 보강되고, 상기 두께의 보강은 중심점으로부터 반경이 증가함에 따라 두께가 증가한다.
또한 상기 하정반에 의한 폴리싱면의 곡률반경이 타측면의 곡률반경에 비하여 작게 형성될 수 있다.
한편, 에피 성장을 통한 에피웨이퍼 제조공정에 제공되는 사파이어 웨이퍼를 제조하는 방법으로서, 본 발명에 따른 사파이어 웨이퍼 제조하는 방법은 성장된 사파이어 잉곳을 절단하여 웨이퍼를 형성하는 단계; 절단된 웨이퍼의 에지를 그라인딩(edge grinding)하는 단계; 상기 웨이퍼의 양면을 래핑(Lapping)하는 단계; 상기 웨이퍼의 어느 일 면을 다이아몬드 기계적 연마(DMP, diamond mechanical polishing)하는 단계; 및 상기 웨이퍼의 표면을 화학적 기계적 연마(CMP, chemical mechanical polishing)하는 단계;를 포함하되,
상기 DMP 단계에서는, 하정반을 열팽창시킴으로써 상기 하정반의 상부 가공면을 곡면화시키는 제1 단계; 상기 열팽창된 가공면 상에 웨이퍼를 위치시키고, 가압점을 선정하는 제2 단계; 및 상기 웨이퍼를 가압 및 연마하여 상기 웨이퍼의 에지 부분의 두께를 상기 웨이퍼의 중앙부에 비하여 두껍게 형성시키는 제3 단계;를 포함한다.
또한 상기 제2 단계에서는 상기 웨이퍼의 다이아몬드 기계적 연마 가공면의 곡률반경을 작게 형성하기 위하여 상기 가압점을 상기 하정반 상부 가공면의 에지부 측으로 이동시키도록 제어하는 단계를 더 포함할 수 있다.
또한 상기 제1 단계에서는 더미 부재를 이용하여 미리 다이아몬드 기계적 연마 공정을 일정 시간 수행함으로써 상기 하정반 상부 가공면을 열팽창시킬 수 있다.
또한 상기 더미부재는 상기 하정반의 중심으로부터 상기 가압점을 기준으로 원위부와 근위부를 상대적으로 더 가압하도록 곡면으로 형성될 수 있다.
또한 상기 제1 단계에서는 상기 하정반의 상부 가공면을 가열하는 가열수단을 포함할 수 있다.
또한 상기 하정반의 상부 가공면은 상기 하정반의 중심 방향으로 하향 경사지도록 형성될 수 있다.
또한 상기 래핑 단계에서는 상/하 연마부의 회전비를 1/0.7 내지 1/0.8의 범위에서 결정할 수 있다.
본 발명에 따르면 사파이어 웨이퍼 형상, 특히 웨이퍼의 반경에 따른 두께를 물리적으로 제어함으로써 고온의 에피성장시 웨이퍼의 변형을 최소화하여 에피웨이퍼의 수율 및 균일도를 향상시킬 수 있다.
도 1은 사파이어 웨이퍼의 결정 방향에 따른 특성을 설명하기 위한 개략도이다.
도 2 내지 도 4는 사파이어 웨이퍼의 제조 과정을 설명하기 위한 개략도이다.
도 5는 일반적인 에피성장을 위한 MOCVD 장비의 모습을 개략적으로 나타내는 모식도이다.
도 6은 본 발명의 일 실시예에 따른 사파이어 웨이퍼의 모습을 개략적으로 나타내는 종단면도이다.
도 7은 일 실시예에 따른 다이아몬드 기계적 연마 공정 시 이용되는 폴리싱 장치의 일부를 나타내는 개략도이다.
도 8 및 도 9는 일 실시예에 따른 다이아몬드 기계적 연마 공정 시 가압점의 위치에 따른 웨이퍼의 연마 상태를 설명하기 위한 개략도이다.
도 10 및 도 11은 각각 일 실시예에 따른 다이아몬드 기계적 연마장치의 모습을 나타내는 개략적인 사시도 및 평면도이다.
도 12는 일 실시예에 따른 다이아몬드 기계적 연마 장치의 일부를 나타내는 개략적인 단면도이다.
도 13은 일 실시예에 따른 다이아몬드 기계적 연마장치의 페이싱 작업을 개략적으로 나타내는 개략도이다.
도 14는 웨이퍼의 형태를 설명하기 위한 개략적인 평면도이다.
도 15 및 도 16은 일 실시예에 따른 웨이퍼 가공과정을 설명하기 위한 개략적인 모식도이다.
도 17 및 도 18은 일 실시예에 따른 웨이퍼의 가공과정에 의하여 제조된 웨이퍼를 설명하기 위한 개략도이다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다. 특별한 정의나 언급이 없는 경우에 본 설명에 사용하는 방향을 표시하는 용어는 도면에 표시된 상태를 기준으로 한다. 또한 각 실시예를 통하여 동일한 도면부호는 동일한 부재를 가리킨다. 한편, 도면상에서 표시되는 각 구성은 설명의 편의를 위하여 그 두께나 치수가 과장될 수 있으며, 실제로 해당 치수나 구성간의 비율로 구성되어야 함을 의미하지는 않는다.
도 1 내지 도 4를 참조하여 본 발명에 따른 사파이어 웨이퍼의 제조공정을 설명한다. 도 1은 사파이어 웨이퍼의 결정 방향에 따른 특성을 설명하기 위한 개략도이고, 도 2 내지 도 4는 사파이어 웨이퍼의 제조 과정을 설명하기 위한 개략도이다.
먼저 단결정 성장(Growing)단계를 수행한다. 알루미늄(Al)과 산소(O)를 결합시킨 형태의 화합물인 Al2O3가 2,050 이상의 고온에서 녹은 후 응고되는 과정에서 육각형 격자의 형태의 결정구조를 가지고 한방향으로 단결정 성장 시킨다.
이어서 공(Boule) 형태로 단결정 성장된 사파이어를 원하는 크기(inch)의 원통으로 가공(ingot) 하는 단계(Coring)를 수행한다. 사파이어는 이방성이 큰 물질로 각각의 결정학적 특성에 따라 용도를 달리한다. 구체적으로 도 1에 도시된 바와 같이 기판(Substrate)의 용도에 따라 사파이어의 결정 방향 중 A-평면(중심축에 수직방향), C-평면(중심축 방향) 그리고 R-Plane을 추출하여 도 2에 도시된 바와 같은 잉곳(300a)을 제조한다. 청색과 백색의 LED와 레이저 다이오드(laser diode)에 이용되는 C-평면 웨이퍼, 유전 상수와 절연 특성이 요구되는 하이브리드 마이크로일렉트로닉(hybrid microelectronic) 분야에 응용되는 A-평면 웨이퍼, 마이크로 일렉트로닉 IC(microelectronic IC)에 적당한 실리콘 적층을 위한 R-평면 웨이퍼 등을 그 예로 들 수 있다.
이어서 슬라이싱(Slicing) 단계를 수행한다. 멀티 와이어 쏘우(Multi Wire Saw)에 잉곳을 고정하고 0.23t 수준의 다이아몬드 코팅 와이어(Dia. Coated Wire)를 고속(800~1,000m/min) 왕복 운동(4", 5hr)시켜 낱장의 사파이어 기판으로 절단한다. 이때 최종 제품의 두께를 감안하여 Ingot의 절단 Pitch를 선정한다. 구체적으로 도 2 내지 도 4에 도시된 바와 같이 잉곳(300a)은 원기둥 형상으로서 와이어 쏘우(wire saw) 등을 이용하여 슬라이싱하여 사파이어 웨이퍼(300, 이하 '웨이퍼')를 제조한다. 절단 시 잉곳(300a)의 결정 방향을 정확히 인지하기 위하여 잉곳(300a)의 측면에는 길이방향을 따라 그라인딩(Grinding)된 플랫면(301, flat surface)이 형성된다.
이후 웨이퍼(300)의 절단 과정에서 형성되는 스크레치나 결함등을 제거하기 위하여 래핑(평탄화, lapping) 단계와 폴리싱(연마, polishing) 단계 등을 거치게 된다.
먼저 평탄화 과정에서 에지 부분의 크랙이나 탈락을 방지하기 위하여 에지 그라이딩(Edge Grind) 단계를 수행한다. 절단된 낱장 기판의 가장자리(Edge)를 챔퍼링(Chamfering) 공정으로 기판의 날카로운 모서리를 둥그렇게(or 비스듬히)가공한다.
이어서 래핑(Lapping)공정을 수행한다. B4C 연마재(5~60um)를 사용하여 양면 래핑(Lapping, 4", Δ100um) 진행하며, 슬라이싱 공정 중 발생한 표면 스트레스(Stress) 및 슬라이싱 쏘우마크(Slicing Sawmark)를 하여 두께 및 면거칠기를 일정하게 맞춘다.
기존 래핑 공정의 경우, 양면 연마설비의 상/하 회전비를 1:1 균일하게 가공하여 기판 상/하면의 Stress를 균일하게 유지하였다. 하지만 본 발명의 기판은 기판 외곽부를 인위적으로 두껍게 하여야 하므로, 최종 제품의 휨이 꺼지는 반대급부를 사전제어 하기 위해, 상부와 하부 연마부 또는 연마 설비의 회전비를 1:0.7 내지 1:0.8 수준으로 변경시켜, 후공정에서 단면 가공을 진행하더라도 휨의 상승을 최소화 시켰다.
다음으로 어닐링(Annealing) 단계를 수행한다. 어닐링 단계에서는 고온 열처리로에서 래핑된 웨이퍼를 장시간 가열시킴으로써 가공 스트레스(Stress)를 풀어준다.
이어서 다이아몬드 기계적 연마(DMP, diamond mechanical polishing) 단계와 화학적 기계적 연마(CMP, chemical mechanical polishing)를 수행한다. 입자크기 약 3내지 4 um 크기의 다이아몬드 슬러리(Diamond Slurry)를 연마재로 사용하여 래핑된 기판 표면을 가압 후 회전 운동을 시켜 1차 폴리싱한다. 래핑이 끝난 기판의 표면은 매우 거친 상태로, 이 표면을 결함 없는 경면으로 가공하는 것은 어렵다. 해당 공정을 통해 래핑 공정의 거칠기를 제거한다. 다이아몬드 기계적 연마 공정은 세라믹 블럭위에 기판을 접착시킨 후 하정반(메탈정반위)가 가압, 회전시켜 연마한다. 하정반의 특성상 가공중 발생하는 마찰열에 의한 변형(Convex化)이 불가피 함으로, 15~20hr 사용 주기로 하정반을 페이싱(Facing) 관리한다. 본 발명의 경우, 하정반의 형상을 유지하며, 세라믹 블록 안쪽에 압력 가압점의 위치를 조정함으로, 기판 외관의 형상을 제어, 특히 에지 측의 두께를 보강시킬 수 있다. 본 발명에 따른 다이아몬드 기계적 연마 공정은 이후 상세히 설명한다.
화학적 기계적 연마 공정에서는 1차 폴리싱된 기판의 표면으로부터 기계적인 가공으로 인한 결함(Dia. 입자 Scratch)이나, 응력층을 제거한다. 이러한 표면을 화학적 에칭과 연마(Δ3um)를 통해 제거함으로 원자 단위의 경면(≤2Å)을 생성시킨다.
도 5 및 도 6을 참조하여 본 발명의 일 실시예에 따른 사파이어 웨이퍼를 설명한다. 도 5는 일반적인 에피성장을 위한 MOCVD(metalorganic chemical vapor deposition) 장비의 모습을 개략적으로 나타내는 모식도이고, 도 6은 본 발명의 일 실시예에 따른 사파이어 웨이퍼의 모습을 개략적으로 나타내는 종단면도이다.
이후 표면처리가 수행된 사파이어 웨이퍼(W)는 에피웨이퍼 등의 제조를 위하여 도 5에 도시된 바와 같이 포켓(pocket, susceptor) 내에 수용되고, 하부로부터 열을 전달받아 고온분위기에서 다층 구조의 박막을 성장(에피 성장)시키게 된다. 이런 박막성장은 사파이어 웨이퍼의 물리적 특성, 에피 성장 장비(예를 들면 MOCVD 장비)의 구조적 특성, 에피 성장 레시피(Recipe) 등이 어우러져 고품질, 균일화를 시킬 수 있다. 하지만 다층의 에피 성장은 고온 증착 과정을 통해 진행되기 때문에 고온에 반응하는 사파이어 기판의 휨 영향으로 균일 품질 구현에 어려움을 겪었다. 즉, 하부로부터 열이 전달되는 경우 웨이퍼(W) 중앙의 상대적 고온지점(HP)의 경우 열 전달이 상대적으로 활발하여 저온 지점(LP)에 비하여 온도가 높게 형성되나, 웨이퍼(W)가 휨에 따라 웨이퍼(W)의 에지부의 저온 지점(LP)은 상부로 휘게 됨에 따라 하부로부터 열의 전달이 상대적으로 원활하지 못하게 된다.
이러한 문제점을 해결하기 위하여 본 발명에 따른 사파이어 웨이퍼(W)는 도 6에 도시된 바와 같이 에지부의 두께(L1)가 중앙부의 두께(L2)에 비하여 개략적으로 크게 형성되도록 보강한다. 이와 같은 웨이퍼의 구조는 웨이퍼(W)의 중앙부를 상대적으로 더 연마되도록 함으로써 구현할 수 있다. 이와 같이 에지부의 두께를 에지부에 비하여 상대적으로 보강하는 경우 도 5의 경우에 비하여 휨 현상이 현저히 작게 발생함으로써 에피 성장 시 중앙부와 에지부의 온도의 편차가 줄어들게 된다.
이와 같이 에지부의 두께가 보강된 웨이퍼(W)의 제조는 폴리싱면(도 6을 기준으로 웨이퍼(W)의 상부면)의 연마를 통하여 수행되므로 폴리싱면의 곡률반경은 타측면의 곡률반경에 비하여 작게 형성된다.
도 7 내지 도 10을 참조하여 일 실시예에 따른 다이아몬드 기계적 연마 공정을 구체적으로 설명한다. 도 7은 일 실시예에 따른 다이아몬드 기계적 연마 공정 시 이용되는 폴리싱 장치를 나타내는 개략도이고, 도 8 및 도 9는 일 실시예에 따른 다이아몬드 기계적 연마 공정 시 가압점의 위치에 따른 웨이퍼의 연마 상태를 설명하기 위한 개략도이며, 도 10은 다른 실시예에 따른 DMP 가공 장치의 모습을 나타내는 개략도이다.
본 실시예에 따른 DMP 가공장치는 하정반(200a), 세라믹 블록(110), 회전축(140)을 포함한다.
하정반(200)은 상부에 가공면(SP1)이 형성되어 있으며 가공면(SP1)을 통하여 웨이퍼(W)를 폴리싱하는 공정을 수행한다. 세라믹 블록(110)의 하단에는 웨이퍼(W)를 접착부(120) 등을 이용하여 부착하여 연마를 수행한다. 이 때 웨이퍼(W)의 각도는 두께 보정 패드(130) 등을 삽입하여 조절할 수 있다.
세라믹 블록(110)은 샤프트의 회전에 따라 자전하고, 샤프트로부터 전달되는 외력을 이용하여 웨이퍼(W)를 가압한다.
본 실시예에 따른 다이아몬드 기계적 연마 가공공정은 다음과 같은 단계를 수행한다.
제1 단계로서, 도 7에 도시된 바와 같이 평탄한 하정반(200a)을 열팽창시킴으로써 하정반(200a)의 상부 가공면(SP1)을 곡면화시킨다. 이 때 더미 부재를 이용하여 미리 DMP 공정을 일정 시간 수행함으로써 하정반(200a) 상부 가공면(SP1)을 열팽창시킬 수 있다. 이 때 더미부재(미도시)를 곡면으로 형성하여 하정반(200a)의 중심으로부터 가압점을 기준으로 원위부(A1)와 근위부(A5)를 상대적으로 더 가압하도록 할 수 있다.
한편, 하정반(200a)의 열팽창은 별도의 가열수단을 통하여 수행하는 것도 가능하다. 즉, 별도의 열선 등을 이용함으로써 마찰력을 이용하지 않고 직접적으로 가열하는 것도 가능하다. 즉, 열팽창을 위한 가열 수단에는 특별한 제한이 없다.
다음으로 제2 단계로서, 열팽창된 가공면 상에 웨이퍼를 위치시키고, 가압점을 선정한다. 가압점은 웨이퍼(W)와 하정반(200a)의 상부 가공면(SP1)이 접하는 지점으로써 웨이퍼(W)의 위치 및 두께 보정 패드(130)를 이용한 웨이퍼(W)의 수평 방향에 대한 각도 등을 조절함으로써 가압점의 위치를 제어할 수 있다.
웨이퍼(W)의 위치를 에지 측으로 이동시키거나 수평방향에 대한 각도를 증가시키는 방법으로 가압점을 에지부 측으로 이동시킬 수 있으며, 이 경우 웨이퍼(W)의 가공면의 곡률반경이 더 작아짐으로써 웨이퍼(W)의 중앙부와 에지부의 두께 차이가 더 커지게 된다.
이 후 제3 단계로서 웨이퍼(W)를 가압 및 연마한다.
한편, 웨이퍼(W)는 곡면으로 형성되는 하정반과의 접촉 위치에 따라 연마 정도가 상이하게 된다. 예를 들어 가압점의 위치가 도 8에 도시된 바와 같이 웨이퍼(W)의 중심부(c1)에 위치하는 경우 제3 영역(A3)에서 웨이퍼(W)와 하정반이 높은 압력으로 접촉하게 된다. 이어서 제2 영역(A2)과 제4 영역(A4)은 다음으로 높은 압력으로 하정반과 접촉하게 되며, 원위부(A1)나 근위부(A5) 측으로 갈수록 하정반과의 접촉 압력이 감소하게 된다.
웨이퍼(W)가 연마를 위하여 회전하는 경우 중심부(C1)에 해당하는 영역은 제3 영역(A3) 내에 머물러 있기 때문에 지속적인 연마가 수행되며, 제1 외곽부(C2)의 경우에는 제2 영역(A2), 제3 영역(A3) 및 제4 영역(A4)을 거치며 연마를 수행하기 때문에 중심부(C1)에 비하여 연마의 정도가 상대적으로 낮아지게 된다. 제2 외곽부(C3)의 경우에는 제1 영역(A1) 내지 제5 영역(A5)을 모두 경유하게 되므로 더욱 연마의 정도가 상대적으로 낮아지게 된다.
결론적으로 웨이퍼(W)가 자전함에 따라 웨이퍼(W)의 중심으로부터의 거리에 대략적으로 반비례하는 방식으로 연마가 된다.
한편, 수평 방향에 대한 웨이퍼(W)의 각도가 커질수록 도 9에 도시된 바와 같이 접촉 압력이 가장 큰 영역은 원위부 측으로 점차 이동하게 된다.
도 10 내지 도 13을 참조하여 본 발명의 일 실시예에 따른 다이아몬드 기계적 연마장치를 설명한다. 도 10 및 도 11은 각각 일 실시예에 따른 다이아몬드 기계적 연마장치의 모습을 나타내는 개략적인 사시도 및 평면도이고, 도 12는 일 실시예에 따른 다이아몬드 기계적 연마 장치의 일부를 나타내는 개략적인 단면도이며, 도 13은 일 실시예에 따른 다이아몬드 기계적 연마장치의 페이싱 작업을 개략적으로 나타내는 개략도이다.
도 10 내지 도 13에 도시된 장치는 일 실시예에 따른 사파이어 웨이퍼 제조장치, 즉 다이아몬드 기계적 연마장치의 바람직한 실시예들을 나타내고 있다.
도 10을 참조하여 설명하면, 본 실시예에 따른 다이아몬드 기계적 연마장치는 하정반(200a), 연마부재(200) 및 블록(110)을 포함한다.
하정반(200a)는 연마 장치의 베이스로서 기능하며, 바람직하게는 원형의 플레이트 형상으로 형성된다.
연마부재(200)는 하정반(200a) 상에 링형 및 플레이트 형상으로 형성된다. 연마부재(200)의 상부면은 앞서 설명한 웨이퍼(W)를 연마하기 위한 가공면(SP1)이 형성된다.
연마부재(200)의 상부에는 블록(110)이 구비된다. 블록은 원형의 플레이트 형상으로 형성된다. 연마부재(200)의 하부면에는 복수의 웨이퍼(W)가 부착된다. 연마부재(200)는 하부에 부착된 웨이퍼(W)가 연마부재(200)에 접하도록 안착된다. 이후 연마부재(200)는 자전함으로써 웨이퍼(W)가 연마부재(200)에 의하여 연마되도록 할 수 있다.
한편, 본 실시예에 따른 다이아몬드 기계적 연마장치는 가열수단(미도시)를 더 포함한다. 가열수단은 웨이퍼(W)가 연마부재(200) 상에 안착되어 다이아몬드 기계적 연마 공정을 수행하기 전에 연마부재(200)를 가열하여 열팽창시키는 기능을 한다. 가열수단은 다양한 방법으로 구비될 수 있다. 이에 관하여는 후술한다.
도 11을 참조하여 설명하면, 블록(110a)이 자전함에 따라 연마부재의 일주 방향을 따라 공전하도록 구비될 수 있다.
구체적으로 블록(110a)의 외주면에는 제1 기어(1101)가 형성될 수 있다. 이 때 연마부재(200)의 중앙에는 중심부(201)를 구비할 수 있다. 중심부(201)의 외주면에는 제2 기어(2011)가 형성될 수 있다. 제2 기어(2011)는 제1 기어(1101)와 맞물리도록 구비됨으로써 블록(110a)이 자전하는 경우 블록(110a)이 연마부재(200)의 일주 방향을 따라 공전하도록 하는 기능을 한다.
또한 연마부재(200)의 외측 둘레에는 외측 하우징(290)이 구비될 수 있다. 외측 하우징(290)은 링형상으로 형성되며, 내주면에는 제3 기어(2901)가 형성된다. 제3 기어(2901)가 제1 기어(1101)와 맞물리도록 구비됨으로써 블록(110a)이 자전하는 경우 블록(110a)이 연마부재(200)의 일주 방향을 따라 공전하도록 하는 기능을 한다.
중심부(201)와 외측 하우징(290)은 개별적으로 구비되는 것도 가능하고 함께 구비되는 것도 가능하다.
이와 같이 중심부(201) 및/또는 외측 하우징(290)을 구비함으로써 연마부재(200)의 가공면(SP1)을 고루 사용하여 다이아몬드 기계적 연마공정을 수행할 수 있도록 함으로써 연마부재(200) 가공면(SP1)이 균일하게 마모될 수 있도록 할 수 있다.
도 12를 참조하여 설명하면, 연마부재(200)는 중심축(O1)방향으로 하향 경사지도록 형성될 수 있다. 이 때 최소 두께 부분과 최대 두께 부분 간의 두께 차(L3)는 약 180μm 내지 220 μm의 범위에서 결정되도록 형성되는 것이 바람직하다.
두께차가 180 μm보다 작은 경우에는 연마과정에서 투입되는 슬러리가 하정반 상에 머무르는 시간이 단축됨으로써 작업의 효율이 떨어지게 되며, 반대로 220 μm에 비하여 큰 경우에는 진동이 발생하는 등 헤드 등의 관련설비들의 안정성이 떨어지게 된다.
또한 앞서 설명한 바와 같이 연마부재(200)가 가열된 상태에서 가공면(SP1)이 열팽창이 되는 경우 웨이퍼(W)의 가압점을 변경하기 위하여 두께 보정 패드(130)를 더 구비할 수 있다.
연마부재(200)가 열팽창함에 따라 가공면(SP1)은 경사면의 중앙부분이 부풀어 오르는 형상이 되며, 이러한 열팽창 효과는 다이아몬드 기계적 연마 시 웨이퍼(W)의 일 지점에 연마가 집중되도록 하는 효과를 얻을 수 있게 한다.
도 13을 참조하여 설명하면, 가열수단의 일 예로서 페이싱 장치(500)를 들 수 있다. 페이싱 장치(500)는 다이아몬드 비트(501)등을 이용하여 마모된 연마부재(200)의 가공면(SP1)을 재가공함으로써 마모되어 불균일하게 된 가공면(SP1)을 리프레싱 시키는 기능을 한다. 이 과정에서 연마부재(200)는 가열이 되어 열팽창을 하게 된다. 이 경우 이러한 가공면을 냉각시키기 위한 냉각수 등은 필요하지 않다.
이외에도 가열수단으로는 다양한 방법이 이용될 수 있다. 다른 예로서 가열수단은 웨이퍼(W)의 가공 전 다이아몬드 기계적 가공 공정을 미리 수행하는 더미 부재일 수 있다. 즉 더미 부재를 이용하여 다이아몬드 기계적 가공 공정을 수행함으로써 연마부재(200)의 가공면(SP1)이 가열되도록 할 수 있다. 이 때에도 가공면(SP1)을 냉각시키기 위한 별도의 추가 공정을 생략한다. 또한 더미부재는 연마부재(200)의 중심으로부터 방사상 방향을 기준으로 원위부와 근위부를 상대적으로 더 가압하도록 곡면으로 형성될 수 있다. 이러한 곡면이 형성됨으로써 경사면 중 중앙부가 더 마모되는 본 공정의 특성상 최대한 초기의 연마부재(200)의 상태로 리프레싱 시킬 수 있다.
도 14 내지 도 18을 참조하여 본 발명의 일 실시예에 따른 웨이퍼의 제조 과정 및 제조된 상태의 웨이퍼의 물리적 특성에 대하여 설명한다. 도 14는 웨이퍼의 형태를 설명하기 위한 개략적인 평면도이고, 도 15 및 도 16은 일 실시예에 따른 웨이퍼 가공과정을 설명하기 위한 개략적인 모식도이며, 도 17 및 도 18은 일 실시예에 따른 웨이퍼의 가공과정에 의하여 제조된 웨이퍼를 설명하기 위한 개략도이다.
도 14을 참조하여 설명하면, 이하에서는 설명의 편의를 위하여 웨이퍼의 제조 과정에서 그라인딩된 플랫면을 버텀부(bottom)로 정의하고, 이를 기준으로 타측 에지 부분을 탑부(top)로 정의하며, 중간 지점을 센터부(center)로 칭한다. 또한 센터부(center)를 기준으로 좌측 및 우측을 각각 좌측부(left) 및 우측부(right)로 정의한다.
웨이퍼는 연마 공정에 제공되기 위한 웨이퍼를 도 15에 도시된 바와 같이 버텀부(bottom)의 두께가 탑부(top)에 비하여 두껍게 형성할 수 있다. 이 경우 후속 공정 등에서 플랫면의 존재로 인하여 발생할 수 있는 열적 불균형 문제를 최소화하는 것이 가능하다.
이어서 본 발명에 따른 연마 공정을 통하여 도 16에 도시된 바와 같이 상부면을 곡면으로 형성하는 것이 가능하다. 이 때 웨이퍼 상부면의 곡률은 가압점의 위치를 제어함으로써 다양하게 변경할 수 있다.
이 때 에피성장 공정에 제공되기 위하여 제조되는 최종 웨이퍼의 형상은 도 17 및 도 18을 통하여 설명할 수 있다.
도 17를 참조하여 설명하면, 웨이퍼 종방향의 특성은 다음과 같이 설명될 수 있다. 즉, 버텀부(bottom)가 탑부(top)에 비하여 두께가 두껍게 형성되는 형태에서 본 발명에 따른 연마 공정을 통하여 H1만큼 연마됨으로써 센터부(center)가 함몰된 형상의 곡면이 형성될 수 있다.
이러한 물리적 특성은 다음의 식 1 및 식 2로 표현될 수 있다.
식 1: Th(center) < ( Th(bottom) + Th(top) ) / 2
식 2: Th(bottom) > Th(top)
이 때 Th()는 웨이퍼 특정 부분의 두께를 의미한다.
웨이퍼 횡방향의 특성은 도 18을 참조하여 설명할 수 있다. 구체적으로 웨이퍼의 좌측부(left)와 우측부(right)의 두께는 동일하거나 두께의 차이가 최소화되는 것이 바람직하며, 센터부(center)의 두께는 좌측부(left)와 우측부(right)의 두께에 비하여 H2만큼 함몰된 형상으로 형성된다.
이는 다음 식 3으로 나타낼 수 있다.
식 3: Th(center) < ( Th(left) + Th(right) ) / 2
이와 같은 웨이퍼의 제조를 통하여 에피성장 공정에서 열에 따른 휘어짐의 효과를 최소화함으로써 에피성장 공정 자체의 효율을 증가시키고 에피 웨이퍼의 균일한 품질을 구현할 수 있다.
한편, 래핑 과정에서의 연마 스케쥴의 제어에 따라 다이아몬드 기계적 연마(DMP) 공정시의 비연마면은 상술한 본 발명에 따른 다이아몬드 기계적 연마 과정에서의 연마면의 곡률 반경보다 큰 범위, 즉 평면에 가까운 곡면으로 형성될 수 있다.
이상 본 발명의 바람직한 실시예에 대하여 설명하였으나, 본 발명의 기술적 사상이 상술한 바람직한 실시예에 한정되는 것은 아니며, 특허청구범위에 구체화된 본 발명의 기술적 사상을 벗어나지 않는 범주에서 다양하게 구현될 수 있다.
이상 본 발명의 바람직한 실시예에 대하여 설명하였으나, 본 발명의 기술적 사상이 상술한 바람직한 실시예에 한정되는 것은 아니며, 특허청구범위에 구체화된 본 발명의 기술적 사상을 벗어나지 않는 범주에서 다양하게 구현될 수 있다.
W: 웨이퍼
110: 세라믹 블록
120: 접착부
130: 두께 보정 패드
140: 회전축
200, 200a: 하정반

Claims (10)

  1. 에피 성장을 통한 에피웨이퍼 제조공정에 제공되는 사파이어 웨이퍼로서,
    연마면이 센터부가 함몰된 형상의 곡면이 형성되며,
    상기 사파이어 웨이퍼의 두께는 하기의 식 1 내지 식 3의 범위에서 형성되는 사파이어 웨이퍼.
    식 1: Th(center) < ( Th(bottom) + Th(top) ) / 2
    식 2: Th(bottom) > Th(top)
    식 3: Th(center) < ( Th(left) + Th(right) ) / 2
    (단, Th(center)는 센터부의 두께, Th(bottom)은 버텀부의 두께, Th(top)는 탑부의 두께, Th(left)는 좌측부의 두께, Th(right)는 우측부의 두께를 의미함)
  2. 삭제
  3. 제1항에 있어서,
    다이아몬드 기계적 연마(DMP, diamond mechanical polishing) 공정에 의한 폴리싱면의 곡률반경이 타측면의 곡률반경에 비하여 작게 형성되는 사파이어 웨이퍼.
  4. 에피 성장을 통한 에피웨이퍼 제조공정에 제공되는 사파이어 웨이퍼를 제조하는 방법으로서,
    성장된 사파이어 잉곳을 절단하여 웨이퍼를 형성하는 단계;
    절단된 웨이퍼의 에지를 그라인딩(edge grinding)하는 단계;
    상기 웨이퍼의 양면을 래핑(Lapping)하는 단계;
    상기 웨이퍼의 어느 일 면을 다이아몬드 기계적 연마(DMP, diamond mechanical polishing)하는 단계; 및
    상기 웨이퍼의 표면을 화학적 기계적 연마(CMP, chemical mechanical polishing)하는 단계;를 포함하되,
    상기 다이아몬드 기계적 연마 단계에서는,
    하정반을 열팽창시킴으로써 상기 하정반의 상부 가공면을 곡면화시키는 제1 단계;
    상기 열팽창된 가공면 상에 웨이퍼를 위치시키고, 가압점을 선정하는 제2 단계;
    상기 웨이퍼를 가압 및 연마하여 상기 웨이퍼의 연마면이 함몰된 형상의 곡면을 형성하는 제3 단계;를 포함하는 사파이어 웨이퍼 제조방법.
  5. 제4항에 있어서,
    상기 제2 단계에서는 상기 웨이퍼의 다이아몬드 기계적 연마 가공면의 곡률반경을 작게 형성하기 위하여 상기 가압점을 상기 하정반 상부 가공면의 에지부 측으로 이동시키도록 제어하는 단계를 더 포함하는 사파이어 웨이퍼 제조방법.
  6. 제4항에 있어서,
    상기 제1 단계에서는 더미 부재를 이용하여 미리 다이아몬드 기계적 연마(DMP) 공정을 일정 시간 수행함으로써 상기 하정반 상부 가공면을 열팽창시키는 사파이어 웨이퍼 제조방법.
  7. 제6항에 있어서,
    상기 더미부재는 상기 하정반의 중심으로부터 상기 가압점을 기준으로 원위부와 근위부를 상대적으로 더 가압하도록 곡면으로 형성되는 사파이어 웨이퍼 제조방법.
  8. 제4항에 있어서,
    상기 제1 단계에서는 상기 하정반의 상부 가공면을 가열하는 가열수단을 포함하는 사파이어 웨이퍼 제조방법.
  9. 제4항에 있어서,
    상기 하정반의 상부 가공면은 상기 하정반의 중심 방향으로 하향 경사지도록 형성되는 사파이어 웨이퍼 제조방법.
  10. 제4항에 있어서,
    상기 래핑 단계에서는 상/하 연마부의 회전비를 1:0.7 내지 1:0.8의 범위에서 결정하는 사파이어 웨이퍼 제조방법.
KR1020160154112A 2016-11-18 2016-11-18 사파이어 웨이퍼 및 이를 제조하는 방법 KR101876838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160154112A KR101876838B1 (ko) 2016-11-18 2016-11-18 사파이어 웨이퍼 및 이를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160154112A KR101876838B1 (ko) 2016-11-18 2016-11-18 사파이어 웨이퍼 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20180056186A KR20180056186A (ko) 2018-05-28
KR101876838B1 true KR101876838B1 (ko) 2018-08-09

Family

ID=62451675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160154112A KR101876838B1 (ko) 2016-11-18 2016-11-18 사파이어 웨이퍼 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101876838B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542373B (zh) * 2020-11-05 2023-07-21 山西中科潞安紫外光电科技有限公司 一种提高翘曲蓝宝石晶圆研磨良率的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147731A (ja) * 2004-11-17 2006-06-08 Komatsu Electronic Metals Co Ltd 研磨クロス，ウェーハ研磨装置及びウェーハ製造方法
KR101038876B1 (ko) * 2007-12-24 2011-06-02 삼성엘이디 주식회사 화학기상증착용 웨이퍼 및 이를 제조하는 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007056628B4 (de) * 2007-03-19 2019-03-14 Siltronic Ag Verfahren und Vorrichtung zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben
KR100962090B1 (ko) * 2008-07-15 2010-06-09 주식회사 실트론 연마패드용 드레싱 유닛
KR101295921B1 (ko) * 2011-11-07 2013-08-13 주식회사 엘지실트론 연마패드의 표면처리방법 및 이를 이용한 웨이퍼의 연마방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147731A (ja) * 2004-11-17 2006-06-08 Komatsu Electronic Metals Co Ltd 研磨クロス，ウェーハ研磨装置及びウェーハ製造方法
KR101038876B1 (ko) * 2007-12-24 2011-06-02 삼성엘이디 주식회사 화학기상증착용 웨이퍼 및 이를 제조하는 방법

Also Published As

Publication number Publication date
KR20180056186A (ko) 2018-05-28

Similar Documents

Publication Publication Date Title
US9033764B2 (en) Method of polishing object to be polished
CN108602173B (zh) 晶圆的双面抛光方法及使用该双面抛光方法的外延晶圆的制造方法以及外延晶圆
JP5250968B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
CN110468446B (zh) 倒角的碳化硅衬底以及倒角的方法
KR101605384B1 (ko) 양두 연삭 장치 및 웨이퍼의 제조 방법
JP2007306000A (ja) 異形成形されたエッジを備えた半導体ウェーハを製作するための方法
JP2009182126A (ja) 化合物半導体基板の加工方法および化合物半導体基板
US10431488B2 (en) Lift pin and method for manufacturing same
JP2024038313A (ja) ＳｉＣウエハの製造方法
JP2009182135A (ja) 化合物半導体基板の製造方法および化合物半導体基板
JP3904943B2 (ja) サファイアウエハーの加工方法及び電子装置の製造方法
KR101876838B1 (ko) 사파이어 웨이퍼 및 이를 제조하는 방법
US11361959B2 (en) Method for manufacturing wafer
JP6825733B1 (ja) 半導体ウェーハの製造方法
KR101876837B1 (ko) 사파이어 웨이퍼 제조장치
CN117144472A (zh) SiC基板和SiC外延晶片
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
US9962802B2 (en) Workpiece double-disc grinding method
JP2014213403A (ja) 基板の反りの低減方法、基板の製造方法、サファイア基板
JP2005158798A (ja) 半導体ウェーハの両面研磨方法、半導体ウェーハ及びキャリアプレート
TWI653123B (zh) 支架板之厚度調整方法
JP6939752B2 (ja) シリコンウェーハのヘリカル面取り加工方法
JP5396616B2 (ja) シーズニングプレート、半導体研磨装置、研磨パッドのシーズニング方法
JP2004072025A (ja) ウエーハの研磨方法及び装置
TWI574298B (zh) Semiconductor wafer surface processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant