KR101873640B1 - 플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자 - Google Patents

플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자 Download PDF

Info

Publication number
KR101873640B1
KR101873640B1 KR1020160107259A KR20160107259A KR101873640B1 KR 101873640 B1 KR101873640 B1 KR 101873640B1 KR 1020160107259 A KR1020160107259 A KR 1020160107259A KR 20160107259 A KR20160107259 A KR 20160107259A KR 101873640 B1 KR101873640 B1 KR 101873640B1
Authority
KR
South Korea
Prior art keywords
substrate
flexible
lsi
roll
element substrate
Prior art date
Application number
KR1020160107259A
Other languages
English (en)
Other versions
KR20180022218A (ko
Inventor
이건재
김재현
장봉균
홍성민
김도현
Original Assignee
한국과학기술원
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 한국기계연구원 filed Critical 한국과학기술원
Priority to KR1020160107259A priority Critical patent/KR101873640B1/ko
Publication of KR20180022218A publication Critical patent/KR20180022218A/ko
Application granted granted Critical
Publication of KR101873640B1 publication Critical patent/KR101873640B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명에 따른 플렉서블 소자 패키징 방법은 소자 기판(100)을 준비하는 단계; 상기 소자 기판(100) 상에 LSI 소자(300)를 제조하는 단계; 임시 기판(500)을 상기 소자 기판(100)의 LSI 소자(300)를 덮도록 접착제(400)로 고정하는 단계; 물리화학적 방법을 통해 상기 소자 기판(100)의 하면을 식각함으로써 상기 소자 기판(100)의 두께를 줄이는 단계; 상기 소자 기판(100)의 후면을 통해 컨택홀을 형성하고 상기 컨택홀을 통해 관통 전극(600)을 형성하는 단계; 상기 소자 기판(100)의 하면 상에 이방성 전도성 필름(700)을 배치하고, 상기 이방성 전도성 필름(700)의 하부에 컨택 전극(900)이 형성된 플렉서블 회로기판(800)을 배치하는 단계; 상기 임시 기판(500)의 상부 및 상기 플렉서블 회로기판(800)의 하부를 통해 초음파, 열, 압력 등을 인가하여 상기 소자 기판(100)의 LSI 소자(300)와 상기 플렉서블 회로기판(800)을 접합하는 단계;를 포함하는 것을 특징으로 한다.

Description

플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자{Method for packaging flexible device and flexible device manufactured by the same}
본 발명은 플렉서블 소자의 패키징 방법 및 이에 의하여 제조된 플렉서블 소자에 관한 것으로, 보다 상세하게는 제조된 실리콘 소자를 임시 기판에 부착 후 식각을 통해 매우 얇게 만든 후, 후면 또는 측면에 소자와의 컨택을 형성한 다음에 이를 롤 공정 상에서 유연 인쇄회로기판과 이방성 전도필름을 이용하여 전사 및 패키징하는 과정을 통해 플렉서블 소자의 가요성을 그대로 유지하면서, 기계적으로 강건한 플렉서블 소자의 패키징 방법 및 이에 의하여 제조된 플렉서블 소자에 관한 것이다.
플렉서블 전자소자(flexible electronic device)는 소정의 힘이 가해짐에 따라 휘어지거나, 구부러질 수 있는 전자소자를 의미한다. 이와 같은 플렉서블 소자는 소자 자체의 가요성뿐만 아니라, 소자 하부의 기판과 소자를 덮는 코팅층 또한 소정 수준의 가용성을 가져야 한다. 즉, 휘어지는 상황에서도 패키징의 역할을 잘 유지하는 것이 중요하다.
하지만, 플라스틱 등과 같은 가요성 기판(플렉서블 기판)은 보통 고온 환경에서 진행되는 반도체 소자 제조 공정을 견디기에는 적합하지 않다는 문제가 있다. 더 나아가, 완성된 플렉서블 소자는 기판-소자-코팅층 사이에 충분한 접합력이 있어야 하는데, 만약 충분한 접합이 이루어지지 않는 경우, 휘어짐에 따라 기판-소자-코팅층 사이의 접합이 떨어지는 문제가 있다. 또한 인체 내와 같은 용액 환경에서 코팅층의 충분한 방수 특성은 플렉서블 전자소자에 있어서, 매우 중요하나, 코팅층의 충분한 방수 특성을 고려한 플렉서블 전자소자는 아직 개시되지 않고 있다.
따라서, 고집적 회로(LSI)가 플렉서블한 형태로 구현된 경우에도, 소자의 방수, 소자의 기계적 보호, 열 방출을 효과적으로 수행하면서, 소자로부터 발생된 전기적 신호를 외부로 전달하기 위한, 플렉서블 소자용 패키징 기술이 필요하다.
실리콘 기반의 LSI 소자는 두께가 10㎛ 이내로 얇아지면 유연한 특성을 가지게 되는데, 이러한 유연 LSI를 실제로 사용하기 위해서는 패키징 공정이 수반되어야 한다. 패키징은 신호 전송, 전력 공급, 기계적 보호, 열 방출 등의 역할을 하는 것으로서, 유연 LSI가 활발히 연구된 데 비해 최근까지도 유연 패키징에 대한 연구는 미진한 상황이다.
롤 공정은 유연 전자기기를 연속적으로 생산하는 공정기술로써 높은 생산성의 장점을 가진다. 한편, 롤 공정은 고집적 소자의 제작이 가능하지 않아 고성능의 유연 전자기기 구현에 한계가 있다. 여기에서, 유연 실리콘 기반 LSI를 롤 공정 상에 집적할 수 있다면 고성능 구현이 가능한 바, 이에 대한 개발이 요구되는 실정이다.
본 발명은 상기 종래의 문제점을 해소하고자 하는 것으로서, 제조된 실리콘 소자를 임시 기판에 부착 후 식각을 통해 매우 얇게 만든 후, 후면 또는 측면에 소자와의 컨택을 형성한 다음에 이를 유연 인쇄회로기판과 이방성 전도필름을 롤 투 플레이트 내지 롤 투 롤 공정을 이용하여 패키징 및 레이저 리프트오프 전사하는 과정을 통해 플렉서블 소자의 가요성을 그대로 유지하면서, 기계적으로 강건한 플렉서블 소자의 패키징 방법 및 이에 의하여 제조된 플렉서블 소자를 제공하는 것이 목적이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 관점에 따른 플렉서블 소자 패키징 방법은 소자 기판(100)을 준비하는 단계; 상기 소자 기판(100) 상에 LSI 소자(300)를 제조하는 단계; 임시 기판(500)을 상기 소자 기판(100)의 LSI 소자(300)를 덮도록 접착제(400)로 고정하는 단계; 상기 소자 기판(100)의 후면을 통해 컨택홀을 형성하고 상기 컨택홀을 통해 관통 전극(600)을 형성하는 단계; 상기 소자 기판(100)의 하면 상에 이방성 전도성 필름(700)을 배치하고, 상기 이방성 전도성 필름(700)의 하부에 컨택 전극(900)이 형성된 플렉서블 회로기판(800)을 배치하는 단계; 롤 투 플레이트 내지 롤 투 롤 공정을 이용하여 상기 임시 기판(500)의 상부 및 상기 플렉서블 회로기판(800)의 하부를 통해 열과 압력을 인가하여 상기 소자 기판(100)의 LSI 소자(300)와 상기 플렉서블 회로기판(800)을 접합하는 단계;를 포함하는 것을 특징으로 한다.
상기 방법은, 레이저 리프트 오프 공정을 통해 상기 임시 기판(500)을 제거하는 단계;를 더 포함한다.
상기 소자 기판(100)은 Si 기판 또는 SOI 기판이다.
상기 소자 기판(100)은 상기 LSI 소자(300)의 측면 컨택을 이용하여 LSI 소자 전극(310)이 추가적으로 증착 배치된다.
상기 방법은, 상기 임시 기판(500)을 상기 소자 기판(100) 상에 부착하는 단계 이후에, 상기 LSI 소자(300)가 제조되지 않은 소자 기판(100)의 하면을 식각함으로써 상기 소자 기판(100)의 두께를 줄이는 단계;를 더 포함한다.
상기 소자 기판(100)의 LSI 소자(300)와 상기 플렉서블 회로기판(800)을 접합하는 단계에 있어서, 상기 이방성 전도성 필름(700)을 롤 투 플레이트 내지 롤 투 롤 공정을 이용하여, 상기 LSI 소자(300) 상에 상기 플렉서블 회로기판(800)을 결합한다.
상기와 같은 목적을 달성하기 위한 본 발명의 다른 관점에 따라 상기 방법에 의해 제조된 플렉서블 소자를 제공한다.
상술한 바와 같은 본 발명에 따르면, 소자 기판에 형성된 고집적 회로 소자를 임시 기판에 접착제를 이용하여 고정하고, 소자 기판의 하면을 식각함으로써 소자 기판의 두께를 줄이고, 소자 기판의 후면으로부터 컨택홀을 형성한 다음에, 이를 이용하여 후면 컨택을 형성하고, 이를 플렉서블 회로기판과 이방성 전도성 필름을 이용하여 접합하는 단계를 포함하는데, 여기에서 식각 단계 전에 임시 기판을 고정하는 과정을 통해 물리 및 화학적 식각 시 발생할 수 있는 소자 기판의 휘어짐, 주름, 깨어짐 등 기계적인 결함을 방지할 수 있고, 이후 공정 시에도 매우 얇은 소자 기판을 다루기가 용이하다는 장점이 있다.
또한, 종래에 얇은 소자 기판은 잘 휘어지고 깨어져 다루기가 어려운 문제가 있었지만, 본 발명은 웨이퍼 단위로 LSI 소자 제작, 임시 기판에의 고정 및 물리화학적 식각 공정 진행 후 소자 분리를 위한 다이싱을 하고, 개별 소자의 패키징 공정을 진행하기 때문에 대량 생산이 가능하며 양산에 적합하다.
또한, 종래에 유연 패키징을 위해서는 식각 후 전면의 소자층을 드러내기 위해 또 다른 임시 기판에 전사 후, 이를 플렉서블 회로기판과 패키징하게 되어 전사 과정이 별도로 추가되는 면이 있었으나, 본 발명에서와 같이 후면 컨택 또는 측면 컨택을 이용하는 경우에는 추가 전사 과정이 필요 없게 되어 수율과 생산성을 높일수 있는 장점이 있다.
도 1 내지 9는 본 발명의 일 실시예에 따른 플라스틱 패키징 방법을 설명하는 도면이다.
도 10 내지 16은 본 발명의 다른 실시예에 따른 플라스틱 패키징 방법을 설명하는 도면이다.
도 17 내지 23은 본 발명의 또 다른 실시예에 따른 플라스틱 패키징 방법을 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타내며, 본 명세서에 첨부된 도면은 모두 전체 평면도 및 부분 단면(A-A', B-B', 또는 C-C')을 절개한 단면도의 형식으로 해석된다. 또한, 본 발명에서 사용되는 "플렉서블(flexible)" 이라는 용어는 딱딱한(rigid) 특성을 갖는 실리콘 기판 등과 구별되는 용어로서, 플라스틱 기판 등과 같이 기판이 일정각도로 휘어지거나, 접힐 수 있는 특성을 모두 포함하는 용어이다.
또한, 본 명세서에서 사용되는 "플렉서블(flexible)" 이라는 용어는 딱딱한(rigid) 특성을 갖는 실리콘 기판 등과 구별되는 용어로서, 플라스틱 기판 등과 같이 기판이 일정각도로 휘어지거나, 접힐 수 있는 특성을 모두 포함하는 용어이다.
본 발명은 상술한 종래 기술의 문제를 해결하기 위하여, 플렉서블 회로기판 상에 적층되는 이방성 전도성 필름, 상기 이방성 전도성 필름 상에 구비되며, 플렉서블 특성을 충분히 갖는 소자 기판(예를 들어, 실리콘 기판)을 포함하는 플렉서블 소자를 제공하며, 상기 소자 기판 상의 LSI 소자 및 플렉서블 회로기판은 상기 소자 기판 상에 형성된 컨택 홀을 통해 증착된 전극에 의해 연결되는 동시에 상기 이방성 전도성 필름을 통해서 LSI 소자를 갖는 소자 기판은 상기 플렉서블 회로기판에 의해 후면 컨택을 통해 회로 패키징이 이루어진다.
이하 도면을 이용하여 본 발명에 따른 패키징 방법에 의한 플라스틱 소자의 제조방법을 상세히 설명한다.
이하, 도 1 내지 도 9를 참조하여, 본 발명의 일 실시예에 따라 소자 기판인 Si 기판 및 Si 기판 상에 형성된 관통 전극을 이용한 후면 패키징 방법을 설명한다.
도 1을 참조하면, 소자 기판(100)으로서 Si 기판이 배치된다.
도 2를 참조하면, 소자 기판(100) 상에 LSI 소자(300)가 제조된다.
상기 LSI 소자(300)를 제조하는 과정은 도핑, 노광, 식각, 박막 증착 등을 포함하는 일반적인 반도체 소자 제조 과정 중 어느 하나이다.
본 발명에서는 LSI 소자(300)로 멤리스터 소자 어레이를 채택할 수 있다. 멤리스터 소자는 전하와 전속과의 결합에 관련된 비선형 수동 2단자 전기 소자이다. 멤리스터 소자 어레이를 크로스바(crossbar) 형태로 집적하는 경우에는 저항변화메모리나 상변화메모리 등과 같은 2단자 소자(Two-Terminal Devices)에 적용할 수 있는 집적 형태를 제공하는 것으로써, 단위 소자 면적이 4F2 안에 들기 때문에 최대의 집적도로 소자를 제작할 수 있는 장점이 있다.
멤리스터 소자 및 다른 수동소자를 포함하여 크로스바 형태로 집적이 된 소자는 그 소자에만 전압, 전류 등의 전기적인 자극이 가해지게 하는 동시에 읽기/쓰기/지우기 동작이 되도록 선택소자가 연결되는 것이 바람직하다.
예를 들어, 크로스바 형태로 집적이 된 소자 어레이에서 Rj의 소자를 읽기/쓰기/지우기하고자 하는 경우에 1번행 및 1번열에 전기적 자극을 가한 경우, 이상적으로는 선택된 경로(selected path)를 통해 전기적 자극이 Rj에만 가해져야 하지만, 실제로는 누설 경로(sneak path)를 통해 전기적 자극이 흐를 수 있으며 원하는 소자에 원하는 동작(읽기/쓰기/지우기)을 적용하기 힘들게 되는 문제점이 있을 수 있다. 따라서, 각 소자에 역방향으로 전류가 흐르는 것을 방지하는 다이오드 또는 낮은 전압에서는 전류가 잘 흐르지 않는 셀렉터 등을 소자 마다 연결함으로써 방지할 수 있다.
도 3 내지 도 4를 참조하면, 임시 기판(500)이 소자 기판(100)의 LSI 소자(300)를 덮은 형태로 고정된다. 상기 임시 기판(500)과 소자 기판(100) 사이에는 제1 접착제(400)가 배치된다.
도 5를 참조하면, 상기 임시 기판(500)과 소자 기판(100)이 결합된 상태에서, LSI 소자(300)가 증착되지 않은 소자 기판(100)의 하면 상에 기계적 화학적 식각을 통해 소자 기판(100)의 두께를 줄인다.
도 6을 참조하면, 식각된 소자 기판(100)의 후면을 통해 컨택홀을 형성하고 상기 컨택홀을 통해 관통 전극(600)을 형성한다. 상기 관통 전극(600)은 그 상단이 컨택홀을 통해 소자 기판(100)의 LSI 소자(300)에 접속하고 그 하단은 소자 기판(100)의 하면 상에 돌출 형성된다.
다음으로, 도 7을 참조하면, 소자 기판(100)의 하면 상에 접속 재료(interconnection material)의 일 예로서 이방성 전도성 필름(700)을 배치하고, 상기 이방성 전도성 필름(700)의 하부에 컨택 전극(900)이 형성된 플렉서블 회로기판(800)을 배치한다.
도 8을 참조하면, 롤 투 플레이트(Roll-to-Plate) 공정을 통해 LSI 소자(300)와 플렉서블 회로기판(800)을 단단히 접착 및 전기적 연결을 가능하게 하는 과정을 보인다.
플렉서블 회로기판(800) 및 상기 플렉서블 회로기판(800) 상에 놓인 이방성 전도성 필름(700)은 하방에 배치된 플레이트(30)를 통해 일측으로부터 공급된다.
한편, 임시 기판(500) 및 임시 기판(500) 상에 집적된 LSI 소자(300)는 롤(10)의 외주면을 둘러싸는 형태로 부설된 탄성 부재(20) 상에 부착된 상태로 공급된다. 구체적으로는, 탄성 부재(20,Elastomer)로서의 PDMS 상에 Elastic Matching을 통해 임시 기판(500)이 고정되는 형태일 수 있다.
즉, 롤(10) 상에 PDMS Sheet가 감겨져 있고, 이를 통해 소프트(soft)한 면이 되며, 여기에 임시기판에 붙어 있는 고집적 LSI가 부착된다. 한편, 플레이트(30) 상에는 유연 인쇄 회로 기판(FPCB)인 플렉서블 회로기판(800)이 부착되어 하드(hard)한 면을 이룬다.
상기 상태에서, 롤(10)이 회전 구동하는 과정을 통해 일정한 시간 간격으로 임시 기판(500)과 LSI 소자(300)를 공급하는 동시에, 플레이트(30) 상에서 플렉서블 회로기판(800)과 이방성 전도성 필름(700)이 컨베이어 이동을 수행한다. 상기 롤-플레이트 구동 중 LSI 소자(300)가 집적된 임시 기판(500) 및 이방성 전도성 필름(700)이 상하로 위치한 상태에서 롤(10)의 플레이트(30)에 대한 열압착 본딩(Thermocompression Bonding)을 통해 ACF 패키징이 가능하게 한다.
임시 기판(500)의 상부 및 플렉서블 회로기판(800)의 하부를 통해 초음파, 열 및 압력 등을 인가함으로써 LSI 소자(300)와 플렉서블 회로기판(800)이 기계적으로 단단히 접착 및 전기적 연결을 가능하게 한다. 또한, 전극끼리 얼라인먼트를 진행한 후에 열과 압력(Thermo-compression)을 부가하여 고집적 LSI와 FPCB를 패키징한다. 여기에서, 패키징은 얇은 LSI를 Glass 기판으로부터 FPCB로 전사하는 개념 또는 LSI를 FPCB 전극에 Interconnection하는 개념을 모두 포함한다.
도 9를 참조하면, 롤-투-롤(Roll-to-Roll) 공정을 통해 LSI소자(300)와 플렉서블 회로기판(800)을 단단히 접착 및 전기적 연결을 가능하게 하는 과정을 보인다.
플렉서블 회로기판(800) 및 상기 플렉서블 회로기판(800) 상에 놓인 이방성 전도성 필름(700)은 하방에 배치된 하부 롤(40)을 통해 공급된다.
한편, 임시 기판(500) 및 임시 기판(500) 상에 집적된 LSI 소자(300)는 상부롤(10)의 외주면을 둘러싸는 형태로 부설된 탄성 부재(20) 상에 부착된 상태로 공급된다. 구체적으로는, 탄성 부재(20)로서의 PDMS 상에 Elastic Matching을 통해 임시 기판(500)이 고정되는 형태일 수 있다.
즉, 2개의 롤(10,40) 중 하나의 롤 상에 PDMS Sheet가 감겨져 있고, 이를 통해 소프트(soft)한 면이 되며, 여기에 임시기판에 붙어 있는 고집적 LSI가 부착된다. 한편, 다른 하나의 롤 상에는 유연 인쇄 회로 기판(FPCB)인 플렉서블 회로기판(800)이 부착되어 하드(hard)한 면을 이룬다.
상기 상태에서, 상부 롤(10)이 회전 구동하는 과정을 통해 일정한 시간 간격으로 임시 기판(500)과 LSI 소자(300)를 공급하는 동시에, 하부 롤(40)의 회전 구동 과정을 통해 플렉서블 회로기판(800)과 이방성 전도성 필름(700)이 공급된다. 상기 롤-투-롤 구동 중 LSI 소자(300)가 집적된 임시 기판(500) 및 이방성 전도성 필름(700)이 상하로 위치한 상태에서 상부 롤(10)의 하부 롤(40)에 대한 열압착 본딩(Thermocompression Bonding)을 통해 ACF 패키징이 가능하게 한다.
상기와 같이, 이방성 전도성 필름(700)을 이용한 롤 투 플레이트(Roll-to-Plate) 내지 롤-투-롤(Roll-to-Roll) 공정을 통해, LSI 소자(300)와 플렉서블 회로기판(800) 간의 최종적인 결합면을 평면 구조로 단순하여 유연 패키징에 적합하게 한다. 특히, 상기 이방성 전도성 필름(700)을 이용한 패키징은 기계적으로 매우 유연하게 하는 동시에 휘어지는 상황에서도 전기적 접속을 양호하게 유지할 수 있다. 더불어, 수직방향으로 마주보는 플렉서블 회로기판(800)의 컨택 전극(900) 및 소자 기판(100)의 컨택홀을 통해 형성된 관통 전극(600)은 상기 전극들끼리는 전도 특성을 갖게 되고, 수평 방향으로는 절연 특성을 갖게 되는 특성이 있게 된다.
한편, 이방성 전도성 필름(700)을 이용한 롤 투 플레이트 내지 롤-투-롤 공정을 통해, 소자 기판(100)의 LSI 소자(300)를 플렉서블 회로기판(800)에 결합하여 유연 패키징을 완성한 후에, 빛을 이용한 레이저 리프트 오프 공정을 통해 임시 기판(500) 및 제1 접착제(400)를 제거한다. 한편, 임시 기판(500)에는 레이저 리프트 오프 공정 시 사용되는 희생층이 미리 형성되어 있게 된다.
임시 기판(500)을 소자 기판(100)으로부터 분리하기 위해 임시 기판(500)을 통하여 파장 308nm 및 영역 625㎛×625㎛인 2D pulsed XeCl 엑시머 레이저가 이용될 수 있다. 조사되는 레이저 빔의 최적화된 에너지 밀도는 420(mJ/㎠) 이다. 최적의 레이저 빔 에너지 밀도 (420mJ/㎠)를 채용함으로써, LSI 소자(300)의 전체 영역은 물성의 저하없이 플라스틱 기재 상으로 안정적으로 이동될 수 있다. 조사된 레이저 빔의 에너지 밀도가 LSI 소자(300)의 분리 및 이동에 있어서 임계적인 역할을 수행하는 것은 주목할만 한 것이다.
본 발명에서는 소자 기판(100)이 얇아짐에 따라 휘어지거나 쉽게 깨어져 핸들링이 어려울 수 있는바, 이를 방지하기 위해 두껍고 단단한 임시 기판(500)에 적절하게 고정시킨 후 소자 기판(100)을 얇게 하는 공정을 진행한 다음 임시 기판(500)을 제거하는 공정으로 진행한다. 이때, 소자 기판(100)과 임시 기판(500)을 접착하는 접착제로는 다양한 것들이 사용될 수 있는데, 공정 중에는 소자 기판(100)을 단단히 잡아주면서도 공정이 끝난 후에는 쉽게 제거가 가능하도록 탈착이 용이한 접착제여야 한다. 사용될 수 있는 접착제로서는, 열을 받으면 접착력이 약해지며 탈착이 가능하게 되는 접작제, 자외선을 받으면 접착력이 약해지며 탈착이 가능하게 되는 접착제 등을 사용할 수 있다. 한편, 접착제의 접착력 자체가 적절히 조절되어 공정 중에는 소자 기판(100)을 잘 잡아주지만 기계적/물리적으로 힘을 가하여 더 큰 힘을 가하는 경우에는 소자 기판(100)에 작용하는 접착력을 이겨내고 소자를 떼어낼 수 있는 접착제를 사용할 수 있다. 즉, 임시 기판(500)은 열, 자외선 및 기계적 방식을 통해 제거가 가능할 수 있다.
이하, 도 10 내지 도 18을 참조하여, 본 발명의 다른 실시예에 따라 소자 기판인 SOI 기판 및 SOI 기판 상에 형성된 관통 전극을 이용한 후면 패키징 방법을 설명한다.
도 10을 참조하면, 실리콘층(100)/실리콘산화물층(200)/실리콘층(100)으로 이루어진 SOI 기판이 개시된다.
도 11을 참조하면, SOI 기판의 상부 실리콘층(100) 상에 LSI 소자(300)가 제조된다.
도 12 내지 도 13을 참조하면, 임시 기판(500)이 상부 실리콘층(100)의 LSI 소자(300)를 덮은 형태로 고정된다. 상기 임시 기판(500)과 상부 실리콘층(100) 사이에는 제1 접착제(400)가 배치된다.
도 14를 참조하면, 상기 임시 기판(500)과 SOI 기판이 결합된 상태에서, SOI 기판의 하면 상에 기계적 화학적 식각을 통해 하부 실리콘층(100) 및 실리콘산화물층(200)을 식각하여 SOI 기판의 두께를 줄인다. 결과적으로, 상부 실리콘층(100)만 잔존한다.
도 15를 참조하면, 잔존한 상부 실리콘층(100)의 하면을 통해 컨택홀을 형성하고 상기 컨택홀을 통해 관통 전극(600)을 형성한다. 상기 관통 전극(600)은 그 상단이 컨택홀을 통해 LSI 소자(300)에 접속하고 그 하단은 실리콘층(100)의 하면 상에 돌출 형성된다.
다음으로, 도 16을 참조하면, 실리콘층(100)의 하면 상에 이방성 전도성 필름(700)을 배치하고, 상기 이방성 전도성 필름(700)의 하부에 컨택 전극(900)이 형성된 플렉서블 회로기판(800)을 배치한다.
이하, 롤 투 플레이트(Roll-to-Plate) 내지 롤-투-롤(Roll-to-Roll) 공정을 통해 LSI소자(300)와 플렉서블 회로기판(800)을 단단히 접착 및 전기적 연결을 가능하게 한다.
이하, 도 17 내지 도 25를 참조하여, 본 발명의 다른 실시예에 따라 소자 기판인 SOI 기판 및 SOI 기판 상에 측면으로 형성된 관통 전극을 이용한 후면 패키징 방법을 설명한다.
도 17을 참조하면, 실리콘층(100)/실리콘산화물층(200)/실리콘층(100)으로 이루어진 SOI 기판이 개시된다.
도 18을 참조하면, SOI 기판의 상부 실리콘층(100) 상에 LSI 소자(300) 및 LSI 소자 전극(310)이 제조된다.
도 19 내지 도 20을 참조하면, 임시 기판(500)이 상부 실리콘층(100)의 LSI 소자(300) 및 LSI 소자 전극(310)을 덮은 형태로 고정된다. 상기 임시 기판(500)과 상부 실리콘층(100) 사이에는 제1 접착제(400)가 배치된다.
도 21을 참조하면, 상기 임시 기판(500)과 SOI 기판이 결합된 상태에서, SOI 기판의 하면 상에 기계적 화학적 식각을 통해 실리콘산화물층(200) 및 하부실리콘층(100)을 식각하여 SOI 기판의 두께를 줄인다. 결과적으로, 상부 실리콘층(100)만 잔존한다.
도 22를 참조하면, 잔존한 상부 실리콘층(100)의 하면을 통해 컨택홀을 형성하고 상기 컨택홀을 통해 관통 전극(600)을 형성한다. 상기 관통 전극(600)은 그 상단이 컨택홀을 통해 LSI 소자 전극(310)에 접속하고 그 하단은 실리콘층(100)의 하면 상에 돌출 형성된다.
다음으로, 도 23을 참조하면, 실리콘층(100)의 하면 상에 이방성 전도성 필름(700)을 배치하고, 상기 이방성 전도성 필름(700)의 하부에 컨택 전극(900)이 형성된 플렉서블 회로기판(800)을 배치한다.
이하, 롤 투 플레이트(Roll-to-Plate) 내지 롤-투-롤(Roll-to-Roll) 공정을 통해 LSI소자(300)와 플렉서블 회로기판(800)을 단단히 접착 및 전기적 연결을 가능하게 한다.
상술한 바와 같은 본 발명은 제조된 실리콘 소자를 임시 기판에 부착 후 식각을 통해 매우 얇게 만든 후, 후면 또는 측면에 소자와의 컨택을 형성한 다음에 이를 유연 인쇄회로기판과 이방성 전도필름을 롤 투 플레이트 내지 롤 투 롤 공정을 이용하여 패키징 및 레이저 리프트오프 전사하는 과정을 통해 플렉서블 소자의 가요성을 그대로 유지하면서, 기계적으로 강건한 플렉서블 소자를 제조한다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 소자 기판(100);
    상기 소자 기판(100) 상에 제조된 LSI 소자(300);
    상기 소자 기판(100)의 하면 상에 배치된 접속 재료;
    상기 소자 기판(100)의 후면 상에 형성된 컨택홀을 통해 배치된 관통 전극(600); 및
    상기 접속 재료의 하부에 배치되며, 컨택 전극(900)이 형성된 플렉서블 회로기판(800);을 포함하며,
    상기 관통 전극(600)은 그 상단이 상기 컨택홀을 통해 상기 소자 기판(100)의 LSI 소자(300)에 접속하고 그 하단은 상기 소자 기판(100)의 하면 상에 돌출 형성되며, 상기 관통 전극(600)은 하부로 갈수록 점점 두꺼워지고,
    상기 LSI 소자(300) 및 상기 플렉서블 회로기판(800)의 결합은 상기 접속 재료를 이용한 롤 투 플레이트 내지 롤 투 롤 공정을 통해 진행하고,
    상기 롤 투 플레이트 내지 롤 투 롤 구동 중에 상기 LSI 소자(300)를 덮는 상태로 집적된 임시 기판(500) 및 접속 재료가 상하로 위치한 상태에서 롤의 플레이트에 대한 열압착 본딩이 행해지는,
    플렉서블 소자.
  2. 제 1 항에 있어서,
    상기 관통 전극(600) 및 상기 컨택 전극(900)을 통해 전기적으로 접속되는,
    플렉서블 소자.
  3. 제 2 항에 있어서,
    상기 접속 재료는 이방성 전도성 필름인,
    플렉서블 소자.
  4. 제 1 항에 있어서,
    상기 소자 기판(100)은 상기 LSI 소자(300)의 측면컨택을 이용하여 LSI 소자 전극(310)이 추가적으로 증착 배치되는,
    플렉서블 소자.
  5. 제 1 항에 있어서,
    상기 소자 기판(100)은 10㎛ 두께 이내의 Si 기판 또는 SOI 기판인,
    플렉서블 소자.
  6. 제 1 항에 있어서,
    상기 LSI 소자(300)는 멤리스터 소자인,
    플렉서블 소자.
  7. 제 6 항에 있어서,
    상기 LSI 소자(300)는 크로스바 형태로 제작된 멤리스터 소자 어레이인,
    플렉서블 소자.
  8. 제 6 항에 있어서,
    상기 LSI 소자(300)는 선택 소자와 결합된 멤리스터 소자 어레이인,
    플렉서블 소자.
  9. 소자 기판(100)을 준비하는 단계;
    상기 소자 기판(100) 상에 LSI 소자(300)를 제조하는 단계;
    임시 기판(500)을 상기 소자 기판(100)의 LSI 소자(300)를 덮도록 접착제(400)로 고정하는 단계;
    상기 소자 기판(100)의 후면을 통해 컨택홀을 형성하고 상기 컨택홀을 통해 관통 전극(600)을 형성하는 단계;
    상기 소자 기판(100)의 하면 상에 접속 재료를 배치하고, 상기 접속 재료의 하부에 컨택 전극(900)이 형성된 플렉서블 회로기판(800)을 배치하는 단계;
    롤 투 플레이트 내지 롤 투 롤 공정을 이용하여, 상기 소자 기판(100)의 LSI 소자(300)와 상기 플렉서블 회로기판(800)을 접합하는 단계;를 포함하고,
    상기 관통 전극(600)은 그 상단이 상기 컨택홀을 통해 상기 소자 기판(100)의 LSI 소자(300)에 접속하고 그 하단은 상기 소자 기판(100)의 하면 상에 돌출 형성되며, 상기 관통 전극(600)은 하부로 갈수록 점점 두꺼워지고,
    상기 롤 투 플레이트 내지 롤 투 롤 구동 중에 상기 LSI 소자(300)를 덮는 상태로 집적된 임시 기판(500) 및 접속 재료가 상하로 위치한 상태에서 롤의 플레이트에 대한 열압착 본딩이 행해지는,
    것을 특징으로 하는,
    플렉서블 소자 패키징 방법.
  10. 제 9 항에 있어서,
    상기 방법은,
    빛을 이용하여 상기 임시 기판(500)을 제거하는 단계;를 더 포함하는,
    플렉서블 소자 패키징 방법.
  11. 제 9 항에 있어서,
    상기 소자 기판(100)은 Si 기판 또는 SOI 기판인,
    플렉서블 소자 패키징 방법.
  12. 제 9 항에 있어서,
    상기 소자 기판(100)은 상기 LSI 소자(300)의 측면컨택을 이용하여 LSI 소자 전극(310)이 추가적으로 증착 배치되는,
    플렉서블 소자 패키징 방법.
  13. 제 9 항에 있어서,
    상기 방법은,
    상기 임시 기판(500)을 상기 소자 기판(100) 상에 결합하는 단계 이후에,
    상기 LSI 소자(300)가 증착되지 않은 소자 기판(100)의 하면을 식각함으로써 상기 소자 기판(100)의 두께를 줄이는 단계;를 더 포함하는,
    플렉서블 소자 패키징 방법.
  14. 제 9 항에 있어서,
    상기 임시 기판(500)의 상부 및 상기 플렉서블 회로기판(800)의 하부를 통해 초음파, 열, 압력 등을 인가하는,
    플렉서블 소자 패키징 방법.
  15. 제 14 항에 있어서,
    상기 접속 재료는 이방성 전도성 필름인,
    플렉서블 소자 패키징 방법.
  16. 제 10 항에 있어서,
    상기 임시 기판(500)을 제거하는 단계는,
    빛을 이용한 레이저 리프트 오프를 통해 수행되는,
    플렉서블 소자 패키징 방법.
  17. 제 9 항에 있어서,
    상기 방법은,
    열, 자외선 및 기계적인 방식 중 어느 하나의 방식을 이용하여 상기 임시 기판(500)을 제거하는 단계;를 더 포함하는,
    플렉서블 소자 패키징 방법.
KR1020160107259A 2016-08-23 2016-08-23 플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자 KR101873640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160107259A KR101873640B1 (ko) 2016-08-23 2016-08-23 플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160107259A KR101873640B1 (ko) 2016-08-23 2016-08-23 플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자

Publications (2)

Publication Number Publication Date
KR20180022218A KR20180022218A (ko) 2018-03-06
KR101873640B1 true KR101873640B1 (ko) 2018-07-02

Family

ID=61727629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160107259A KR101873640B1 (ko) 2016-08-23 2016-08-23 플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자

Country Status (1)

Country Link
KR (1) KR101873640B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223245A (ja) * 2000-02-08 2001-08-17 Seiko Epson Corp 可撓性基板の製造方法、可撓性基板、可撓性基板の搬送方法、表示装置、および電子機器
JP2007005837A (ja) * 1999-01-18 2007-01-11 Toshiba Corp 半導体装置の実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005837A (ja) * 1999-01-18 2007-01-11 Toshiba Corp 半導体装置の実装方法
JP2001223245A (ja) * 2000-02-08 2001-08-17 Seiko Epson Corp 可撓性基板の製造方法、可撓性基板、可撓性基板の搬送方法、表示装置、および電子機器

Also Published As

Publication number Publication date
KR20180022218A (ko) 2018-03-06

Similar Documents

Publication Publication Date Title
US8087153B2 (en) Manufacturing method of an electromechanical transducer
JP6337026B2 (ja) 基板貫通ビア（ｔｓｖ）を備えた容量性微細加工超音波トランスデューサ（ｃｕｍｔ）デバイス
JP4933031B2 (ja) テープおよびその製造方法
US9502300B2 (en) MEMS device and fabrication method thereof
JP4813035B2 (ja) 貫通電極付基板の製造方法
JP4151420B2 (ja) デバイスの製造方法
US9634120B2 (en) Electronic device and method for fabricating the same
US20090320274A1 (en) Electromechanical transducer and fabrication method of electromechanical transducing apparatus
JP2008270787A (ja) 半導体装置
US20060284183A1 (en) Semiconductor device and manufacturing method thereof
WO2011067991A1 (ja) 半導体装置およびその製造方法、表示装置
US10667392B2 (en) Method for manufacturing through wiring substrate and method for manufacturing device
JP4519804B2 (ja) 半導体装置の作製方法
CN104934374A (zh) 电子管芯单体化方法
JP5330115B2 (ja) 積層配線基板
US8099854B2 (en) Manufacturing method of an electromechanical transducer
JP2004255487A (ja) Ｍｅｍｓの製造方法
TW201203479A (en) Chip package and method for forming the same
US10172241B2 (en) Method for packaging flexible device using holding wafer, and flexible device manufactured by the same
KR101873640B1 (ko) 플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자
KR101662386B1 (ko) 지지 기판을 이용한 플렉서블 소자 제조 방법 및 이에 의하여 제조된 플렉서블 소자
KR20170108689A (ko) 플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자
JP2010153645A5 (ko)
JP2011182298A (ja) Ｍｅｍｓトランスデューサおよび超音波パラメトリックアレイスピーカー。
JP2005209829A (ja) 半導体ウェハ固定方法及び装置、並びに半導体ウェハが固定された構造体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant