KR101865124B1 - 비아홀을 구비하지 않은 회로 기판 및 그 제조방법 - Google Patents

비아홀을 구비하지 않은 회로 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101865124B1
KR101865124B1 KR1020110143123A KR20110143123A KR101865124B1 KR 101865124 B1 KR101865124 B1 KR 101865124B1 KR 1020110143123 A KR1020110143123 A KR 1020110143123A KR 20110143123 A KR20110143123 A KR 20110143123A KR 101865124 B1 KR101865124 B1 KR 101865124B1
Authority
KR
South Korea
Prior art keywords
bump
circuit board
insulating material
conductive base
base substrate
Prior art date
Application number
KR1020110143123A
Other languages
English (en)
Other versions
KR20130074974A (ko
Inventor
조양식
이명수
정하천
박종한
장재훈
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020110143123A priority Critical patent/KR101865124B1/ko
Publication of KR20130074974A publication Critical patent/KR20130074974A/ko
Application granted granted Critical
Publication of KR101865124B1 publication Critical patent/KR101865124B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 비아홀을 구비하지 않은 회로 기판 및 그 제조방법에 관한 것으로, 도전성 베이스 기판의 일면에 정해진 패턴에 따라 식각되어 형성된 범프; 상기 식각된 부분에 절연성 물질로 채워진 충진부; 및 상기 도전성 베이스 기판의 타면에 정해진 패턴에 따라 식각되어 형성된 패턴부;를 포함하고, 상기 도전성 베이스 기판의 종단면을 기준으로 한 상기 범프의 횡폭은 최소 폭을 갖는 부분이 존재하고, 단부의 횡폭이 적어도 상기 최소 폭보다 큰 회로 기판 및 그 제조방법을 개시하여, 도전성 원소재로부터 비아홀 형성을 통한 도통 구조를 대체하고, 신규의 범프 형상을 통해 충진된 수지와 원소재 간의 결합력을 향상시키는 회로 기판을 제공하고, 비아홀을 대체하는 구조를 연속 공정을 통하여 간단히 제조하도록 함으로써 저비용, 고생산성의 회로 기판 제조방법을 제공할 수 있다.

Description

비아홀을 구비하지 않은 회로 기판 및 그 제조방법{CIRCUIT BOARD WITHOUT VIA HOLE AND MANUFACTURING METHOD SAME}
본 발명은 비아홀을 구비하지 않은 회로 기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 도전성 베이스 기판 자체로서 비아홀을 대체하도록 하여 비아홀 형성 공정이 필요 없는 회로 기판 및 그 제조방법에 관한 것이다.
반도체 패키지용 회로 기판은 폴리이미드(PI)나 액정폴리머(LCP)와 같은 절연 물질로 이루어진 기판의 일면 또는 양면에 동박(Cu foil)을 라미네이트하여 제조된 동박적층판(copper clad laminate; CCL)이 사용되는 것이 일반적이다.
종래 동박적층판을 사용하여 2-레이어 미세 볼 그리드 어레이(2-layer fine ball-grid array) 기판을 제조하는 방법을 예로 들면, 도 1에 도시된 바와 같이, 동박(2)이 양면에 라미네이트된 동박적층판(1)을 준비(도 1(a))하고, 동박층(2)을 하프 에칭(도 1(b)) 및 드릴(drill) 공정 등을 이용하여 비아홀(3)을 형성한 후 상,하 동박층(2)의 전기적 연결을 위해 무전해/전해 동도금(4)을 실시(도 1(c))한다. 이후, 동박층(2) 양면에 정해진 패턴에 따라 배선 패턴(5)을 형성(도 1(d))하고 포토솔더레지스트(PSR)(6) 및 OSP(organic solderability preservative)(7)를 이용한 표면 처리(도 1(e))를 거쳐 기판 제조를 완성하게 된다.
이와 같은 동박적층판(1)을 이용한 기판 제조 시 층간 전기적 연결을 위하여 적용되는 비아홀(3)은 기계적(mechanical) 또는 레이저(laser) 드릴을 사용하여 원소재(1)에 홀(3)을 가공한 후 무전해/전해 동도금(4)을 통하여 전기적으로 도통되도록 형성되는 것으로, 종래 기술은 고비용의 드릴 공정 및 그에 따른 무전해/전해 도금 공정을 수반하게 되고, 입출력(I/O) 수가 증가할수록 더 많은 수의 비아홀(3)이 요구되어 추가적인 드릴 공정 시간 증가 및 그로 인한 비용이 증가되는 문제가 있다.
이러한 문제를 해결하고자 최근 반도체 패키지의 종류에 따라 도전성 원소재의 한 면에 하프 에칭을 실시하고 에칭 부위에 절연물을 채우고 경화시킨 후 다른 한 면에 다시 하프 에칭을 실시하여 비아홀을 대체하고자 하는 시도가 진행되고 있다. 예를 들면, 한국 공개특허 제2011-0021407호에서는 도 2에 도시된 바와 같이, 도전성의 베이스 기판(10)을 준비(도 2(a))하여 적어도 일면을 정해진 패턴에 따라 식각하여 베이스 패턴층(11)을 형성(도 2(b))하고, 베이스 패턴층(11)의 일면의 식각된 부분(12)을 절연성 물질(13)로 충진(도 2(c))하고, 패턴층(11)에 형성된 절연성 물질(13)을 제거하여 지지부(14)를 형성(도 2(d))하는 과정을 포함하는 반도체 패키지 제조방법을 개시하고 있다. 그러나, 충진된 절연성 물질(13)과 원소재(10) 간의 재질 차이로 인한 접착성 내지 결합력이 문제되고 있으며, 동 특허에서는 도 3에 도시(도 2의 "A" 부분 참조)된 바와 같이, 절연성 물질(13)과 원소재(10) 사이에 거칠기 도금부(15)를 형성하여 결합력 향상을 꾀하고 있다. 이와 같은 방법으로 충진된 절연성 물질(13)과 원소재(10) 사이의 결합력을 어느 정도 향상시킬 수는 있으나, 거칠기 도금이라는 별도의 공정을 수행해야 하고, 또한, 도금 공정을 포함하여 식각, 절연성 물질 충진 공정 등을 연속적으로 수행하는 등으로 생산 효율을 증가시키는 방법에 대해서는 개시하지 않고 있다.
따라서, 본 발명은 패키지용 기판 제조 시 층간 전기적 연결을 위하여 적용되는 비아홀을 구비하지 않고 이를 대체할 수 있는 구조로서, 특히, 기판의 식각부에 충진되는 절연성 물질의 기판에 대한 접착력 내지 결합력이 향상된 회로 기판을 제공하고자 한다.
또한, 비아홀을 구비하지 않는 회로 기판을 저비용, 고생산성의 간단한 공정으로 제조할 수 있는 방법을 제공하고자 한다.
상기 과제를 해결하기 위하여 본 발명은, 도전성 베이스 기판의 일면에 정해진 패턴에 따라 식각되어 형성된 범프; 상기 식각된 부분에 절연성 물질로 채워진 충진부; 및 상기 도전성 베이스 기판의 타면에 정해진 패턴에 따라 식각되어 형성된 패턴부;를 포함하고, 상기 도전성 베이스 기판의 종단면을 기준으로 한 상기 범프의 횡폭은 최소 폭을 갖는 부분이 존재하고, 단부의 횡폭이 적어도 상기 최소 폭보다 큰 회로 기판을 제공한다.
또한, 상기 충진부 및 상기 범프의 외부로 노출되는 면은 평탄하게 형성된 것을 특징으로 하는 회로 기판을 제공한다.
또한, 상기 범프의 높이는 상기 도전성 베이스 기판에 대하여 50~90%인 것을 특징으로 하는 회로 기판을 제공한다.
상기 또 다른 과제 해결을 위하여 본 발명은, (a) 도전성 베이스 기판의 일면을 정해진 패턴에 따라 식각하여 식각부 및 상기 도전성 베이스 기판의 종단면을 기준으로 하여 횡폭이 일정하지 않은 범프를 형성하는 단계; (b) 상기 범프의 횡폭이 최소 폭을 갖는 부분이 존재하고, 상기 범프의 단부 횡폭이 적어도 상기 최소 폭보다 크게 형성되도록 상기 범프를 가압하는 단계; (c) 상기 식각부 및 상기 범프가 형성된 면에 절연성 물질을 도포하는 단계; 및 (d) 상기 범프에 도포된 상기 절연성 물질을 제거하여 상기 범프를 외부로 노출시키는 단계;를 포함하는 회로 기판 제조방법을 제공한다.
또한, 상기 (a) 단계의 식각은 상기 범프의 높이가 상기 도전성 베이스 기판에 대하여 50~90%가 되도록 수행되는 것을 특징으로 하는 회로 기판 제조방법을 제공한다.
또한, 상기 (b) 단계의 가압은 롤러 또는 플레이트 타입의 프레스를 이용하여 수행되는 것을 특징으로 하는 회로 기판 제조방법을 제공한다.
또한, 상기 (c) 단계의 도포는 디스펜싱(dispensing)법, 스크린 프린팅(screen printing)법 및 코마 코팅(comma coating)법으로 이루어진 군에서 선택되는 어느 하나의 방법으로 수행되는 것을 특징으로 하는 회로 기판 제조방법을 제공한다.
또한, 상기 (d) 단계의 제거는 나이프(knife) 또는 스퀴지 블레이드(squeeze blade)를 이용하여 수행되는 것을 특징으로 하는 회로 기판 제조방법을 제공한다.
또한, 상기 (c) 단계 및 상기 (d) 단계 사이에 상기 절연성 물질을 140~180℃의 온도에서 가경화시키는 단계와 상기 (d) 단계 이후에 상기 절연성 물질을 220~280℃의 온도에서 완전 경화시키는 단계를 더 포함하는 것을 특징으로 하는 회로 기판 제조방법을 제공한다.
또한, 상기 도전성 베이스 기판은 릴투릴(reel-to-reel) 방식으로 이송되어 상기 (a) 내지 (d) 단계가 연속적으로 수행되는 것을 특징으로 하는 회로 기판 제조방법을 제공한다.
본 발명의 회로 기판에 따르면, 도전성 원소재로부터 비아홀 형성을 통한 도통 구조를 대체할 수 있어, 드릴 공정 및 그에 따른 도금 공정을 수반에 따른 비용을 절감하고, 생산성을 향상시킬 수 있다.
또한, 신규의 범프 형상을 통해 충진된 수지와 원소재 간의 결합력을 향상시켜 도금 등 별도 소재의 추가 없이 저비용으로 신뢰성이 우수한 회로 기판을 제공할 수 있다.
또한, 본 발명의 회로 기판 제조방법에 따르면, 비아홀을 대체하는 구조를 연속 공정을 통하여 간단히 제조하도록 함으로써 저비용, 고생산성의 회로 기판 제조방법을 제공할 수 있다.
도 1은 종래 동박적층판을 사용하여 2-레이어 미세 볼 그리드 어레이(2-layer fine ball-grid array) 기판을 제조하는 방법을 순차적으로 도시한 단면도,
도 2는 종래 도전성 원소재를 이용하여 비아홀을 구비하지 않은 회로 기판을 제조하는 방법을 순차적으로 도시한 단면도,
도 3은 도 2의 "A" 부분에서 수지 접착력 향상을 위한 구조를 설명하는 단면도,
도 4은 본 발명의 일실시예에 따른 회로 기판의 단면도,
도 5는 도 4의 범프("A" 부분)의 형상을 종래 범프 형상과 비교하기 위한 전자현미경 사진,
도 6는 도 5의 본 발명에 따른 범프 형상의 바람직한 변형 상태를 설명하기 위한 도면,
도 7은 본 발명에 따른 회로 기판 제조방법을 설명하는 순서도,
도 8은 본 발명의 일실시예에 따른 회로 기판 제조방법에 따라 제조되는 회로 기판을 순차적으로 나타낸 단면도,
도 9은 본 발명의 일실시예에 따른 제조 공정을 단계별로 나타낸 모식도와 공정 단계별로 형성되는 범프 및 충진부의 형상을 모식적으로 나타낸 도면.
이하에서는 본 발명의 바람직한 실시예를 첨부한 도면을 참고하여 상세하게 설명한다. 도면에서 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략하였고, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 부여하였으며, 기판의 상하 방향은 도면을 기준으로 하여 설명한다. 또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
한편, 이하 실시예를 포함한 명세서 전체에서, 회로 기판의 넓이 방향을 "횡"으로 표시하고, 이와 거의 수직되는 방향을 "종"으로 표시하기로 한다.
먼저, 본 발명에 따른 회로 기판에 대하여 상세히 설명한다.
도 4은 본 발명의 일실시예에 따른 회로 기판의 단면도이고, 도 5는 도 4의 범프("A" 부분)의 형상을 종래 범프 형상과 비교하기 위한 전자현미경 사진이다.
도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 회로 기판은 도전성 베이스 기판(100)의 상면에 정해진 패턴에 따라 식각되어 형성된 범프(110), 상기 식각된 부분에 절연성 물질로 채워진 충진부(120) 및 상기 도전성 베이스 기판(100)의 하면에 정해진 패턴에 따라 식각되어 형성된 패턴부(130)가 형성되어 있으며, 기판의 상,하 패턴 부위를 보호하는 보호층(140)이 형성되어 있다.
본 발명에 따른 회로 기판은 기본적으로 종래 기판의 층간 전기적 연결을 위하여 원소재로 사용되는 동박적층판을 이용하여 드릴 공정을 통한 홀 형성 및 도금 공정으로 형성되는 비아홀을 구비하지 않으며, 상기 비아홀을 대체하기 위해 도전성 베이스 기판(100)의 식각 공정으로 형성되는 범프(110)를 구비한다.
상기 도전성 베이스 기판(100)으로는 금속 재질로서 전기적 도통을 구현하는 소재라면 특히 한정되는 것은 아니나, 본질적으로 구리 재질이거나 니켈, 규소, 인 등이 혼합되어 제조되는 구리 합금으로 이루어진 소재일 수 있다. 또한, 구리 또는 구리 합금의 바탕에 실리콘 산화막 표면이 형성된 소재일 수 있으며, 상기 실리콘 산화막은, 플라즈마 코팅법, 화학적 기상 증착법, 스퍼터링법, 졸-겔법 등을 이용하여 형성될 수 있다. 또한, 상기 실리콘 산화막에 탄소, 질소, 수소 등이 첨가되면, 상기 실리콘 산화막은 구리 또는 구리 합금의 바탕과 복합상이 형성될 수 있고, 이때, 상기 실리콘 산화막의 두께는 5~35㎚인 것이 바람직하며, 이에 따라 후술하는 절연성 물질의 블리딩(bleeding) 및 구리 기판의 산화를 방지할 수 있다.
상기 범프(110)는 회로 기판 양면에 형성되는 패턴 사이의 전기적 도통 역할을 하는 것으로, 상기 도전성 베이스 기판(100)의 상면 일부를 하프 에칭하여 형성될 수 있다. 상기 범프(110)와 함께 상기 하프 에칭된 식각부(121, 도 8 참조)가 형성되어 있고, 상기 도전성 베이스 기판(100)의 하면은 배선 역할을 하기 때문에 배선 기능을 수행하기에 적합한 두께를 갖도록 상기 범프(110) 두께(높이)를 형성하는 것이 바람직하다. 이때, 상기 도전성 베이스 기판(100) 하면의 배선 기능 수행과 함께, 식각부(121)에 채워지는 충진부(120)와 기판(100) 사이의 결합력을 통한 기판(100)의 지지 기능 및 후술하는 본 발명에 따른 회로 기판 제조 과정에서의 원활한 가압 공정을 위하여, 상기 범프(110) 높이(h1)는 상기 도전선 베이스 기판(100)의 전체 두께(h2)에 대하여 50~90%로 형성되는 것이 바람직하다.
한편, 도 5에 나타낸 바와 같이, 본 발명에서 형성된 범프(110) 형상(도 5(b))은 종래 범프(11) 형상(도 5(a))과 상이하다. 즉, 종래 범프(11) 형상의 경우 하프 에칭에 따른 등방적 식각으로 인해 도전성 베이스 기판의 종단면을 기준으로 할 때, 범프(11)의 횡폭(w)이 범프 단부(상부)(11a)로부터 하방으로 계속하여 증가되는 형상이나, 본 발명에 따른 범프(110) 형상의 경우 최소 폭(wmin)을 갖는 범프 부분(112)이 존재하고, 범프 단부(상부)(111)의 횡폭(wB)이 적어도 상기 최소 폭(wmin)보다는 크게 형성되어, 앵커(anchor) 내지 머쉬룸(mushroom)과 같은 형상으로 되어 있다.
도 6는 도 5의 본 발명에 따른 범프 형상의 바람직한 변형 상태를 설명하기 위한 도면으로, 도 6(a)는 종래 범프 형상을 도시한 도면이고, 도 6(b)는 본 발명에 따른 범프 형상을 도시한 도면이다.
먼저, 도 6(a)를 참조하면, 종래 범프(11) 형상의 경우 범프 횡폭(w)이 최소가 되는 부분은 범프 단부(상단)(11a)가 되고, 최소 폭을 갖는 범프 단부(상단)(11a) 부분을 기준으로 한 곡률 반경은 무한대로 볼 수 있다.
반면, 도 6(b)를 참조하면, 본 발명에 따른 범프(110) 형상의 경우 범프 단부(111) 이외에서 최소 폭(wmin)을 갖는 부분(112)(이하, "오목부"라고도 함)이 존재하게 되고, 오목부(112)를 기준으로 범프(100) 외곽으로 일정한 곡률 반경(R)을 형성하며, 범프 단부 모서리(e)로부터 오목부(112)까지 일정한 수직 거리(d)를 형성하게 된다. 이때, 상기 곡률 반경(R)에 대한 상기 수직 거리(d)의 비(d/R)에 따라 식각부(121)에 채워지는 절연성 물질(122)과 기판(100) 사이의 결합력이 달라지게 된다.
본 발명에서 상기 곡률 반경(R)에 대한 상기 수직 거리(d)의 비(d/R)는 1~90%인 것이 바람직하고, 5~50%인 것이 보다 바람직하며, 10~30%인 것이 가장 바람직하다. 상기 곡률 반경(R)에 대한 상기 수직 거리(d)의 비(d/R)가 1% 미만일 경우 범프(110) 형상 변형에 따른 절연성 물질(122)과 기판(100) 사이의 결합력 향상 정도가 미비할 수 있고, 90%를 초과할 경우 절연성 물질(122) 도포시 상기 식각부(121) 중 오목부(112) 부근에 절연성 물질(122)이 충진되지 않을 수 있으며, 후술하는 프레스기를 이용한 가압 공정 시 과도한 부하를 유발할 수 있다.
이러한 본 발명에 따른 범프(110)는 상기 식각부(121)에 절연성 물질로 채워지는 충진부(120)와의 앵커 효과로 인해 특별한 재료의 부가 없이도 그 형상 만으로 접착력 내지 결합력을 향상시키게 된다.
상기 충진부(120)는 상기 식각부(121)에 절연성 물질(122)이 채워져 형성된 것으로 상기 도전성 베이스 기판(100)을 전체적으로 지지하여 종래 동박적층판의 FR-4(flame retardant composition 4), BT(bisaleimide triazine) 등 코어 재질을 대체하는 역할을 한다. 상기 절연성 물질(122)로는 예를 들면, 빛 또는 자외선에 반응하여 제거될 수 있는 포토솔더레지스트(PSR)와 같은 감광성 고분자 수지를 들 수 있다.
본 발명에서, 상기 충진부(120)와 상기 범프(110)의 상면, 즉, 외부로 노출된 면은 동일한 높이(h1)로 평탄하게 형성되어, 회로 기판(100)의 전체적인 두께 편차를 최소화 할 수 있다.
이와 같이, 본 발명에 따르면, 고비용의 동박적층판 소재를 도전성 베이스 기판(110)과 절연성 물질(122)로 대체하여 원가 절감에 기여할 수 있고, 규격화된 두께를 갖는 동박적층판과 달리 사용되는 도전성 베이스 기판(100)의 두께(h2)를 적절히 선택하여 코어 두께를 자유롭게 구현할 수 있게 된다.
상기 도전성 베이스 기판(100)의 하면에는 정해진 패턴에 따라 식각되어 형성된 패턴부(130)가 구비되며, 보호층(140)으로 포토솔더레지스트층(141) 및 OSP층(142)이 형성될 수 있다. 상기 패턴부(130)는 외부와의 전기적 연결 기능을 수행하며, 상기 보호층(140)은 상기 패턴부(130)를 보호하는 기능을 수행하는 것으로 당해 기술분야에서 공지된 기술과 다르지 않으므로 자세한 설명은 생략한다.
이하, 본 발명에 따른 회로 기판 제조방법에 대하여 상세히 설명한다.
도 7은 본 발명에 따른 회로 기판 제조방법을 설명하는 순서도이고, 도 8은 본 발명의 일실시예에 따른 회로 기판 제조방법에 따라 제조되는 회로 기판을 순차적으로 나타낸 단면도이고, 도 9은 본 발명의 일실시예에 따른 제조 공정을 단계별로 나타낸 모식도와 공정 단계별로 형성되는 범프 및 충진부의 형상을 모식적으로 나타낸 도면이다.
도 7을 참조하면, 본 발명에 따른 회로 기판 제조방법은 (a) 도전성 베이스 기판(100)의 일면에 범프(110) 및 식각부(121)를 형성하는 단계(S100); (b) 상기 범프(110)를 가압하는 단계(S200); (c) 절연성 물질(122)을 도포하는 단계(S300); 및 (d) 상기 범프(110)에 도포된 상기 절연성 물질(122)을 제거하는 단계(S400);를 포함한다.
본 발명에 따른 회로 기판 제조방법은 최근의 박형화된 반도체 패키지 개발 추세에 따른 박형화된 회로 기판 제조에 맞추어 상기 (a) 내지 (d) 단계를 포함하는 단계에 릴투릴(reel-to-reel) 공정을 적용하여 수행될 수 있다. 예를 들면, 도 8에 도시된 바와 같이, 롤 타입의 도전성 베이스 기판(100)을 언코일러(uncoiler)(210)로부터 리코일러(recoiler)(220)로 연속 이송시키면서 상기 (a) 내지 (d) 단계에 따른 공정을 수행할 수 있다. 따라서, 비아홀을 대체하는 구조를 갖는 회로 기판을 연속 공정을 통하여 간단히 제조하도록 함으로써 저비용, 고생산성의 회로 기판을 제조할 수 있다.
먼저, 도 8(a)에 도시된 바와 같이, 원하는 두께의 구리 원소재(100)를 준비한다. 상기 구리 원소재(100)는 롤 타입으로 도 9(a)에 도시된 바와 같이, 언코일러(210)에 감겨 있다.
이후, 도 9(b)에 도시된 바와 같이, 상기 구리 원소재(100)는 상기 언코일러(210)로부터 취출되어 범프 형성 영역(230)으로 이송된다. 상기 범프 형성 영역(230)에서는 도 8(b)에 도시된 바와 같이, 상기 구리 원소재(100)의 일면을 정해진 패턴에 따라 하프 에칭하여 범프(110) 및 식각부(121)를 형성한다(S100). 식각 공정은 공지의 방법으로 수행될 수 있다. 예를 들면, 상기 구리 원소재(100) 일면 전체에 드라이 필름 레지스트(DFR)를 라미네이트하여 레지스트층을 형성하고, 마스킹, 노광 및 현상 공정을 통하여 상기 레지스트층을 패터닝한 후 레지스트 패턴에 의해 노출된 구리 원소재(100) 영역을 소정의 두께로 하프 에칭하여 수행될 수 있다. 이때, 상기 구리 원소재(100)의 타면에 형성될 패턴(130)의 배선 기능 수행과 함께, 상기 식각부(121)에 채워지는 절연성 물질(122)과 원소재(100) 사이의 결합력을 통한 기판(100)의 지지 기능 및 후술하는 범프(110)에 대한 원활한 가압 공정을 위하여, 상기 하프 에칭은 형성되는 범프 높이(h1)가 상기 구리 원소재(100)의 전체 두께(h2)에 대하여 50~90%가 되도록 수행하는 것이 바람직하다.
상기 하프 에칭으로 형성된 범프(110)는 도 8(b) 및 도 9(b)에 도시된 바와 같이, 상기 구리 원소재(100)의 종단면을 기준으로 하여 그 횡폭이 일정하지 않게 형성된다. 즉, 도면에서 볼 때, 범프(100)의 최상단 폭(w)이 가장 작고 하방으로 갈수록 커지는 캡 형상으로 형성된다. 또한, 이와 대응하여 상기 식각부(121)는 U자 형상으로 형성된다. 이러한 형상의 식각부(121)에 이후 공정에서 절연성 물질(122)로 채워지는 충진부(120)는 그 형상으로 인한 약한 결합력으로 제품 신뢰성에 문제가 될 수 있으며, 이러한 문제는 후술하는 절연성 물질(122)에 대한 완전 경화 후 더욱 심화될 수 있다.
따라서, 본 발명에서는 가압 공정(S200)을 통하여 상기 범프의 형상을 변형시킨다. 본 발명의 일실시예에 따르면, 도 8(c) 및 도 9(c)에 도시된 바와 같이, 기판(100)은 범프(110) 형상 변형 영역(240)으로 이송되어 프레스기(241)와 같은 가압 수단을 이용하여 범프(100) 형상을 캡 형상으로부터 앵커 내지 머쉬룸 형상으로 변형시킬 수 있다. 즉, 상기 가압 공정을 통하여 상기 범프(110)의 단부(111)가 아닌 부분에서 최소의 횡폭(wmin)을 갖는 오목부(112)가 존재하고, 상기 범프(110)의 단부(111) 횡폭(wB)이 적어도 상기 최소의 횡폭(wmin)보다 크게 형성된다.
구체적으로 상기 범프(110)에 대한 가압 정도는 도 6(b)를 참조하여 전술한 바와 같이, 곡률 반경(R)에 대한 수직 거리(d)의 비(d/R)가 1~90%가 되도록 수행하는 것이 바람직하고, 5~50%가 되도록 수행하는 것이 보다 바람직하며, 10~30%가 되도록 수행하는 것이 가장 바람직하다.
이러한 범프(110)의 가압 공정(S200)을 통하여 상기 식각부(121)에 채워지는 절연성 물질(122)과의 앵커 효과로 인해 특별한 재료의 부가 없이도 범프(110) 형상의 변형 만으로 접착력 내지 결합력을 향상시키게 된다. 또한, 회로 기판 전체의 두께를 원하는 사양으로 조절할 수 있으며, 범프 상면(111)의 면정도(面精度) 내지 평탄도를 향상시킬 수 있다.
상기 가압 수단(241)은 상기 범프(110)를 기계적으로 가압하여 앵커 내지 머쉬룸 형상으로 변형시킬 수 있는 것이라면 특히 제한되는 것은 아니다. 예를 들면, 도 8(c)에 도시된 바와 같이, 구리 원소재(100) 이동 중 원하는 정도로 범프(110) 형상이 변형되도록 미리 설정된 갭(g)을 유지한 롤 타입의 프레스기(241)를 구리 원소재(100) 상하부에 위치시켜 가압 공정을 수행할 수 있다. 또한, 롤 타입의 프레스기 대신 플레이트 타입의 프레스기를 사용할 수도 있으며, 롤 타입과 플레이트 타입을 혼합하여 사용할 수도 있음은 물론이다.
한편, 릴형의 구리 원소재(100)의 인-라인(in-line) 연속 가압(프레스) 공정의 신뢰성 향상을 위하여 상기 가압 공정 양단에 공지의 직렬 버퍼(buffer)를 설치하여 범프(110)에 대한 프레스 중에도 릴형의 소재(100)가 일시 정지 없이 연속적으로 진행될 수 있도록 할 수 있다.
이후, 도 8(d) 및 도 9(d)에 도시된 바와 같이, 기판(100)은 절연성 물질(122) 도포 영역(250)으로 이송되어 상기 식각부(121) 및 상기 변형된 범프(110)가 형성된 면에 절연성 물질(122)이 도포된다(S300). 상기 절연성 물질(122) 도포는 공지의 방법으로 수행될 수 있다. 예를 들면, 도포되는 절연성 물질(122)의 양을 정밀하게 관리하기 위해 정량 토출기(251)를 이용하고, 공지의 디스펜싱(dispensing)법, 스크린 프린팅(screen printing)법, 코마 코팅(comma coating)법 등의 도포 기술을 이용하여 박막 도포를 구현할 수 있다.
상기 절연성 물질(122)로 특별히 한정되는 것은 아니나, 예를 들면, 빛 또는 자외선에 반응하여 제거될 수 있는 포토솔더레지스트(PSR)와 같은 감광성 고분자 수지가 사용될 수 있다.
본 발명에서, 상기 절연성 물질(122) 도포 공정 시 상기 식각부(121) 뿐만 아니라 상기 범프 상면(111)에도 절연성 물질(122)이 도포될 수 있다. 상기 범프 상면(111)은 최종 제조되는 회로 기판에서 솔더볼 랜드와 같은 외부와의 전기적 연결을 위한 패드 기능을 수행하게 되므로, 상기 절연성 물질(122) 도포 공정 이후에 상기 범프 상면(111)에 도포될 수 있는 절연성 물질(122)을 제거하는 공정이 필요하다. 즉, 도 8(e) 및 도 9(f)에 도시된 바와 같이, 기판(100)은 절연성 물질 제거 영역(270)으로 이송되어 제거 수단(271)을 이용하여 상기 범프 상면(111)의 노출 및 절연성 물질(122)이 채워진 충진부(120)와 범프(110)의 높이(h1)가 동일하게 되도록 한다(S400).
상기 제거 수단(271)은 공지의 방법을 이용할 수 있다. 예를 들면, 나이프(knife) 또는 스퀴지 블레이드(squeeze blade)를 이용하여 제거되는 면이 평탄하게 되도록 하여 제조되는 회로 기판의 전체적인 두께 편차를 감소시킬 수 있다.
여기서, 상기 절연성 물질(122) 제거 시 균일한 절연성 물질(122) 제거를 통한 기판(100)의 평탄도 향상 내지 두께 편차 감소를 위해 상기 절연성 물질(122) 제거 전에 상기 도포된 절연성 물질을(122) 가경화(pre-curing)시키는 것이 바람직하다. 즉, 본 발명의 일실시예에 따르면, 도 9(e)에 도시된 바와 같이, 기판(100)은 상기 절연성 물질(122) 제거 영역(270) 이전에 가경화 영역(260)을 거칠 수 있고, 절연성 물질(122)이 균일하게 제거될 수 있도록 가열 수단을 이용하여 가경화시킬 수 있다. 이때, 균일한 절연성 물질(122) 제거를 위한 가열 온도는 140~180℃인 것이 바람직하다.
상기 절연성 물질(122) 제거 이후, 도 9(g) 및 도 9(h)에 도시된 바와 같이, 기판(100)은 완전 경화 영역(280)으로 이송되어 절연성 물질(122)로 채워진 충진부(120)를 완전 경화(curing) 후 기판(100)을 리코일러(220)에 회수함으로써 회로 기판 제조를 종료할 수 있다.
여기서, 상기 완전 경화 시 상기 변형된 형상의 범프(110)와 상기 충진부(120)의 결합력을 극대화하기 위해 경화 온도는 220~280℃에서 수행하는 것이 바람직하다.
한편, 상기 완전 경화 공정 이후 기판(100)을 상기 리코일러(220)에 회수하기 전에 도 8(f) 및 도 8(g)에 도시된 바와 같이, 공지된 방법을 이용하여 구리 원소재(100) 상면에 정해진 패턴에 따라 식각하여 패턴부(130)를 형성하고, 보호층(140)으로 포토솔더레지스트층(141) 및 OSP층(142)을 형성할 수 있음은 물론이다.
이상으로 본 발명의 바람직한 실시예를 도면을 참고하여 상세하게 설명하였다. 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.
따라서, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미, 범위 및 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 도전성 베이스 기판 110: 범프
111: 범프 단부(상면) 112: 오목부
120: 충진부 121: 식각부
122: 절연성 물질 130: 패턴부
140: 보호층 210: 언코일러
220: 리코일러 230: 범프 형성 영역
240: 범프 형상 변형 영역 241: 프레스기
250: 절연성 물질 도포 영역 251: 정량 토출기
260: 가경화 영역 270: 절연성 물질 제거 영역
271: 제거 수단 280: 완전 경화 영역
w: 범프 횡폭 wB: 범프 단부 횡폭
wmin: 범프 최소 횡폭 R: 범프 최소 횡폭 기준 곡률 반경
d: 범프 단부 모서리로부터 오목부까지의 수직 거리
e: 범프 단부 모서리 h1: 범프 높이
h2: 도전성 베이스 기판 두께

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. (a) 도전성 베이스 기판의 일면을 정해진 패턴에 따라 식각하여 식각부 및 상기 도전성 베이스 기판의 종단면을 기준으로 하여 횡폭이 일정하지 않은 범프를 형성하는 단계;
    (b) 상기 범프의 횡폭이 최소 폭을 갖는 부분이 존재하고, 상기 범프의 단부 횡폭이 적어도 상기 최소 폭보다 크게 형성되도록 상기 범프를 가압하는 단계;
    (c) 상기 식각부 및 상기 범프가 형성된 면에 절연성 물질을 도포하는 단계; 및
    (d) 상기 범프에 도포된 상기 절연성 물질을 제거하여 상기 범프를 외부로 노출시키는 단계;
    를 포함하는 회로 기판 제조방법.
  5. 제4항에 있어서,
    상기 (a) 단계의 식각은 상기 범프의 높이가 상기 도전성 베이스 기판에 대하여 50~90%가 되도록 수행되는 것을 특징으로 하는 회로 기판 제조방법.
  6. 제4항에 있어서,
    상기 (b) 단계의 가압은 롤러 또는 플레이트 타입의 프레스를 이용하여 수행되는 것을 특징으로 하는 회로 기판 제조방법.
  7. 제4항에 있어서,
    상기 (c) 단계의 도포는 디스펜싱(dispensing)법, 스크린 프린팅(screen printing)법 및 코마 코팅(comma coating)법으로 이루어진 군에서 선택되는 어느 하나의 방법으로 수행되는 것을 특징으로 하는 회로 기판 제조방법.
  8. 제4항에 있어서,
    상기 (d) 단계의 제거는 나이프(knife) 또는 스퀴지 블레이드(squeeze blade)를 이용하여 수행되는 것을 특징으로 하는 회로 기판 제조방법.
  9. 제8항에 있어서,
    상기 (c) 단계 및 상기 (d) 단계 사이에 상기 절연성 물질을 140~180℃의 온도에서 가경화시키는 단계와 상기 (d) 단계 이후에 상기 절연성 물질을 220~280℃의 온도에서 완전 경화시키는 단계를 더 포함하는 것을 특징으로 하는 회로 기판 제조방법.
  10. 제4항 내지 제9항 중 어느 한 항에 있어서,
    상기 (a) 내지 (d) 단계가 릴투릴(reel-to-reel) 방식으로 연속적으로 수행되는 것을 특징으로 하는 회로 기판 제조방법.
KR1020110143123A 2011-12-27 2011-12-27 비아홀을 구비하지 않은 회로 기판 및 그 제조방법 KR101865124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110143123A KR101865124B1 (ko) 2011-12-27 2011-12-27 비아홀을 구비하지 않은 회로 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110143123A KR101865124B1 (ko) 2011-12-27 2011-12-27 비아홀을 구비하지 않은 회로 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130074974A KR20130074974A (ko) 2013-07-05
KR101865124B1 true KR101865124B1 (ko) 2018-06-08

Family

ID=48988938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110143123A KR101865124B1 (ko) 2011-12-27 2011-12-27 비아홀을 구비하지 않은 회로 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101865124B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102141102B1 (ko) * 2014-01-09 2020-08-04 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286143A (ja) * 2004-03-30 2005-10-13 Fuchigami Micro:Kk 配線基板
JP2008047843A (ja) * 2006-07-20 2008-02-28 Sanyo Electric Co Ltd 回路装置およびその製造方法、配線基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286143A (ja) * 2004-03-30 2005-10-13 Fuchigami Micro:Kk 配線基板
JP2008047843A (ja) * 2006-07-20 2008-02-28 Sanyo Electric Co Ltd 回路装置およびその製造方法、配線基板およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본 공개특허공보 특개2008-047843호(2008.02.28.) 1부. *

Also Published As

Publication number Publication date
KR20130074974A (ko) 2013-07-05

Similar Documents

Publication Publication Date Title
KR101751232B1 (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법
JP4055717B2 (ja) 半導体装置およびその製造方法
KR100620631B1 (ko) 배선기판, 그 제조방법 및 반도체장치
EP1814373A1 (en) Multilayer printed wiring board and its manufacturing method
KR101987374B1 (ko) 인쇄회로기판 및 그의 제조 방법
US10515884B2 (en) Substrate having a conductive structure within photo-sensitive resin
JP2005216937A (ja) 半導体装置およびその製造方法
JP4285707B2 (ja) 半導体装置
US9392684B2 (en) Wiring substrate and method for manufacturing wiring substrate
CN104134643A (zh) 具有超细间距倒装芯片凸点的基板
JP4398683B2 (ja) 多層配線基板の製造方法
KR101865124B1 (ko) 비아홀을 구비하지 않은 회로 기판 및 그 제조방법
CN203055903U (zh) 多层封装基板构造
JP7187821B2 (ja) プリント配線板およびその製造方法
JP2012186270A (ja) 半導体パッケージの製造方法
JP5207811B2 (ja) 実装構造体および配線基板
TWI420996B (zh) 印刷電路板及其製造方法
JP2005123493A (ja) 配線基板及び素子実装基板
JP2005302968A (ja) 配線基板
KR101375368B1 (ko) 미세 접속 패턴층을 구비하는 인쇄회로기판 및 이의 제조 방법
WO2013121773A1 (ja) 配線構造体およびその製造方法
KR101966322B1 (ko) 금속 적층판 및 그 제조방법
TWI535350B (zh) 印刷電路板及其製造方法
JP3955059B2 (ja) 半導体装置およびその製造方法
KR101870191B1 (ko) 회로 기판 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right