KR101832130B1 - 미세 구리 패턴 형성 방법 - Google Patents

미세 구리 패턴 형성 방법 Download PDF

Info

Publication number
KR101832130B1
KR101832130B1 KR1020160087547A KR20160087547A KR101832130B1 KR 101832130 B1 KR101832130 B1 KR 101832130B1 KR 1020160087547 A KR1020160087547 A KR 1020160087547A KR 20160087547 A KR20160087547 A KR 20160087547A KR 101832130 B1 KR101832130 B1 KR 101832130B1
Authority
KR
South Korea
Prior art keywords
mask
copper
copper layer
layer
aluminum
Prior art date
Application number
KR1020160087547A
Other languages
English (en)
Other versions
KR20180006758A (ko
Inventor
한세충
이종윤
Original Assignee
(주)아인스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아인스 filed Critical (주)아인스
Priority to KR1020160087547A priority Critical patent/KR101832130B1/ko
Publication of KR20180006758A publication Critical patent/KR20180006758A/ko
Application granted granted Critical
Publication of KR101832130B1 publication Critical patent/KR101832130B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판의 표면에 구리(Cu) 또는 구리 합금으로 된 미세한 패턴을 형성하는 미세 구리 패턴 형성 방법이 개시된다. 개시된 미세 구리 패턴 형성 방법은, 기판에 구리(Cu)를 주성분으로 포함하는 금속으로 이루어진 구리층을 적층하는 구리층 적층 단계, 구리층에 알루미늄(Al) 및 산화알루미늄(Al2O3) 중 적어도 하나를 주성분으로 포함하는 마스크(mask)를 적층하는 마스크 적층 단계, 구리층이 부분적으로 노출되도록 마스크를 두께 방향으로 관통하는 미세 패턴을 마스크에 형성하는 미세 패턴 형성 단계, 마스크 위에서 기판으로 구리(Cu) 이온으로 이루어진 이온 빔(ion beam)을 조사(照射)하는 이온 빔 조사 단계, 마스크를 구리층에서 분리 제거하는 마스크 제거 단계, 및 구리층에 에칭액(etching agent)을 투입하여, 마스크에 의해 가려져 있었던 구리층의 부분은 식각하고, 미세 패턴으로 인해 노출되었던 구리층의 다른 부분은 잔류시키는 구리층 식각 단계를 구비한다.

Description

미세 구리 패턴 형성 방법{Method for forming nano scale copper pattern on substrate}
본 발명은 기판의 표면에 구리(Cu) 또는 구리 합금으로 된 미세한 패턴을 형성하는 방법에 관한 것이다.
구리(Cu)는 우수한 전기적 특성을 가져 회로 패턴 형성에 많이 사용되지만, 건식 식각(dry etching)으로 패턴을 형성할 때 발생하는 구리-할로겐 화합물(Cu-Cl complex)의 휘발성이 낮아 표면에서 깨끗하게 제거되지 않는다. 따라서, 건식 식각 방법으로는 나노 스케일(nano-scale)의 미세 구리 패턴을 형성할 수 없다. 이를 극복하기 위하여 다마신 공정(damascene process)을 적용할 수 있으나, 공정이 복잡하고 기술적 어려움이 커서 비용이 증대되고, 양품 수율도 높지 않다.
대한민국 등록특허공보 제10-0587672호
본 발명은, 기판에 구리를 주성분으로 포함하는 미세 패턴(pattern)을 형성하는 방법으로서, 나노 스케일(nano scale)의 미세 패턴을 형성하기에 충분하도록 해상도(resolution)가 우수하고, 작업 속도가 빠르며, 작업 비용이 절감되는 미세 구리 패턴 형성 방법을 제공한다.
또한 본 발명은, 다마신 공정을 적용하지 않고 에칭액을 적용한 습식 식각(wet etching) 방법으로 나노 스케일의 미세 구리 패턴을 형성하는 방법을 제공한다.
본 발명은, 기판에 구리(Cu)를 주성분으로 포함하는 금속으로 이루어진 구리층을 적층하는 구리층 적층 단계, 상기 구리층에 알루미늄(Al) 및 산화알루미늄(Al2O3) 중 적어도 하나를 주성분으로 포함하는 마스크(mask)를 적층하는 마스크 적층 단계, 상기 구리층이 부분적으로 노출되도록 상기 마스크를 두께 방향으로 관통하는 미세 패턴을 상기 마스크에 형성하는 미세 패턴 형성 단계, 상기 마스크 위에서 상기 기판으로 구리(Cu) 이온으로 이루어진 이온 빔(ion beam)을 조사(照射)하는 이온 빔 조사 단계, 상기 마스크를 상기 구리층에서 분리 제거하는 마스크 제거 단계, 및 상기 구리층에 에칭액(etching agent)을 투입하여, 상기 마스크에 의해 가려져 있었던 구리층의 부분은 식각하고, 상기 미세 패턴으로 인해 노출되었던 구리층의 다른 부분은 잔류시키는 구리층 식각 단계를 구비하는 미세 구리 패턴 형성 방법을 제공한다.
상기 마스크 적층 단계는, 상기 구리층에 알루미늄(Al)을 주성분으로 포함하는 금속으로 이루어진 알루미늄층을 적층하는 알루미늄층 적층 단계, 및 상기 알루미늄층을 양극 산화(anodizing)하는 양극 산화 단계를 구비할 수 있다.
상기 마스크 적층 단계는, 알루미늄(Al)을 주성분으로 포함하는 금속으로 이루어진 알루미늄 부재를 양극 산화하여 산화알루미늄으로 이루어진 산화알루미늄층을 형성하는 양극 산화 단계, 상기 산화알루미늄층을 상기 알루미늄 부재에서 분리하는 산화알루미늄층 분리 단계, 및 상기 산화알루미늄층을 알코올(alcohol) 또는 물(water)을 매개로 상기 구리층에 부착하고, 상기 알코올 또는 물을 증발시키는 마스크 부착 단계를 구비할 수 있다.
상기 마스크 제거 단계는 상기 에칭액을 상기 마스크에 투입하여 상기 마스크를 제거하는 마스크 식각 단계를 구비하고, 상기 이온 빔 조사 단계 이후에 상기 기판에 상기 에칭액을 투입함으로써, 상기 마스크 식각 단계와 상기 구리층 식각 단계가 함께 진행될 수 있다.
상기 미세 패턴 형성 단계에서는 드라이 에칭(dry etching) 방법이 이용될 수 있다.
상기 에칭액은 인산(H3PO4) 용액일 수 있다.
상기 이온 빔 조사 단계에서, 상기 이온 빔의 에너지 크기는 60 내지 500 keV 이고, 상기 이온 빔의 조사 밀도는 1010 내지 1020 ions/cm2 일 수 있다.
본 발명의 미세 구리 패턴 형성 방법은, 상기 구리층 적층 단계에 앞서서, 상기 기판에 상기 이온 빔의 침투를 차단하는 중원소(heavy element)를 주성분으로 포함하여 이루어진 중원소층을 적층하는 중원소층 적층 단계를 더 구비할 수 있다.
본 발명에 따르면, 에칭액을 투입하여 구리층을 식각하는 습식 식각 방식으로 구리 패턴을 형성하면서도, 에칭액이 구리층을 일방향으로 식각(anisotropic etching)하므로 해상도(resolution)가 우수한 나노 스케일(nano scale)의 미세 구리 패턴을 기판 상에 형성할 수 있다.
또한, 본 발명의 미세 구리 패턴 형성 방법은 다마신 공법을 적용할 때 수반되는 CMP(chemical mechanical polishing) 과정을 필요로 하지 않으므로, 작업 속도가 빨라 생산성이 향상되고, 작업 비용이 절감되며, 양품 수율이 향상된다.
도 1은 본 발명의 실시예에 따른 미세 구리 패턴 형성 방법을 나타낸 플로우 차트이다.
도 2 내지 도 5는 본 발명의 실시예에 따른 미세 구리 패턴 형성 방법의 순차적으로 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 미세 구리 패턴 형성 방법을 상세하게 설명한다. 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자 또는 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 실시예에 따른 미세 구리 패턴 형성 방법을 나타낸 플로우 차트이고, 도 2 내지 도 5는 본 발명의 실시예에 따른 미세 구리 패턴 형성 방법의 순차적으로 도시한 단면도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 미세 구리 패턴 형성 방법은, 중원소층 적층 단계(S10), 구리층 적층 단계(S20), 마스크 적층 단계(S30), 미세 패턴 형성 단계(S40), 이온 빔 조사 단계(S50), 마스크 제거 단계(S60), 및 구리층 식각 단계(S70)를 구비한다. 도 1 및 도 2를 함께 참조하면, 중원소층 적층 단계(S10)는 기판(11)에 이온 빔(beam)(30)(도 3 참조)의 침투를 차단하는 중원소(heavy element)를 주성분으로 포함하여 이루어진 중원소층(12)을 적층하는 단계이다. 예컨대, 상기 중원소는 텅스텐(W)일 수 있다. 기판(11)은 반도체칩에 주로 적용되는 실리콘(Si) 재질의 기판일 수 있다. 구체적으로, 상기 중원소층(12)을 기판(11) 상에 적층하는 방법으로는 화학적 증착(CVD) 또는 물리적 증착(PVD) 방법이 적용될 수 있다.
구리층 적층 단계(S20)는 기판(11)에 구리(Cu)를 주성분으로 포함하는 금속으로 이루어진 구리층(15)을 적층하는 단계이다. 부연하면, 구리층(15)은 순수 구리(Cu) 재질 또는 구리 합금 재질로 이루어진다. 구리층(15) 적층에는 예컨대, 도금(plating), 화학적 증착(CVD), 또는 물리적 증착(PVD) 방법이 적용될 수 있다. 적층되는 구리층(15)의 두께는 예컨대, 50 내지 500nm 일 수 있다. 상기 중원소층 적층 단계(S10)는 본 발명의 미세 구리 패턴 형성 방법에 필수적인 과정은 아니다. 따라서, 도 2에 도시된 바와 같이 상기 구리층(15)은 중원소층(12)을 매개로 기판(11) 상에 적층될 수도 있지만, 중원소층(12) 없이 기판(11) 표면에 직접 적층될 수도 있다.
마스크 적층 단계(S30)는, 상기 구리층(15)에 알루미늄(Al) 및 산화알루미늄(Al2O3) 중 적어도 하나를 주성분으로 포함하는 마스크(mask)(20)를 적층하는 단계이다. 구체적인 예로, 구리층(15) 상에 아노다이징(anodizing)으로 마스크(20)를 형성하여 마스크 적층 단계(S30)를 구현할 수도 있고, 구리층(15) 상에 마스크(20)를 부착하여 마스크 적층 단계(S30)를 구현할 수도 있다. 상기 구리층(15) 상에 마스크(20)를 형성하는 방법은, 구리층(15)에 순수 알루미늄 또는 알루미늄 합금과 같이 알루미늄(Al)을 주성분으로 포함하는 금속으로 이루어진 알루미늄층을 적층하는 알루미늄층 적층 단계, 및 상기 알루미늄층을 양극 산화(anodizing)하는 양극 산화 단계를 구비한다. 상기 알루미늄층 적층에는 예컨대, 도금, 화학적 증착(CVD), 또는 물리적 증착(PVD) 방법이 적용될 수 있다.
상기 구리층(15) 상에 마스크(20)를 부착하는 방법은, 순수 알루미늄 또는 알루미늄 합금과 같이 알루미늄(Al)을 주성분으로 포함하는 금속으로 이루어진 알루미늄 부재를 양극 산화하여 상기 알루미늄 부재의 표면에 산화알루미늄(Al2O3)으로 이루어진 산화알루미늄층을 형성하는 양극 산화 단계, 상기 산화알루미늄층을 상기 알루미늄 부재에서 분리하는 산화알루미늄층 분리 단계, 및 상기 산화알루미늄층을 알코올(alcohol) 또는 물(water)을 매개로 상기 구리층(15)에 부착하고, 상기 알코올 또는 물을 증발시키는 마스크 부착 단계를 구비한다. 이 방법에서는 상기 알루미늄 부재에서 분리된 산화알루미늄층이 마스크(20)가 된다.
미세 패턴 형성 단계(S40)는 상기 구리층(15)이 부분적으로 노출되도록 상기 마스크(20)를 두께 방향으로 관통하는 미세 패턴(22)을 마스크(20)에 형성하는 단계이다. 기판(11) 상에 미세 회로를 형성하고자 하는 경우에, 상기 미세 패턴(22)은 상기 미세 회로에 대응되며, 그 폭은 수십 내지 수백 나노미터(nm)일 수 있다.
정밀하게 미세 패턴을 형성하기 위하여 드라이 에칭(dry etching) 방법이 이용될 수 있다. 부연하면, 마스크(20)에 레지스트(resist)를 도포하고 경화하며, 노광과 현상에 의해 마스크(20)에서 식각될 부분과 식각되지 않고 남겨질 부분을 구분하고, 에칭 가스(etching gas)를 투입하여 마스크(20)에서 미세 패턴(22)에 해당되는 부분을 식각하고, 마스크(20) 위에 잔존하는 레지스트를 제거하는 과정이 차례로 수행된다.
마스크(20)의 두께가 너무 두꺼우면 이후의 이온 빔 조사 단계(S50)에서 마스크(20)가 빠르게 차지업(charge-up)되어 이온 빔(30)(도 3 참조)이 마스크(20)를 투과하지 못하는 현상이 발생할 수 있고, 반대로 마스크(20)의 두께가 너무 얇으면 이후의 이온 빔 조사 단계(S50)에서 이온 빔(30)이 마스크(20)에 의해 가려진 구리층(15)의 부분(18)의 물성(物性)을 변화시키지 않고 그대로 투과한다. 따라서, 마스크(20)의 두께는 미세 패턴(22)의 폭의 3 내지 10배 일 수 있다.
도 1 및 도 3을 함께 참조하면, 이온 빔 조사 단계(S50)는 마스크(20) 위에서 기판(11)을 향하여 구리(Cu) 이온으로 이루어진 이온 빔(ion beam)(30)을 조사(照射)하는 단계이다. 상기 구리 이온은 예컨대, +2가 구리 이온(Cu2 +)일 수 있다. 이온 빔(30)의 성분이 구리층(15)을 투과하지 못하고 구리층(15)에 남게 되는 경우에 구리층(15)의 전기적 특성을 저하하는 불순물로서 작용하지 않도록 구리층(15)의 주성분과 동일한 구리 이온(Cu2 +)이 이온 빔(30)으로 조사된다.
마스크(20)로 입사하는 이온 빔(30)의 구리 이온 입자는 입사 당시의 에너지를 소모하며 마스크(20)를 투과하지만, 에너지가 소진되면서 마스크(20)에 의해 가려진 구리층(15)의 부분(18)을 투과하지 못한다. 상기 가려진 구리층 부분(18)에서 멈춘 구리 이온 입자는 상기 가려진 구리층 부분(18) 내에서 견고하게 금속 결합을 이루는 구리 원소와 충돌하여 그 결합 구조를 손상시킨다.
반면에, 미세 패턴(22)으로 인해 마스크(20)에 의해 가려지지 않고 노출된 구리층(15)의 부분(16)으로 직접 입사하는 이온 빔(30)의 구리 이온 입자는 입사 당시의 에너지를 소모하며 상기 노출된 구리층 부분(16)을 그대로 투과하므로, 상기 노출된 구리층 부분(16)의 금속 결합 구조는 거의 손상되지 않는다. 상기 노출된 구리층 부분(16)을 투과한 구리 이온 입자는 상기 중원소층(12)을 투과하지 못하고 흡수된다. 한편, 중원소층(12)이 없는 경우에는 상기 노출된 구리층 부분(16)을 투과한 구리 이온 입자가 기판(11) 내부로 깊숙이 진행하여 멈추기 때문에, 추후의 구리층 식각(S70) 단계에서 구리층(15)과의 경계에 있는 기판(11)의 표면 부분은 에칭액에 식각되지 않는다.
조사되는 이온 빔(30)의 에너지 크기에 따라 이온 빔(30)의 투과 능력이 연계되어 있으므로, 상기 이온 빔(30)의 에너지 크기는 60 내지 500 keV(kilo electron volt) 내에서 적절한 값으로 조정되고, 이온 빔(30)의 조사 밀도, 즉 조사되는 구리 이온 입자의 밀도는 1010 내지 1020 ions/cm2 내에서 적절한 값으로 조정된다. 이를 통하여, 상기 가려진 구리층 부분(18)에 주입되는 구리 이온 입자의 밀도가 1012 내지 1016 ions/cm2 로 조절되도록 한다. 구리층(15)의 두께가 두꺼울수록 큰 에너지의 이온 빔(30) 조사가 요구된다.
도 1 및 도 4를 함께 참조하면, 마스크 제거 단계(S60)는 마스크(20)를 구리층(15)에서 분리 제거하는 단계이다. 상기 마스크 적층 단계(S30)에서 구리층(15) 상에 산화알루미늄층을 부착하는 방법으로 마스크(20)를 적층한 경우라면, 마스크(20)의 가장자리를 잡고, 마스크(20)를 기판(11)에서 벗겨내어 마스크(40)를 구리층(15)에서 분리 제거할 수 있다.
그러나, 상기 마스크 적층 단계(S30)에서 구리층(15) 상에 아노다이징으로 마스크(20)를 형성한 경우에는, 에칭액(etching agent)을 마스크(20)에 투입하는, 마스크 식각 단계를 통하여 마스크(20)를 제거할 수 있다. 이 경우에는 이온 빔 조사 단계(S50) 이후에 기판(11)에 상기 에칭액을 투입함으로써, 상기 마스크 식각을 통한 마스크 제거 단계(S60)와 상기 구리층 식각 단계(S70)를 함께 진행할 수 있다.
도 1 및 도 5를 함께 참조하면, 구리층 식각 단계(S70)는 구리층(15)에 에칭액을 투입하여, 마스크(20)에 의해 가려져 있었던 구리층 부분(18)은 식각하고, 미세 패턴(22)으로 인해 노출되었던 구리층 부분(16)은 잔류시키는 단계이다. 상술한 바와 같이 마스크 제거 단계(S60)와 구리층 식각 단계(S70)를 함께 진행하는 경우에는 에칭액으로 예컨대, 인산(H3PO4) 용액이 적용될 수 있다. 적절한 농도, 예컨대, 5 wt% 농도의 인산 용액은 마스크(20)의 주성분인 알루미늄(Al) 및 산화알루미늄(Al2O3)을 식각할 뿐만 아니라, 구리 이온 입자가 흡수되어 내부 결합 구조가 손상된 구리층 부분(18)도 식각한다. 한편, 내부 결합 구조가 손상되지 않은 구리층 부분(16)과, 중원소층(12)과, 기판(11)은 상기 인산 용액에 의해 거의 식각되지 않거나 전혀 식각되지 않는다.
예를 들어, 50℃, 5 wt% 농도의 인산 용액을 5분 동안 마스크(20)와 구리층(15)에 투입하여 기판(11) 상에 미세 패턴(22)(도 3 참조)에 대응되는 구리층(16)만 남기고, 마스크(20) 및 상기 마스크(20)에 가려졌던 구리층 부분(18)을 식각할 수 있다. 에칭액을 투입하는 방법은, 노즐(nozzle)를 통해 에칭액을 기판(11)에 뿌리거나, 기판(11)을 에칭액이 수용된 욕조에 침잠시키는 방법이 사용될 수 있다. 한편, 인산 용액은 에칭액의 일 예이며, 다른 에칭액이 사용될 수도 있다.
이상에서 설명한 본 발명의 미세 구리 패턴 형성 방법은, 에칭액을 투입하여 구리층(15)을 식각하는 습식 식각 방식으로 구리 패턴을 형성하면서도, 이온 빔(30) 조사에 의해 내부 구조가 손상된 구리층 부분(18)만 식각되고, 미세 패턴(22)에 의해 노출된 구리층 부분(16)은 식각되지 않게 되어 해상도(resolution)가 우수한 나노 스케일(nano scale)의 미세 구리 패턴을 기판(11) 상에 형성할 수 있다.
또한, 다마신 공법을 적용할 때 수반되는 CMP(chemical mechanical polishing) 과정을 필요로 하지 않으므로, 작업 속도가 빨라 생산성이 향상되고, 작업 비용이 절감되며, 양품 수율이 향상된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
11: 기판 12: 중원소층
15: 구리층 16: 노출된 부분
18: 가려진 부분 20: 마스크
22: 미세 패턴 30: 이온 빔

Claims (8)

  1. 기판에 구리(Cu)를 포함하는 금속으로 이루어진 구리층을 적층하는 구리층 적층 단계; 상기 구리층에 알루미늄(Al) 및 산화알루미늄(Al2O3) 중 적어도 하나를 포함하는 마스크(mask)를 적층하는 마스크 적층 단계; 상기 구리층이 부분적으로 노출되도록 상기 마스크를 두께 방향으로 관통하는 미세 패턴을 상기 마스크에 형성하는 미세 패턴 형성 단계; 상기 마스크 위에서 상기 기판으로 구리(Cu) 이온으로 이루어진 이온 빔(ion beam)을 조사(照射)하는 이온 빔 조사 단계; 상기 마스크를 상기 구리층에서 분리 제거하는 마스크 제거 단계; 및, 상기 구리층에 에칭액(etching agent)을 투입하여, 상기 마스크에 의해 가려져 있었던 구리층의 부분은 식각하고, 상기 미세 패턴으로 인해 노출되었던 구리층의 다른 부분은 잔류시키는 구리층 식각 단계를 구비하는 것을 특징으로 하는 미세 구리 패턴 형성 방법.
  2. 제1 항에 있어서,
    상기 마스크 적층 단계는, 상기 구리층에 알루미늄(Al)을 포함하는 금속으로 이루어진 알루미늄층을 적층하는 알루미늄층 적층 단계, 및 상기 알루미늄층을 양극 산화(anodizing)하는 양극 산화 단계를 구비하는 것을 특징으로 하는 미세 구리 패턴 형성 방법.
  3. 제1 항에 있어서,
    상기 마스크 적층 단계는, 알루미늄(Al)을 포함하는 금속으로 이루어진 알루미늄 부재를 양극 산화하여 산화알루미늄으로 이루어진 산화알루미늄층을 형성하는 양극 산화 단계, 상기 산화알루미늄층을 상기 알루미늄 부재에서 분리하는 산화알루미늄층 분리 단계, 및 상기 산화알루미늄층을 알코올(alcohol) 또는 물(water)을 매개로 상기 구리층에 부착하고, 상기 알코올 또는 물을 증발시키는 마스크 부착 단계를 구비하는 것을 특징으로 하는 미세 구리 패턴 형성 방법.
  4. 제1 항에 있어서,
    상기 마스크 제거 단계는 상기 에칭액을 상기 마스크에 투입하여 상기 마스크를 제거하는 마스크 식각 단계를 구비하고,
    상기 이온 빔 조사 단계 이후에 상기 기판에 상기 에칭액을 투입함으로써, 상기 마스크 식각 단계와 상기 구리층 식각 단계가 함께 진행되는 것을 특징으로 하는 미세 구리 패턴 형성 방법.
  5. 제1 항에 있어서,
    상기 미세 패턴 형성 단계에서는 드라이 에칭(dry etching) 방법이 이용되는 것을 특징으로 하는 미세 구리 패턴 형성 방법.
  6. 제1 항에 있어서,
    상기 에칭액은 인산(H3PO4) 용액인 것을 특징으로 하는 미세 구리 패턴 형성 방법.
  7. 제1 항에 있어서,
    상기 이온 빔 조사 단계에서, 상기 이온 빔의 에너지 크기는 60 내지 500 keV 이고, 상기 이온 빔의 조사 밀도는 1010 내지 1020 ions/cm2 인 것을 특징으로 하는 미세 구리 패턴 형성 방법.
  8. 제1 항에 있어서,
    상기 구리층 적층 단계에 앞서서, 상기 기판에 상기 이온 빔의 침투를 차단하는 중원소(heavy element)를 포함하여 이루어진 중원소층을 적층하는 중원소층 적층 단계;를 더 구비하는 것을 특징으로 하는 미세 구리 패턴 형성 방법.
KR1020160087547A 2016-07-11 2016-07-11 미세 구리 패턴 형성 방법 KR101832130B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160087547A KR101832130B1 (ko) 2016-07-11 2016-07-11 미세 구리 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160087547A KR101832130B1 (ko) 2016-07-11 2016-07-11 미세 구리 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20180006758A KR20180006758A (ko) 2018-01-19
KR101832130B1 true KR101832130B1 (ko) 2018-02-26

Family

ID=61025220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160087547A KR101832130B1 (ko) 2016-07-11 2016-07-11 미세 구리 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR101832130B1 (ko)

Also Published As

Publication number Publication date
KR20180006758A (ko) 2018-01-19

Similar Documents

Publication Publication Date Title
EP2006249A3 (en) High resolution plasma etch
KR20190021325A (ko) 그래핀 시트 상에 임시 보호 층을 제공하는 방법
KR20190020037A (ko) 하드 마스크 코팅을 사용한 그래핀 패터닝
JP6629596B2 (ja) エッチング速度を変化させるためのイオン注入
DE102017112644B4 (de) Plasma-zerteilen von siliziumcarbid
DE102015104476A1 (de) Kerbenvorbereitung für Rückseitenmetallisierung
KR20120007524A (ko) 반도체의 준비를 위한 그라인딩 공정 이전의 다이싱
KR20160033050A (ko) 반도체 디바이스를 처리하는 방법 및 칩 패키지
CN104009069B (zh) 器件和用于制造器件的方法
KR101832130B1 (ko) 미세 구리 패턴 형성 방법
EP3039710B1 (en) Wafer dicing method for improving die packaging quality
US9123662B2 (en) Reducing defects in patterning processes
US6824655B2 (en) Process for charged particle beam micro-machining of copper
JP6444805B2 (ja) 半導体チップの製造方法
DE102013105736B4 (de) Verwendung eines Metallisierungsschemas als Ätzmaske
KR101818592B1 (ko) 미세 세라믹 패턴 형성 방법
JP2000068273A (ja) 半導体装置の製造方法
JP3205095B2 (ja) 透過電子顕微鏡用試料の作成方法
DE102020002007A1 (de) Nasschemische die-vereinzelungssysteme und zugehörige verfahren
JP3879014B2 (ja) ドライエッチング方法
US20060194442A1 (en) Procede method for cleaning a semiconductor
DE102020101520B4 (de) Halbleitervorrichtung und verfahren
CN104851811B (zh) 去除铝残余缺陷的方法
JP3236307B2 (ja) 量子細線構造の形成方法
Hwang et al. Effect of O2 on etch characteristics of Co2MnSi thin films in CH4/O2/Ar gas mixture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant