KR101816853B1 - 하이브리드 접합 시스템 및 그 클리닝 방법 - Google Patents

하이브리드 접합 시스템 및 그 클리닝 방법 Download PDF

Info

Publication number
KR101816853B1
KR101816853B1 KR1020150166795A KR20150166795A KR101816853B1 KR 101816853 B1 KR101816853 B1 KR 101816853B1 KR 1020150166795 A KR1020150166795 A KR 1020150166795A KR 20150166795 A KR20150166795 A KR 20150166795A KR 101816853 B1 KR101816853 B1 KR 101816853B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
cleaning
hybrid bonding
image capture
module
Prior art date
Application number
KR1020150166795A
Other languages
English (en)
Other versions
KR20160117138A (ko
Inventor
핑인 리우
용지흐 린
신후아 후앙
치아시웅 차이
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160117138A publication Critical patent/KR20160117138A/ko
Application granted granted Critical
Publication of KR101816853B1 publication Critical patent/KR101816853B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67715—Changing the direction of the conveying path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80014—Thermal cleaning, e.g. decomposition, sublimation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

몇몇 실시예에서, 하이브리드 접합 시스템은, 제1 디바이스, 제2 디바이스 및 제1 클리닝 모듈을 포함한다. 제1 디바이스는 제1 반도체 웨이퍼를 로딩하도록 구성된다. 제2 디바이스는 제1 디바이스에 관하여 제1 방향에서 이동 가능하도록 구성된다. 제2 디바이스는 제1 디바이스와 대면하는 제2 표면을 갖는다. 제2 표면은 제2 반도체 웨이퍼를 로딩하도록 구성된다. 제1 클리닝 모듈은 제2 디바이스에 관하여 제1 방향에서 제2 표면을 가로질러 이동하면서 제2 디바이스의 제2 표면을 클리닝하도록 구성된다.

Description

하이브리드 접합 시스템 및 그 클리닝 방법{HYBRID BONDING SYSTEM AND CLEANING METHOD THEREOF}
본 발명은 하이브리드 접합 시스템 및 그 클리닝 방법에 관한 것이다.
반도체 디바이스는 랩탑, 스마트폰 및 태블릿과 같은 다양한 전자 디바이스에 널리 사용되고 있다. 반도체 산업이 계속 번창함에 따라, 전자 구성요소들(예컨대, 트랜지스터, 다이오드, 레지스터, 캐패시터 등)이 점점 더 작은 피쳐 크기를 갖고 이에 따라 전자 디바이스들이 더욱 더 콤팩트해지고 있다. 그 결과, 더 많은 구성요소들이 주어진 면적에 집적되게 된다.
무어의 법칙의 제약으로 인해, 반도체 패키징에 있어서 최신 개발 추세는, 다수의 반도체 다이들이 상하로 적층되는, 3차원 집적 회로(3D IC; three-dimensional integrated circuit)이다. 3D IC는 향상된 집적 밀도를 제공한다. 하이브리드 접합은 3D IC들을 위한 접합 절차의 한가지 종류이고, 2개의 반도체 웨이퍼들이 하이브리드 접합 기법을 이용하여 함께 접합된다. 그러나, 하이브리드 접합 절차에서, 국부적인 결함이 반도체 웨이퍼의 표면에서 흔히 발생할 수 있다.
본 개시의 양태는 첨부 도면과 함께 읽을 때에 이하의 상세한 설명으로부터 가장 잘 이해된다. 산업에 있어서의 표준적 실시에 따라, 다양한 피쳐들은 실척으로 도시되지 않는다. 사실상, 다양한 피쳐들의 치수는 설명의 명확도를 위해 임의로 증가 또는 감소될 수 있다.
도 1a는 몇몇 실시예에 따른, 하이브리드 접합 시스템의 개략도이다.
도 1b는 몇몇 실시예에 따른, 클리닝 작동을 예시하는 개략도이다.
도 2는 몇몇 실시예에 따른, 하이브리드 접합 시스템의 개략도이다.
도 3a는 몇몇 실시예에 따른, 하이브리드 접합 시스템의 개략도이다.
도 3b는 몇몇 실시예에 따른, 캡쳐 작동을 예시하는 개략도이다.
도 3c는 몇몇 실시예에 따른, 캡쳐 작동을 예시하는 개략도이다.
도 4는 몇몇 실시예에 따른, 제1 디바이스의 개략적인 평면도이다.
도 5는 몇몇 실시예에 따른, 하이브리드 접합 시스템의 개략도이다.
도 6은 몇몇 실시예에 따른, 하이브리드 접합 시스템의 개략도이다.
도 7a는 몇몇 실시예에 따른, 하이브리드 접합 프로세스의 작업 흐름을 보여주는 다이어그램이다.
도 7b는 몇몇 실시예에 따른, 하이브리드 접합 프로세스의 작업 흐름을 보여주는 다이어그램이다.
도 8은 몇몇 실시예에 따른, 하이브리드 접합 프로세스의 방법을 예시하는 흐름도이다.
도 9는 몇몇 실시예에 따른, 하이브리드 접합 프로세스의 방법을 예시하는 흐름도이다.
도 10은 몇몇 실시예에 따른, 하이브리드 접합 프로세스의 방법을 예시하는 흐름도이다.
이하의 개시는 제공된 주제의 상이한 피쳐들을 실시하기 위한 많은 상이한 실시예, 즉 예를 제공한다. 구성요소 및 구성의 특정한 예는 본 개시를 간소화하도록 아래에서 설명된다. 물론, 이들은 단지 예일 뿐이고 한정하도록 의도되지 않는다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 간소화 및 명확도를 위한 것이고 설명되는 다양한 실시예들 및/또는 구성들 간의 관계를 자체가 결정하지 않는다.
본 명세서에 사용되는 용어들은, 첨부된 청구범위를 제한하도록 사용되지 않는 특정한 실시예를 설명하기 위해서만 사용된다. 예컨대, 달리 제한하지 않는다면, 단수 형태의 용어는 또한 복수 형태를 나타낼 수 있다. "제1" 및 "제2" 등의 용어는 다양한 디바이스, 영역 및 층 등을 설명하는 데에 사용되지만, 그러한 용어는 하나의 디바이스, 하나의 영역 또는 하나의 층을 다른 디바이스, 다른 영역 또는 다른 층으로부터 구별하기 위해서만 사용된다. 따라서, 제1 영역은 또한 청구되는 주제의 사상으로부터 벗어남이 없이 제2 영역으로서 지칭될 수 있고, 나머지 용어들이 유추에 의해 추론된다. 더욱이, "아래에", "위에", "위로", "아래로" 등과 같은 공간 배향 용어들은 도면에서 디바이스 또는 특징부와 다른 디바이스 또는 다른 특징부 사이의 관계를 설명하도록 사용된다. 공간 배향 용어는 도면에 예시된 디바이스의 배향 외에 디바이스의 상이한 배향을 망라할 수 있다는 점을 유념해야 한다.
도 1a는 몇몇 실시예에 따른, 하이브리드 접합 시스템의 개략도이다. 도 1a를 참조하면, 하이브리드 접합 시스템(1)은 제1 디바이스(10A), 제2 디바이스(10B), 및 컨트롤러(15)를 포함한다. 제1 디바이스(10A)와 제2 디바이스(10B)는 서로 대면하고, 컨트롤러(15)는 제1 디바이스(10A)와 제2 디바이스(10B)에 전기적으로 연결된다.
제1 디바이스(10A)는 제1 클리닝 모듈(12A)과 제1 지지체(16A)를 포함한다. 제1 클리닝 모듈(12A)은 반도체 디바이스(10B)의 표면(18B) 상의 입자 또는 오염물을 클리닝하도록 구성된다. 클리닝 작동은 도 1b를 참조하여 상세하게 설명되고 도시된다. 몇몇 실시예에서, 제1 클리닝 모듈(12A)은, 표면(18B) 상에 우연히 떨어질 수 있는 입자를 클리닝하도록 공기를 방출하는 에어-제트(air-jet) 또는 에어-건(air-gun)을 포함한다. 다른 실시예에서, 제1 클리닝 모듈(12A)은 정전하(electrostatic charge)를 이용하여 입자를 중화시키도록 하전 이온을 방출하는 이온 노즐을 포함한다. 이 방식으로, 제2 디바이스(10B)의 표면(18B) 상의 입자는 쉽게 제거될 수 있다. 몇몇 실시예에서, 제1 클리닝 모듈(12A)은, 유기 입자에서 열분해가 발생하도록 표면(18B) 상에 유기 입자를 가열하는 기능을 하는 적외선 광원 또는 고온 공기원을 포함하고, 이에 따라 유기 입자가 쉽게 제거될 수 있다. 고온 공기의 온도는, 예컨대 대략 120 섭씨도(℃)보다 높을 수 있다. 실시예에서, 제1 클리닝 모듈(12A)은 제1 디바이스(10A)에 착탈 가능하게 장착된다.
그러나, 몇몇 실시예에서, 제1 클리닝 모듈(12A)은 제1 디바이스(10A)에서 독립하고 제1 디바이스(10A)에 대해 별개로 배치될 수 있다. 제1 클리닝 모듈(12A)는 제2 디바이스(10B)에 관하여 제1 방향(FD)으로 표면(18B)을 가로질러 이동하면서 제2 디바이스(10B)의 표면(18B)을 클리닝하도록 구성된다.
제1 지지체(16A)는 표면(18A)을 갖는다. 표면(18A)은 접합될 반도체 웨이퍼(도시 생략)를 지지하는 기능을 한다. 하이브리드 접합 프로세스에서, 표면(18A) 상의 반도체 웨이퍼는 제2 디바이스(10B)의 표면(18B) 상에 반도체 웨이퍼와 접합된다. 몇몇 실시예에서, 제1 지지체(16A)는 척(chuck)을 포함한다.
제1 디바이스(10A)는 제2 디바이스(10B)에 대해 이동 가능하도록 구성된다. 아래의 몇몇 실시예에서 설명되는 바와 같이, 제1 디바이스(10A)는 제1 방향(FD)에서 전후로 이동할 수 있다. 더욱이, 다른 실시예에서, 제1 디바이스(10A)는 또한 제2 방향(SD)에서 전후로 이동할 수 있다. 제1 방향(FD)은 제2 방향(SD)과 상이하다. 예컨대, 제1 방향(FD)은 제2 방향(SD)에 직교한다.
마찬가지로, 제2 디바이스(10B)는 또한 제1 디바이스(10A)에 대해 이동 가능하도록 구성된다. 몇몇 실시예에서, 제2 디바이스(10B)는 제1 방향(FD)에서 전후로 이동할 수 있다. 다른 실시예에서, 제2 디바이스(10B)는 또한 제2 방향(SD)에서 전후로 이동할 수 있다. 제2 디바이스(10B)는 제1 디바이스(10A)와 대면하는 표면(18B)을 갖는다. 제2 디바이스(10B)는 접합될 반도체 웨이퍼(도시 생략)를 지지하는 기능을 한다. 실시예에서, 제2 디바이스(10B)는 척을 포함한다.
컨트롤러(15)는 제1 디바이스(10A) 또는 제2 디바이스(10B) 중 적어도 하나를 제어하도록 구성된다. 실시예에서, 컨트롤러(15)는 제1 디바이스(10A)를 제2 디바이스(10B)에 대해 이동시키도록 제어한다. 예컨대, 컨트롤러(15)는 제1 디바이스(10A)를 제1 방향(FD)에서 이동하도록 제어한다. 더욱이, 컨트롤러(15)는 제1 클리닝 모듈(12A)을 제어하여 제2 디바이스(10B)의 표면(18B)을 클리닝하도록 구성된다. 몇몇 실시예에서, 컨트롤러(15)는 컴퓨터를 포함한다.
다른 실시예에서, 컨트롤러(15)는 제2 디바이스(10B)를 제1 방향(FD)에서 이동하도록 제어한다. 몇몇 실시예에서, 컨트롤러(15)는 제1 디바이스(10A)와 제2 디바이스(10B)를 제1 방향(FD)에서 서로에 대해 이동하도록 제어한다. 이 경우에, 제1 디바이스(10A)와 제2 디바이스(10B)는 상이한 방향으로 이동할 수 있다. 예컨대, 제2 디바이스(10B)는 제1 방향으로 이동하고, 제1 디바이스(10A)는 제1 방향과 반대인 방향으로 이동한다.
도 1b는 몇몇 실시예에 따른 클리닝 작동을 예시하는 개략도이다. 도 1b를 참조하면, 제트 건으로 실시될 때에, 제1 디바이스(10A)의 제1 클리닝 모듈(12A)은, 제1 디바이스(10A)가 제2 디바이스(10B)에 관하여 제1 방향(FD)에서 표면(18B)을 가로질러 이동하는 동안에 제2 디바이스(10B)의 표면(18B)을 클리닝하도록 공기 유동을 방출한다. 본 실시예에서, 제2 디바이스(10B)는 움직이지 않게 유지되고, 제1 디바이스(10A)는 제2 디바이스(10B)의 표면(18B)을 가로질러 제1 방향(FD)을 따라 이동한다. 그 결과, 제1 클리닝 모듈(12A)은 표면(18B)을 효과적으로 클리닝할 수 있다. 몇몇 실시예에서, 제2 디바이스(10B)는, 제1 디바이스(10A)가 움직이지 않게 유지되는 동안에 역방향으로 이동한다. 따라서, 제1 클리닝 모듈(12A)은 또한 표면(18B)을 클리닝할 수 있다. 또한 몇몇 실시예에서, 제1 디바이스(10A)와 제2 디바이스(10B)는 클리닝 작동 중에 제1 방향(FD)에서 서로에 대해 이동한다.
도 2는 몇몇 실시예에 따른, 하이브리드 접합 시스템(2)의 개략도이다. 도 2를 참조하면, 하이브리드 접합 시스템(2)은, 예컨대 하이브리드 접합 시스템(2)이 제2 지지체(26B)와 제2 클리닝 모듈(22B)을 구비하는 제2 디바이스(20B)를 포함한다는 점을 제외하고는, 도 1a를 참조하여 설명되고 도시된 하이브리드 접합 시스템(1)과 유사하다. 제2 지지체(26B)는 접합될 반도체 웨이퍼를 지지하도록 구성되는 표면(28B)을 포함하고, 제1 지지체(16A)의 기능과 유사한 기능을 수행하도록 구성된다. 더욱이, 표면(28B)은 제1 클리닝 모듈(12A)에 의한 클리닝을 받는다.
제2 클리닝 모듈(22B)은 제1 지지체(16A)의 표면(18A)을 클리닝하는 기능을 한다. 더욱이, 제2 클리닝 모듈(22B)은 제1 클리닝 모듈(12A)와 유사한 방식으로 제1 지지체(16A)의 표면(18A)을 클리닝하도록 구성된다. 이 실시예에서, 제2 클리닝 모듈(22B)은, 제2 클리닝 모듈(22B)이 제1 디바이스(10A)에 관하여 제1 방향(FD)에서 제1 표면(18A)을 가로질러 이동하는 동안에 제1 디바이스(10A)의 제1 표면(18A)을 클리닝하도록 구성된다. 제1 디바이스(10A)와 제2 디바이스(20B)가 제1 클리닝 모듈(12A)과 제2 클리닝 모듈(22B)을 각각 포함하기 때문에, 표면(18A)과 표면(22B)이 효과적으로 클리닝될 수 있다. 몇몇 실시예에서, 제2 클리닝 모듈(22B)은 제2 디바이스(20B)에 착탈 가능하게 장착된다.
그러나, 몇몇 실시예에서, 제2 클리닝 모듈(22B)은 제2 디바이스(20B)에서 독립하고 제2 디바이스(20B)에 대해 별개로 배치될 수 있다. 제2 클리닝 모듈(22B)은 제1 디바이스(10A)에 관하여 제1 방향(FD)에서 표면(18A)을 가로질러 이동하면서 제1 디바이스(10A)의 표면(18A)을 클리닝하도록 구성된다.
도 3a는 몇몇 실시예에 따른 하이브리드 접합 시스템(3)의 개략도이다. 도 3a를 참조하면, 하이브리드 접합 시스템(3)은, 예컨대 하이브리드 접합 시스템(3)이 제1 이미지 캡쳐 모듈(34A)를 포함하는 제1 디바이스(30A)를 포함한다는 점을 제외하고는 도 1a를 참조하여 설명되고 도시된 하이브리드 접합 시스템(1)과 유사하다. 제1 이미지 캡쳐 모듈(34A), 제1 지지체(16A) 및 제1 클리닝 모듈(12A)은 실질적으로 제1 방향(FD)을 따라 연속하여 배치된다. 본 실시예에서, 제1 지지체(16A)는 제1 클리닝 모듈(12A)과 제1 이미지 캡쳐 모듈(34A) 사이에 배치된다. 더욱이, 제1 클리닝 모듈(12A)은 제1 디바이스(30A)의 좌측에 배치되고 제1 이미지 캡쳐 모듈(34A)은 제1 디바이스(30A)의 우측에 배치된다. 몇몇 실시예에서, 제1 캡쳐 모듈(34A)과 제1 클리닝 모듈(12A)은 제1 디바이스(30A)의 동일한 측면에 배치될 수 있다.
클리닝 프로세스 후에 표면(18B) 상에 임의의 입자가 존재하는 지를 검사하기 위하여, 제1 이미지 캡쳐 모듈(34A)은 제2 디바이스(10B)의 표면(18B)의 이미지를 캡쳐하는 기능을 한다. 캡쳐 작동은 도 3b 및 도 3c를 참조하여 상세하게 설명될 것이다. 몇몇 실시예에서, 제1 이미지 캡쳐 모듈(34A)은 대략 10 나노미터(nm) 내지 400 nm의 파장 범위를 갖는 UV 광을 방출하는 자외선(UV) 광원을 포함한다. 다른 실시예에서, 제1 이미지 캡쳐 모듈(34A)은 대략 420 nm 내지 470 nm의 파장 범위를 갖는 가시광을 방출하는 가시광원을 포함한다. 입자의 이미지는 파장이 충분히 짧을 때에 더 선명해진다. 몇몇 실시예에서, 제1 이미지 캡쳐 모듈(34A)은 레이저 빔을 방출하는 레이저빔 광원을 포함한다. 또한 몇몇 실시예에서, 제1 이미지 캡쳐 모듈(34A)은, 표면(18B)으로부터의 이미지를 캡쳐하도록 제2 디바이스(10B)의 표면(18B)으로부터 반사된 광을 감지하는 전하 결합 소자(CCD; charge-coupled device)를 포함한다. 본 실시예에서, 제1 이미지 캡쳐 모듈(34A)은 제1 디바이스(10A)에 착탈 가능하게 장착된다.
그러나, 몇몇 실시예에서, 제1 이미지 캡쳐 모듈(34A)은 제1 디바이스(30A)에서 독립하고 제1 디바이스(30A)에 대해 별개로 배치될 수 있다. 제1 이미지 캡쳐 모듈(34A)은 제2 디바이스(10B)에 대해 제1 방향(FD)으로 표면(18B)을 가로질러 이동하는 동안에 표면(18B)의 이미지를 캡쳐하도록 구성된다.
컨트롤러(15)는 제1 이미지 캡쳐 모듈(34A)로부터 이미지 정보를 수신하고, 이미지 정보를 분석하며, 분석 결과를 기초로 하여 제1 클리닝 모듈(12A)을 제어한다. 예컨대, 컨트롤러(15)는 수신된 이미지 정보가 표면(18B) 상에 입자가 없다는 것을 나타낼 때까지 제1 클리닝 모듈(12A)이 표면(18B)을 계속 클리닝하도록 제어한다.
도 3b는 몇몇 실시예에 따른 캡쳐 작동을 도시하는 개략도이다. 도 3b를 참조하면, 제1 이미지 캡쳐 모듈(34A)은, 제1 이미지 캡쳐 모듈(34A)이 제2 디바이스(10B)에 관하여 제1 방향(FD)에서 표면(18B)을 가로질러 이동하는 동안에 제2 디바이스(10B)의 표면(18B)의 이미지를 캡쳐하도록 구성된다. 제1 디바이스(30A)가 제1 방향(FD)에서 표면(18B)을 가로질러 이동함에 따라서, 제1 클리닝 모듈(12A)이 표면(18B)을 클리닝하고, 제1 이미지 캡쳐 모듈(34A)은 클리닝된 표면(18B)의 이미지를 캡쳐한다.
컨트롤러(15)가 캡쳐된 이미지를 기초로 하여 표면(18B) 상에 입자가 존재한다고 판별하면, 컨트롤러(15)는 제1 디바이스(30A)를 계속 작동시킨다. 이어서, 제1 디바이스(30A)는 제1 방향(FD)과 반대인 방향으로 이동하고 제1 디바이스(30A)가 원래 위치 설정된 장소로 복귀된다. 제1 디바이스(30A)의 복귀 이동 중에, 제1 클리닝 모듈(12A)은 제2 디바이스(10B)의 좌측으로부터 제2 디바이스(10B)의 우측으로 표면(18B)을 계속 클리닝하고, 제1 이미지 캡쳐 모듈(34A)은 표면(18B)의 이미지를 계속 캡쳐한다. 몇몇 실시예에서, 제1 디바이스(30A)는 입자가 표면(18B)에서 발견되지 않을 때까지 전술한 그러한 클리닝과 이미지 캡쳐 작동을 계속 수행한다. 하이브리드 접합 시스템(3)은, 반복된 클리닝 작동 후에 입자가 제거될 수 없지 않는 한 수동 작동을 위해 정지되지 않는다.
몇몇 실시예에서, 표면(18B)의 더 선명한 이미지를 캡쳐하기 위하여, 제1 디바이스(30A)와 제2 디바이스(10B) 사이의 거리가 조절된다. 예컨대, 제1 디바이스(30A)는 도 3c에 도시된 바와 같이 표면(18B)에 더 가까워지도록 제2 디바이스(10B)를 향해 이동한다. 도 3c는 몇몇 실시예에 따른 캡쳐 작동을 예시하는 개략도이다. 도 3c를 참조하면, 제1 디바이스(30A)는 제2 디바이스(10B)를 향해 제2 방향(SD)을 따라 이동한다. 몇몇 실시예에서, 제2 디바이스(10B)는 제1 디바이스(30A)가 움직이지 않는 상태로 유지되는 동안에 제1 디바이스(30A)를 향해 이동한다. 또한 몇몇 실시예에서, 제2 디바이스(10B)는 제1 디바이스(30A)를 향해 이동하고 제1 디바이스(30A)는 제2 디바이스(10B)를 향해 이동한다. 사실상, 제1 이미지 캡쳐 모듈(34A)은 입자 검출을 용이하게 하도록 더 선명한 이미지를 얻을 수 있다. 이어서, 조절 후에, 제1 디바이스(30A)는, 도 3a 및 도 3b를 참조하여 도시되고 설명된 실시예에서 논의된 바와 같이, 제1 거리(FD)를 따라 이동하고 클리닝과 이미지 캡쳐 작동을 수행한다.
도 4는 몇몇 실시예에 따른, 제1 디바이스(30A)의 개략적인 평면도이다. 도 4를 참조하면, 제1 이미지 캡쳐 모듈(34A)은 복수 개의 이미지 캡쳐 유닛(340)을 포함한다. 이미지 캡쳐 유닛(340)은 표면(18B)의 이미지를 캡쳐하는 기능을 한다. 예시를 위해, 5개의 이미지 캡쳐 유닛(340)이 도 4에 도시되어 있다. 본 실시예에서, 이미지 캡쳐 유닛(340)은 일렬로 배치된다. 각각의 이미지 캡쳐 유닛(340)은 표면(18B) 상의 이미지 캡쳐 영역에 대해 책임이 있다. 더욱이, 이미지 캡쳐 영역은 실질적으로 동일한 크기를 갖는다. 전체적인 이미지를 얻기 위하여, 이미지 캡쳐 유닛(340)은 미리 정해진 거리(D1) 만큼 서로 떨어져 있다. 그러한 배열은 표면(18B)의 이미지가 효과적으로 캡쳐되어 입자가 표면(18B) 상에 존재하는 지를 컨트롤러(15)가 용이하게 판별할 수 있는 것을 보장한다.
도 5는 몇몇 실시예에 따른, 하이브리드 접합 시스템(5)의 개략도이다. 도 5를 참조하면, 하이브리드 접합 시스템(5)은, 예컨대 하이브리드 접합 시스템(5)이 제1 디바이스(50A)를 포함한다는 점을 제외하고는, 도 3a를 참조하여 예시되고 설명된 하이브리드 접합 시스템(3)과 유사하다. 제1 디바이스(50A)는 서브 이미지 캡쳐 디바이스(540)를 포함하는 제1 이미지 캡쳐 모듈(54A)을 포함한다. 서브 이미지 캡쳐 디바이스(540)는 제1 방향(FD) 및 제2 방향(SD)과는 상이한 제3 방향(TD)에서 전후로 이동될 수 있도록 구성된다. 몇몇 실시예에서, 제3 방향(TD)은 제1 방향(FD) 및 제2 방향(SD)에 직교한다. 서브 이미지 캡쳐 디바이스(540)는 제3 방향(TD)에서 이동하면서 제2 디바이스(10B)의 표면(18B)의 이미지를 캡쳐하도록 구성된다. 몇몇 실시예에서, 제3 방향(TD)에서 서브 이미지 캡쳐 디바이스(540)의 속도는 제1 방향(FD)에서 제1 디바이스(50A)의 속도보다 높다. 따라서, 제1 디바이스(50A)가 제1 방향(FD)을 따라 표면(18B)을 가로질러 이동할 때에, 제3 방향(TD)에서 전후로 이동하는 서브 이미지 캡쳐 디바이스(540)는 표면(18B)의 충분한 이미지 정보를 얻을 수 있다.
도 6은 몇몇 실시예에 따른, 하이브리드 접합 시스템(6)의 개략도이다. 하이브리드 접합 시스템(6)은, 예컨대 제1 디바이스(30A)가 제1 이미지 캡쳐 모듈(34A)를 더 포함하고, 제2 디바이스(60B)가 제2 이미지 캡쳐 모듈(64B)을 더 포함한다는 점을 제외하고는, 도 2를 참조하여 도시되고 설명된 하이브리드 접합 시스템(2)과 유사하다. 더욱이, 제2 이미지 캡쳐 모듈(64B)은 제1 이미지 캡쳐 모듈(34A)에 유사한 방식으로 표면(18B)의 이미지를 캡쳐하도록 구성된다.
게다가, 제2 클리닝 모듈(22B)에 의해 수행되는 클리닝 작동은 제1 클리닝 모듈(12A)과 유사하다. 예컨대, 제2 클리닝 모듈(22B)은, 제2 클리닝 모듈(22B)이 제1 디바이스(30A)에 관하여 제1 방향(FD)에서 표면(18A)을 가로질러 이동하는 동안에 제1 디바이스(30A)의 표면(18A)을 클리닝하도록 구성된다. 더욱이, 제2 이미지 캡쳐 모듈(64B)은, 제2 이미지 캡쳐 모듈(64B)이 제1 디바이스(30A)에 관하여 제1 방향(FD)에서 표면(18A)을 가로질러 이동하는 동안에 제1 디바이스의 표면(18A)의 이미지를 캡쳐하도록 구성된다.
몇몇 실시예에서, 제2 디바이스(60B)는 입자가 표면(18A) 상에서 발견되지 않을 때까지 클리닝 및 이미지 캡쳐 작동을 계속 수행한다. 이 실시예에서, 제2 이미지 캡쳐 모듈(64B)은 제2 디바이스(60B)에 착탈 가능하게 장착된다.
그러나, 몇몇 실시예에서, 제2 이미지 캡쳐 모듈(64B)은 제2 디바이스(60B)에서 독립하고 제2 디바이스(60B)에 대해 별개로 배치될 수 있다. 제2 이미지 캡쳐 모듈(64B)은 제1 디바이스(30A)에 관하여 제1 방향(FD)으로 표면(18A)을 가로질러 이동하는 동안에 표면(18A)의 이미지를 캡쳐하도록 구성된다.
도 7a는 몇몇 실시예에 따른, 하이브리드 접합 프로세스의 작업 흐름을 보여주는 다이어그램이다. 도 7a를 참조하면, 하이브리드 접합 프로세스는 2개의 스테이지, 즉 스테이지 1 및 스테이지 2로 분할될 수 있다. 각 스테이지는 그 각자의 목적을 제공하는 자신의 워크스테이션을 갖는다.
스테이지 1에서, 반도체 웨이퍼는 웨이퍼 접합 전에 전처리를 위해 제공된다. 전처리는 2개의 반도체 웨이퍼들의 접합 표면들에 입자, 유기 또는 이온 오염물 등의 불순물이 없게 되는 것을 보장하고, 2개의 반도체 웨이퍼들이 서로 타이트하게 접합하는 것을 용이하게 한다.
작동 시에, 전면(fs1)과 이면(bs1)을 갖는 제1 반도체 웨이퍼(wf1)가 워크스테이션(402) 상에 배치된다. 다른 반도체 웨이퍼와 접합될 전면(fs1)은 건식 클리닝 프로세스 또는 습식 클리닝 프로세스에서 클리닝 디바이스(404)에 의해 클리닝된다. 예컨대, 클리닝 디바이스(404)는 제1 반도체 웨이퍼(wf1)의 전면(fs1)을 클리닝하도록 탈이온수(DI water) 또는 클리닝 용액을 분무할 수 있다. 탈이온수의 온도는, 예컨대 대략 70℃ 내지 대략 80℃의 범위를 갖는다. 그러나, 제1 반도체 웨이퍼(wf1)의 이면(bs1)은 클리닝될 수 없고, 이에 따라 오염되기 쉬울 수 있다.
이어서, 제2 반도체 웨이퍼(wf2)가 제1 반도체 웨이퍼(wf1)와 동일한 프로세스를 받는다. 따라서, 반도체 웨이퍼(wf2)의 전면(fs2)이 클리닝되고 제2 반도체 웨이퍼(wf2)의 이면(bs2)은 클리닝 디바이스(404)에 의해 클리닝될 수 없다. 그 결과, 이면(bs2)은 오염되기 쉬울 수 있다.
스테이지 1의 반도체 웨이퍼 표면 클리닝 프로세스 후에, 제1 반도체 웨이퍼(wf1)와 제2 반도체 웨이퍼(wf2)는, 전면들(fs1과 fs2)이 서로 대면하는 상태로 제1 지지체(16A)와 제2 디바이스(10B)에 각각 로딩된다. 이면들(bs1과 bs2)이 클리닝되지 않기 때문에, 반도체 웨이퍼들(wf1, wf2)이 로딩될 때에, 이면들(bs1과 bas2) 상의 입자제1 지지체(16A) 및 제2 디바이스(10B)에 들러붙거나 그 위로 낙하될 수 있다. 그러한 낙하 입자는, 제거되지 않는다면, 다음의 웨이퍼에서 기포, 즉 "국부적 결함"이라 명명되는 문제를 유발할 가능성이 있다.
몇몇 실시예에서, 제1 반도체 웨이퍼(wf1)와 제2 반도체 웨이퍼(wf2)를 로딩하기 전에, 제1 디바이스(10A)는 도 1b를 참조하여 도시되고 설명된 바와 같이 잠재적인 입자를 제거하도록 표면(18B)에 관하여 클리닝 작동을 수행한다.
몇몇 실시예에서, 제1 디바이스(10A)는 도 3a를 참조하여 설명되고 도시된 제1 디바이스(30A)와 같은 이미지 캡처 모듈을 더 포함한다. 이 경우에, 제1 반도체 웨이퍼(wf1)와 제2 반도체 웨이퍼(wf2)를 로딩하기 전에, 제1 디바이스(10A)는 표면(18B)에 관하여 클리닝 작동 및 이미지 캡쳐 작동을 수행한다.
몇몇 실시예에서, 제2 디바이스(10B)는 도 2를 참조하여 설명되고 도시된 제2 디바이스(20B)와 같은 클리닝 모듈을 더 포함한다. 이 경우에, 제1 반도체 웨이퍼(wf1)와 제2 반도체 웨이퍼(wf2)를 로딩하기 전에, 제1 디바이스(10A)가 표면(18B)에 관하여 클리닝 작동을 수행할 뿐만 아니라, 제2 디바이스(10B)가 표면(18A)에 관하여 클리닝 작동을 수행한다.
몇몇 실시예에서, 제1 디바이스(10A)는 제1 디바이스(30A)와 같은 이미지 캡쳐 모듈을 더 포함한다. 더욱이, 제2 디바이스(10B)는 도 6을 참조하여 설명되고 도시된 제2 디바이스(60B)와 같이 클리닝 모듈과 이미지 캡쳐 모듈을 더 포함한다. 이 경우에, 제1 반도체 웨이퍼(wf1)와 제2 반도체 웨이퍼(wf2)를 로딩하기 전에, 제1 디바이스(10A)는 표면(18B)에 관하여 클리닝 작동 및 이미지 캡쳐 작동을 수행하고 제2 디바이스(10B)는 표면(18A)에 관하여 클리닝 작동 및 이미지 캡쳐 작동을 수행한다.
제2 디바이스(10B)의 표면(18B)을 클리닝한 후에, 제1 반도체 웨이퍼(wf1)는 전면(fs1)이 상방을 향한 상태로 제1 지지체(16A) 상에 유지되고, 제2 반도체 웨이퍼(wf2)는 전면(fs2)이 제1 반도체 웨이퍼(wf1)의 전면(fs1)을 향한 상태로 제2 디바이스(10B) 에 유지된다. 이후에, 스테이지 2에서 접합 프로세스가 수행된다. 컨트롤러(15)는 제1 디바이스(10A)와 제2 디바이스(10B)를 제어함으로써 제1 반도체 웨이퍼(wf1)와 제2 반도체 웨이퍼(wf2)를 서로 정렬시킨다. 다음에, 컨트롤러(15)의 제어 하에, 제1 디바이스(10A)가 제2 디바이스(10B)를 향해 이동하거나 제2 디바이스가 제1 디바이스를 향해 이동하거나 둘이 함께 이동하여 제1 반도체 웨이퍼(wf1)와 제2 반도체 웨이퍼(wf2)를 접합시킨다. 접합 프로세스 후에, 제1 반도체 웨이퍼(wf1)와 제2 반도체 웨이퍼(wf2)를 포함하는 접합된 웨이퍼가 달성된다. 이어서, 접합된 웨이퍼는 제1 디바이스(10B) 및 제1 지지체(16A)로부터 제거(offload)된다.
도 7b는 몇몇 실시예에 따른 하이브리드 접합 프로세스의 작업 흐름을 보여주는 다이어그램이다. 도 7b를 참조하면, 접합된 웨이퍼를 제거한 후에, 입자(40)가 제2 디바이스(10B)의 표면(18B) 상에 존재할 수 있는 가능성이 있다. 제1 디바이스(10A)는, 컨트롤러(15)의 제어 하에, 도 1b를 참조하여 설명되고 예시된 바와 같이 클리닝 작동을 수행하여 입자(40)를 표면(18B)으로부터 제거할 수 있다.
몇몇 실시예에서, 제1 디바이스(10A)는 이미지 캡쳐 모듈을 더 포함하고 표면(18B)을 참조하여 클리닝 및 이미지 캡쳐 작동을 수행한다.
몇몇 실시예에서, 제2 디바이스(10B)는 클리닝 모듈을 더 포함하고, 제1 디바이스(10A)는 표면(18B)에 관하여 클리닝 작동을 수행하며, 표면(18A)에 관하여 클리닝 작동을 수행한다.
몇몇 실시예에서, 제1 디바이스(10A)는 이미지 캡쳐 모듈을 더 포함하고 제2 디바이스(10B)는 클리닝 모듈과 이미지 캡쳐 모듈을 포함함으로써, 제1 디바이스(10A)는 표면(18B)에 관하여 클리닝 및 이미지 캡쳐 작동을 수행하고 제2 디바이스(10B)는 표면(18A)에 관하여 클리닝 및 이미지 캡쳐 작동을 수행한다.
또한 몇몇 실시예에서, 스테이지 2에서의 접합 프로세스가 수행될 때에, 동시에 스테이지 1에서 반도체 웨이퍼 표면의 전처리가 수행된다. 도 7b를 참조하면, 접합된 웨이퍼가 착탈될 때에, 제3 반도체 웨이퍼(wf3)과 제4 반도체 웨이퍼(wf4)가 이미 전처리되었고, 제1 지지체(16A)와 제2 디바이스(10B)에 각각 로딩될 준비가 된 상태이다.
마찬가지로, 제3 반도체 웨이퍼(wf3)와 제4 반도체 웨이퍼(wf4)를 제1 지지체(16A)와 제2 디바이스(10B)에 로딩하기 전에, 제1 디바이스(10A)는 표면(18B)에 관하여 클리닝 작동을 다시 수행한다. 그 결과, 제4 반도체 웨이퍼(wf4)는 잠재적인 입자(40)에 의해 오염되는 것이 방지될 수 있다.
본 개시의 전술한 실시예에 따른 하이브리드 접합 시스템은 접합될 반도체 웨이퍼들이 입자에 의해 오염되는 것이 효과적으로 방지될 수 있다. 표면(18A 또는 18B) 상의 입자 또는 먼지와 같은 외래 물질은, 적절하게 제거되지 않으면, 접합되는 현재의 반도체 웨이퍼들 뿐만 아니라 접합될 나중의 반도체 웨이퍼들에 악영향을 미칠 수 있다. 제1 클리닝 모듈(12A)을 이용하여, 입자는 표면(18B)으로부터 제거될 것으로 예상된다. 게다가, 클리닝 상태를 점검하기 위해 도 3a에 도시된 바와 같은 제1 이미지 캡쳐 모듈(34A)을 이용하여, 필요하다면 반복적인 클리닝 작동이 수행될 수 있고, 이는 입자의 제거를 더욱 보장한다. 그 결과, 입자가 반복된 클리닝에 의해 여전히 제거되지 않는 한, 접합 프로세스는 수동 검사를 위해 정지될 필요가 없다. 효과적으로, 본 개시에 따른 하이브리드 접합 시스템은 인시츄(in-situ) 입자 검출 및 제거를 달성한다.
몇몇의 기존 방안에서, 제2 디바이스(10B) 또는 제1 지지체(16A)와 같은 척이 하이브리드 접합 프로세스에 사용되어 반도체 웨이퍼를 지지하고, 반도체 웨이퍼들을 서로 접합하는 것을 용이하게 한다. 접합 프로세스 중에, 접합된 반도체 웨이퍼에 시각적 검사, 예컨대 모니터에 의해 국부적 결함이 존재하는 지를 점검하는 것이 요구될 수 있다. 하이브리드 접합 프로세스가 계속 실행되기 때문에, 현재 접합된 반도체 웨이퍼가 검사되고, 다음의 반도체 웨이퍼가 접합되거나 접합될 준비가 된다. 따라서, 국부적 결함이 발견되는 경우, 다수의 접합된 반도체 웨이퍼가 오염된다. 이에 따라, 기존의 방안은 결함을 실시간으로 잡아내지 못하기 때문에 상당한 갯수의 반도체 웨이퍼가 폐기된다. 더욱이, 척 표면의 청결도를 유지하기 위해 수동 작동이 요구된다. 게다가, 반도체 웨이퍼 표면 전처리 및 접합 프로세스는 입자가 제거될 때까지 중지되어야 한다.
도 8은 몇몇 실시예에 따른, 하이브리드 접합 프로세스의 방법을 예시하는 흐름도이다. 도 8을 참조하면, 단계(802)에서, 또한 도 1a를 참조하면, 제1 디바이스, 제2 디바이스 및 제1 클리닝 모듈이 제공된다. 더욱이, 제2 디바이스는 제1 클리닝 모듈과 대면하는 표면을 갖는다.
단계(804)에서, 또한 도 1b를 참조하면, 제2 디바이스의 표면은, 제1 클리닝 모듈이 제1 방향에서 제2 디바이스에 대해 이동함에 따라 제1 클리닝 모듈에 의해 클리닝된다.
단계(806)에서, 또한 도 7a를 참조하면, 한쌍의 반도체 웨이퍼가 제1 디바이스 및 제2 디바이스에 로딩된 다음, 단계(808)에서 서로 접합된다.
이어서, 단계(810)에서, 또한 도 7a를 참조하면, 접합된 반도체 웨이퍼는 제1 디바이스 및 제2 디바이스로부터 착탈된다.
다음에, 단계(812)에서, 제2 디바이스의 표면은 제1 클리닝 모듈에 의해 클리닝된다.
도 9는 몇몇 실시예에 따른, 하이브리드 접합 프로세스의 방법을 예시하는 흐름도이다. 도 9를 참조하면, 단계(902)에서, 또한 도 3a를 참조하면, 제1 디바이스, 제2 디바이스, 제1 클리닝 모듈 및 제1 이미지 캡쳐 모듈이 제공된다. 더욱이, 제2 디바이스는 제1 클리닝 모듈 및 제1 이미지 캡쳐 모듈과 대면하는 표면을 갖는다.
단계(904)에서, 또한 도 3b를 참조하면, 제2 디바이스의 표면은 제1 클리닝 모듈에 의해 클리닝된다. 다음에, 단계(906)에서, 제2 디바이스의 표면의 이미지가 제1 이미지 캡쳐 모듈에 의해 캡쳐된다.
단계(908)에서, 캡쳐된 이미지를 기초로 하여 표면 상에 입자가 존재하는 지가 판별된다. 존재하면, 단계(904, 906, 908)가 반복된다. 존재하지 않으면, 단계(910)에서, 또한 도 7a를 참조하면, 한쌍의 반도체 웨이퍼가 제1 디바이스와 제2 디바이스에 로딩된다. 이어서, 한쌍의 반도체 웨이퍼는 단계(912)에서 서로 접합된다.
단계(912)에 이어서, 단계(814)에서, 도 7b를 참조하면, 접합된 웨이퍼는 제1 디바이스 및 제2 디바이스로부터 제거된다. 다음에, 단계(904, 906, 908)가 반복되어 제2 디바이스의 표면을 클리닝하고 클리닝 후의 표면이 웨이퍼 접합에 충분하게 클리닝되었는 지를 판별한다.
도 10은 몇몇 실시예에 따른, 하이브리드 접합 프로세스의 방법을 예시하는 흐름도이다. 도 10을 참조하면, 단계(101)에서, 또한 도 6을 참조하면, 제1 디바이스와 제2 디바이스가 제공되고, 제1 클리닝 모듈, 제1 이미지 캡쳐 모듈, 제2 클리닝 모듈 및 제2 이미지 캡쳐 모듈이 제공된다.
단계(102)에서, 제1 디바이스의 제1 표면이 제2 클리닝 모듈에 의해 클리닝되고, 제2 디바이스의 제2 표면이 제2 클리닝 모듈에 의해 클리닝된다. 제1 표면과 제2 표면은 서로 대면하고 한쌍의 반도체 웨이퍼를 유지하는 기능을 한다.
다음에, 단계(103)에서, 제1 표면의 이미지가 제2 이미지 캡쳐 모듈에 의해 캡쳐되고, 제2 표면의 이미지가 제1 이미지 캡쳐 모듈에 의해 캡쳐된다. 이어서, 이미지들은 분석을 위해 컨트롤러로 전달된다.
단계(104)에서, 제1 표면과 제2 표면이 클리닝되었는 지가 판별된다. 제1 표면이 클리닝되지 않았다면, 단계(105)에서, 제1 표면이 제2 클리닝 모듈에 의해 다시 클리닝되고, 단계(106)에서, 단계(105)에서의 클리닝 작동 후에 제1 표면의 이미지가 제2 이미지 캡쳐 모듈에 의해 캡쳐된다. 제2 표면이 클리닝되지 않았다면, 단계(105)에서, 제2 표면이 제1 클리닝 모듈에 의해 다시 클리닝되고, 단계(106)에서, 단계(105)에서의 클리닝 작동 후에 제2 표면의 이미지가 제1 이미지 캡쳐 모듈에 의해 캡쳐된다. 단계(104, 105, 106)는 제1 및 제2 표면이 세척된 것으로 판별될 때까지 반복된다.
몇몇 실시예에서, 제1 표면과 제2 표면 중 어느 하나가 세척되지 않은 것으로 판별되면, 단계(102, 103, 104)가 반복된다. 따라서, 단계(105, 106)가 삭제될 수 있다.
단계(104) 후에, 제1 및 제2 표면 양자가 세척된 것으로 판별되면, 단계(107)에서, 한쌍의 반도체 웨이퍼들, 예컨대 제1 반도체 웨이퍼와 제2 반도체 웨이퍼가 제1 표면과 제2 표면 상에 각각 로딩된다.
다음에, 제1 반도체 웨이퍼와 제2 반도체 웨이퍼가 단계(108)에서 서로 접합되어 접합된 반도체 웨이퍼를 만든다. 이어서, 접합된 반도체 웨이퍼는 단계(109)에서 제1 디바이스와 제2 디바이스로부터 제거된다. 이후에, 단계(102 내지 109)가, 예컨대 제3 반도체 웨이퍼와 제4 반도체 웨이퍼를 비롯한 다른 쌍의 반도체 웨이퍼에 대해 반복된다.
몇몇 실시예에서, 제1쌍의 반도체 웨이퍼는 이들의 접합 표면들의 청결도를 보장하도록 전처리되고, 제1 표면과 제2 표면이 단계(102)에서 클리닝 프로세스를 받는다. 제1쌍의 반도체 웨이퍼를 포함하는 접합된 반도체 웨이퍼는 단계(109)에서 제거되고, 제1 표면과 제2 표면이 클리닝 프로세스를 받는 동안에 제2쌍의 반도체 웨이퍼가 전처리된다. 입자가 제거되기 어렵다고 판명되지 않는 한, 반도체 웨이퍼 전처리 및 디바이스 표면 클리닝 작동을 정지시킬 필요는 없다. 사실상, 인시츄 결함 검출 및 제거 시스템과 방법이 달성된다.
몇몇 실시예는 아래의 특징 및/또는 이점 중 하나 또는 그 조합을 갖는다. 몇몇 실시예에서, 하이브리드 접합 시스템은, 제1 디바이스, 제2 디바이스 및 제1 클리닝 모듈을 포함한다. 제1 디바이스는 제1 반도체 웨이퍼를 로딩하도록 구성된다. 제2 디바이스는 제1 디바이스에 관하여 제1 방향에서 이동 가능하도록 구성된다. 제2 디바이스는 제1 디바이스와 대면하는 제2 표면을 갖는다. 제2 표면은 제2 반도체 웨이퍼를 로딩하도록 구성된다. 제1 클리닝 모듈은 제2 디바이스에 관하여 제1 방향에서 제2 표면을 가로질러 이동하면서 제2 디바이스의 제2 표면을 클리닝하도록 구성된다.
몇몇 실시예에서, 방법으로서, 제1 디바이스, 제2 디바이스 및 제1 클리닝 모듈이 마련된다. 제1 디바이스는 제1 반도체 웨이퍼를 로딩하도록 구성되는 제1 표면을 갖는다. 제2 디바이스는 제2 반도체 웨이퍼를 로딩하도록 구성되는 제2 표면을 갖는다. 제2 표면은 제2 디바이스에 관하여 제1 방향에서 제2 표면을 가로질러 제1 클리닝 모듈을 이동시킴으로써 클리닝된다.
몇몇 실시예에서, 하이브리드 접합 시스템에서의 클리닝 방법으로서, 제1 디바이스와 제2 디바이스가 마련된다. 제1 디바이스는 제1 반도체 웨이퍼를 로딩하도록 구성되는 제1 표면을 갖는다. 제2 디바이스는 제2 반도체 웨이퍼를 로딩하도록 구성되는 제2 표면을 갖는다. 제1 표면과 제2 표면은 서로 대면한다. 제1 반도체 웨이퍼와 제2 반도체 웨이퍼는 전처리된다. 제1 표면 또는 제2 표면 중 적어도 하나는 제1 및 제2 반도체 웨이퍼가 전처리될 때에 클리닝된다.
전술한 내용은 당업자가 본 개시의 양태를 더욱 잘 이해할 수 있도록 여러 개의 실시예들의 특징을 개설하고 있다. 당업자라면 본 명세서에서 소개된 실시예들의 동일한 목적을 수행하고 및/또는 동일한 이점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기초로서 본 개시를 쉽게 이용할 수 있다는 것을 알아야 한다. 당업자라면 또한 그러한 균등한 구성이 본 개시의 사상 및 범위로부터 벗어나지 않고, 본 개시의 사상 및 범위로부터 벗어남이 없이 본 명세서에 다양한 변화, 대체 및 변경이 이루어질 수 있다는 것을 알아야 한다.

Claims (10)

  1. 하이브리드 접합 시스템으로서,
    제1 반도체 웨이퍼를 로딩하도록 구성된 제1 디바이스;
    상기 제1 디바이스에 관하여 제1 방향으로 이동 가능하도록 구성되고, 상기 제1 디바이스와 대면하는 제2 표면을 갖는 제2 디바이스로서, 상기 제2 표면은 제2 반도체 웨이퍼를 로딩하도록 구성되는 것인 제2 디바이스; 및
    상기 제2 디바이스에 관하여 제1 방향으로 제2 표면을 가로질러 이동하면서 상기 제2 디바이스의 제2 표면을 클리닝하도록 구성되는 제1 클리닝 모듈
    을 포함하는 하이브리드 접합 시스템.
  2. 제1항에 있어서,
    상기 제1 클리닝 모듈은 상기 제1 디바이스에 탈착 가능하게 장착되는 것인 하이브리드 접합 시스템.
  3. 제1항에 있어서,
    상기 제1 디바이스는 상기 제2 디바이스와 대면하는 제1 표면을 갖고, 상기 제1 표면은 제1 반도체 웨이퍼를 로딩하도록 구성되며, 상기 하이브리드 접합 시스템은,
    상기 제1 디바이스에 관하여 제1 방향으로 제1 표면을 가로질러 이동하면서 상기 제1 디바이스의 제1 표면을 클리닝하도록 구성되는 제2 클리닝 모듈
    을 더 포함하는 하이브리드 접합 시스템.
  4. 제1항에 있어서,
    상기 제2 디바이스에 관하여 제1 방향으로 제2 표면을 가로질러 이동하면서, 상기 제2 디바이스의 제2 표면의 이미지를 캡쳐하도록 구성되는 제1 이미지 캡쳐 모듈
    을 더 포함하는 하이브리드 접합 시스템.
  5. 제4항에 있어서,
    상기 제1 디바이스는 상기 제2 디바이스와 대면하는 제1 표면을 갖고, 상기 제1 표면은 상기 제1 반도체 웨이퍼를 로딩하도록 구성되며, 상기 하이브리드 접합 시스템은,
    상기 제1 디바이스에 관하여 제1 방향으로 제1 표면을 가로질러 이동하면서, 상기 제1 디바이스의 제1 표면을 클리닝하도록 구성되는 제2 클리닝 모듈; 및
    상기 제1 디바이스에 관하여 제1 방향으로 제1 표면을 가로질러 이동하면서, 상기 제1 디바이스의 제1 표면의 이미지를 캡쳐하도록 구성되는 제2 이미지 캡쳐 모듈
    을 더 포함하는 하이브리드 접합 시스템.
  6. 방법으로서,
    제1 반도체 웨이퍼를 로딩하도록 구성되는 제1 표면을 갖는 제1 디바이스, 제2 반도체 웨이퍼를 로딩하도록 구성되는 제2 표면을 갖는 제2 디바이스, 및 제1 클리닝 모듈을 마련하는 단계; 및
    상기 제1 반도체 웨이퍼와 상기 제2 반도체 웨이퍼를 상기 제1 표면과 상기 제2 표면에 각각 로딩하기 전에, 또는 본딩된 제1 및 제2 반도체 웨이퍼를 상기 제1 표면과 상기 제2 표면으로부터 제거(offloading)한 후에, 상기 제2 디바이스에 관하여 제1 방향으로 상기 제2 표면을 가로질러 제1 클리닝 모듈을 이동시킴으로써 상기 제2 표면을 클리닝하는 단계
    를 포함하는 방법.
  7. 하이브리드 접합 시스템에서의 클리닝 방법으로서,
    제1 반도체 웨이퍼를 로딩하도록 구성되는 제1 표면을 갖는 제1 디바이스, 및 제2 반도체 웨이퍼를 로딩하도록 구성되는 제2 표면을 갖는 제2 디바이스를 마련하는 단계로서, 상기 제1 표면과 상기 제2 표면은 서로 대면하는 것인 상기 마련하는 단계;
    상기 제1 및 제2 반도체 웨이퍼를 전처리(preprocessing)하는 단계; 및
    상기 제1 및 제2 반도체 웨이퍼를 전처리할 때에, 상기 제1 표면 또는 상기 제2 표면 중 적어도 하나를 클리닝하는 단계
    를 포함하는 하이브리드 접합 시스템에서의 클리닝 방법.
  8. 제7항에 있어서,
    전처리된 제1 반도체 웨이퍼와 전처리된 제2 반도체 웨이퍼를 상기 제1 표면과 상기 제2 표면에 로딩하기 전에, 상기 제1 표면 또는 상기 제2 표면 중 적어도 하나를 클리닝하는 단계
    를 더 포함하는 하이브리드 접합 시스템에서의 클리닝 방법.
  9. 제7항에 있어서,
    전처리된 제1 반도체 웨이퍼와 전처리된 제2 반도체 웨이퍼를 포함하는 접합된 반도체 웨이퍼를 상기 제1 표면과 상기 제2 표면으로부터 제거(offloading)한 후에 그리고 제3 반도체 웨이퍼와 제4 반도체 웨이퍼를 전처리할 때에, 상기 제1 표면 또는 상기 제2 표면 중 상기 적어도 하나를 클리닝하는 단계
    를 더 포함하는 하이브리드 접합 시스템에서의 클리닝 방법.
  10. 제7항에 있어서,
    상기 제1 및 제2 반도체 웨이퍼를 전처리할 때에, 상기 제1 표면 또는 상기 제2 표면 중 상기 적어도 하나의 이미지를 캡쳐하는 단계; 및
    상기 이미지가 상기 제1 표면 또는 상기 제2 표면 중 상기 적어도 하나에 입자가 발견되지 않았다고 나타낼 때까지, 상기 제1 표면 또는 상기 제2 표면 중 상기 적어도 하나를 클리닝하는 단계
    를 더 포함하는 하이브리드 접합 시스템에서의 클리닝 방법.
KR1020150166795A 2015-03-31 2015-11-26 하이브리드 접합 시스템 및 그 클리닝 방법 KR101816853B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/674,500 2015-03-31
US14/674,500 US9917069B2 (en) 2015-03-31 2015-03-31 Hybrid bonding system and cleaning method thereof

Publications (2)

Publication Number Publication Date
KR20160117138A KR20160117138A (ko) 2016-10-10
KR101816853B1 true KR101816853B1 (ko) 2018-01-11

Family

ID=57015406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150166795A KR101816853B1 (ko) 2015-03-31 2015-11-26 하이브리드 접합 시스템 및 그 클리닝 방법

Country Status (2)

Country Link
US (1) US9917069B2 (ko)
KR (1) KR101816853B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210048638A (ko) 2019-10-23 2021-05-04 삼성전자주식회사 반도체 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6260562B1 (en) * 1997-10-20 2001-07-17 Dainippon Screen Mfg. Co., Ltd. Substrate cleaning apparatus and method
KR100893182B1 (ko) 2007-06-01 2009-04-15 주식회사 엘트린 웨이퍼 세정방법
US9048283B2 (en) * 2012-06-05 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding systems and methods for semiconductor wafers
KR20140005743U (ko) 2013-05-01 2014-11-11 강영광 판상물 직립식 보관함

Also Published As

Publication number Publication date
KR20160117138A (ko) 2016-10-10
US20160293567A1 (en) 2016-10-06
US9917069B2 (en) 2018-03-13

Similar Documents

Publication Publication Date Title
US10872873B2 (en) Method for bonding wafers and bonding tool
JP2016197702A (ja) 加工装置
KR101816853B1 (ko) 하이브리드 접합 시스템 및 그 클리닝 방법
KR102557190B1 (ko) 설계를 사용한 사전 층 결함 사이트 검토
KR101732467B1 (ko) 본딩 장치 및 본딩 장치에 의한 반도체 다이의 파손 검출 방법
JP6002112B2 (ja) 基板の欠陥分析装置、基板処理システム、基板の欠陥分析方法、プログラム及びコンピュータ記憶媒体
US20090139542A1 (en) Apparatus and method for manufacturing semiconductor device
CN112204384A (zh) 切割芯片检查装置
KR102380099B1 (ko) 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너
US9658536B2 (en) In-line inspection and clean for immersion lithography
TW201804558A (zh) 電子零件搬送裝置及電子零件檢查裝置
KR20170058070A (ko) 검사 장치용 기판 세정 모듈 및 이를 구비하는 프로브 스테이션
TWI715662B (zh) 檢查裝置
TWI797689B (zh) 檢查電子元件內部缺陷的裝置及方法
KR102461790B1 (ko) 웨이퍼 가공 방법 및 시스템
JP2006253385A (ja) ボンディング装置および半導体装置の製造方法
CN202601581U (zh) 缺陷检测装置
TWI534937B (zh) 對位晶圓的總成及方法
KR102543395B1 (ko) 웨이퍼 가공 방법
TWI745144B (zh) 用於檢測晶圓吸盤殘留異物之線掃描光學檢測系統
KR101124566B1 (ko) 웨이퍼 검사장치
JP4798512B2 (ja) ガラス基板の異物除去装置およびその方法
CN110890288B (zh) 半导体制造系统、边缘检测装置以及检测去除区域的方法
CN101312114B (zh) 浸入式湿法工艺中防止硅片背面沾污正面的方法
JP2018518829A (ja) 自動イメージに基づくプロセスモニタリングおよび制御

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant