KR101789846B1 - 하나 이상의 보안 메모리 영역과 하나 이상의 비보안 메모리 영역을 동시에 제공하기 위한 메모리 모듈 - Google Patents

하나 이상의 보안 메모리 영역과 하나 이상의 비보안 메모리 영역을 동시에 제공하기 위한 메모리 모듈 Download PDF

Info

Publication number
KR101789846B1
KR101789846B1 KR1020127028010A KR20127028010A KR101789846B1 KR 101789846 B1 KR101789846 B1 KR 101789846B1 KR 1020127028010 A KR1020127028010 A KR 1020127028010A KR 20127028010 A KR20127028010 A KR 20127028010A KR 101789846 B1 KR101789846 B1 KR 101789846B1
Authority
KR
South Korea
Prior art keywords
memory module
memory
secure
microcontroller
interface unit
Prior art date
Application number
KR1020127028010A
Other languages
English (en)
Other versions
KR20130071425A (ko
Inventor
마르쿠스 일레
악셀 아위
로베르트 스체르빈스키
올리버 부벡
얀 하예크
얌스히드 쇼크롤라이
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20130071425A publication Critical patent/KR20130071425A/ko
Application granted granted Critical
Publication of KR101789846B1 publication Critical patent/KR101789846B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 하나 이상의 보안 메모리 영역(163)과 하나 이상의 비보안 메모리 영역(133)을 동시에 제공하기 위한 메모리 모듈(230)에 관한 것이며, 상기 메모리 모듈(230)은 메모리 영역들(133, 163) 각각을 위한 고유의 전자 기록/판독 유닛(132, 162)과, 예컨대 이 전자 기록/판독 유닛들(132, 162) 및/또는 메모리 영역들(133, 163)에 전기를 공급하기 위한 전력 공급 회로와 같은 하나 이상의 공통 아날로그 회로부(234)를 포함한다. 또한, 본 발명은 상기 메모리 모듈(230)을 포함하는 마이크로 컨트롤러(200)에 관한 것이다. 따라서 특히 플래시 메모리의 경우 예컨대 차지 펌프 및/또는 기록/판독 증폭기 뱅크는 절약될 수 있다.

Description

하나 이상의 보안 메모리 영역과 하나 이상의 비보안 메모리 영역을 동시에 제공하기 위한 메모리 모듈{MEMORY MODULE FOR SIMULTANEOUSLY PROVIDING AT LEAST ONE SECURE AND AT LEAST ONE INSECURE MEMORY AREA}
본 발명은 하나 이상의 보안 메모리 영역과 하나 이상의 비보안 메모리 영역을 동시에 제공하기 위한 메모리 모듈 및 이 메모리 모듈을 포함하는 마이크로 컨트롤러에 관한 것이다.
본 발명은 특히 자동차 분야에서 이른바 보안 마이크로 컨트롤러(secure microcontroller)의 분야에 관한 것이다. 보안 관련 분야에서 이루어지는 대부분의 적용의 경우, 데이터의 조작 불가능한 저장 또는 액세스 불가능한 저장이 실질적인 기본 요건이다. 대칭 암호화 기법용 키 또는 비대칭 암호화 기법용 개인 키는 기밀이므로, 침입자로부터 비밀로 유지되어야만 한다. 또 다른 적용 사례들은 적어도 변경 방지, 예컨대 일련번호나 마일리지의 저장, 칩 튜닝 금지 등을 요구한다.
그러므로 통상적으로 상기 기밀에 액세스하고, 그리고/또는 변경해야만 하는 기능들의 실행을 위한 보안 환경을 제공한다. 상기 환경은 대개 "보안 CPU(secure CPU)" 및, 데이터의 안전한 비휘발성 저장을 위한 독립된 메모리 모듈을 포함하며, 이 메모리 모듈은 "보안 CPU"를 통해서만 활성화될 수 있는 "보안 NVM"(NVM = Non Volatile Memory)이라고도 지칭된다.
보안 기능들을 제공하기 위해, CPU, 메모리 모듈, 버스, I/O 인터페이스 등과 같은 통상적인 마이크로 컨트롤러 컴포넌트들 외에, 보안 CPU 및 보안 메모리 모듈도 포함하는 마이크로 컨트롤러를 이용하는 점이 고려된다. 그러나 마이크로 컨트롤러에서의 보안 환경의 제공은 상대적으로 복잡하며, 이는 특히 오늘날 통상적으로 이용되는 비휘발성 메모리 기술에 근거한다. 보안 메모리 모듈은 일반적으로 플래시 모듈로서 형성되고, (모든 플래시 메모리 모듈처럼) 실질적인 메모리 셀들(트랜지스터들)과, 메모리를 구동하기 위한 전자 기록/판독 장치(예: 상태 머신, 주소 버퍼, 데이터 버퍼, 열 디코더, 행 디코더 등)와, 내부 마이크로 컨트롤러 버스로 전자 기록/판독 장치를 연결하기 위한 인터페이스 유닛과, 전압 공급 및/또는 증폭을 위한 아날로그 회로부 등을 포함한다. 특히 통상적으로 (예: 플래시, EEPROM) 차지 펌프(charge pump)와 증폭기 뱅크를 포함하는 상기 아날로그 회로부는 매우 넓은 칩 표면을 필요로 하며 상당한 모듈 비용을 초래한다.
그러므로 보안 마이크로 컨트롤러에서는 보안 데이터 및 비보안 데이터를 수용하기 위해 단 하나의 메모리 모듈만을 이용하는 것이 바람직하다. 그러나 종래 기술에서 이용되는 메모리 모듈들의 경우, 상기 메모리에 액세스하는 사용자(통상 CPU)가 모든 데이터 영역에 액세스하고 수정할 수 있으므로, 그때마다 하나의 메모리 모듈이 보안 데이터 및 비보안 데이터를 위해 이용된다.
본 발명에 따라 특허 청구항 제1항의 특징들을 갖는 메모리 모듈이 제안된다. 바람직한 구현예들은 종속항들 및 하기 설명의 대상이다.
본 발명은, 메모리 모듈에서, 보안 기능의 제공을 위해 필요한 요소들만 여러 개 형성되고 다른 모든 요소들은 가능한 1개씩만 형성될 때, 보안 메모리 영역 및 비보안 메모리 영역의 동시 제공을 간단하게 실현할 수 있다는 사상에 기반한다. 특히 메모리 모듈은, 각각의 메모리 영역에 대해 고유의 전자 기록/판독 유닛이 제공되지만, 모든 전자 기록/판독 유닛에 대해서는 메모리 모듈 내에 예컨대 전력 공급 회로와 같은 단 하나의 아날로그 회로부만 제공될 때, 보안 및 비보안 메모리 영역들을 동시에 제공할 수 있다. 본 발명은 복수의 사용자를 위한 대형 메모리의 공동 사용을 가능하게 하는 확장된 메모리 모듈을 개시한다. 상기 메모리 모듈은 사용자들로 하여금 각자가 독점적인 부분들을 사용할 수 있게 함으로써, 기밀한 그리고/또는 조작 불가능한 데이터의 보안의 보장이 유지된다. 바람직하게는 본 발명에 따른 메모리 모듈은 칩 상에서 단일의 이른바 하드 매크로(Hard Macro)로서 정의될 수 있다.
바람직하게는 전자 기록/판독 유닛들을 연결하기 위해 인터페이스 유닛이 하나만 제공된다. 그에 따라 결과적으로 단일의 메모리 모듈에 고유의 전자 기록/판독 유닛들을 포함하는 복수의 메모리 영역이 제공되지만, 이때 특히 바람직하게는 불필요한 인터페이스 유닛이 생략된다.
본 발명의 바람직한 구현예에 따라, 메모리 모듈은 플래시 메모리 모듈로서 형성되며, 그에 따라 제공되는 개수의 메모리 영역 및 기록/판독 유닛에 대한 전기 공급을 위해 하나의 차지 펌프 및/또는 하나의 증폭기 뱅크(기록/판독 증폭기 뱅크)만 제공된다. 특히 플래시 메모리의 경우 본 발명은 특별한 장점을 제공하는데, 그 이유는 이 경우 아날로그 회로부의 부품으로서의 전력 공급 회로가 매우 복잡하기 때문이다.
본 발명의 추가의 장점들과 구현예들은 하기의 설명과 첨부한 도면으로부터 제시된다.
자명한 사실로서 전술하고 하기에서 재차 설명되는 특징들은 각각 명시된 조합 구성으로뿐만 아니라, 본 발명의 범주를 벗어나지 않으면서 또 다른 조합 구성으로 또는 단독으로도 이용될 수 있다.
본 발명은 실시예에 따라 도면에 개략적으로 도시되어 있으며 하기에서 도면을 참조하여 상세하게 설명된다.
도 1은 본 발명의 보호 범위에 의해 포함되지 않는 보안 마이크로 컨트롤러의 구성의 개략도이다.
도 2는 본 발명의 바람직한 실시예에 따른 메모리 모듈을 포함하는 마이크로 컨트롤러의 구성의 개략도이다.
도 1과 도 2에는 각각 본 발명과 관련된 마이크로 컨트롤러의 컴포넌트들이 도시되어 있으며, 동일한 부재들은 동일한 도면 부호를 갖는다.
도 1에는 보안 마이크로 컨트롤러가 개략적으로 도시되어 있고, 통틀어서 100으로 표시되어 있다. 마이크로 컨트롤러(100)는 마이크로 컨트롤러 내부의 버스(120)에 연결되는 메인 연산 유닛 또는 메인 CPU(110)를 포함한다. 마찬가지로 버스(120)와는 데이터의 비보안식 수용을 위해 제공되는 제1 메모리 모듈(130)도 연결된다.
또한, 마이크로 컨트롤러(100)에서 보안 환경(140)은 보안 CPU(150) 및 보안 메모리 모듈(160)에 의해 제공된다. 보안 기능을 실행하기 위해 보안 CPU(150)는 버스(120)를 통해 활성화되며, 그런 다음 필요한 경우에 보안 메모리 모듈(160)에 액세스한다.
메모리 모듈들(130 및 160)은 실질적으로 동일하게 구성되고 각각은 마이크로 컨트롤러 내부의 버스(120)에 메모리 모듈을 연결하기 위한 인터페이스 유닛(131 또는 161)과, 전자 기록/판독 유닛(132 또는 162)과, 실질적인 메모리 영역들(133 또는 163)을 포함한다. 메모리 모듈들(130 및 160)이 목적에 따라 플래시 메모리를 포함함으로써, 메모리 영역들(133 및 163)은 메모리 셀로서 다수의 플로팅-게이트 트랜지스터를 포함한다. 또한, 메모리 모듈들(130 및 160)은 각각 플래시 메모리의 기재된 실례에서 차지 펌프를 구비한 하나 이상의 전력 공급 회로 및 기록/판독 증폭기 뱅크를 포함하는 아날로그 회로부(134 또는 164)를 포함한다. 전자 기록/판독 유닛들(132 및 162)은 각각 예컨대 상태 머신, 주소 버퍼, 데이터 버퍼, 열 디코더, 행 디코더 등을 포함한다. 메모리 모듈들(130 및 160)은 독립된 모듈이며, 그에 따라 각각 칩 표면상에서 고유의 하드 매크로로서 정의된다.
도 2에는 본 발명의 바람직한 실시예에 따른 마이크로 컨트롤러(200)가 개략적으로 도시되어 있다. 마이크로 컨트롤러(200)는 마찬가지로 다수의 컴포넌트를 포함하며, 이들 컴포넌트 중에서 본 발명과 관련된 컴포넌트만이 도시되어 있다. 여기서 이미 도 1에서 도시된 컴포넌트들은 동일한 도면 부호를 구비한다.
마이크로 컨트롤러(200)는 본 발명의 바람직한 실시예에 따른 메모리 모듈(230)을 포함한다. 메모리 모듈(230)은 비보안 메모리 영역(133) 및 보안 메모리 영역(163)을 동시에 제공하도록 형성된다. 메모리 영역들(133 및 163)은 각각 대응하는 전자 기록/판독 유닛(132 또는 162)을 구비한다. 전자 기록/판독 유닛들(132 및 162)은 각각 예컨대 상태 머신, 주소 버퍼, 데이터 버퍼, 열 디코더, 행 디코더 등을 포함하고, 다시 말하면 실질적으로 확실하게 분리된 메모리 영역들을 제공하기 위해 필요한 요소들을 포함한다.
그러나 메모리 모듈(230)은 바람직하게는 단일의 아날로그 회로부(234)를 포함하며, 이 아날로그 회로부는 플래시 메모리의 경우 특히 차지 펌프를 구비한 전력 공급 회로 및/또는 기록/판독 증폭기 뱅크를 포함하고, 메모리 모듈(230)의 모든 요소에 대한 전기 공급을 위해 이용된다.
도시된 바람직한 실시예에 따라, 전자 기록/판독 유닛들(132 및 162)은 단일의 인터페이스 유닛(231)을 통해 외부로, 본원에서는 마이크로 컨트롤러 내부의 버스(120)로 연결된다.
바람직하게는 보안 메모리 영역 및 비보안 메모리 영역을 동시에 제공하기 위한 메모리 모듈(230)은 칩 표면상에서 하드 매크로로서 정의될 수 있다.
본원에 도시된 본 발명의 실시예에 따라, 보안 CPU(150)는 식별 링크(240)를 통해 보안 메모리 모듈(230) 또는 이 메모리 모듈의 인터페이스 유닛(231)과 연결된다. 인터페이스 유닛(231) 내에 대응하는 회로 논리를 추가함으로써, 액세스를 수행하는 사용자가 분명하게 식별될 수 있을 경우 상이한 메모리 영역(133 및 163)으로의 사용자들의 액세스가 제한될 수 있다. 분명한 식별은 예컨대 식별 링크(240)를 통해 이루어질 수 있다. 그러나 식별은 버스(120)를 통해서도 실시될 수 있으며, 이를 위해 예컨대 마스터 인터페이스 식별자와 같은 기지의 신호들이 이용될 수 있다.
비록 본 실례에서는 단 2개의 사용자, 다시 말하면 CPU 110 및 150이 보안 메모리 모듈(230) 내에서 단 2개의 메모리 영역, 다시 말하면 메모리 영역 133 및 163에 액세스하지만, 본 발명이 상기 실시예로만 국한되지는 않는다. 오히려 상호 간에 무관하게 임의의 수많은 사용자와 임의의 수많은 메모리 영역이 제공될 수 있다.

Claims (11)

  1. 하나 이상의 보안 메모리 영역(163)과 하나 이상의 비보안 메모리 영역(133)을 동시에 제공하기 위한 메모리 모듈(230)로서, 메모리 영역들(133, 163) 각각을 위한 고유의 전자 기록/판독 유닛(132, 162)과, 복수의 전자 기록/판독 유닛(132, 162) 또는 복수의 메모리 영역(133, 163), 또는 이들 모두를 위한 하나 이상의 공통 아날로그 회로부(234)를 포함하는 메모리 모듈(230)과,
    각각 상기 메모리 모듈(230)과 연결되어, 비보안 또는 보안 데이터를 기록하거나 판독하기 위해 상기 메모리 모듈에 액세스하는 하나 이상의 메인 CPU(110) 및 하나 이상의 보안 CPU(150)를 포함하고,
    하나 이상의 보안 CPU(150)는 추가의 식별 링크(240)를 통해 메모리 모듈(230)과 추가로 연결되는, 마이크로 컨트롤러(200).
  2. 제1항에 있어서, 상기 메모리 모듈(230)은 모든 전자 기록/판독 유닛(132, 162) 또는 모든 메모리 영역(133, 163), 또는 이들 모두를 위해 정확히 하나의 공통 아날로그 회로부(234)를 포함하는, 마이크로 컨트롤러(200).
  3. 제1항 또는 제2항에 있어서, 상기 공통 아날로그 회로부(234)는 전자 기록/판독 유닛들(132, 162) 또는 메모리 영역들(133, 163), 또는 이들 모두에 전기를 공급하기 위한 전력 공급 회로를 포함하는, 마이크로 컨트롤러(200).
  4. 제1항 또는 제2항에 있어서, 상기 메모리 모듈(230)은 2개 이상의 전자 기록/판독 유닛(132, 162)을 연결하기 위한 하나 이상의 공통 인터페이스 유닛(231)을 포함하는, 마이크로 컨트롤러(200).
  5. 제4항에 있어서, 상기 메모리 모듈(230)은 모든 전자 기록/판독 유닛(132, 162)을 연결하기 위한 정확히 하나의 공통 인터페이스 유닛(231)을 포함하는, 마이크로 컨트롤러(200).
  6. 제1항 또는 제2항에 있어서, 상기 메모리 영역들(133, 163)은 플래시 메모리 영역으로서 형성되고, 상기 공통 아날로그 회로부(234)는 차지 펌프 또는 기록/판독 증폭기 뱅크, 또는 이들 모두를 포함하는, 마이크로 컨트롤러(200).
  7. 삭제
  8. 삭제
  9. 제1항에 있어서, 상기 메모리 모듈(230)은 2개 이상의 전자 기록/판독 유닛(132, 162)을 연결하기 위한 하나 이상의 공통 인터페이스 유닛(231)을 포함하고,
    하나 이상의 메인 CPU(110) 및 하나 이상의 보안 CPU(150)는 각각 마이크로 컨트롤러 내부의 버스 링크(120)를 통해 메모리 모듈(230)의 공통 인터페이스 유닛(231)과 연결되는, 마이크로 컨트롤러(200).
  10. 삭제
  11. 제1항에 있어서, 상기 메모리 모듈(230)은 2개 이상의 전자 기록/판독 유닛(132, 162)을 연결하기 위한 하나 이상의 공통 인터페이스 유닛(231)을 포함하고,
    하나 이상의 보안 CPU(150)는 상기 식별 링크(240)를 통해 메모리 모듈(230)의 공통 인터페이스 유닛(231)과 연결되는, 마이크로 컨트롤러(200).
KR1020127028010A 2010-04-27 2010-10-21 하나 이상의 보안 메모리 영역과 하나 이상의 비보안 메모리 영역을 동시에 제공하기 위한 메모리 모듈 KR101789846B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010028231.6 2010-04-27
DE102010028231A DE102010028231A1 (de) 2010-04-27 2010-04-27 Speichermodul zur gleichzeitigen Bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren Speicherbereichs
PCT/EP2010/065858 WO2011134541A1 (de) 2010-04-27 2010-10-21 Speichermodul zur gleichzeitigen bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren speicherbereichs

Publications (2)

Publication Number Publication Date
KR20130071425A KR20130071425A (ko) 2013-06-28
KR101789846B1 true KR101789846B1 (ko) 2017-10-25

Family

ID=43640169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127028010A KR101789846B1 (ko) 2010-04-27 2010-10-21 하나 이상의 보안 메모리 영역과 하나 이상의 비보안 메모리 영역을 동시에 제공하기 위한 메모리 모듈

Country Status (7)

Country Link
US (1) US8976585B2 (ko)
EP (2) EP2564389B1 (ko)
JP (1) JP5876473B2 (ko)
KR (1) KR101789846B1 (ko)
CN (1) CN102844815B (ko)
DE (1) DE102010028231A1 (ko)
WO (1) WO2011134541A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010063717A1 (de) 2010-12-21 2012-06-21 Bayerische Motoren Werke Aktiengesellschaft Verfahren zum Verbinden mindestens zweier Bauteile gemäß dem Oberbegriff des Patentanspruches 1
CN103559460B (zh) * 2013-11-06 2016-06-08 深圳国微技术有限公司 一种条件接收卡cam及数据处理方法
CN104778794B (zh) * 2015-04-24 2017-06-20 华为技术有限公司 移动支付装置和方法
KR102429906B1 (ko) 2015-10-13 2022-08-05 삼성전자주식회사 스토리지 장치, 상기 스토리지 장치와 통신하는 호스트 및 상기 스토리지 장치를 포함하는 전자 장치
FR3043228B1 (fr) * 2015-11-03 2018-03-30 Proton World International N.V. Demarrage controle d'un circuit electronique
CN107526693A (zh) * 2017-08-11 2017-12-29 致象尔微电子科技（上海）有限公司 一种基于线性映射表的内存隔离方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002001368A2 (en) * 2000-06-27 2002-01-03 Intel Corporation Embedded security device within a nonvolatile memory device
JP2008310950A (ja) * 2008-07-07 2008-12-25 Renesas Technology Corp 半導体処理装置及びｉｃカード

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744062A (en) * 1985-04-23 1988-05-10 Hitachi, Ltd. Semiconductor integrated circuit with nonvolatile memory
US5267218A (en) * 1992-03-31 1993-11-30 Intel Corporation Nonvolatile memory card with a single power supply input
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
US5491809A (en) * 1993-01-05 1996-02-13 Texas Instruments Incorporated Smart erase algorithm with secure scheme for flash EPROMs
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
JPH0844628A (ja) * 1994-08-03 1996-02-16 Hitachi Ltd 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法
US5749088A (en) * 1994-09-15 1998-05-05 Intel Corporation Memory card with erasure blocks and circuitry for selectively protecting the blocks from memory operations
US5732017A (en) * 1997-03-31 1998-03-24 Atmel Corporation Combined program and data nonvolatile memory with concurrent program-read/data write capability
US6094724A (en) * 1997-11-26 2000-07-25 Atmel Corporation Secure memory having anti-wire tapping
US6122216A (en) * 1998-12-09 2000-09-19 Compaq Computer Corporation Single package dual memory device
US6510501B1 (en) * 1999-05-11 2003-01-21 National Semiconductor Corporation Non-volatile memory read/write security protection feature selection through non-volatile memory bits
DE69923548D1 (de) * 1999-06-22 2005-03-10 St Microelectronics Srl Flashkompatibler EEPROM Speicher
JP2002353960A (ja) 2001-05-30 2002-12-06 Fujitsu Ltd コード実行装置およびコード配布方法
KR100543442B1 (ko) * 2002-09-06 2006-01-23 삼성전자주식회사 불 휘발성 반도체 메모리 장치의 메모리 블록들의 쓰기방지 영역을 설정하는 장치
JP4423206B2 (ja) * 2002-11-18 2010-03-03 エイアールエム リミテッド 安全モードと非安全モードとを切り換えるプロセッサ
JP2004265162A (ja) * 2003-03-03 2004-09-24 Renesas Technology Corp 記憶装置およびアドレス管理方法
US7318171B2 (en) * 2003-03-12 2008-01-08 Intel Corporation Policy-based response to system errors occurring during OS runtime
KR100532442B1 (ko) * 2003-06-17 2005-11-30 삼성전자주식회사 데이터 처리방법 및 데이터 처리장치
JP2005011151A (ja) * 2003-06-20 2005-01-13 Renesas Technology Corp メモリカード
WO2006057316A1 (ja) * 2004-11-26 2006-06-01 Matsushita Electric Industrial Co., Ltd. プロセッサ、セキュア処理システム
US7412579B2 (en) * 2004-12-30 2008-08-12 O'connor Dennis M Secure memory controller
US8245000B2 (en) * 2005-05-20 2012-08-14 Stec, Inc. System and method for managing security of a memory device
WO2007004219A2 (en) * 2005-07-04 2007-01-11 Discretix Technologies Ltd. System, device and method of verifying that a code is executed by a processor
US20070150754A1 (en) * 2005-12-22 2007-06-28 Pauly Steven J Secure software system and method for a printer
US7765399B2 (en) * 2006-02-22 2010-07-27 Harris Corporation Computer architecture for a handheld electronic device
US8209550B2 (en) * 2007-04-20 2012-06-26 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for protecting SIMLock information in an electronic device
US8738926B2 (en) * 2008-01-10 2014-05-27 Intel Mobile Communications GmbH Data processing system, method for executing a cryptographic algorithm and method for preparing execution of a cryptographic algorithm
US8370644B2 (en) * 2008-05-30 2013-02-05 Spansion Llc Instant hardware erase for content reset and pseudo-random number generation
JP2009289155A (ja) * 2008-05-30 2009-12-10 Panasonic Corp 半導体記憶装置
JP4406463B2 (ja) 2008-07-29 2010-01-27 東芝電子エンジニアリング株式会社 カラーフィルタパネルの製造装置
US8910307B2 (en) * 2012-05-10 2014-12-09 Qualcomm Incorporated Hardware enforced output security settings

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002001368A2 (en) * 2000-06-27 2002-01-03 Intel Corporation Embedded security device within a nonvolatile memory device
JP2008310950A (ja) * 2008-07-07 2008-12-25 Renesas Technology Corp 半導体処理装置及びｉｃカード

Also Published As

Publication number Publication date
EP2637173A3 (de) 2017-08-23
CN102844815B (zh) 2015-11-25
CN102844815A (zh) 2012-12-26
JP2013528888A (ja) 2013-07-11
EP2564389A1 (de) 2013-03-06
EP2564389B1 (de) 2015-06-17
US20130128664A1 (en) 2013-05-23
JP5876473B2 (ja) 2016-03-02
WO2011134541A1 (de) 2011-11-03
EP2637173B1 (de) 2020-12-09
KR20130071425A (ko) 2013-06-28
DE102010028231A1 (de) 2011-10-27
US8976585B2 (en) 2015-03-10
EP2637173A2 (de) 2013-09-11

Similar Documents

Publication Publication Date Title
CN111226279B (zh) 用于闪存存储器设备的防黑客入侵机构
KR101789846B1 (ko) 하나 이상의 보안 메모리 영역과 하나 이상의 비보안 메모리 영역을 동시에 제공하기 위한 메모리 모듈
CN107103256B (zh) 存储装置、与其通信的主机以及包括其的电子装置
US6996692B2 (en) Nonvolatile semiconductor memory device and method for providing security for the same
US10324641B2 (en) SRAM-based authentication circuit
CN101853699B (zh) 非易失性存储设备及其操作方法
CN111833937B (zh) 用于存储器的刷新模式及存取模式
US20060095975A1 (en) Semiconductor device
WO2008127433A2 (en) Memory protection system
US9471793B2 (en) System on chip with embedded security module
US9092322B2 (en) Processor system and control method thereof
US11372558B2 (en) Method for accessing one-time-programmable memory and associated circuitry
US7054121B2 (en) Protection circuit for preventing unauthorized access to the memory device of a processor
US9373377B2 (en) Apparatuses, integrated circuits, and methods for testmode security systems
US20110289293A1 (en) Semiconductor device
US20140082372A1 (en) Secure spin torque transfer magnetic random access memory (sttmram)
US11379580B1 (en) Mixed storage of data fields
JP4467587B2 (ja) プログラマブル論理デバイス
US20090235365A1 (en) Data access system
US7710762B2 (en) Device for protecting SRAM data
JP2000181802A (ja) 半導体記憶装置
JP2016045864A (ja) Ｉｃモジュール、ｉｃカード、及びｉｃカードの製造方法
JP4881606B2 (ja) ユニバーサルメモリ及びこれを用いた情報処理装置
JP2854609B2 (ja) 携帯可能電子装置
RU2002101662A (ru) Устройство защиты от несанкционированного доступа к информации, хранимой в персональной ЭВМ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant