CN111833937B - 用于存储器的刷新模式及存取模式 - Google Patents

Abstract

本发明提供与实施用于存储器的刷新模式及存取模式相关的设备及方法。所述刷新模式及所述存取模式可用来配置存储器部分。所述存储器部分可对应于存储器受保护区。所述刷新模式及所述存取模式可能影响存储在所述存储器受保护区中的数据的安全级别。

Description

用于存储器的刷新模式及存取模式

技术领域

本发明大体上涉及存储器装置，且更特定来说涉及与实施用于存储器的刷新模式及存取模式相关联的设备及方法。

背景技术

存储器装置通常被提供为计算机或其它电子装置中的内部、半导体、集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可能需要电源来维持其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过在不被供电时保持经存储数据来提供持久数据且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)等等。

存储器还用作用于广泛范围的电子应用的易失性及非易失性数据存储装置，包含但不限于个人计算机、便携式存储棒、数码相机、蜂窝电话、便携式音乐播放器(例如MP3播放器、电影播放器)及其它电子装置。存储器单元可经布置成阵列，其中所述阵列用于存储器装置中。

各种计算系统包含耦合到存储器(例如，存储器系统)的数个处理资源，所述存储器与执行指令集(例如，程序、应用程序等)相关联地被存取。存储在存储器中的数据可具有各种类型且通常可包含敏感数据，例如密码及个人信息。由于例如与存取单元(例如，读取、写入、擦除等)相关联的电荷泄漏及/或干扰机制的降级机制，存储在存储器中的数据随着时间流逝可能变得不太可靠。另外，例如，未经授权实体(例如，黑客)可通过行锤攻击有意地更改存储在存储器中的数据。此类未经授权实体也可能试图获取或破坏存储在存储器中的数据，所述数据可包含敏感数据。

发明内容

本发明的一个方面提供一种用于存储器中的刷新模式及存取模式的设备(100)，其中所述设备包括：存储器阵列(130、230、330-1、330-2、430、530-1、530-2)；及控制电路(140)，其经耦合到所述存储器阵列(130、230、330-1、330-2、430、530-1、530-2)且经配置以：响应于第一寄存器值指示第一操作模式，根据第一刷新模式操作所述存储器阵列(130、230、330-1、330-2、430、530-1、530-2)，在所述第一刷新模式中以第一速率刷新所述存储器阵列；且响应于所述第一寄存器值指示第二操作模式，根据第二刷新模式操作所述存储器阵列(130、230、330-1、330-2、430、530-1、530-2)，在所述第二刷新模式中以所述第一速率刷新所述存储器阵列的第一区(346-1、346-2)且以与所述第一速率不同的第二速率刷新所述存储器阵列的第二区(345-1、345-2、345-3)。

本发明的另一方面提供一种用于存储器中的刷新模式及存取模式的设备(120、220)，其中所述设备包括：存储器阵列(130、230、330-1、330-2、430、530-1、530-2)；及控制电路(140)，其经耦合到所述存储器阵列且经配置以：响应于寄存器值指示第一操作模式，经由第一存取模式存取所述存储器阵列；且响应于所述寄存器值指示第二操作模式，经由所述第一存取模式存取所述存储器阵列的第一区(346-1、346-2)且经由第二存取模式存取所述存储器阵列的第二区(345-1、345-2、345-3)；其中所述第一存取模式包括其中经由存储在单个电荷存储结构(407-1、407-2、507-1、507-2、507-3、507-4)上的电荷存储数据值的存取模式；且其中所述第二存取模式包括其中经由存储在多个电荷存储结构(407-1、407-2、507-1、507-2、507-3、507-4)上的电荷存储数据值的存取模式。

本发明的另一方面提供一种用于存储器中的刷新模式及存取模式的方法，其中所述方法包括：响应于寄存器值指示第一操作模式，根据第一刷新模式操作存储器阵列(130、230、330-1、330-2、430、530-1、530-2)，在所述第一刷新模式中以第一速率刷新所述存储器阵列；及响应于所述寄存器值指示第二操作模式，根据第二刷新模式操作所述存储器阵列，在所述第二刷新模式中以所述第一速率刷新所述存储器阵列的第一区(346-1、346-2)且以与所述第一速率不同的第二速率刷新所述存储器阵列的第二区(345-1、345-3)。

附图说明

图1是根据本发明的数个实施例的呈包含存储器装置的计算系统的形式的设备的框图。

图2是根据本发明的数个实施例的呈存储器装置的形式的设备的框图，所述设备包含存储器阵列及能够使用密钥保护存储器区的控制器的部分。

图3A及3B是根据本发明的数个实施例的包含具有可变刷新速率的受保护区的存储器阵列的框图。

图4是根据本发明的数个实施例的实施存取模式的存储器阵列的框图。

图5是根据本发明的数个实施例的实施存取模式的存储器阵列的框图。

图6绘示根据本发明的数个实施例的用于在存储器阵列中实施刷新模式的方法的实例流程图。

图7绘示计算机系统的实例机器，在所述计算机系统内可执行用于使所述机器执行本文中所论述的各种方法的指令集。

具体实施方式

本发明包含与实施用于存储器的刷新模式及存取模式相关的设备及方法。保护数据可包含防止未经授权地存取其中存储数据的存储器单元及/或提高存储在存储器单元中的数据的保持性(例如，可靠性)。由于各种因素，存储在存储器中的数据可能变得不可靠(例如，丢失)。

例如，来自存储器单元的电荷泄漏可能导致存储在存储器单元中的数据丢失。可以特定速率周期性地刷新各种存储器单元(例如，易失性存储器单元)以保持经存储数据值。例如，DRAM单元可通过将用作所述单元的电荷存储结构的电容器充电到特定电压而刷新。尽管在许多情况下刷新过程可能足以(例如，足够频繁地)维持数据完整性，但是单元电容器上的电压可能由于各种因素而变化。例如，对应于特定行的存储器单元可能受行锤影响。行锤是指对应于与被频繁存取的行邻近的行的DRAM单元的电容器电压的非所要变化。作为实例，黑客可采用行锤攻击以通过快速连续地重复存取特定行而有意地更改存储在存储器中的数据。例如，以更快速率(例如，更频繁地)刷新单元可通过减少行锤效应而提高存储在存储器单元中的数据的可靠性。然而，增加的刷新速率涉及增加的功率消耗。

作为实例，感测(例如，读取)存储在存储器单元中的数据值(例如，位)通常可涉及感测一对感测线上的相对小电压差，所述感测线可被称为数字线或数据线。因此，提供待感测的增加的电压差可能是有益的。例如，多于一个存储结构(例如，电容器)可用来存储特定位值。作为一个实例，在单晶体管单电容器(1T1C)DRAM单元中，对应于位值的电荷经存储在单个电容器上(且从单个电容器感测)。相比之下，在2T2C DRAM单元中，电荷经由耦合到感测放大器的差分数字线存储在两个电容器中(且从两个电容器感测)。因此，例如与1T1C存储器单元相比，2T2C存储器单元可具有增加的感测裕度且可能由于电荷泄漏而不易受到不利影响。然而，与采用1T1C单元的存储器阵列相比，采用2T2C单元的存储器阵列具有降低的存储密度。如本文中进一步描述，在一些情况下，可在1T1C模式或2T2C模式中存取存储器单元阵列及/或可在不同模式中存取阵列的不同区。

如本文中进一步描述，本发明的各种实施例可实施用于存储器阵列的不同区的不同刷新模式及/或不同存取模式。例如，阵列可在其中应用特定安全特征的安全模式中操作。在安全模式中，可将阵列的特定区(例如，地址空间)指定为在缺乏认证过程的情况下不可存取的安全区。此类安全区在本文中可被称为“受保护区”。在各种实施例中，可选择与安全区相关联的刷新模式及/或存取模式以进一步增加安全区的安全性及/或可靠性。作为实例，可将增加的刷新速率及/或2T2C存取模式指派给安全区。如本文中所使用，区可描述存储器装置的任何部分、模块上的一组存储器装置或存储器系统中共享相同寄存器设置的一组模块。区还可描述存储体群组、存储体、存储体地址、地址范围及/或行范围等。

如本文中所使用，刷新模式及/或存取模式可被称为操作模式。例如，修改存储器装置的操作模式可包含改变存储器装置的刷新模式及/或存取模式。

可建立安全区以通过利用连同存取命令一起或作为存取命令的部分提供的证书验证存取命令是否被授权而减轻未经授权存储器存取。证书可在接收存取命令之前(例如，从主机)存储在存储器装置中实施的多个寄存器中。如本文中所使用，存取命令可包含一或多个命令。存取命令可为预充电命令、激活命令、读取命令及/或写入命令以及其它可能命令中的一者。存取命令可包含一或多个命令，包含预充电命令、激活命令、读取命令及/或写入命令中的一或多者。在各种实施例中，存取命令可经传播到多个存取命令中。例如，存取命令可为读取命令，其可经传播到包含预充电命令、激活命令及读取命令的存取命令中。

可利用密钥(例如，(若干)证书)验证存取命令的授权。存取命令可请求存取地址及/或多个地址。存储器装置可基于与地址相关联的安全模式确定地址是被锁定还是被解锁。如果地址被锁定，那么存储器装置可避免提供对地址的存取，除非与存取命令相关联的密钥也经提供到存储器装置。所述密钥可对照经存储密钥来验证以确定是否解锁地址。

如果所述密钥匹配经存储密钥，那么存储器装置可解锁地址且可提供对(若干)地址的存取。如果所述密钥不匹配经存储密钥，那么存储器装置可防止存取(若干)地址。

在各种实例中，初始授权存取命令可能导致存储器的受保护区的解锁以允许存取受保护区(例如，物理行)。然而，直到已执行数个存取命令之后才可重新锁定受保护区，从而使受保护区处于所谓持久解锁状态。在受保护区被解锁时，存取命令可能能够存取受保护区(例如，而不必使用密钥来验证)。

在各种实施例中，应用于存储器阵列的特定区的存取模式及/或刷新模式可取决于区是否被指定为安全区。然而，阵列的不同区可具有应用于其的不同存取模式及/或刷新模式，而不管所述区是否为存储器阵列的安全区(例如，受保护区)。例如，阵列中实施特定存取模式或刷新模式的部分可并非为阵列的受保护区。然而，本文中所提供的各种实例是在存储器阵列的受保护区的上下文中。可在不利用密钥的情况下定义阵列中被应用存取模式及刷新模式的部分。例如，可利用存储在存储器装置的寄存器中的地址范围定义阵列中被应用存取模式及刷新模式的部分。

如本文中所使用，“数个”事物可指一或多个此类事物。例如，数个存储器装置可指一或多个存储器装置。“多个”事物意为两个或更多个。另外，如本文中尤其是相对于附图中的参考数字所使用的指定符(例如“N”)指示如此指定的特定特征数可包含在本发明的数个实施例中。

本文中的附图遵循编号惯例，其中第一数字或若干第一数字对应于附图编号且其余数字识别附图中的元件或组件。可通过使用类似数字而识别不同附图之间的类似元件或组件。如将明白，可添加、交换及/或消除本文的各种实施例中所展示的元件以便提供本发明的数个额外实施例。另外，附图中所提供的元件的比例及相对比例意在绘示本发明的各种实施例且不在限制性意义上使用。

图1是根据本发明的数个实施例的呈包含存储器装置120的计算系统100的形式的装置的框图。如本文中所使用，存储器装置120、存储器阵列130及/或主机110例如也可单独地被视为“设备”。

在这个实例中，系统100包含经由接口156耦合到存储器装置120的主机110。计算系统100可为个人膝上型计算机、台式计算机、数码相机、移动电话、存储卡读取器、或物联网(IoT)启用装置以及其它各种类型的系统。主机110可包含能够存取存储器120的数个处理资源(例如，一或多个处理器、微处理器或某种其它类型的控制电路)。系统100可包含单独集成电路，或主机110及存储器装置120两者可在同一集成电路上。例如，主机110可为包括多个存储器装置120的存储器系统的系统控制器，其中系统控制器110通过另一处理资源(例如中央处理单元(CPU))提供对相应存储器装置120的存取。

在图1所展示的实例中，主机110负责执行操作系统(OS)103及/或可(例如，经由控制器140从存储器装置120)加载到主机110的各种应用程序。主机110可能不负责管理定义受保护区或若干受保护区的密钥或地址。主机110可经由接口156将存取命令及/或安全模式初始化命令提供到存储器装置。存储器装置可利用存取模式来定义及确定存取类型以提供到经授权存取命令且配置所要区行为。存储器装置可利用刷新模式来定义存储器的受保护区的刷新速率。在各种实例中，存储器装置可提供未经授权存取尝试的指示。在各种实施例中，未经授权存取尝试可能导致将数据提供到主机使得未经授权存取尝试的发布者仍然不知道存储器装置对未经授权存取尝试的识别。从存储器装置120接收的数据可并非为具有由存取命令提供的地址的存储器单元存储的数据。主机110可接收响应于将存取命令识别为未经授权而生成的数据。

为了清楚起见，已将系统100简化为集中于与本发明特定地相关的特征。例如，存储器阵列130可为DRAM阵列、SRAM阵列、STT RAM阵列、PCRAM阵列、TRAM阵列、RRAM阵列、NAND快闪存储器阵列及/或NOR快闪存储器阵列。阵列130可包括布置成由存取线(其在本文中可被称为字线或选择线)耦合的行及由感测线(其在本文中可被称为数字线或数据线)耦合的列的存储器单元。尽管图1中展示单个阵列130，但是实施例不限于此。例如，存储器装置120可包含数个阵列130(例如，数个DRAM单元的存储体)。

存储器装置120包含地址电路142以锁存通过接口156提供的地址信号。所述接口可包含例如采用适当协议(例如，数据总线、地址总线及命令总线或组合数据/地址/命令总线)的物理接口。此协议可为定制的或专有的，或接口156可采用标准化协议，例如外围组件互连快速(PCIe)、Gen-Z、CCIX等。地址信号由行解码器146及列解码器152接收及解码以存取存储器阵列130。可通过使用感测电路150感测感测线上的电压及/或电流变化而从存储器阵列130读取数据。感测电路150可包括例如可读取及锁存来自存储器阵列130的数据页(例如，行)的感测放大器。I/O电路144可用于通过接口156与主机110进行双向数据通信。读取/写入电路148用来将数据写入到存储器阵列130或从存储器阵列130读取数据。作为实例，电路148可包括各种驱动器、锁存器电路等。

控制器140对由主机110提供的信号进行解码。这些信号可包含用来控制存储器阵列130上执行的操作(包含数据读取、数据写入及数据擦除操作)的芯片启用信号、写入启用信号及地址锁存信号。在各种实施例中，控制器140负责执行来自主机110的指令。控制器140可包括状态机、定序器及/或某种其它类型的控制电路，其可呈硬件、固件或软件或三者的任何组合的形式实施。

根据各种实施例，控制器140可经配置以对接收到其的安全模式初始化命令进行解码。可从主机110接收安全模式初始化命令。可将安全模式初始化命令提供到存储器装置120以设置存储器装置120的安全模式及/或指定存储器装置120的一或多个受保护区。安全模式可包含锁定模式及解锁模式。存储器装置120可经配置以在存储器装置120处于解锁模式的情况下提供对存储器阵列130的受保护区的存取，或在存储器装置120处于锁定模式的情况下防止存取存储器阵列130的受保护区。

如由主机110所执行，OS 103可初始化安全模式初始化命令以将密钥及存储器阵列130的地址或地址范围存储在控制器140的一或多个寄存器中。经存储密钥及地址可定义存储器阵列130的受保护区。OS 103可在初始化期OS 103期间或在初始化OS 103之后的时间期间初始化安全模式初始化命令。

从主机110接收的地址可为逻辑地址。可将逻辑地址转换、映射或解析为物理地址。例如，逻辑地址可包含虚拟地址。可由存储器装置130使用物理地址来存取来自存储器阵列130的数据。可将物理地址直接映射到存储器阵列130的存储器单元或行。可由存储器装置120转换对应于初始化命令及/或存取命令且从主机110接收的逻辑地址以生成物理地址。物理地址可为存储器阵列130的物理行地址。

密钥可为用来获得对存储器阵列130的受保护区的存取的安全令牌。密钥可经加密或未经加密。密钥可由OS 103提供且可由OS 103用来存取存储器阵列130的受保护区。密钥可为存储器的受保护区所独有及/或可与存储器的多个受保护区相关联。如下文进一步描述，密钥可包括可经存储在存储器装置120的一或多个寄存器中的一或多个位。

存储器阵列130的受保护区描述存储器阵列130中使用密钥受保护的区。可由第一存储器地址及第二存储器地址定义受保护范围。第一存储器地址可为起始地址且第二存储器地址可为结束地址。在各种实例中，将受保护范围存储为起始地址及偏移量。偏移量连同起始地址一起可用来生成结束地址。受保护区可从起始地址到结束地址为连续的。

在各种实例中，存储器阵列130可包括一或多个受保护区。可使用起始地址及偏移量定义所述受保护区中的每一者。对应于不同受保护区的每一起始地址可为独特的及/或可为同一起始地址。所述偏移量中的每一者也可为相同偏移量或不同偏移量。

在各种实例中，安全模式初始化命令可用来选择刷新模式及/或存取模式。在不同实例中，单独命令可用来选择刷新模式及/或存取模式。例如，可利用刷新模式选择命令选择刷新模式，而可利用存取模式选择命令选择存取模式。

如由主机110所执行，OS 102可初始化刷新模式选择命令以将刷新速率存储在控制器140的一或多个寄存器中。OS 102还可初始化存取模式选择命令以将存取模式存储在控制器140的一或多个寄存器中。经存储的刷新速率及存取模式可定义利用安全模式初始化命令初始化的存储器阵列的受保护区的刷新速率及存取模式。

在各种情况下，主机110可将存取命令及/或多个存取命令提供到存储器装置120。可提供存取命令以存取存储器装置120的受保护区。存取命令可与地址或地址范围及密钥相关联。存储器装置120可比较经提供地址与受保护范围以确定所述地址是否在受保护范围内。如果所述地址在受保护范围内，那么存储器装置120可比较所述密钥与经存储密钥以确定所述密钥及经存储密钥是否匹配。如果所述密钥匹配经存储密钥，那么存储器装置可从锁定模式进入非持久解锁模式。存储器装置120可经由控制器140启用行驱动器以激活存储器阵列130中对应于所述地址(例如，受保护区)的行或若干行。

在各种实施例中，存储器装置120可确定存储器装置120中实施的(若干)特定存取模式。修改及/或检索表示存取模式的值可包含比较经提供密钥与存储存储器装置120中的密钥。对应于受保护区的存取模式可经存储在一或多个模式寄存器中。存储器装置120可启用行驱动器以基于从模式寄存器检索的存取模式激活存储器阵列130的一个或多个行。

响应于启用行驱动器，存储器装置120可将受保护区从非持久解锁模式转变为锁定模式。如果所述密钥不匹配，那么存储器装置120可经由控制器140通过防止启用存储器阵列130的行驱动器147而防止存取受保护区，从而防止对应于存取命令的行的激活。

图2是根据本发明的数个实施例的呈存储器装置220的形式的设备的框图，所述设备包含存储器阵列230及能够使用密钥保护存储器区的控制器的部分。存储器装置220可与图1中的存储器装置120类似。存储器装置220包含存储器阵列230及例如图1中的控制器140的控制器的部分。

控制器可包含命令解码器221、模式寄存器224、密钥寄存器226、受保护区寄存器228及存取计数器寄存器231。控制器还可包含地址匹配单元222及密钥匹配单元223。

在这个实例中，接口(例如，图1中所展示的156)包括地址总线256-1、命令总线256-2及数据总线256-3。装置220可经由命令总线256-2接收安全模式初始化命令、存取命令、存取模式选择命令及/或刷新速率选择命令连同密钥。装置220可经由地址总线256-1接收地址，且可经由数据总线256-3将数据提供到装置220/从装置220提供数据。

主机可经由命令总线256-2提供安全模式初始化命令、存取命令、存取模式选择命令及/或刷新速率选择命令。例如，主机可经由命令总线256-2提供安全模式初始化命令以初始化存储器装置220的安全模式。存储器装置220可在命令解码器221处接收安全模式初始化命令。命令解码器220可对安全模式初始化命令进行解码。

在各种实例中，安全模式初始化命令可与经由命令总线256-2及地址总线256-1接收的密钥及数个地址相关联。控制器可将密钥存储在密钥寄存器226中且可将一或多个地址存储在受保护区寄存器228中。模式寄存器224、密钥寄存器226、受保护区寄存器228及/或存取计数器寄存器231中的每一者可由一或多个寄存器组成。总线256-1、256-2及/或256-3可经实施为一或多个多用途总线(例如，经由共享用途引脚)。例如，总线256-1、256-2、256-3可为经由数个共享用途引脚实施的共享控制/地址/数据总线。

一或多个地址可作为起始地址及偏移量存储在受保护区寄存器228中。起始地址可经存储在受保护区寄存器228中的第一寄存器中且偏移量可经存储在受保护区寄存器228中的第二寄存器中。起始地址及结束地址可定义存储器阵列230的受保护区，可经存储在受保护区寄存器228中。在各种实例中，一或多个地址可作为掩码或反掩码存储在受保护区寄存器228中。掩码或反掩码可为可定义受保护区在存储器阵列内的位置的位掩码。

密钥可经存储在密钥寄存器226中。在各种实例中，多个密钥可经存储在包含密钥寄存器226的一或多个密钥寄存器中。多个密钥中的每一者可与存储在包含受保护区寄存器228的受保护区寄存器中的多个受保护区中的不同者相关联。多个密钥可用来允许存取受保护区。例如，第一密钥可用来允许存取第一受保护区且第二密钥可用来允许存取第二受保护区。

响应于将密钥存储在密钥寄存器226中且将地址存储在受保护区寄存器228中，控制器可在模式寄存器224中将存储器装置220的安全模式从解锁模式(例如，持久解锁模式)改变为锁定模式。模式寄存器224可包含安全模式寄存器。安全模式寄存器可存储表示持久解锁模式的第一值、表示非持久解锁模式的第二值及/或表示锁定模式的第三值以及其它可能值。锁定模式可用来防止存取存储器阵列230的受保护区。持久解锁模式可用来允许存取存储器阵列230的受保护区的多个实例，其中根据第一密钥提供第一存取而在没有验证额外密钥的情况下提供其余存取实例。非持久解锁模式可用来允许存取存储器阵列230的受保护区的多个实例，其中根据相同密钥的不同实例的验证提供每一存取实例。在非持久解锁模式中，每一存取实例之后是将受保护区置于锁定模式。

在各种实例中，响应于接收安全模式初始化命令，控制器可设置或重置存取计数器寄存器231。例如，可将存取计数器寄存器231设置为零。存取计数器寄存器231可提供旨在存储器阵列230的受保护区的未经授权存取命令的计数(例如，如由受保护区寄存器228所定义)。

响应于接收安全模式初始化命令、存取模式选择命令及/或刷新模式选择命令，控制器可将存取模式及/或刷新速率存储在模式寄存器224中的一或多者中。例如，控制器可存储对应于存取模式选择命令的存取模式。第一存取模式可利用存储器单元定义位的存储，而第二存取模式可利用数个存储器单元定义位的存储。因而，来自存储对应于存取模式选择命令的存取模式的模式寄存器224的模式重新寄存可存储两种不同存取模式中的一者。在不同实例中，多于两种存取模式可经存储在模式寄存器224中。例如，三种或更多种存取模式中的一者可在模式寄存器中表示且可对应于具有密钥的受保护区。

控制器可将刷新速率的表示存储在模式寄存器224中的一或多者中。例如，控制器可将第一刷新模式或第二刷新模式的表示存储在模式寄存器224中。第一刷新模式可指示默认刷新速率，而第二刷新模式可指示除默认刷新速率以外的刷新速率。在其它实例中，模式寄存器224可存储对应于多种不同刷新模式的多个值中的一者。

在各种实例中，存取模式选择命令及/或刷新模式选择命令也可与对应于受保护区的密钥相关联。即，可与存取模式选择命令及/或刷新模式选择命令同时提供密钥。可比较经提供密钥与对应于受保护区的密钥。如果经提供密钥匹配对应于受保护区的密钥，那么控制器可修改对应于受保护区的存取模式及/或刷新模式。如果经提供密钥不匹配对应于受保护区的密钥，那么控制器可避免修改对应于受保护区的存取模式及/或刷新模式。

控制器还可处理存取命令。例如，可通过命令解码器221对经由命令总线256-2接收的存取命令进行解码。地址匹配单元222可在控制器的地址匹配单元222处接收对应于存取命令的地址。地址匹配单元222可确定经接收地址是否在受保护区内(例如，如存储在受保护区寄存器228中)。

如果经接收地址在受保护区中，那么控制器可经由密钥匹配单元223确定与存取命令相关联的密钥是否匹配存储在密钥寄存器226中的密钥。如果与存取命令相关联的密钥匹配存储在密钥寄存器226中的密钥，那么控制器可将模式寄存器224从锁定模式修改为非持久解锁模式。

如果模式寄存器224反映解锁模式(例如，非持久解锁模式或持久解锁模式)，那么控制器可将信号提供到行驱动器247以激活对应于经接收地址的一或多个行。如果模式寄存器224反映锁定模式，那么控制器可防止将信号提供到行驱动器247。尽管行驱动器247被展示为在存储器阵列230中，但是行驱动器247也可在存储器阵列230外部实施，如图1中所展示。

基于对应于受保护区的特定存取模式，控制器可将信号提供到行驱动器247以激活一或多个行。例如，如果已为受保护区设置第一存取模式，那么控制器可将信号提供到行驱动器247以激活对应于经接收地址的单个行，前提是模式寄存器224反映解锁模式。如果已为受保护区设置第二存取模式，那么控制器可将不同信号提供到行驱动器247以激活对应于经接收地址的多个行，前提是模式寄存器224反映解锁模式。

响应于在受保护区处于非持久解锁模式的同时将信号提供到行驱动器247，控制器可将受保护区置于锁定模式。在各种实施例中，响应于在受保护区处于持久解锁模式的同时将信号提供到行驱动器247，控制器可避免将受保护区置于锁定模式。在各种实例中，控制器可避免将受保护区置于锁定模式直到已处理多个相关联存取和命令为止。例如，控制器可避免将受保护区置于锁定模式直到控制器已处理预充电命令、激活命令及读取命令或写入命令(例如，存取命令)为止。

如果对应于存取命令的密钥不匹配存储在密钥寄存器226中的密钥，那么存取命令可未经授权。如果无密钥与存取命令相关联或与存取命令226相关联的密钥不具有与存储在密钥寄存器226中的密钥相同的值，那么与存取命令相关联的密钥可被确定为不匹配存储在密钥寄存器226中的密钥。在一些实例中，如果无法从与存取命令相关联的密钥导出存储在密钥寄存器226中的密钥，那么可确定密钥失配。可通过加密过程及/或解密过程从与存取命令相关联的密钥导出存储在密钥寄存器226中的密钥。在一些情况下，可在将密钥存储在密钥寄存器226中之前对密钥进行加密。与存取命令关联的密钥可未经加密。比较经加密密钥与未经加密密钥可包含对经加密密钥进行解密且比较经解密密钥与未经加密密钥。如果经解密密钥匹配未经加密密钥，那么可从未经加密密钥导出经加密密钥。

图3A及3B是根据本发明的数个实施例的包含具有可变刷新速率的受保护区的存储器阵列的框图。图3A及3B分别展示存储器阵列330-1及330-2。存储器阵列330-1包含受保护区345-1及主阵列空间346-1。存储器阵列330-2包含受保护区345-2及345-3以及主阵列空间346-2。

存储器阵列330-1展示两个不同刷新速率的实施方案。对于存储器阵列的主阵列空间346-1实施第一刷新速率。第一刷新速率可为默认刷新速率。图3A及3B将默认刷新速率展示为32ms(毫秒)刷新速率。受保护区345-1被展示为具有8ms刷新速率。

存储器阵列330-2展示三个不同刷新速率的实施方案。对于存储器阵列330-2的主阵列空间346-2实施第一刷新速率。第一刷新速率是32ms默认刷新速率。对于受保护区345-2将存储器阵列330-2的第二刷新速率实施为16ms刷新速率。存储器阵列330-2的第三刷新速率被展示为8ms。存储器阵列330-2展示各自具有不同刷新速率的多个受保护区的实施方案。在各种实例中，多个受保护区可具有不同刷新速率或相同刷新速率。

在一些实例中，刷新速率可从默认刷新速率增量或减量。默认刷新速率也可被称为本机速率。增加刷新速率可包含缩短刷新操作之间的间隔或增加每一刷新操作中刷新的行数。减慢刷新速率可包含延长刷新操作之间的间隔或减少每一刷新操作中刷新的行数。刷新速率可为默认刷新速率的因素。例如，如果默认刷新速率是32ms，那么本机速率可为1x(例如1x＝32ms)。刷新速率可放大到例如8x。2x刷新速率可等于16ms。3x刷新速率可等于10.6ms。4x刷新速率可等于8ms。且8x刷新速率可等于4ms。本文中所提供的本机速率及其它刷新速率仅作为实例提供且可选择其它本机速率及/或刷新速率。

例如，可使用三个位对存储刷新速率的模式寄存器进行编程。000位值可表示可等于32ms的1x本机速率。001位值可表示可等于16ms刷新速率的2x刷新速率。010位值可表示可等于10.6ms刷新速率的3x刷新速率。011位值可表示可等于8ms刷新速率的4x刷新速率。100位值可表示可等于6.4ms刷新速率的5x刷新速率。101位值可表示等于5.3ms刷新速率的6x刷新速率，以及其它可能刷新速率。

修改对应于存储器区或整个存储器的刷新速率提供定制功率与安全性之间的平衡的能力。使刷新速率增量会增加所利用功率且提高经存储数据的安全性。通过缩短刷新之间的间隔，存储在存储器单元中的电荷泄漏或丢失的时间变少。然而，缩短刷新之间的间隔也利用更多功率。通过延长刷新之间的间隔，存储在存储器单元中的电荷泄漏或丢失的时间变多。然而，延长刷新之间的间隔也利用更少功率。

鉴于修改刷新速率的安全性方面，可基于用于存储器区的安全性规范指派对应于存储器区的刷新速率。例如，受保护区345-1可具有比主阵列空间346-1高的优先级，从而导致将较短的8ms刷新速率指派给受保护区345-1。受保护区345-2可具有比受保护区345-3高的优先级，受保护区345-3可具有比主阵列空间346-2高的优先级，从而将较短的8ms刷新速率指派给受保护区345-2，将16ms刷新速率指派给受保护区345-3，且将32ms刷新速率指派给主阵列空间346-2。

将刷新速率指派给多个受保护区345-1、345-2及345-3可与多个受保护区345-1、345-2及345-3的阶层对应。例如，受保护区的优先级越高，指配给给定受保护区的刷新速率越短。

在各种实例中，设备可包括存储器阵列(例如，存储器阵列330-1及330-2)、经配置以识别存储器阵列的刷新速率的模式寄存器及控制电路。控制电路可经配置以接收修改存储器阵列的刷新速率、将指示经修改刷新速率的位值存储在模式寄存器中且按照模式寄存器的指示符合经修改刷新速率来刷新存储器阵列的请求。

请求可为由主机提供的命令。命令可伴随有对应于受保护区的密钥，因此利用对应于对应受保护区的密钥验证刷新模式选择命令。

模式寄存器可经配置以存储对应于包含刷新速率及经修改刷新速率的多个刷新速率的多个数据值。模式寄存器可利用多个位存储多个刷新速率使得每一位值可经映射到不同刷新速率。

图4是根据本发明的数个实施例的实施存取模式的存储器阵列430的框图。存储器阵列430可包括布置成由存取线(其在本文中可被称为字线或选择线)耦合的行及由感测线(其在本文中可被称为数字线或数据线)耦合的列的存储器单元。因而，存取线可被称为存储器阵列430的行且感测线可被称为存储器阵列430的列。存取线包含存取线402-1及402-2。感测线包含感测线404-1及404-2。

图4还包含感测电路450。感测电路450可包含多个感测放大器，包含感测放大器451。感测放大器可经耦合到感测线404-1及404-2。感测线404-1可提供感测数字且感测线404-2可提供参考数字。图4还包含存储器单元407-1及407-2。存储器单元407-1经耦合到存取线402-1及感测线404-1。存储器单元407-2经耦合到存取线402-1及感测线404-2。

图4绘示2T存取模式的实施方案。在2T存取模式中，多个存储器单元用来存储单个位。例如，存储器单元407-1及407-2可用来存储单个位。与利用单个存储器单元来存储单个位相比，利用多个存储器单元来存储单个位可利用更多存储器单元。与利用单个存储器单元来存储位相比，利用两个存储器单元来存储位可将能够存储在受保护区中的数据量减少一半。在1T存取模式中，单个存储器单元用来存储单个位。

图4还展示用于存储器阵列430的行的地址方案。存储器阵列430的行地址(RA)可包括三个位。行地址的最低有效位可被标记为RA0 408-1，行地址的下一最低有效位可被标记为RA1 408-2，且最高有效行地址可被标记为RA2 408-3。尽管在图4所提供的实例中行地址由三个位组成，但是可利用比本文中所展示更多或更少的位定义行地址。本文中所提供的行地址仅用于绘示目的且并非意在限制性。在2T存取模式中，当存取存储器阵列430的受保护区中的存储器单元时，可压缩出(例如，忽略)最低有效位。

例如，如果存取线402-1的地址是011位值且存取线402-1的地址是010位值，那么忽略最低有效位可能导致存取线402-1及存取线402-1两者具有01X位值的相同地址。为存取线402-1及402-2提供相同地址可提供存取线402-1及402-2的同时激活。同时激活存取线402-1及402-2可能导致存储在感测放大器451中的存储器单元407-1及407-2中的电荷的累积。即，存储器单元407-1及407-2的组合电荷可经放置在感测线404-1上且经转移到感测放大器451。

控制器可利用受保护区检测逻辑在2T存取模式中运作时利用的相同查找表。检测逻辑可描述经配置以确定地址或多个地址是否在受保护区中的逻辑。控制器可响应于从模式寄存器检索2T存取模式而确定受保护区以一半密度运作。响应于确定受保护区以一半密度运作，控制器可压缩出行地址的最低有效位。在激活行时，可利用受保护区检测逻辑在内部比较提供到存储器装置的地址与受保护区(例如，受保护区地址范围)以进行安全/键控存取。受保护区寄存器可利用起始地址或表定义受保护区。受保护区寄存器可用于定义区是否以开放式阵列样式2T2C模式中的一者运作。1T1C开放式架构与2T2C开放式架构之间的变化可提供重新使用受保护区寄存器来确定地址是否在受保护区中。

在一些实例中，控制器可在将数据存储在受保护区中之前确定存取模式。例如，响应于确定利用存储器单元来存储位的1T存取模式，存储器装置可利用单个存储器单元存储位。响应于确定存取模式是2T存取模式，存储器装置可利用两个存储器单元存储位。在图4的实例中，两个存储器单元407-1及407-2中的每一者可存储表示相同位的电荷。例如，如果待存储位是1位，那么存储器单元407-1及407-2可各自存储对应于1位的电荷。

与参考电压相比，累积存储器单元407-1及407-2的电荷以感测单个位可增加电压裕度。增加电压裕度可通过可通过在经历与电荷在存储器单元中的存储相关联的故障之前提供更大误差裕度而提供安全性。例如，如果实施1T存取模式、数字电压是0.5V且单元电压是1.2V，那么最终电压可为0.7V，这导致0.2V感测电压裕度。数字电压可被称为参考电压且最终电压可被称为经感测电压。最终电压可为由感测电路451感测的电压。如果实施2T存取模式、数字电压是0.5V、单元电压是1.2V×2，那么最终电压可为0.811V。图4中所展示的2T存取模式的感测电压裕度是0.311V。1T存取模式下的0.2V感测电压裕度小于0.311V，从而在检索存储在受保护区中的数据时提供更大裕度。本文中所提供的数字电压、单元电压、最终电压及/或感测电压裕度是实例性且非限制性的。

在一些实例中，存储器单元407-1及407-2可为相邻存储器单元。存取线402-1及402-2也可为相邻存取线。在各种实例中，存储器单元407-1及407-2可并非为相邻存储器单元。存取线402-1及402-2也可为非相邻存取线。

图5是根据本发明的数个实施例的实施存取模式的存储器阵列503-1及503-2的框图。存储器阵列503-1包含感测电路550-1、感测放大器551-1、存取线502-1以及感测线504-1及504-2。存储器阵列503-2包含感测电路550-2、感测放大器551-2、存取线502-2及502-3以及感测线504-3及504-4。

存储器阵列503-1的存储器单元507-1经耦合到存取线502-1及感测线504-1。存储器阵列503-1的存储器单元507-2经耦合到存取线502-1及感测线504-2。存储器阵列503-2的存储器单元507-3经耦合到存取线502-2及感测线504-3。存储器阵列503-2的存储器单元507-4经耦合到存取线502-3及感测线504-1。感测线504-1及504-2经耦合到存储器阵列503-1中的感测放大器551-1。感测线504-3及504-4经耦合到存储器阵列503-2中的感测放大器551-2。

存储器阵列503-1实施折叠式架构。在折叠式架构中，感测线可经耦合到同一感测放大器。例如，感测线504-1及504-2共同耦合到感测放大器551-1。通常，耦合感测线504-1及504-2提供存储在存储器单元507-1及507-2中的电荷的聚集。

具有折叠式架构的存储器阵列503-1实施2T存取模式。然而，与图4中所提供的实例相反，存储器单元507-1及507-2存储表示0位值及1位值的不同电荷。例如，存储器单元507-1存储1位值且存储器单元507-2存储0位值。

在与存储器阵列503-1相关联地展示的折叠式架构及与存储器阵列503-2相关联地展示的开放式架构中，实施2T存取模式可能导致存储器单元507-1及507-4的单元电压是1.2V，数字电压是0.5V且最终电压是0.7V。存储器单元507-2及507-3的单元电压可为0.0V，数字电压可为0.5V且最终电压可为0.357V。感测电压裕度是0.343V。

与相同于图4中所展示的感测线相反，存储器单元503-2及503-3经耦合到不同感测线504-3及504-4。待存取单元的地址的解码导致一起触发字线502-2及502-3。一起触发字线502-2及502-3会一起提供存储器单元507-3及507-4的激活。一起激活存储器单元507-3及507-4提供存储在存储器单元507-3及507-4中的电荷的聚集。

用来存储图4及5中的位的电荷是不同的。在图4中，相同电荷经存储在两个不同存储器单元中。在图5中，不同电荷经存储在存储器单元507-3及507-4中。例如，表示1位的电荷可经存储在存储器单元507-4中且不同电荷或表示0位的电荷的缺乏可经存储在存储器单元507-3中。图5进一步绘示通过分别激活多个存取线及/或多个感测线(例如存取线502-2及502-3以及感测线504-3及504-4)，可使用多个存储器单元来存储单个位值。

图6绘示根据本发明的数个实施例的用于在存储器阵列中实施刷新模式的方法的实例流程图。在660处，响应于寄存器指示第一操作模式，可根据第一刷新模式操作存储器阵列，在第一刷新模式中以第一速率刷新存储器阵列。在662处，响应于寄存器指示第二操作模式，可根据第二刷新模式操作存储器阵列，在第二刷新模式中以第一速率刷新存储器阵列的第一区且以与第一速率不同的第二速率刷新存储器阵列的第二区。

所述方法还可包含接收设置存储器阵列的操作模式的命令及与命令相关联的值。与命令一起接收的值可为对应于命令的密钥。可使用密钥来验证命令。响应于接收命令及对应于命令的第一密钥，可比较第一密钥与对应于寄存器的第二密钥。响应于确定第一密钥匹配第二密钥，可将所述值存储在寄存器中，其中所述值是第一操作模式或第二操作模式中的一者。响应于确定第一密钥不匹配第二密钥，可不将所述值存储在寄存器中。

在各种实例中，寄存器可存储任何数目种操作模式。例如，寄存器可存储第三操作模式。响应于寄存器指示第三操作模式，可根据第三刷新模式操作存储器阵列，在第三刷新模式中以第一速率刷新存储器阵列的第一区且以第三速率刷新存储器阵列的第三区。与受保护区相关联的刷新速率中的每一者可不同。例如，第一速率、第二速率及第三速率可为不同速率。在不同实例中，一些刷新速率可为相同刷新速率，而其它刷新速率是不同刷新速率。例如，第一速率、第二速率及第三速率中的至少两者可为相同速率。

可基于对存储在存储器阵列的特定区中的数据提供的保护级别更改刷新速率。例如，存储器阵列的第二区可存储敏感数据使得第二刷新速率用来以比对应于用来刷新第一区的第一刷新速率的刷新速率的刷新频率高的频率刷新第二区。

在各种实例中，耦合到存储器阵列的控制电路可经配置以响应于第一寄存器指示第一操作模式，根据第一刷新模式操作存储器阵列，在第一刷新模式中以第一速率刷新存储器阵列。响应于第一寄存器指示第二操作模式，控制电路可经配置以根据第二刷新模式操作存储器阵列，在第二刷新模式中以第一速率刷新存储器阵列的第一区且以与第一速率不同的第二速率刷新存储器阵列的第二区。

响应于第一寄存器指示第二操作模式，可防止经接收存取命令存取存储器阵列的第二区，除非经由认证过程认证经接收存取命令。响应于第一寄存器指示第一操作模式，可允许经接收存取命令存取存储器阵列的第二区且存取存储器阵列的第一区而不经由认证过程进行认证。

可通过比较相关联于经接收存取命令的密钥与存储在第二寄存器中的密钥来执行认证过程。在一些实例中，实施本文中所描述的实例的设备可包括存储器装置，所述存储器装置包括存储器阵列、控制电路及包含第一寄存器的多个寄存器。所述设备还可包含经由接口耦合到存储器装置的主机，其中在存储器装置上执行认证过程。在一些实例中，可执行认证过程而无来自主机的指导。主机可提供密钥(例如，值)而不指导认证过程的执行及/或如何实行认证过程。

响应于第一寄存器指示第二操作模式，控制电路可进一步经配置以根据第一存取模式存取存储器阵列的第一区且根据与第一存取模式不同的第二存取模式存取存储器阵列的第二区。响应于第一寄存器指示第一操作模式，控制电路可进一步经配置以根据第一存取模式存取存储器阵列的第一区及第二区。在一些实例中，第一存取模式可包括激活单个字线以感测经存储数据值且第二存取模式可包括激活至少两个字线以感测经存储数据值。

在包括开放式感测线架构的实例中，可通过将对应于相同数据值的电荷存储到相邻单元而将数据值存储在阵列的第二区中，其中相邻单元经耦合到第一感测线及不同字线且可经由耦合到第一感测线及参考感测线的感测放大器读取存储在第二区内的数据值。在包括开放式感测线架构的实例中，可通过以下步骤将数据值存储在阵列的第二区中：将对应于真实数据值及补充数据值中的一者的电荷存储在耦合到第一感测线及第一字线的第一单元中；及将对应于真实数据值及补充数据值中的另一者的电荷存储在耦合到互补感测线及不同字线的第二单元中。可经由耦合到第一感测线及互补感测线的感测放大器读取存储在第二区内的数据值。

在其中存储器阵列包括折叠式感测线架构的实例中，可通过将对应于真实数据值及补充数据值中的一者的电荷存储在耦合到第一感测线及第一字线的第一单元中而将数据值存储在阵列的第二区中。还可通过将对应于真实数据值及补充数据值中的另一者的电荷存储在耦合到互补感测线及第一字线的第二单元中而存储数据值。还可经由耦合到第一感测线及互补感测线的感测放大器读取存储在第二区内的数据值。

在一些实例中，控制电路可经配置以响应于寄存器指示第一操作模式，经由第一存取模式存取存储器阵列且响应于寄存器指示第二操作模式，经由第一存取模式存取阵列的第一区并经由第二存取模式存取存储器阵列的第二区。第一存取模式可包括其中经由存储在单个电荷存储结构上的电荷存储数据值的存取模式，且第二存取模式可包括其中经由存储在多个电荷存储结构上的电荷存储数据值的存取模式。

第二操作模式可包括安全操作模式，其中控制电路经配置以防止经接收存取命令存取阵列的第二区，除非经由认证过程认证经接收存取命令。第一操作模式可包括其中控制电路经配置以允许经接收存取命令存取阵列的第二区且存取阵列的第一区而不经由认证过程进行认证的操作模式。

可接收第一密钥及对应于经接收存取命令的地址。控制电路可进一步经配置以确定地址在第二区中，且响应于接收存取命令及地址在第二区中，比较第一密钥与对应于第二区的第二密钥以确定是否授权存取第二区，其中第二密钥对应于第二区。响应于第一密钥第二密钥匹配，可允许经接收存取命令经由第二存取模式存取存储器阵列的第二区。

尽管在本文中单独地论述存取模式及刷新模式，但是可在存储器上同时设置存取模式及刷新模式。例如，存储器部分(例如，存储器受保护区)可经配置有开放式架构的2T存取模式且可同时经配置有3X刷新速率。因此，可组合本文中所描述的实例。

图7绘示计算机系统740的实例机器，在计算机系统740内可执行用于使所述机器执行本文中所论述的各种方法的指令集。在各种实施例中，计算机系统740可对应于主机系统(例如，图1的系统110)，所述主机系统包含、经耦合到或利用存储器子系统(例如，图1的存储器装置120)或可用来执行控制器(例如，图1的控制器140，包含图2的寄存器224、226、228及231)的操作。在替代实施例中，所述机器可经连接(例如，经联网)到LAN、内联网、外联网及/或互联网中的其它机器。所述机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作，作为对等(或分布式)网络环境中的对等机器，或作为云端计算基础架构或环境中的服务器或客户端机器。

机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设施、服务器、网络路由器、交换机或网桥、或能够执行指定所述机器待采取的动作的指令集(顺序指令或其它指令)的任何机器。此外，虽然绘示单个机器，但是术语“机器”也应被理解为包含个别地或共同地执行指令集(或多个指令集)以执行本文中所论述的任何一或多种方法的机器的任何集合。

实例计算机系统740包含经由总线730彼此进行通信的处理装置702、主存储器704(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器706(例如，快闪存储器、静态随机存取存储器(SRAM)等)及数据存储系统718。

处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器、或实施指令集组合的处理器。处理装置702还可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置702经配置以执行指令726以执行本文中所论述的操作及步骤。计算机系统740可进一步包含网络接口装置708以通过网络720进行通信。

数据存储系统718可包含在其上存储体现本文中所描述的任何一或多种方法或功能的指令726或软件的一或多个集的机器可读存储媒体724(也被称为计算机可读媒体)。指令726在由计算机系统740执行期间也可全部地或至少部分地驻留在主存储器704内及/或处理装置702内，主存储器704及处理装置702也构成机器可读存储媒体。

在一个实施例中，指令726包含实施对应于图1的控制器140的功能的指令。虽然在实例实施例中将机器可读存储媒体724展示为单个媒体，但是术语“机器可读存储媒体”应被视为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”也应被认为包含能够存储或编码指令集以供机器执行且使机器执行本发明的任何一或多种方法的任何媒体。因此，术语“机器可读存储媒体”应被视为包含但不限于固态存储器、光学媒体及磁性媒体。

尽管本文中已绘示及描述特定实施例，但是所属领域一般技术人员将明白，经计算以实施相同结果的布置可替换所展示的特定实施例。本发明意在涵盖本发明的各种实施例的改编或变动。应理解，上文描述是以绘示性方式且非限制性方式进行。在审阅上文描述后，上述实施例的组合及本文中未具体地描述的其它实施例对于所属领域技术人员来说将是显而易见的。本发明的各种实施例的范围包含其中使用上述结构及方法的其它应用。因此，本发明的各种实施例的范围应参考所附权利要求书连同此权利要求书所享有的等效物的全范围来确定。

在前文具体实施方式中，出于简化本发明的目的而在单个实施例中将各种特征组合在一起。本发明方法不应被解释为反映本发明的所揭示实施例必须使用比每一权利要求中明确地记载的特征多的特征的意图。相反，如所附权利要求书所反映，发明主题在于少于单个所揭示实施例的所有特征。因此，下文权利要求书由此并入具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (23)

1.一种用于存储器的刷新及存取模式的设备，其包括：

存储器阵列；及

控制电路，其经耦合到所述存储器阵列且经配置以：

响应于第一寄存器值指示第一操作模式，根据第一刷新模式操作所述存储器阵列，在所述第一刷新模式中以第一速率刷新所述存储器阵列；

响应于所述第一寄存器值指示第二操作模式，根据第二刷新模式操作所述存储器阵列，在所述第二刷新模式中以所述第一速率刷新所述存储器阵列的第一区且以与所述第一速率不同的第二速率刷新所述存储器阵列的第二区；

响应于所述第一寄存器值指示所述第二操作模式，防止响应于经接收存取命令而存取所述存储器阵列的所述第二区，除非经由认证过程认证所述经接收存取命令；且

响应于所述第一寄存器值指示所述第一操作模式，允许响应于所述经接收存取命令而存取所述存储器阵列的所述第二区且存取所述存储器阵列的所述第一区而不经由所述认证过程进行认证。

2.根据权利要求1所述的设备，其中控制电路进一步经配置以通过比较相关联于所述经接收存取命令的值与存储在第二寄存器值中的值而执行所述认证过程。

3.根据权利要求1所述的设备，其中所述设备包括：

存储器装置，其包括所述存储器阵列、所述控制电路及包含所述第一寄存器值的多个寄存器值；及

主机，其经由接口耦合到所述存储器装置，其中在所述存储器装置上执行认证过程且无来自所述主机的指导。

4.根据权利要求1所述的设备，其中响应于所述第一寄存器值指示所述第二操作模式，所述控制电路进一步经配置以：

根据第一存取模式存取所述存储器阵列的所述第一区；且

根据与所述第一存取模式不同的第二存取模式存取所述存储器阵列的所述第二区。

5.根据权利要求4所述的设备，其中响应于所述第一寄存器值指示所述第一操作模式，所述控制电路进一步经配置以根据所述第一存取模式存取所述存储器阵列的所述第一区及所述第二区。

6.根据权利要求4所述的设备，其中：

所述第一存取模式包括激活单个字线以感测经存储数据值；且

所述第二存取模式包括激活至少两个字线以感测所述经存储数据值。

7.根据权利要求6所述的设备，其中所述存储器阵列包括开放式感测线架构，且其中所述控制电路经配置以：

通过将对应于相同数据值的电荷存储到相邻单元中而将数据值存储在所述阵列的所述第二区中，其中所述相邻单元经耦合到第一感测线及不同字线；且

经由耦合到所述第一感测线及参考感测线的感测放大器读取存储在所述第二区内的数据值。

8.根据权利要求6所述的设备，其中所述存储器阵列包括开放式感测线架构，且其中所述控制电路经配置以：

通过以下步骤将数据值存储在所述阵列的所述第二区中：

将对应于真实数据值及补充数据值中的一者的电荷存储在耦合到第一感测线及第一字线的第一单元中；及

将对应于所述真实数据值及所述补充数据值中的另一者的电荷存储在耦合到互补感测线及不同字线的第二单元中；且

经由耦合到所述第一感测线及所述互补感测线的感测放大器读取存储在所述第二区内的数据值。

9.根据权利要求4所述的设备，其中所述存储器阵列包括折叠式感测线架构，且其中所述控制电路经配置以：

通过以下步骤将数据值存储在所述阵列的所述第二区中：

将对应于真实数据值及补充数据值中的一者的电荷存储在耦合到第一感测线及第一字线的第一单元中；及

将对应于所述真实数据值及所述补充数据值中的另一者的电荷存储在耦合到互补感测线及所述第一字线的第二单元中；且

经由耦合到所述第一感测线及所述互补感测线的感测放大器读取存储在所述第二区内的数据值。

10.根据权利要求1所述的设备，其中所述第一速率是比所述第二速率慢的速率。

11.根据权利要求1所述的设备，其中所述寄存器值经存储在多用途寄存器MPR中。

12.一种用于存储器的刷新及存取模式的设备，其包括：

存储器阵列；及

控制电路，其经耦合到所述存储器阵列且经配置以：

响应于寄存器值指示第一操作模式，经由第一存取模式存取所述存储器阵列；且

响应于所述寄存器值指示第二操作模式，经由所述第一存取模式存取所述阵列的第一区且经由第二存取模式存取所述存储器阵列的第二区；

其中所述第一存取模式包括其中经由存储在单个电荷存储结构上的电荷存储数据值的存取模式；

其中所述第二存取模式包括其中经由存储在多个电荷存储结构上的电荷存储数据值的存取模式；

其中所述第二操作模式包括安全操作模式，其中所述控制电路经配置以防止经接收存取命令存取所述阵列的所述第二区，除非经由认证过程认证所述经接收存取命令；且

其中所述第一操作模式包括其中所述控制电路经配置以允许所述经接收存取命令存取所述阵列的所述第二区且存取所述阵列的所述第一区而不经由所述认证过程进行认证的操作模式。

13.根据权利要求12所述的设备，其中所述控制电路进一步经配置以接收第一密钥及对应于所述经接收存取命令的地址。

14.根据权利要求13所述的设备，其中所述控制电路进一步经配置以：

确定所述地址在所述第二区中；

响应于接收所述存取命令及所述地址在所述第二区中，比较所述第一密钥与对应于所述第二区的第二密钥以确定是否授权存取所述第二区，其中所述第二密钥对应于所述第二区。

15.根据权利要求14所述的设备，其中所述控制电路进一步经配置以响应于所述第一密钥匹配所述第二密钥，允许所述经接收存取命令经由所述第二存取模式存取所述存储器阵列的所述第二区。

16.一种用于存储器的刷新及存取模式的方法，其包括：

响应于寄存器值指示第一操作模式，根据第一刷新模式操作存储器阵列，在所述第一刷新模式中以第一速率刷新所述存储器阵列；

响应于所述寄存器值指示第二操作模式，根据第二刷新模式操作所述存储器阵列，在所述第二刷新模式中以所述第一速率刷新所述存储器阵列的第一区且以与所述第一速率不同的第二速率刷新所述存储器阵列的第二区；

响应于所述寄存器值指示所述第二操作模式，防止响应于经接收存取命令而存取所述存储器阵列的所述第二区，除非经由认证过程认证所述经接收存取命令；及

响应于所述寄存器值指示所述第一操作模式，允许响应于所述经接收存取命令而存取所述存储器阵列的所述第二区且存取所述存储器阵列的所述第一区而不经由所述认证过程进行认证。

17.根据权利要求16所述的方法，其进一步包括接收设置所述存储器阵列的操作模式的命令及与所述命令相关联的值。

18.根据权利要求17所述的方法，其进一步包括：

响应于接收所述命令及对应于所述命令的第一密钥，比较所述第一密钥与对应于寄存器的第二密钥；及

响应于确定所述第一密钥匹配所述第二密钥，将所述值存储在所述寄存器中，其中所述值是所述第一操作模式或所述第二操作模式中的一者。

19.根据权利要求18所述的方法，其进一步包括响应于确定所述第一密钥不匹配所述第二密钥，避免将所述值存储在所述寄存器中。

20.根据权利要求16所述的方法，其进一步包括：

响应于所述寄存器值指示第三操作模式，根据第三刷新模式操作所述存储器阵列，在所述第三刷新模式中以所述第一速率刷新所述存储器阵列的所述第一区且以第三速率刷新所述存储器阵列的第三区。

21.根据权利要求20所述的方法，其中所述第一速率、所述第二速率及所述第三速率是不同速率。

22.根据权利要求20所述的方法，其中所述第一速率、所述第二速率及所述第三速率中的至少两者是相同速率。

23.根据权利要求16所述的方法，其中所述存储器阵列的所述第二区存储敏感数据使得所述第二速率用来以比对应于用来刷新所述第一区的所述第一速率的刷新频率高的频率刷新所述第二区。

Images