KR101780664B1 - 홀 도금방법 및 이 방법을 이용한 홀을 가진 기판 도금장치 - Google Patents
홀 도금방법 및 이 방법을 이용한 홀을 가진 기판 도금장치 Download PDFInfo
- Publication number
- KR101780664B1 KR101780664B1 KR1020150144015A KR20150144015A KR101780664B1 KR 101780664 B1 KR101780664 B1 KR 101780664B1 KR 1020150144015 A KR1020150144015 A KR 1020150144015A KR 20150144015 A KR20150144015 A KR 20150144015A KR 101780664 B1 KR101780664 B1 KR 101780664B1
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- plating
- substrate
- plating liquid
- nozzle
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 홀 도금방법 및 이를 이용한 도금장치에 관한 것으로서, 보다 상세하게는 기판 표면에 미세하며 깊게 마련되어 있는 홀을 도금으로 채울 때에 있어서 도금액을 각 홀에 충분히 공급함으로써 양호한 도금품질을 얻을 수 있게 하는 홀 도금방법 및 이 방법에 의한 도금장치에 관한 것이다. 위 방법은; 기판에 마련되어 있는 홀을 도금하는 방법에 있어서; 분사공을 갖는 노즐을 이용하여 상기 홀 내부에 도금액을 1:1로 분사 공급함으로써 상기 홀 내부에 도금이 이루어지도록 하는 것을 특징으로 한다.
Description
본 발명은 홀 도금방법 및 이를 이용한 도금장치에 관한 것으로서, 보다 상세하게는 기판 표면에 미세하며 깊게 마련되어 있는 홀을 도금으로 채울 때에 있어서 도금액을 각 홀에 충분히 공급함으로써 양호한 도금품질을 얻을 수 있게 하는 홀 도금방법 및 이 방법에 의한 도금장치에 관한 것이다.
최근 반도체 부품은 초소형화, 고용량화, 고집적화되고 있는데, 이를 위해서 각종 반도체용 기판에는 다수의 홀이 형성되고 있다. 이 홀은 기판의 상하면 간의 통전을 위해 기계적 드릴 또는 UV, YAG 및 CO2 레이저 드릴 등의 방법을 이용하여 만들어진다. 이 홀을 통상 비아홀(Via Hole)이라 한다.
한편 최근에 널리 확산되고 있는 실리콘 관통 전극(TSV, Through Silicon Via) 기술은 실리콘 디바이스의 3차원 실장에 사용되는 기술인데, 여기에 블라인드 비아홀이 필수적으로 존재하게 된다. 이 블라인드 비아홀은 도전체가 충전됨으로써 기판 간의 적층을 통해 3차원 집적 회로(3D IC three-dimensional integrated circuit)를 가능하게 한다. 이 비아홀은 그 이외에도 다양한 용도로 활용될 수 있으며, 기판은 인쇄회로기판, 실리콘 또는 글래스 웨이퍼 등이 될 수도 있다.
종래에 비아홀을 통전 가능한 소재로 충전하기 위한 방법으로는 용융 상태의 금속페이스트를 충전하는 방식과 습식 무전해 도금 방식이 있었다. 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb 등으로 된 도전성 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것이다. 그리고 무전해 도금방식에 관련하여서는 많은 양의 화학약품이 사용됨으로써 심각한 환경오염 문제를 일으킬 수 있으며 많은 산업용수가 사용되고 장비가 커질 수밖에 없는 비효율성이 지적된다. 또한 도금층 중간에 보이드(Void)가 형성되는 경우가 많아 도금 품질면에서 신뢰성이 떨어지는 문제가 있기도 하였다. 또한 도금작업에 소요되는 시간이 너무 길기 때문에 단축시켜야 주장이 있었다.
현재 반도체 기술에 있어서 요구되고 있는 비아홀의 어스펙스비(AR, 비아홀의 깊이를 지름값으로 나눈 수치)가 갈수록 커지고 있다. 이 경향에 의하면 종래의 도금방식으로는 만족스러운 관통전극을 형성하기가 어려워지게 마련이다. 미세한 비아홀 내부에 도금액을 공급하기가 어렵기 때문이다. 따라서 비아홀 내부에 보다 적극적인 도금액 공급 방안이 절실하다.
위와 같은 문제에 대한 본 발명의 목적은, 다양한 종류의 반도체 기판에 도금을 가함으로써 기판 상에 마련되어 있는 비아홀을 통전소재로써 충전(filling)하기 위한 도금장치를 제공하는 것을 목적으로 한다. 본 발명의 좀 더 구체적인 목적은, 도금액의 소모량을 줄이고, 도금에 소요되는 시간을 크게 단축시켜 작업 효율성을 높이고, 어스펙트비(AR)가 큰 비아홀 및 깊이가 300㎛ 미만인 비아홀에도 도금액을 충분히 공급함으로써 도금 상태를 양호하게 하여 제품 품질을 향상시킬 수 있는 반도체 기판용 도금장치를 제공하는 것에 있다.
위와 같은 목적은,
기판에 마련되어 있는 직경 500㎛ 이하의 홀을 도금하는 방법에 있어서;
분사공을 갖는 노즐을 이용하여 상기 홀 내부에 도금액을 1:1로 분사 공급함으로써 상기 홀 내부에 도금이 이루어지도록 하는 것을 특징으로 하는 홀 도금방법에 의해 달성된다.
본 발명의 다른 목적은;
면에 수직한 방향으로 직경 500㎛ 이하의 홀이 다수 형성되어 있는 기판에 도금을 하기 위한 것으로서, 상기 기판을 지지 고정하기 위한 기판지지수단;
도금액 유입통로를 제공하기 위한 제1유입공 및 도금액 배출통로가 되는 드레인관로가 마련되는 하부판;
상기 하부판 상면에 고정되는 것으로서, 도금액 유입통로를 제공하기 위한 제2유입공과 도금액 배출통로를 제공하기 위한 제2배수공이 타공 형성되는 애노드판;
상기 애노드판 상면에 고정되는 것으로서 피도금물인 인쇄회로기판에 마련되어 있는 홀에 대응되는 개수와 위치에, 나아가 상기 도금액 유입통로와 소통되도록 분사공이 타공되며, 도금액이 배출되도록 하는 제1배수공이 타공되어 있는 노즐블럭;
상기 노즐블럭의 상부에 상기 노즐블럭과 마주하도록 상기 기판을 위치시키기 위한 기판지지수단;
상기 제1유입공을 통해 도금액이 압력을 갖고 유입되도록 상기 하부판에 연결되는 도금액공급부;를 포함함으로써;
도금액이 상기 분사공을 통해 상기 홀로 1:1로 분사 공급되도록 하는 것을 특징으로 하는 비아홀을 가진 기판 도금장치에 의해 달성된다.
본 발명의 실시예에 의하면, 상기 노즐블럭은 노즐지지대와, 노즐지지대보다 얇은 두께로서 상기 분사공이 형성되는 노즐판을 포함하되; 상기 애노드판의 상면과 상기 노즐블럭 사이에 공급된 도금액이 체류할 수 있는 도금액 체류공간이 마련되도록 할 수 있다.
상기 기판과 노즐블럭 사이에는 상기 분사공과 기판 사이의 간격을 이격시키기 위한 상부판이 개입되되; 상기 상부판 중 상기 분사공이 설치된 부분에는 분사되는 도금액이 관통될 수 있도록 통과공이 마련될 수 있다.
위와 같은 구성에 의하면, 직경이 작은 홀 내부를 도금함에 있어서 그 내부로 직접 도금액을 분사함으로써 도금액의 완벽한 공급이 가능해지고 따라서 도금품질을 극히 양호하게 얻을 수 있게 된다.
좀 더 구체적으로는 도금이 이루어지는 속도를 높일 수 있게 되며 보이드(void) 현상을 최소화할 수 있게 된다. 또한 TSV 기술 동향에 따른 어스펙트비가 큰 비아홀의 경우에도 만족스럽게 도금액을 공급할 수 있게 되어 작업속도의 증진 및 도금품질의 향상이 이루어질 수 있게 된다.
도 1은 본 발명의 실시예에 의한 홀 도금방법을 도시화한 구성도이다.
도 2는 본 발명의 실시예에 의한 홀이 형성된 기판용 도금장치의 일부 단면 구성도이다.
도 3은 본 발명의 실시예에 의한 홀이 형성된 기판용 도금장치의 사시도이다.
도 4는 본 발명의 실시예에 의한 홀이 형성된 기판용 도금장치의 분해 사시도이다.
도 5는 본 발명의 실시예에 의한 홀이 형성된 기판용 도금장치의 전체 구성도이다.
도 2는 본 발명의 실시예에 의한 홀이 형성된 기판용 도금장치의 일부 단면 구성도이다.
도 3은 본 발명의 실시예에 의한 홀이 형성된 기판용 도금장치의 사시도이다.
도 4는 본 발명의 실시예에 의한 홀이 형성된 기판용 도금장치의 분해 사시도이다.
도 5는 본 발명의 실시예에 의한 홀이 형성된 기판용 도금장치의 전체 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 내용을 상세하게 설명한다.
우선 도 1을 참조하여 본 발명의 방법을 설명한다.
본 발명은 면에 수직한 방향으로 다수의 홀(101)이 형성되어 있는 기판(100)에 도금을 하기 위한, 홀이 형성된 기판용 도금장치를 제공한다. 여기서 홀(101)이라 함은 통상 비아홀(Via hole)을 의미하지만 반드시 이에 한정되는 것은 아니며 다양한 용도의 다른 홀이 될 수도 있다. 이 홀(101)은 특히 기판(100)의 두께 중 일부에만 마련되는 것으로서, 통상 이러한 형태의 홀(101)을 블라인드 비아홀이라 한다(도 4 참조). 홀(101)의 직경은 100 ~ 500㎛가 될 수 있으나 이 또한 예시에 불과하며 현재 5 ~15㎛ 까지 그의 직경이 작아지는 추세에 있기도 한다.
또한 기판(100)이라 함은 일반적으로 인쇄회로기판 등 반도체용 기판을 의미하지만, 합성수지 시트 또는 글라스(glass) 기판이 될 수도 있다. 따라서 기판(100)의 종류 및 홀(101)의 용도에 따라 본 발명의 권리범위가 제한되어서는 아니 된다.
기판(100)은 통상 작업자의 허리높이에 설치되며, 수작업이나 기계식으로 도금장치에 공급 및 수취된다. 도시된 바에 의하면 기판(100)은 수평으로 설치되고 있지만 반드시 이에 한정되는 것은 아니다. 다만 수평식이 기판(100)의 공급 및 수취를 위해 편리할 것이므로 이하에서는 수평식을 기준으로 하여 설명한다.
본 발명은 직경이 작은 홀(101), 예를 들어 기판에 마련되어 있는 직경 500㎛ 이하의 홀을 도금하는 유용한 방법을 제공한다. 그보다 큰 직경의 홀(101)은 종래의 다른 방법에 의해서도 도금이 가능하므로 본 발명은 종래의 방법으로는 도금품질이 매우 낮게 되거나 아예 도금이 이루어지지 않는 정도의 홀(101)을 도금하는 방법을 제공한다.
본 발명에서 홀(101)의 직경(D1)을 500㎛ 이하라고 명시하고 있지만 이와 균등한 정도의 직경을 가진 홀(101)을 도금하는 경우라면 본 발명의 권리범위가 미친다고 해석되어야 한다.
본 발명에 의하면, 위의 홀(101)의 직경(D1)과 같은 직경(D2) 500㎛ 이하의 분사공(1)을 갖는 노즐(3)을 이용하여 홀(101) 내부에 도금액을 1:1로 분사 공급함으로써 홀(101) 내부에 도금이 이루어지도록 한다. 노즐(1)은 기판(100)으로부터 소정 거리(L)만큼 이격된 상태에서 도금액을 분사한다. 이 거리(L)는 노즐 직경(D2)에 대하여 1 ~ 10배라면 적당하다. 분사공(1)을 통해 분출되는 도금액은 가느다란 물줄기이며 큰 압력을 갖고 있음으로써 홀(101) 내부로 관입될 수 있게 된다.
위와 같은 도금방법을 구현하기 위한 도금장치가 도 2 이하에 도시된다. 이하 도 2 이하를 참조하여 설명한다.
기판지지수단(5)은 홀(101)이 다수 형성되어 있는 기판(100)을 지지 고정하기 위한 것이다. 홀(101)은 기판(100)의 면에 수직한 방향으로 마련되며, 직경(D1)은 500㎛ 이하이며, 깊이(H)는 200 ~ 800㎛일 수 있다.
하부판(7)은 도금액 유입통로를 제공하기 위한 것으로서, 제1유입공(9)이 타공 형성된다. 애노드판(11)은 하부판(7) 상면에 고정되는 것으로서, 도금액 유입통로를 제공하기 위한 제2유입공(13)이 타공 형성된다.
애노드판(11) 상면에 고정되는 노즐블럭(15)이 도 1 에서의 노즐(3)로서의 역할을 담당한다. 기판(100)에는 여러 개의 홀(101)이 마련되며, 본 발명자는 이들 홀(101) 각각에 1:1 로 대응하는 노즐(3)을 만들기 위한 적절한 방법을 모색하였다. 그 결과 블록 형태의 노즐, 즉 노즐블럭(15)을 제안하게 되었다. 노즐블럭(15)에는 다수의 미세한 분사공(1)이 레이저 가공에 의해 마련된다.
홀(101)은 기판(100) 상에 소정의 패턴을 갖고 마련되는 것이 보통이다. 따라서 노즐블럭의 분사공(1) 역시 그 패턴대로 마련되는 것이 바람직하다. 즉 노즐블럭(15)에는 피도금물인 인쇄회로기판에 마련되어 있는 비아홀에 대응되는 개수와 위치에, 나아가 도금액 유입통로와 소통되도록 분사공이 타공되어 있다.
기판지지수단(5)은 노즐블럭(15)의 상부에 노즐블럭(15)과 마주하도록 기판(100)을 위치시킨다. 도금액 공급부(17)는 제1유입공(9)을 통해 도금액이 압력을 갖고 유입되도록 하부판(7)의 하부에 연결된다. 이와 같은 구성에 의하면, 도금액이 분사공(1)을 통해 기판(100) 상의 각 홀(101)을 향해 개별적으로 분사 공급되게 된다.
본 발명의 실시예에 의하면, 노즐블럭(15)은 노즐지지대(19)와, 노즐지지대(19)보다 얇은 두께로서 분사공(1)이 형성되는 노즐판(20)을 포함한다. 그리고 애노드판(11)의 상면과 노즐블럭(15) 사이에 공급된 도금액이 체류할 수 있는 도금액 체류공간(21)이 마련되도록 할 수 있다. 각 분사공(1)을 통해 균일하게 도금액이 분출 공급되도록 하기 위함이다.
기판(100)과 노즐블럭(15) 사이에는 분사공(1)과 기판(100) 사이의 간격을 이격시키기 위한 상부판(23)이 개입된다. 상부판(23) 중 분사공(1)이 설치된 부분에는 분사되는 도금액이 관통될 수 있도록 통과공(25)이 마련될 수 있다.
또한 노즐블럭(15), 애노드판(11) 및 하부판(7)에는 제1,2배수공(27,29)이 마련된다. 제1,2배수공(27,29)은 서로 일직선상으로 연통되어 있다. 하부판(7)에는 도 2의 도면상 지면에 직각을 이루는 방향으로 마련된 드레인관로(31)가 마련된다. 제1,2배수공(27,29)은 이 드레인관로(31)와 연결되어 있다. 따라서 홀(101)로 유입된 후 자중에 의해 떨어진 도금액은 압력이 저하되어 분사공(1)으로 유입되지 못하고 그 측부에 마련되어 있는 배수공(27,29)과 드레인관로(31)를 통해 외부로 배출된다. 도금액은 회수되어 재사용될 것이다.
하부플레이트(7) 하부에는 도 3 내지 도 4에 도시된 것처럼 도금액공급부(17)의 나머지 구성요소가 설치된다. 도금액공급부(17)는 컴프레서(미도시됨) 및 도금액공급관이 연결되는 박스의 형태로 되어 있다. 박스의 하부에는 도금액유입구가 마련되어 있다. 도금액공급부(17)는 유체압력을 분산하여 하부판(7) 전체 면에 걸쳐 균일하게 압력이 작용하도록 하는 것이다.
이하, 도금장치의 전체적 구성을 도 5를 참조하여 설명한다.
기판지지수단(5)은 프레임(41)에 고정되는 실린더(43)에 의해 상하로 기동하면서 기판을 위에서 누르게 된다. 여러 개의 기판에 동시에 도금이 가해질 수 있다. 도금액 공급부(17)는 프레임 저부에 분사공이 위를 향하도록 설치된다.
위에 도시 및 설명된 구성은 본 발명의 기술적 사상에 근거한 바람직한 실시예에 지나지 아니한다. 당업자는 통상의 기술적 상식을 바탕으로 다양한 변경실시를 할 수 있을 것이지만 이는 본 발명의 보호범위에 포함될 수 있음을 주지해야 할 것이다.
1 : 분사공 3 : 노즐
5 : 기판지지수단 7 : 하부판
11 : 애노드판 15 : 노즐블럭
17 : 도금액공급부 19 : 노즐지지대
23 : 상부판 25 : 통과공
27,29 : 제1,2배수공 31 : 드레인관로
41 : 프레임 43 : 실린더
100 : 기판 101 : 홀(hole)
5 : 기판지지수단 7 : 하부판
11 : 애노드판 15 : 노즐블럭
17 : 도금액공급부 19 : 노즐지지대
23 : 상부판 25 : 통과공
27,29 : 제1,2배수공 31 : 드레인관로
41 : 프레임 43 : 실린더
100 : 기판 101 : 홀(hole)
Claims (4)
- 삭제
- 면에 수직한 방향으로 직경 500㎛ 이하의 홀이 다수 형성되어 있는 기판에 도금을 하기 위한 것으로서, 상기 기판을 지지 고정하기 위한 기판지지수단;
도금액 유입통로를 제공하기 위한 제1유입공 및 도금액 배출통로가 되는 드레인관로가 마련되는 하부판;
상기 하부판 상면에 고정되는 것으로서, 도금액 유입통로를 제공하기 위한 제2유입공과 도금액 배출통로를 제공하기 위한 제2배수공이 타공 형성되는 애노드판;
상기 애노드판 상면에 고정되는 것으로서 피도금물인 인쇄회로기판에 마련되어 있는 비아홀에 대응되는 개수와 위치에, 나아가 상기 도금액 유입통로와 소통되도록 직경 500㎛ 이하의 분사공이 타공되며, 도금액이 배출되도록 하는 제1배수공이 타공되어 있는 노즐블럭;
상기 노즐블럭의 상부에 상기 노즐블럭과 마주하도록 상기 기판을 위치시키기 위한 기판지지수단;
상기 제1유입공을 통해 도금액이 압력을 갖고 유입되도록 상기 하부판에 연결되는 도금액공급부;를 포함함으로써;
도금액이 상기 분사공을 통해 상기 홀로 1:1로 분사 공급되도록 하며;
상기 노즐블럭은;
노즐지지대와, 상기 노즐지지대보다 얇은 두께로서 상기 분사공이 형성되는 노즐판을 포함하되;
상기 애노드판의 상면과 상기 노즐블럭 사이에 공급된 도금액이 체류할 수 있는 도금액 체류공간이 마련되는 것을 특징으로 하는 깊은 홀을 가진 기판 도금장치.
- 삭제
- 제2항에 있어서,
상기 기판과 노즐블럭 사이에는 상기 분사공과 기판 사이의 간격을 이격시키기 위한 상부판이 개입되되;
상기 상부판 중 상기 분사공이 설치된 부분에는 분사되는 도금액이 관통될 수 있도록 통과공이 마련되는 것을 특징으로 하는 깊은 홀을 가진 기판 도금장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150144015A KR101780664B1 (ko) | 2015-10-15 | 2015-10-15 | 홀 도금방법 및 이 방법을 이용한 홀을 가진 기판 도금장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150144015A KR101780664B1 (ko) | 2015-10-15 | 2015-10-15 | 홀 도금방법 및 이 방법을 이용한 홀을 가진 기판 도금장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170044794A KR20170044794A (ko) | 2017-04-26 |
KR101780664B1 true KR101780664B1 (ko) | 2017-09-22 |
Family
ID=58704925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150144015A KR101780664B1 (ko) | 2015-10-15 | 2015-10-15 | 홀 도금방법 및 이 방법을 이용한 홀을 가진 기판 도금장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101780664B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006032476A (ja) * | 2004-07-13 | 2006-02-02 | Fujikura Ltd | ビアフィリングめっき方法 |
JP2006152348A (ja) | 2004-11-26 | 2006-06-15 | Shinko Electric Ind Co Ltd | 部分めっき装置 |
KR100729838B1 (ko) | 2006-03-27 | 2007-06-18 | 한국기계연구원 | 회로기판의 비아홀 통전시스템 및 그 방법 |
-
2015
- 2015-10-15 KR KR1020150144015A patent/KR101780664B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006032476A (ja) * | 2004-07-13 | 2006-02-02 | Fujikura Ltd | ビアフィリングめっき方法 |
JP2006152348A (ja) | 2004-11-26 | 2006-06-15 | Shinko Electric Ind Co Ltd | 部分めっき装置 |
KR100729838B1 (ko) | 2006-03-27 | 2007-06-18 | 한국기계연구원 | 회로기판의 비아홀 통전시스템 및 그 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20170044794A (ko) | 2017-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5363746B2 (ja) | 切断装置及び切断方法 | |
WO2004081261A3 (en) | Plating apparatus | |
JPH1083982A (ja) | ウェーハの洗浄装置 | |
KR19980080929A (ko) | 범프의 형성방법 및 도금 장치 | |
CN101400480A (zh) | 磨料水射流式切断装置 | |
CN104349589A (zh) | 印刷电路板以及印刷电路板及其盘中孔的制作方法 | |
JP2009202311A5 (ko) | ||
JP2013171862A (ja) | 金属ペースト充填方法及び金属ペースト充填装置及びビアプラグ作製方法 | |
KR101780664B1 (ko) | 홀 도금방법 및 이 방법을 이용한 홀을 가진 기판 도금장치 | |
CN101214484B (zh) | 基板清洗装置 | |
CN101795535A (zh) | 可选择性油墨塞孔并易研磨的塞孔机 | |
KR20120048523A (ko) | 배선기판 제조방법 | |
KR20080109514A (ko) | 기판 식각 장치 | |
JP3501747B2 (ja) | メッキ装置の流量調整可能なメッキ液噴出ノズルシステム | |
JP2001179611A (ja) | 化学的機械研磨装置 | |
KR101577702B1 (ko) | 홀이 형성된 기판용 도금장치 | |
US20030111339A1 (en) | Plating system | |
CN109661124A (zh) | 一种ic载板新型表面处理方法 | |
JP2012099768A (ja) | 配線基板の製造方法 | |
US20110174528A1 (en) | Method of forming circuit interconnection, circuit board, and circuit interconnection film having film thickness larger than width thereof | |
WO2015137442A1 (ja) | 基板処理方法及び基板処理治具 | |
JP4602895B2 (ja) | メッキ装置 | |
US20130312911A1 (en) | Wet-etching equipment and its supplying device | |
KR100789528B1 (ko) | 회로기판용 연마장치 | |
US20110180313A1 (en) | Method of forming circuit interconnection, circuit board, and circuit interconnection film having film thickness larger than width thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |