KR101757918B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101757918B1
KR101757918B1 KR1020100037843A KR20100037843A KR101757918B1 KR 101757918 B1 KR101757918 B1 KR 101757918B1 KR 1020100037843 A KR1020100037843 A KR 1020100037843A KR 20100037843 A KR20100037843 A KR 20100037843A KR 101757918 B1 KR101757918 B1 KR 101757918B1
Authority
KR
South Korea
Prior art keywords
metal
insulating film
gate
liquid crystal
transparent metal
Prior art date
Application number
KR1020100037843A
Other languages
English (en)
Other versions
KR20110118318A (ko
Inventor
이준엽
송상무
황인호
김민보
이태근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100037843A priority Critical patent/KR101757918B1/ko
Publication of KR20110118318A publication Critical patent/KR20110118318A/ko
Application granted granted Critical
Publication of KR101757918B1 publication Critical patent/KR101757918B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133519—Overcoatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Abstract

본 발명의 실시예는, 표시영역과 비표시영역을 포함하는 기판; 표시영역에 매트릭스 형태로 형성된 서브 픽셀들; 및 비표시영역에 위치하며 전기적으로 연결된 적어도 세 개의 전극층으로 이루어진 공통전압배선을 포함하는 액정표시장치를 제공한다.

Description

액정표시장치{Liquid Crystal Display Device}
본 발명의 실시예는 액정표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정 표시장치(Liquid Crystal Display: LCD), 유기전계 발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다. 그 중 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화가 가능한 액정 표시장치가 널리 사용되고 있다.
액정표시장치는 수광형 표시장치로 분류된다. 이러한 액정표시장치는 액정패널의 하부에 위치하는 백라이트유닛으로부터 광원을 제공받아 영상을 표현할 수 있다. 액정표시장치의 액정패널은 컬러필터가 형성된 컬러필터기판과 박막트랜지스터가 형성된 트랜지스터기판 사이에 형성된 액정층을 포함하는 서브 픽셀들이 매트릭스 형태로 형성된다. 매트릭스 형태로 형성된 서브 픽셀들은 통상 데이터신호, 스캔신호 및 공통전압 등에 의해 구동된다.
종래 액정표시장치는 액정패널에서 공통전압을 공급하는 공통전압배선의 저저항 구조를 확보하기 위해 폭이 넓은 단층의 공통전압배선을 형성하였다. 이에 따라, 종래 액정표시장치는 액정패널의 비표시영역에 위치하는 베젤영역이 넓어지는 문제가 있어 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 액정패널에서 공통전압을 공급하는 공통전압배선의 저저항 배선구조를 확보함과 동시에 베젤영역의 폭을 줄일 수 있는 액정표시장치를 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명의 실시예는, 표시영역과 비표시영역을 포함하는 기판; 표시영역에 매트릭스 형태로 형성된 서브 픽셀들; 및 비표시영역에 위치하며 전기적으로 연결된 적어도 세 개의 전극층으로 이루어진 공통전압배선을 포함하는 액정표시장치를 제공한다.
공통전압배선은, 비표시영역의 최외곽에 위치하고 적어도 두 개의 절연막에 의해 구분된 게이트 금속, 제1투명 금속, 소오스/드레인 금속 및 제2투명 금속을 포함할 수 있다.
공통전압배선은, 기판 상에 형성된 게이트 금속과, 게이트 금속 상에 형성된 제1절연막과, 제1절연막 상에 형성된 제1투명 금속과, 제1투명 금속 상에 형성된 소오스/드레인 금속과, 소오스/드레인 금속 상에 형성된 제2절연막과, 제2절연막 상에 형성된 제2투명 금속을 포함하고, 제2투명 금속은 제1절연막 및 제2절연막에 형성된 콘택홀들을 통해 게이트 금속, 제1투명 금속 및 소오스/드레인 금속과 전기적으로 연결될 수 있다.
공통전압배선은, 기판 상에 형성된 게이트 금속과, 게이트 금속 상에 형성된 제1절연막과, 제1절연막 상에 형성된 액티브층과, 액티브층 상에 형성된 소오스/드레인 금속과, 소오스/드레인 금속 상에 형성된 제2절연막과, 제2절연막 상에 형성된 제1투명 금속과, 제1투명 금속 상에 형성된 제3절연막과, 제3절연막 상에 형성된 제2투명 금속을 포함하고, 제2투명 금속은 제1절연막, 제2절연막 및 제3절연막에 형성된 콘택홀들을 통해 게이트 금속, 액티브층, 소오스/드레인 금속 및 제1투명 금속과 전기적으로 연결될 수 있다.
기판은 비표시영역의 일측 외곽에 위치하며 외부기판과 연결되는 패드부를 포함하며, 공통전압배선은, 패드부에 연결되어 비표시영역의 삼면을 둘러싸도록 형성될 수 있다.
공통전압배선은, 비표시영역의 최외곽에 위치하고 적어도 하나의 절연막으로 구분된 게이트 금속, 투명 금속 및 소오스/드레인 금속을 포함할 수 있다.
공통전압배선은, 기판 상에 형성된 게이트 금속과, 게이트 금속 상에 형성된 제1절연막과, 제1절연막 상에 형성된 투명 금속과, 투명 금속 상에 형성된 소오스/드레인 금속과, 소오스/드레인 금속 상에 형성된 제2절연막을 포함하고, 투명 금속은 제1절연막에 형성된 콘택홀을 통해 게이트 금속과 전기적으로 연결될 수 있다.
투명 금속은, 서브 픽셀에 포함된 화소 전극과 동일한 공정에 의해 형성될 수 있다.
공통전압배선은, 기판 상에 형성된 게이트 금속과, 게이트 금속 상에 형성된 제1절연막과, 제1절연막 상에 형성된 소오스/드레인 금속과, 소오스/드레인 금속 상에 형성된 제2절연막과, 제2절연막 상에 형성된 투명 금속을 포함하고, 소오스/드레인 금속은 제1절연막에 형성된 제1콘택홀을 통해 게이트 금속과 전기적으로 연결되고 투명 금속은 제2절연막에 형성된 제2콘택홀을 통해 소오스/드레인 금속과 전기적으로 연결될 수 있다.
투명 금속은, 서브 픽셀에 포함된 공통 전극과 동일한 공정에 의해 형성될 수 있다.
본 발명의 실시예는, 액정패널에서 공통전압을 공급하는 공통전압배선을 3층이나 4층 구조로 형성하여 저저항 배선구조를 확보함과 동시에 베젤영역의 폭을 줄일 수 있는 액정표시장치를 제공하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 블록도.
도 2는 본 발명의 제1실시예에 따른 액정표시장치의 평면도.
도 3은 도 2에 도시된 서브 픽셀의 공정 단면도.
도 4는 도 2에 도시된 A1-A2 영역의 단면도.
도 5는 도 2에 도시된 B1-B2 영역의 단면도.
도 6은 본 발명의 제2실시예에 따른 액정표시장치의 평면도.
도 7은 도 6에 도시된 서브 픽셀의 공정 단면도.
도 8은 도 6에 도시된 C1-C2 영역의 단면도.
도 9는 도 6에 도시된 D1-D2 영역의 단면도.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 블록도 이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 타이밍구동부(TCN), 액정패널(PNL), 게이트구동부(SDRV), 데이터구동부(DDRV), 백라이트유닛(BLU) 및 전원부(PWR)를 포함한다.
타이밍구동부(TCN)는 외부로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK), 데이터신호(DATA)를 공급받는다. 타이밍구동부(TCN)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK) 등의 타이밍신호를 이용하여 데이터구동부(DDRV)와 게이트구동부(SDRV)의 동작 타이밍을 제어한다. 타이밍구동부(TCN)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임기간을 판단할 수 있으므로 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 타이밍구동부(TCN)에서 생성되는 제어신호들에는 게이트구동부(SDRV)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터구동부(DDRV)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함될 수 있다. 게이트 타이밍 제어신호(GDC)에는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등이 포함된다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트신호가 발생하는 게이트 드라이브 IC(Integrated Circuit)에 공급된다. 게이트 시프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 시프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다. 데이터 타이밍 제어신호(DDC)에는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등이 포함된다. 소스 스타트 펄스(SSP)는 데이터구동부(DDRV)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터구동부(DDRV) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터구동부(DDRV)의 출력을 제어한다. 한편, 데이터구동부(DDRV)에 공급되는 소스 스타트 펄스(SSP)는 데이터전송 방식에 따라 생략될 수도 있다.
액정패널(PNL)은 박막트랜지스터기판(이하 TFT기판으로 약칭)과 컬러필터기판 사이에 위치하는 액정층을 포함하며 매트릭스형태로 배치된 서브 픽셀들(SP)을 포함한다. TFT기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 스토리지 커패시터들 등이 형성되고, 컬러필터기판에는 블랙매트릭스들, 컬러필터들 등이 형성된다. 하나의 서브 픽셀(SP)은 상호 교차하는 데이터라인(D1)과 게이트라인(G1)에 의해 정의된다. 하나의 서브 픽셀(SP)에는 게이트라인(G1)을 통해 공급된 게이트신호에 의해 구동하는 TFT, 데이터라인(D1)을 통해 공급된 데이터신호를 데이터전압으로 저장하는 스토리지 커패시터(Cst), 스토리지 커패시터(Cst)에 저장된 데이터전압에 의해 구동하는 액정셀(Clc)이 포함된다. 액정셀(Clc)은 화소전극(1)에 공급된 데이터전압과 공통 전극(2)에 공급된 공통전압에 의해 구동된다. 공통 전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 컬러필터 기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 TFT기판 상에 형성된다. 공통 전극(2)은 공통전압배선(VCOM)으로부터 공통전압을 공급받는다. 액정패널(PNL)의 TFT기판과 컬러필터기판에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 액정패널(PNL)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.
게이트구동부(SDRV)는 타이밍구동부(TCN)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 액정패널(PNL)에 포함된 서브 픽셀들(SP)의 TFT들이 동작 가능한 게이트 구동전압의 스윙폭으로 신호의 레벨을 시프트시키면서 게이트신호를 순차적으로 생성한다. 게이트구동부(SDRV)에는 게이트라인들(GL)을 통해 생성된 게이트신호를 액정패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다. 게이트구동부(SDRV)는 IC 형태로 액정패널(PNL) 상에 실장되거나 GIP(Gate In Panel) 형태로 액정패널(PNL) 상에 형성될 수 있다.
데이터구동부(DDRV)는 타이밍구동부(TCN)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍구동부(TCN)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터구동부(DDRV)는 병렬 데이터 체계의 데이터로 변환할 때, 데이터신호(DATA)를 감마 기준전압으로 변환한다. 데이터구동부(DDRV)는 데이터라인들(DL)을 통해 변환된 데이터신호(DATA)를 액정패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다. 데이터구동부(DDRV)는 IC 형태로 액정패널(PNL) 상에 실장되거나 GIP(Gate In Panel) 형태로 액정패널(PNL) 상에 형성될 수 있다.
백라이트유닛(BLU)은 액정패널(PNL)에 광을 제공한다. 백라이트유닛(BLU)은 광을 출사하는 광원, 광을 액정패널(PNL)에 안내하는 도광판, 광을 집광 및 확산하는 광학시트 등을 포함한다.
전원부(PWR)는 외부로부터 공급된 입력전원(Vin)을 직류전원으로 변환하여 공통전압(Vcom), 제1고전압(Vdd) 및 제2고전압(Vcc) 등을 출력한다. 공통전압(Vcom)은 공통전압배선(VCOM)에 공급되고 제1고전압(Vdd)은 게이트구동부(SDRV) 및 데이터구동부(DDRV)에 공급되고 제2고전압(Vcc)은 타이밍구동부(TCN)에 공급된다. 전원부(PWR)는 액정패널(PNL)과 연결되는 인쇄회로기판 상에 실장될 수 있다.
이하, 본 발명의 실시예들에 따른 액정표시장치의 구조에 대해 더욱 자세히 설명한다.
<제1실시예>
도 2는 본 발명의 제1실시예에 따른 액정표시장치의 평면도이고, 도 3은 도 2에 도시된 서브 픽셀의 공정 단면도이며, 도 4는 도 2에 도시된 A1-A2 영역의 단면도이고, 도 5는 도 2에 도시된 B1-B2 영역의 단면도이다.
도 2에 도시된 바와 같이, 본 발명의 제1실시예에 따른 액정표시장치의 액정패널은 표시영역(AA)과 비표시영역(BZx1, BZx2, BZy1, BZy2)을 포함하는 기판(110)을 포함한다. 표시영역(AA)은 영상을 표시하는 영역으로 정의되고, 비표시영역(BZx1, BZx2, BZy1, BZy2)은 영상을 비표시하는 영역으로 베젤영역(BZA)으로 정의된다. 표시영역(AA)에는 매트릭스 형태로 형성된 서브 픽셀들(SP)이 형성된다. 반면, 비표시영역(BZx1, BZx2, BZy1, BZy2)이 되는 베젤영역(BZA)에는 공통전압배선(VCOM), 데이터라인들(DL), 게이트라인들(GL), 구동부(DIC) 및 패드부(PAD)가 형성된다.
데이터라인들(DL)은 구동부(DIC)로부터 출력된 데이터신호들이 서브 픽셀들(SP)에 공급되도록 배선된다. 게이트라인들(GL)은 구동부(DIC)로부터 출력된 게이트신호들이 서브 픽셀들(SP)에 공급되도록 배선된다. 공통전압배선(VCOM)은 전원부로부터 출력된 공통전압이 서브 픽셀들(SP)에 공급되도록 디귿(ㄷ) 형태로 배선된다. 비표시영역(BZx1, BZx2, BZy1, BZy2)에 형성된 공통전압배선(VCOM)이 표시영역(AA)에 형성된 공통전극에 연결되는 방식은 다양하므로 이에 대한 도시는 생략한다. 패드부(PAD)는 외부로부터 공급된 각종 전원 및 신호들이 구동부(DIC) 및 공통전압배선(VCOM) 등에 공급되도록 외부 인쇄회로기판 등에 전기적으로 연결된다. 실시예에서 구동부(DIC)는 도 1에 도시된 게이트구동부(SDRV)와 데이터구동부(DDRV)가 하나의 원칩 IC로 실장된 것으로 간략 도시하나 이에 한정되지 않는다.
이하, 서브 픽셀(SP) 및 공통전압배선(VCOM)의 구조에 대해 더욱 자세히 설명한다.
도 2 및 도 3을 참조하면, 서브 픽셀(SP)은 박막트랜지스터가 형성되는 비투과부(NTA)와 화소전극 및 공통 전극이 형성되는 투과부(TA)를 포함하며 이의 구조는 다음과 같이 (a)부터 (f)의 순으로 형성된다.
기판(110) 상에 정의된 비투과부(NTA)에는 게이트 전극이 되는 게이트 금속(111)이 형성된다. 게이트 금속(111)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성될 수 있다. 비투과부(NTA) 및 투과부(TA)를 포함하는 게이트 금속(111) 상에는 제1절연막(113)이 형성된다. 제1절연막(113)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 형성될 수 있다. 제1절연막(113) 상에 정의된 비투과부(NTA)에는 액티브층(118)이 형성되고 이와 더불어 제1절연막(113) 상에 정의된 투과부(TA)에는 화소 전극이 되는 제1투명 금속(114)이 형성된다. 액티브층(118)은 소오스 영역, 채널 영역 및 드레인 영역을 포함하며, 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 제1투명 금속(114)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등과 같은 투명 금속으로 형성될 수 있다. 비투과부(NTA)의 액티브층(118)에는 소오스/드레인 전극이 되는 소오스/드레인 금속(115a, 115b)이 형성되고 이들 중 하나는 제1투명 금속(114)에 연결된다. 소오스/드레인 금속(115a, 115b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성될 수 있다. 비투과부(NTA) 및 투과부(TA)를 포함하는 소오스/드레인 금속(115a, 115b) 상에는 제2절연막(116)이 형성된다. 제2절연막(116)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 형성될 수 있다. 비투과부(NTA) 및 투과부(TA)를 포함하는 제2절연막(116) 상에는 공통 전극이 되는 제2투명 금속(117)이 형성된다. 제2투명 금속(117)은 ITO나 IZO 등과 같은 투명 금속으로 형성될 수 있다. 제2투명 금속(117)의 경우 투과부(TA) 상에서 다수로 패턴되어 분할된 형태로 형성되며, 이는 도 2에 도시된 공통전압배선(VCOM)에 연결된다.
도 2 내지 도 4를 참조하면, 공통전압배선(VCOM)은 비표시영역(BZx1, BZx2, BZy1, BZy2)의 최외곽에 위치하고 적어도 두 개의 절연막(113, 116)에 의해 구분된 게이트 금속(111), 제1투명 금속(114), 소오스/드레인 금속(115) 및 제2투명 금속(117)을 포함한다.
게이트 금속(111)은 기판(110) 상에 형성되고 서브 픽셀(SP)에 포함된 게이트 금속(111)과 동일한 공정 및 재료에 의해 형성될 수 있다. 제1절연막(113)은 게이트 금속(111) 상에 형성되고 서브 픽셀(SP)에 포함된 제1절연막(113)과 동일한 공정 및 재료에 의해 형성될 수 있다. 제1투명 금속(114)은 제1절연막(113) 상에 형성되고 서브 픽셀(SP)에 포함된 제1투명 금속(114)과 동일한 공정 및 재료에 의해 형성될 수 있다. 소오스/드레인 금속(115)은 제1투명 금속(114) 상에 형성되고 서브 픽셀(SP)에 포함된 소오스/드레인 금속(115a, 115b)과 동일한 공정 및 재료에 의해 형성될 수 있다. 제2절연막(116)은 제1절연막(113) 상에 형성되어 소오스/드레인 금속(115)을 덮도록 형성되고 서브 픽셀(SP)에 포함된 제2절연막(116)과 동일한 공정 및 재료에 의해 형성될 수 있다. 제2투명 금속(117)은 제2절연막(116) 상에 형성되고 서브 픽셀(SP)에 포함된 제2투명 금속(117)과 동일한 공정 및 재료에 의해 형성될 수 있다. 제1절연막(113) 및 제2절연막(116)에는 제1콘택홀(CH1) 및 제2콘택홀(CH2)이 형성된다. 제1 및 제2콘택홀(CH1, CH2)는 일괄 식각 방법에 의해 식각되어 형성될 수 있다. 이에 따라, 제2절연막(116)의 상부에 제2투명 금속(117)이 형성되면 제2투명 금속(117)은 제1 및 제2콘택홀(CH1, CH2)을 통해 게이트 금속(111), 제1투명 금속(114) 및 소오스/드레인 금속(115)과 전기적으로 연결되어 공통전압배선(VCOM)을 구성하게 된다.
제1실시예는 위와 같이 공통전압배선(VCOM)이 게이트 금속(111), 제1투명 금속(114), 소오스/드레인 금속(115) 및 제2투명 금속(117)으로 이루어진 4중 배선 구조로 형성된다. 이와 달리, 제1실시예의 다른 실시예에 따르면 공통전압배선(VCOM)은 하기와 같이 3중 배선 구조로 형성될 수도 있다.
도 5를 참조하면, 공통전압배선(VCOM)은 비표시영역(BZx1, BZx2, BZy1, BZy2)의 최외곽에 위치하고 적어도 하나의 절연막(113)에 의해 구분된 게이트 금속(111), 제1투명 금속(114) 및 소오스/드레인 금속(115)을 포함한다.
게이트 금속(111)은 제1절연막(113)에 형성된 콘택홀(CH)을 통해 제1투명 금속(114)과 전기적으로 연결된다. 여기서, 제1절연막(113)에는 콘택홀(CH)이 적어도 하나 포함되며, 콘택홀(CH)의 위치는 비표시영역(BZx1, BZx2, BZy1, BZy2) 내에서 자유롭게 선택될 수 있다. 소오스/드레인 금속(115)은 제1투명 금속(114) 상에 직접 형성되므로 전기적인 접촉을 위한 콘택홀이 미요구된다. 여기서, "112"는 서브 픽셀들(SP)에 연결되는 게이트배선들(GL)의 일부를 나타낸다.
<제2실시예>
도 6은 본 발명의 제2실시예에 따른 액정표시장치의 평면도이고, 도 7은 도 6에 도시된 서브 픽셀의 공정 단면도이며, 도 8은 도 6에 도시된 C1-C2 영역의 단면도이고, 도 9는 도 6에 도시된 D1-D2 영역의 단면도이다.
도 6에 도시된 바와 같이, 본 발명의 제2실시예에 따른 액정표시장치의 액정패널은 표시영역(AA)과 비표시영역(BZx1, BZx2, BZy1, BZy2)을 포함하는 기판(110)을 포함한다. 표시영역(AA)은 영상을 표시하는 영역으로 정의되고, 비표시영역(BZx1, BZx2, BZy1, BZy2)은 영상을 비표시하는 영역으로 베젤영역(BZA)으로 정의된다. 표시영역(AA)에는 매트릭스 형태로 형성된 서브 픽셀들(SP)이 형성된다. 반면, 비표시영역(BZx1, BZx2, BZy1, BZy2)이 되는 베젤영역(BZA)에는 공통전압배선(VCOM), 데이터라인들(DL), 게이트라인들(GL), 구동부(DIC) 및 패드부(PAD)가 형성된다.
데이터라인들(DL)은 구동부(DIC)로부터 출력된 데이터신호들이 서브 픽셀들(SP)에 공급되도록 배선된다. 게이트라인들(GL)은 구동부(DIC)로부터 출력된 게이트신호들이 서브 픽셀들(SP)에 공급되도록 배선된다. 공통전압배선(VCOM)은 전원부로부터 출력된 공통전압이 서브 픽셀들(SP)에 공급되도록 디귿(ㄷ) 형태로 배선된다. 비표시영역(BZx1, BZx2, BZy1, BZy2)에 형성된 공통전압배선(VCOM)이 표시영역(AA)에 형성된 공통전극에 연결되는 방식은 다양하므로 이에 대한 도시는 생략한다. 패드부(PAD)는 외부로부터 공급된 각종 전원 및 신호들이 구동부(DIC) 및 공통전압배선(VCOM) 등에 공급되도록 외부 인쇄회로기판 등에 전기적으로 연결된다. 실시예에서 구동부(DIC)는 도 1에 도시된 게이트구동부(SDRV)와 데이터구동부(DDRV)가 하나의 원칩 IC로 실장된 것으로 간략 도시하나 이에 한정되지 않는다.
이하, 서브 픽셀(SP) 및 공통전압배선(VCOM)의 구조에 대해 더욱 자세히 설명한다.
도 6 및 도 7을 참조하면, 서브 픽셀(SP)은 박막트랜지스터가 형성되는 비투과부(NTA)와 화소전극 및 공통 전극이 형성되는 투과부(TA)를 포함하며 이의 구조는 다음과 같이 (a)부터 (f)의 순으로 형성된다.
기판(110) 상에 정의된 비투과부(NTA)에는 게이트 전극이 되는 게이트 금속(111)이 형성된다. 비투과부(NTA) 및 투과부(TA)를 포함하는 게이트 금속(111) 상에는 제1절연막(113)이 형성된다. 제1절연막(113) 상에 정의된 비투과부(NTA)에는 액티브층(118)이 형성된다. 비투과부(NTA)의 액티브층(118)에는 소오스/드레인 전극이 되는 소오스/드레인 금속(115a, 115b)이 형성된다. 비투과부(NTA) 및 투과부(TA)를 포함하는 소오스/드레인 금속(115a, 115b) 상에는 제2절연막(116)이 형성된다. 비투과부(NTA)의 일부 및 투과부(TA)의 일부를 포함하는 제2절연막(116) 상에는 공통 전극이 되는 제1투명 금속(114)이 형성된다. 제2절연막(116) 상에는 비투과부(NTA) 및 투과부(TA)를 포함하는 제1투명 금속(114) 상에 제3절연막(119)이 형성된다. 투과부(TA)의 제3절연막(119) 상에는 화소 전극이 되는 제2투명 금속(117)이 소오스/드레인 금속(115a, 115b) 중 하나에 연결되도록 형성된다. 제1투명 금속(114)의 경우 도 6에 도시된 공통전압배선(VCOM)에 연결되고, 제2투명 금속(117)의 경우 투과부(TA) 상에서 다수로 패턴되어 분할된 형태로 형성된다.
도 6 내지 도 8을 참조하면, 공통전압배선(VCOM)은 비표시영역(BZx1, BZx2, BZy1, BZy2)의 최외곽에 위치하고 적어도 세 개의 절연막(113, 116, 119)에 의해 구분된 게이트 금속(111), 제1투명 금속(114), 소오스/드레인 금속(115) 및 제2투명 금속(117)을 포함한다.
게이트 금속(111)은 기판(110) 상에 형성되고 서브 픽셀(SP)에 포함된 게이트 금속(111)과 동일한 공정 및 재료에 의해 형성될 수 있다. 제1절연막(113)은 게이트 금속(111) 상에 형성되고 서브 픽셀(SP)에 포함된 제1절연막(113)과 동일한 공정 및 재료에 의해 형성될 수 있다. 액티브층(118)은 제1절연막(113) 상에 형성되고 서브 픽셀(SP)에 포함된 액티브층(118)과 동일한 공정 및 재료에 의해 형성될 수 있다. 소오스/드레인 금속(115)은 제1절연막(113) 상에 형성되어 액티브층(118)과 접촉하도록 형성되고 서브 픽셀(SP)에 포함된 소오스/드레인 금속(115a, 115b)과 동일한 공정 및 재료에 의해 형성될 수 있다. 제2절연막(116)은 제1절연막(113) 상에 형성되어 소오스/드레인 금속(115)을 덮도록 형성되고 서브 픽셀(SP)에 포함된 제2절연막(116)과 동일한 공정 및 재료에 의해 형성될 수 있다. 제1투명 금속(114)은 제2절연막(116) 상에 형성되고 서브 픽셀(SP)에 포함된 제1투명 금속(114)과 동일한 공정 및 재료에 의해 형성될 수 있다. 제3절연막(119)은 제1투명 금속(114)을 덮도록 제2절연막(116) 상에 형성되고 서브 픽셀(SP)에 포함된 제3절연막(119)과 동일한 공정 및 재료에 의해 형성될 수 있다. 제2투명 금속(117)은 제3절연막(119) 상에 형성되고 서브 픽셀(SP)에 포함된 제2투명 금속(117)과 동일한 공정 및 재료에 의해 형성될 수 있다.
제1절연막(113), 제2절연막(116) 및 제3절연막(119)에는 제1콘택홀(CH1), 제2콘택홀(CH2) 및 제3콘택홀(CH3)이 형성된다. 제1, 제2 및 제3콘택홀(CH1, CH2, CH3)는 일괄 식각 방법에 의해 식각되어 형성될 수 있다. 이에 따라, 제3절연막(119)의 상부에 제2투명 금속(117)이 형성되면 제2투명 금속(117)은 제1, 제2 및 제3콘택홀(CH1, CH2, CH3)을 통해 게이트 금속(111), 제1투명 금속(114) 및 소오스/드레인 금속(115)과 전기적으로 연결되어 공통전압배선(VCOM)을 구성하게 된다.
제2실시예는 위와 같이 공통전압배선(VCOM)이 게이트 금속(111), 제1투명 금속(114), 소오스/드레인 금속(115) 및 제2투명 금속(117)으로 이루어진 4중 배선 구조로 형성된다. 이와 달리, 제2실시예의 다른 실시예에 따르면 공통전압배선(VCOM)은 하기와 같이 3중 배선 구조로 형성될 수도 있다.
도 9를 참조하면, 공통전압배선(VCOM)은 비표시영역(BZx1, BZx2, BZy1, BZy2)의 최외곽에 위치하고 적어도 두 개의 절연막(113, 116)에 의해 구분된 게이트 금속(111), 제1투명 금속(114) 및 소오스/드레인 금속(115)을 포함한다.
게이트 금속(111)은 제1절연막(113)에 형성된 제1콘택홀(CH1)을 통해 제1절연막(113) 상에 위치하는 소오스/드레인 금속(115)과 전기적으로 연결된다. 소오스/드레인 금속(115)은 제2절연막(116)에 형성된 제2콘택홀(CH2)을 통해 제2절연막(116) 상에 위치하는 제1투명 금속(114)과 전기적으로 연결된다. 여기서, 제1절연막(113)과 제2절연막(116)에는 제1 및 제2콘택홀(CH1, CH2)이 적어도 하나 포함되며, 제1 및 제2콘택홀(CH1, CH2)의 위치는 비표시영역(BZx1, BZx2, BZy1, BZy2) 내에서 자유롭게 선택될 수 있다. 여기서, "112"는 서브 픽셀들(SP)에 연결되는 게이트배선들(GL)의 일부를 나타낸다.
이상 본 발명의 실시예는 액정패널에서 공통전압을 공급하는 공통전압배선을 3층이나 4층 구조로 형성하여 저저항 배선구조를 확보함과 동시에 베젤영역의 폭을 줄일 수 있는 액정표시장치를 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
TCN: 타이밍구동부 PNL: 액정패널
SDRV: 게이트구동부 DDRV: 데이터구동부
BLU: 백라이트유닛 PWR: 전원부
110: 기판 113: 제1절연막
116: 제2절연막 111: 게이트 금속
114: 제1투명 금속 115: 소오스/드레인 금속
117: 제2투명 금속

Claims (11)

  1. 표시영역과 비표시영역을 포함하는 기판;
    상기 표시영역에 매트릭스 형태로 형성된 서브 픽셀들; 및
    상기 비표시영역에 위치하며 전기적으로 연결된 적어도 세 개의 전극층으로 이루어진 공통전압배선을 포함하고,
    상기 공통전압배선은,
    상기 기판 상에 형성된 게이트 금속과,
    상기 게이트 금속 상에 형성된 제1절연막과,
    상기 제1절연막 상에 형성된 액티브층과,
    상기 액티브층 상에 형성된 소오스/드레인 금속과,
    상기 소오스/드레인 금속 상에 형성된 제2절연막과,
    상기 제2절연막 상에 형성된 제1투명 금속과,
    상기 제1투명 금속 상에 형성된 제3절연막과,
    상기 제3절연막 상에 형성된 제2투명 금속을 포함하고,
    상기 제2투명 금속은 상기 제1절연막, 상기 제2절연막 및 상기 제3절연막에 형성된 콘택홀들을 통해 상기 게이트 금속, 상기 액티브층, 상기 소오스/드레인 금속 및 상기 제1투명 금속과 전기적으로 연결되는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 기판은 상기 비표시영역의 일측 외곽에 위치하며 외부기판과 연결되는 패드부를 포함하며,
    상기 공통전압배선은, 상기 패드부에 연결되어 상기 비표시영역의 삼면을 둘러싸도록 형성된 액정표시장치.
  6. 제1항에 있어서,
    상기 공통전압배선은,
    상기 비표시영역의 최외곽에 위치하는 액정표시장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 제2투명 금속은,
    상기 서브 픽셀에 포함된 공통 전극과 동일한 공정에 의해 형성되는 액정표시장치.
  11. 제1항에 있어서,
    상기 액티브층은
    상기 제2투명 금속과 상기 소오스/드레인 금속 간의 전기적인 연결이 이루어지는 콘택홀 영역에 대응하여 배치된 액정표시장치.
KR1020100037843A 2010-04-23 2010-04-23 액정표시장치 KR101757918B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100037843A KR101757918B1 (ko) 2010-04-23 2010-04-23 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100037843A KR101757918B1 (ko) 2010-04-23 2010-04-23 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110118318A KR20110118318A (ko) 2011-10-31
KR101757918B1 true KR101757918B1 (ko) 2017-07-17

Family

ID=45031938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100037843A KR101757918B1 (ko) 2010-04-23 2010-04-23 액정표시장치

Country Status (1)

Country Link
KR (1) KR101757918B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101938879B1 (ko) 2017-10-27 2019-01-15 엘지디스플레이 주식회사 표시장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102051563B1 (ko) 2013-03-29 2019-12-04 삼성디스플레이 주식회사 액정 표시 장치
CN108732840A (zh) * 2018-05-31 2018-11-02 深圳市华星光电技术有限公司 阵列基板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003057673A (ja) * 2001-08-13 2003-02-26 Obayashi Seiko Kk アクティブマトリックス表示装置とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003057673A (ja) * 2001-08-13 2003-02-26 Obayashi Seiko Kk アクティブマトリックス表示装置とその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101938879B1 (ko) 2017-10-27 2019-01-15 엘지디스플레이 주식회사 표시장치
US10878743B2 (en) 2017-10-27 2020-12-29 Lg Display Co., Ltd. Display apparatus
US11270631B2 (en) 2017-10-27 2022-03-08 Lg Display Co., Ltd. Display apparatus
US11842660B2 (en) 2017-10-27 2023-12-12 Lg Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR20110118318A (ko) 2011-10-31

Similar Documents

Publication Publication Date Title
JP4863269B2 (ja) 液晶表示装置とその製造方法及び駆動方法
EP2492783B1 (en) Touch integrated display device
US9697786B2 (en) Display device
JP5099537B2 (ja) 表示装置
KR102261212B1 (ko) 표시장치
KR102020938B1 (ko) 액정표시장치
JP2006040289A (ja) 感知素子を内蔵した液晶表示装置
KR20170058476A (ko) 액정 표시 장치
KR20090067376A (ko) 액정 표시장치
US11163398B2 (en) Touch display device and touch driving method thereof
KR101757918B1 (ko) 액정표시장치
US9583511B2 (en) Array substrate having integrated gate driver and method of fabricating the same
KR102020937B1 (ko) 액정표시장치와 이의 제조방법
KR102040654B1 (ko) 터치센서 일체형 표시장치 및 그 제조방법
KR101899089B1 (ko) 액정표시장치
KR20120002048A (ko) 액정표시장치와 이의 제조방법
KR20120113500A (ko) 광센서를 포함한 액정표시패널과 이를 이용한 표시장치
KR101432826B1 (ko) 액정표시장치 및 그 제조방법
KR102016569B1 (ko) 액정표시장치와 이의 제조방법
KR101904469B1 (ko) 액정표시장치
KR20100055249A (ko) 박막 트랜지스터, 액정표시장치 그리고 이의 제조방법
KR102167137B1 (ko) 액정표시장치와 이의 제조방법
KR20110070364A (ko) 액정표시장치
KR20120000375A (ko) 액정표시장치의 제조방법과 액정표시장치
KR20090070301A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant