JP4863269B2

JP4863269B2 - 液晶表示装置とその製造方法及び駆動方法

Info

Publication number: JP4863269B2
Application number: JP2006156170A
Authority: JP
Inventors: ヘクヮン・カン; キョソプ・チュ
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2005-12-28
Filing date: 2006-06-05
Publication date: 2012-01-25
Anticipated expiration: 2026-06-05
Also published as: US20110187954A1; US8524516B2; JP2007178982A; KR101256663B1; US20070146296A1; CN1991501A; US7944429B2; KR20070069789A; CN100492123C

Description

本発明は液晶表示装置に関し、特に、視認性を向上させ、消費電力を節減させると共に、製造費用を節減させることのできる液晶表示装置とその製造方法及び駆動方法に関する。

液晶表示装置はビデオ信号に応じて液晶セルの光透過率を調節して画像を表示する。このような液晶表示装置はセル毎にスイッチング素子が形成されたアクティブマトリクス（ＡｃｔｉｖｅＭａｔｒｉｘ）タイプに具現され、パソコン用モニタ、事務機器、携帯電話機等の表示装置に適用されている。アクティブマトリクスタイプの液晶表示装置に使用されるスイッチング素子には主に薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」という）が用いられている。

図１は、従来の液晶表示装置の駆動装置を概略的に示す図面である。

図１を参照すると、従来の液晶表示装置の駆動装置は、ｍ×ｎ個の液晶セルＣｌｃがマトリクスタイプに配列され、ｍ個のデータラインＤ１〜Ｄｍとｎ個のゲートラインＧ１〜Ｇｎが交差され、その交差部にＴＦＴが形成された液晶表示パネル１５２と、液晶表示パネル１５２のデータラインＤ１〜Ｄｍにデータ信号を供給するためのデータドライバ６４と、ゲートラインＧ１〜Ｇｎにスキャン信号を供給するためのゲートドライバ６６と、データドライバ６４にガンマ電圧を供給するためのガンマ電圧供給部６８と、システム７０から供給される同期信号を用いてデータドライバ６４とゲートドライバ６６を制御するためのタイミングコントローラ６０と、電源供給部６２から供給される電圧を用いて液晶表示パネル５２に供給される電圧を発生するための直流/直流変換部（以下、「ＤＣ/ＤＣ変換部」という）７４と、バックライト７８を駆動するためのインバータ７６とを備える。

システム７０は、垂直/水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、クロック信号ＤＣＬＫ、データイネーブル信号ＤＥ及びデータＲ、Ｇ、Ｂをタイミングコントローラ６０に供給する。

液晶表示装置５２はデータラインＤ１〜Ｄｍ及びゲートラインＧ１〜Ｇｎの交差部にマトリクス状に配置される複数の液晶セルＣｌｃを備える。液晶セルＣｌｃにそれぞれ形成されたＴＦＴはゲートラインＧから供給されるスキャン信号に応じて、データラインＤ１〜Ｄｍから供給されるデータ信号を液晶セルＣｌｃに供給する。また、液晶セルＣｌｃのそれぞれにはストレージキャパシタＣｓｔが形成される。ストレージキャパシタＣｓｔは液晶セルＣｌｃの画素電極と前段ゲートラインの間に形成されるか、液晶セルＣｌｃの画素電極と共通電極ラインの間に形成され、液晶セルＣｌｃの電圧を一定に維持させる。

ガンマ電圧供給部６８は複数のガンマ電圧をデータドライバ６４に供給する。

データドライバ６４はタイミングコントローラ６０からの制御信号ＣＳに応じて、ディジタルビデオデータＲ、Ｇ、Ｂを階調値に対応するアナログガンマ電圧（データ信号）に変換し、このアナログガンマ電圧をデータラインＤ１〜Ｄｍに供給する。

ゲートドライバ６６はタイミングコントローラ６０からの制御信号ＣＳに応じて、スキャンパルスをゲートラインＧ１〜Ｇｎに順次供給し、データ信号が供給される液晶表示パネル５２の水平ラインを選択する。タイミングコントローラ６０はシステム７０から入力される垂直/水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ及びクロック信号ＤＣＬＫを用いて、ゲートドライバ６６及びデータドライバ６４を制御するための制御信号ＣＳを生成する。ここで、ゲートドライバ６６を制御するための制御信号ＣＳには、ゲートスタートパルス（ＧａｔｅＳｔａｒｔＰｕｌｓｅ：ＧＳＰ）、ゲートシフトクロック（ＧａｔｅＳｈｉｆｔＣｌｏｃｋ：ＧＳＣ）、ゲート出力信号（ＧａｔｅＯｕｔｐｕｔＥｎａｂｌｅ：ＧＯＥ）等が含まれる。そして、データドライバ６４を制御するための制御信号ＣＳには、ソーススタートパルス（ＳｏｕｒｃｅＳｔａｒｔＰｕｌｓｅ：ＳＳＰ）、ソースシフトクロック（ＳｏｕｒｃｅＳｈｉｆｔＣｌｏｃｋ：ＳＳＣ）、ソース出力信号（ＳｏｕｒｃｅＯｕｔｐｕｔＥｎａｂｌｅ：ＳＯＥ）及び極性信号（Ｐｏｌａｒｉｔｙ：ＰＯＬ）等が含まれる。そして、タイミングコントローラ６０はシステム７０から供給されるデータＲ、Ｇ、Ｂを再整列してデータドライバ６４に供給する。

ＤＣ/ＤＣ変換部７４は電源供給部６２から入力される３．３Ｖの電圧を昇圧または減圧して液晶表示パネル５２に供給される電圧を発生する。このようなＤＣ/ＤＣ変換部７４は、ガンマ基準電圧、ゲートハイ電圧ＶＧＨ、ゲートロー電圧ＶＧＬ及び共通電圧Ｖｃｏｍ等を生成する。

インバータ７６は電源供給部６２またはシステム７０のうち、何れか一つから供給される駆動電圧Ｖｉｎｖを用いてバックライト７８を駆動させる。バックライト７８はインバータ７６により制御されて光を生成し、液晶表示パネル５２に供給する。

一方、このような従来の液晶表示装置の液晶表示パネル５２には、外部環境とは関係なく、常に一定な光がバックライト７８から供給されることにより、視認性及び消費電力が低下されてしまう問題がある。このような問題を解決しようとして、フォトダイオード（ｄｉｏｄｅ）等のフォトセンサーを用いて外部光を感知し、感知された結果に応じて使用者の操作によりバックライト１８の明るさを調節する技術が提案された。

しかし、フォトセンサーは液晶表示パネル５２の内部に位置するものではないため、実質的なフォトセンシングに信頼性が低下され、別途に液晶表示装置に追加する場合には費用が増加されてしまうという問題が発生される。

従って、本発明の目的は視認性を向上させ、消費電力を節減させると共に、製造費用を節減させることのできる液晶表示装置とその製造方法及び駆動方法を提供することである。

前記目的の達成のために、本発明に係る液晶表示装置は、画素セルがマトリクス状に配列された表示領域と前記表示領域以外の領域である非表示領域とに区分され、液晶を介して合着された薄膜トランジスタアレイ基板及びカラーフィルターアレイ基板から構成された液晶表示パネルと、前記液晶表示パネルを駆動するためのセル駆動電圧を供給するデータ駆動部が実装されたテープキャリアパッケージと、前記テープキャリアパッケージと接続され、複数の信号ラインが形成された印刷回路ボードと、前記印刷回路ボードと電気的接続手段を通じて接続され、前記バックライトを駆動させるインバータ印刷回路ボードと、前記液晶表示パネルに光を供給するバックライトとを備え、前記液晶表示パネルは、前記非表示領域に形成されると共に、外部光をセンシングし、センシングされた結果に応じて前記バックライトの光量を調節するためのフォトセンシング素子とを備え、前記テープキャリアパッケージは、前記フォトセンシング素子のソースラインと接続され、第１の駆動電圧を前記ソースラインに供給する第１のダミー出力パッドと、前記フォトセンシング素子のゲート電極と接続され、第２の駆動電圧を前記ゲート電極に供給する第２のダミー出力パッドと、前記フォトセンシング素子のドレインラインと接続され、前記フォトセンシング素子のセンシングに応じるセンシング電圧の供給を受ける第３のダミー出力パッドとを含み、前記フォトセンシング素子は、一つのゲート電極及び半導体パターンを共有する複数の薄膜トランジスタが並列に連結された構造であり、前記フォトセンシング素子は、前記カラーフィルターアレイ基板と非重畳され、外部に露出され、前記フォトセンシング素子は、前記ゲート電極であって、下部基板上に形成された前記ゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記半導体パターンであって、前記ゲート絶縁膜を介して前記ゲート電極と重畳される前記半導体パターンと、前記半導体パターン上で互いに対向するソース電極及びドレイン電極と、前記ソース電極が共通に接続されるソースラインと、前記ドレイン電極が共通に接続されるドレインラインとを備え、前記ソース電極及びドレイン電極は互いに交差するよう位置し、前記フォトセンシング素子のソース電極は、前記ドレインラインと対向するようにソースラインから伸張して形成され、前記フォトセンシング素子のドレイン電極は、前記ソースラインと対向するように前記ドレインラインから伸張する形態を有する。
また、本発明に係る液晶表示装置の製造方法は、薄膜トランジスタアレイが位置する表示領域と前記表示領域以外の領域である非表示領域とに区分される薄膜トランジスタアレイ基板を形成する段階と、前記薄膜トランジスタアレイと対応されるカラーフィルターアレイが位置するカラーフィルターアレイ基板を形成する段階と、液晶を介して前記カラーフィルターアレイ基板と前記薄膜トランジスタアレイ基板を合着する段階とを含み、前記薄膜トランジスタアレイ基板を形成する段階は、下部基板上の表示領域に設けられたゲートライン、前記ゲートラインと接続される薄膜トランジスタの第１のゲート電極、および、非表示領域に設けられたフォトセンシング素子の第２のゲート電極を含むゲートパターンを形成する段階と、前記ゲートパターン上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に薄膜トランジスタの第１の半導体パターン、前記フォトセンシング素子の第２の半導体パターンを形成する段階と、前記第１の半導体パターンと接続される第１のソース電極及び第１のドレイン電極、前記第２の半導体パターンと接続される第２のソース電極及び第２のドレイン電極、前記ゲートラインと交差されるデータラインを含むソース/ドレインパターンを形成する段階と、前記薄膜トランジスタの第１のドレイン電極を露出させるコンタクトホールを有する保護膜を形成する段階と、前記コンタクトホールを通じて前記第１のドレイン電極と接続される画素電極を形成する段階とを含み、前記フォトセンシング素子は、前記第２のゲート電極及び前記第２の半導体パターンを共有する複数の薄膜トランジスタが並列に連結された構造であり、前記第２のソース電極と前記第２のドレイン電極とは、交互に交差するように対向して配置され、前記フォトセンシング素子は、前記カラーフィルターアレイ基板と非重畳され、外部に露出され、前記フォトセンシング素子は、前記第２のソース電極が共通に接続され、第２の駆動電圧が供給されるソースライン及び前記第２のドレイン電極は共通に接続され、フォトセンシングによりセンシングされた電圧が供給されるドレインラインをさらに含み、前記フォトセンシング素子の第２ソース電極は、前記ドレインラインと対向するように前記ソースラインから伸張して形成され、前記フォトセンシング素子の第２ドレイン電極は、前記ソースラインと対向するように前記ドレインラインから伸張する形態を有する。
さらに、本発明に係る液晶表示装置の駆動方法は、液晶表示パネルに形成されたフォトセンシング素子により外部光がセンシングされる段階と、前記センシングされた結果に応じて前記液晶表示パネルに供給されるバックライトの光量が調節される段階とを含み、前記フォトセンシング素子は、前記第２のゲート電極及び前記第２の半導体パターンを共有する複数の薄膜トランジスタが並列に連結された構造であり、前記フォトセンシング素子は、さらに、ソース電極とドレイン電極とを有しており、前記ソース電極と前記ドレイン電極とは、交互に交差するように対向して配置され、前記フォトセンシング素子は、前記液晶表示パネルの下部基板上に形成された前記ゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と重畳される前記半導体パターンと、前記半導体パターン上で互いに対向するソース電極及びドレイン電極と、前記ソース電極が共通に接続されるソースラインと、前記ドレイン電極が共通に接続されるドレインラインとを備え、前記フォトセンシング素子のソース電極は、前記ドレインラインと対向するようにソースラインから伸張して形成され、前記フォトセンシング素子のドレイン電極は、前記ソースラインと対向するように前記ドレインラインから伸張する形態を有し、前記フォトセンシング素子により外部光がセンシングされる段階は、前記フォトセンシング素子のゲート電極に第１の駆動電圧が供給され、前記フォトセンシング素子のソース電極に第２の駆動電圧が供給される段階と、前記フォトセンシング素子のチャンネルに外部光が照射される段階とを含む。

本発明に係る液晶表示装置は、液晶表示パネルの内部にフォトセンシング素子を形成し、フォトセンシング素子によりセンシングされた信号を用いてバックライトの明るさを調節する。これに従って、液晶表示パネルが明るいところに位置する場合、バックライト光を明るくして視認性を向上させることが可能になり、周辺の明るさが暗くなるとバックライト光を暗くして消費電力を節減させることが可能になる。尚、本発明においてのフォトセンシング素子は液晶表示パネルの内部で薄膜トランジスタ等の薄膜パターンと同時に形成されるようになるため、従来用いていた別途設置のフォトセンサーを外部に追加する必要がなくなることにより製造費用が節減される。

以下、図２〜図１２を参照して、本発明の好ましい実施の形態について説明する。

図２は、本発明の第１の実施の形態に係る液晶表示装置の液晶表示パネル及び駆動部を概略的に示す図面である。

図３は図２においてのＡ領域を具体的に示す平面図であり、図４は図３のＩ−Ｉ’線を切り取って示す断面図であり、図５は図２のＢ領域を具体的に示す平面図であり、図６は図５のII−II’線を切り取って示す断面図である。

図２に示す液晶表示装置は、フォトセンシング素子１７７が液晶表示パネル１５２の薄膜トランジスタアレイ基板１７０に形成される。これに従って、従来の薄膜トランジスタ基板の外部に装着される別途のフォトダイオード（ｄｉｏｄｅ）等のセンサー素子が要らなくなることにより、費用が節減される。また、フォトセンシング素子１７７が液晶表示パネル１５２内に直接形成されることにより、センサーの信頼性も更に向上される。

以下、図２〜図６を参照して本発明に係る構成及び作用効果を詳細に説明する。

まず、図２を参照すると、液晶表示装置は薄膜トランジスタアレイが形成された薄膜トランジスタアレイ基板１７０及びカラーフィルターアレイが形成されたカラーフィルター基板１８０が合着された液晶表示パネル１５２と、液晶表示パネル１５２にデータ信号を供給するためのデータ駆動部１７２と、液晶表示パネル１５２にゲート信号を供給するためのゲート駆動部１８２とを備える。

ここで、ゲート駆動部１８２及びデータ駆動部１７２は複数個の集積回路（ＩＣ：ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）に集積化される。即ち、各ゲート駆動部１８２は、ゲートＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）１８６上に実装されたゲート集積回路１７４に集積化され、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）方式で液晶表示パネル１５２に接続されるか、ＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式で液晶表示パネル１５２上に実装される。データ駆動部１７２も、各データ集積回路１７４がデータＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）１７６上に実装され、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）方式で液晶表示パネル１５２に接続されるか、ＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式で液晶表示パネル１５２上に実装される。

ここで、ＴＣＰ１７６，１８６を介してＴＡＢ方式で液晶表示パネル１５２に接続される集積回路１７４，１８４は、ＴＣＰ１７６，１８６に接続されたＰＣＢ（ＰｒｉｎｔｅｄＣｉｒｃｕｉｔＢｏａｒｄ）（未図示）に実装された信号ラインを通じて外部から入力される制御信号及び直流電圧の供給を受けると共に、相互接続される。

液晶表示パネル１５２は、薄膜トランジスタアレイ基板１７０が互いに交差して形成されるゲートライン１０２及びデータライン１０４と、ゲートライン１０２及びデータライン１０４により定義される画素セルとを含む。画素セルの具体的な構成については後述する。

ここで、ゲートライン１０２はゲートライン１０２を駆動させるためのゲート集積回路１８４と電気的に連結される。そして、データライン１０４はデータライン１０４を駆動させるためのデータ集積回路１７４と電気的に連結される。

このような液晶表示パネル１５２は画像が具現される表示領域Ｐ１と表示領域Ｐ１を除く非表示領域Ｐ２に分けられる。表示領域Ｐ１においては、上述したゲートライン１０２及びデータライン１０４により定義される画素セル（または「液晶セル」ともいう）がマトリクス状になり、非表示領域Ｐ２においては、ゲートライン１０２及びデータライン１０４と非重畳される領域にフォトセンシング素子１７７が位置する。

図３は薄膜トランジスタアレイ基板上での一つの画素セルを示す平面図であり、図４は図３でのＩ−Ｉ’線を切り取って示す断面図である。説明の便宜上、図３は薄膜トランジスタアレイ基板のみを示し、図４はカラーフィルターアレイ基板まで全部示した。

図３及び図４を参照すると、表示領域Ｐ１内でマトリクス状に配列されたそれぞれの画素セルは、カラーフィルターアレイ基板１８０と、液晶１７５を介してカラーフィルターアレイ基板１８０と合着された薄膜トランジスタアレイ基板１７０とを備える。

薄膜トランジスタアレイ基板１７０は、下部基板１４２上にゲート絶縁膜１４４を介して交差して形成されたゲートライン１０２及びデータライン１０４と、その交差部毎に形成された薄膜トランジスタ１０６ａと、その交差構造に設けられた画素領域に形成された画素電極１１８と、画素電極１１８と前段ゲートライン１０２の重畳部に形成されたストレージキャパシタ１２０とを含む。

薄膜トランジスタ１０６ａはゲートライン１０２に接続された第１のゲート電極１０８ａと、データライン１０４に接続された第１のソース電極１１０ａと、画素電極１１８に接続された第１のドレイン電極１１２ａと、第１のゲート電極１０８ａと重畳され、第１のソース電極１１０ａと第１のドレイン電極１１２ａの間にチャンネルを形成する活性層１１４ａとを備える。活性層１１４ａは第１のソース電極１１０ａ及び第１のドレイン電極１１２ａと部分的に重畳して形成され、第１のソース電極１１０ａと第２のドレイン電極１１２ａの間のチャンネル部を更に含む。第１の活性層１１４ａ上には第１のソース電極１１０ａ及び第２のドレイン電極１１２ａとオミック接触のための第１のオミック接触層１４７ａが更に形成される。ここで、第１の活性層１１４ａ及び第１のオミック接触層１４７ａを第１の半導体パターン１４８ａという。

このような薄膜トランジスタ１０６ａはゲートライン１０２に供給されるゲート信号に応じて、データライン１０４に供給される画素電圧信号が画素電極１１８に充電され維持されるようにする。

画素電極１１８は保護膜１５０を貫通するコンタクトホール１１７を通じて薄膜トランジスタ１０６Ａの第１のドレイン電極１１２ａと接続される。画素電極１１８は充電された画素電圧により共通電極１３８と電位差を発生させる。この電位差により薄膜トランジスタアレイ基板１７０と上部基板１３２の間に位置する液晶１７５が誘電異方性により回転され、光源から画素電極１１８を経由して入射される光を上部基板の方に透過させる。

ストレージキャパシタ１２０は、前段ゲートライン１０２と、そのゲートライン１０２とゲート絶縁膜１４４および保護膜１５０を介して重畳される画素電極１１８とから構成される。このようなストレージキャパシタ１２０は画素電極１１８に充電された画素電圧が次の画素電圧が充電される時まで安定的に維持されるようにする。

カラーフィルターアレイ基板１８０は、上部基板１３２上に画素セル領域を区画するためのブラックマトリクス１３４と、ブラックマトリクス１３４により区画され、薄膜トランジスタアレイ基板１７０の画素電極１１８と対向するカラーフィルター１３６と、カラーフィルター１３６及びブラックマトリクス１３４の全面に設けられた共通電極１３８とを備える。

ブラックマトリクス１３４は、ゲートライン１０２及びデータライン１０４の領域に対応して上部基板１３２上に形成され、カラーフィルター１３６が形成される画素セル領域を設ける。このようなブラックマトリクス１３４は光漏れを防ぐと共に外部光を吸収してコントラスト比を増加させる役割をする。

カラーフィルター１３６は、ブラックマトリクス１３４により区画される領域に形成され、薄膜トランジスタアレイ基板１７０の画素電極１１８と対応される領域に形成される。このカラーフィルター１３６はＲ、Ｇ、Ｂ別に形成され、Ｒ、Ｇ、Ｂ色を具現する。共通電極１３８のカラーフィルター１３６等が形成された上部基板１３２の全面に形成され、画素電極１１８と垂直電界を成す。

このような薄膜トランジスタアレイ基板１７０及びカラーフィルターアレイ基板１８０には配向膜（未図示）が更に形成され、スペーサ（未図示）等によりセルギャップが維持される。

図５は液晶表示パネル１５２の非表示領域Ｐ２に位置するフォトセンシング素子１７７を示す平面図であり、図６は図５のII−II’線を切り取って示す断面図である。説明の便宜上、図５は薄膜トランジスタアレイ基板のみを示し、図６はカラーフィルターアレイ基板まで全部示した。

フォトセンシング素子１７７は、ＴＣＰ１７６，１８６の第１のダミー出力パッド１８７ｂと接続される第２のゲート電極１０８ｂ、第２のゲート電極１０８ｂを覆うように形成されるゲート絶縁膜１４４、ゲート絶縁膜１４４を介して第２のゲート電極１０８ｂと重畳される第２の半導体パターン１４８ｂ（第２の活性層１１４Ｂ及び第２のオミック接触層１４７Ｂを含む）、第２の半導体パターン１４８ｂのチャンネルを介して対向する第２のソース電極１１０ｂ及び第２のドレイン電極１１２ｂ、第２のソース電極１１０ｂが共通に接触され、ＴＣＰ１７６，１８６の第２のダミー出力パッド１８７ａと接続されたソースライン１８１、第２のドレイン電極１１２ｂが共通に接続され、ＴＣＰ１７６，１８６の第３のダミー出力パッド１８７ｃと接続されたドレインライン１８３を備える。

第２のゲート電極１０８ｂには別途の電圧源からＴＣＰ１７６，１８６の第１のダミー出力パッド１８７ｂを経由して、フォトセンシング素子１７７の駆動のための第１の駆動電圧が供給される。ソースライン１８１も別途の電圧源からＴＣＰの第２のダミー出力パッド１８７ａを経由して、フォトセンシング素子１７７の駆動のための第２の駆動電圧が供給される。ドレインライン１８３はフォトセンシングによりセンシングされた電圧をＴＣＰ１７６，１８６の第３のダミー出力パッド１８７ｃに供給する。第２のソース電極１１０ｂはドレインライン１８３と対向するようにソースライン１８１で伸張して形成され、第２のドレイン電極１１２ｂはソースライン１８１と対向するようにドレインライン１８３で伸張する形態を有する。ここで、第２のソース電極１１０ｂ及び第２のドレイン電極１１２ｂは互いに行き違った形態に対向するように形成される。

即ち、本発明においてのフォトセンシング素子１７７は一つの第２のゲート電極１０８ｂ及び第２の半導体パターン１４８ｂを共有する複数の薄膜トランジスタ１０６ｂが並列に連結される構造を有するようになるため、全体フォトセンシング素子１７７内ではチャンネル１５１は薄膜トランジスタの数ほど形成されるようになる。このようなフォトセンシング素子１７７のチャンネル１５１は光を受光する受光部としての役割をする。

フォトセンシング素子１７７と対向するカラーフィルターアレイ基板１８０には、フォトセンシング素子１７７のチャンネル１５１領域、即ち、受光部を露出させるブラックマトリクス１３４が形成される。ブラックマトリクス１３４はフォトセンシング素子１７７の受光部と対応される受光領域Ｐ３を除いた領域に形成される。これに従って、外部光がカラーフィルターアレイ基板１８０の受光領域Ｐ３を経由してフォトセンシング素子１７７に照射されるようになるため、フォトセンシング素子１７７は外部光の光量をセンシングすることが可能になる。

以下、フォトセンシング素子１７７が外部光をセンシングする過程を具体的に説明すると次の通りである。

フォトセンシング素子１７７のソースライン１８１を経由してソース電極１１０ｂに第１の駆動電圧Ｖｄｒｖ（例えば、１０Ｖ程の電圧）が印加されると共に、フォトセンシング素子１７７の第２のゲート電極１０８ｂに第２の駆動電圧Ｖｂｉａｓ（例えば、−５Ｖ程の逆バイアス電圧）が印加され、フォトセンシング素子１７７のチャンネル１５１領域に所定の光がセンシングされると、センシングされた光量に応じてフォトセンシング素子１７７の第２のソース電極１１０ｂからチャンネルを経由して第２のドレイン電極１１２ｂに流れる光電流（ＰｈｏｔｏＣｕｒｒｅｎｔ）パスが発生される。光電流パスによる電圧がフォトセンシング素子１７７の第２のドレイン電極１１２Ｂを経由して第３のダミー出力パッド１８７ｃに供給される。

このように、第３のダミー出力パッド１８７ｃに供給されたセンシング電圧は、図７に示すように、データＰＣＢ２１０とインバータＰＣＢ２３０とを連結させるＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）またはコネックター２２０を経由してインバータＰＣＢ２３０に伝達される。一方、第３のダミー出力パッド１８７ｃに供給されたセンシング電圧はデータＰＣＢ２１０を経由せずに、図８に示すように、ＦＰＣ２２０（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）またはコネクター等を用いて直接にインバータＰＣＢ２３０に伝達されることができる。

ここで、インバータＰＣＢ２３０は、ＦＰＣ２２０からのセンシング電圧をアナログ−ディジタル変換機（Ａｎａｌｏｇ−ＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ：ＡＤＣ）２３２を通じてディジタル信号に変換させた後、インバータ制御部２３４に供給する。インバータ制御部２３４はＡＤＣ２３２に供給されるセンシング電圧に対応されるディジタル信号を用いてインバータ２３６を制御する。

一方、インバータ制御部２３４にはＡＤＣ２３２からのディジタル信号を変調するためのルックアップテーブル（Ｌｏｏｋ−ｕｐｔａｂｌｅ）を備える。インバータ制御部２３４はＡＤＣ２３２からのディジタル信号をルックアップテーブルから選択した後、選択された変調ディジタル信号を用いてインバータ２３６に供給する。インバータ２３６はインバータ制御部２３４からのディジタル信号を用いてバックライト２３８の光量を制御する。

一方、第３のダミー出力パッド１８７ｃに供給されたセンシング電圧をインバータＰＣＢに供給する方式は図７に示す方式に限られない。

例えば、図９に示すように、データＰＣＢ２１０にアナログ−ディジタル変換機ＡＤＣ２３２を実装し、データＰＣＢ２１０に位置するタイミングコントローラを用いてバックライト２３８を制御するための信号を形成する。

即ち、第３のダミー出力パッド１８７ｃに供給されたセンシング電圧は、データＰＣＢ２１０に位置するアナログ−ディジタル変換機ＡＤＣ２３２を通じてディジタル信号に変換させた後、データＰＣＢ２１０のタイミングコントローラ２４２に供給される。

タイミングコントローラ２４２はＡＤＣ２３２からのディジタル信号を基準値と比較し、その比較の結果に対応される変調されたディジタル信号をルックアップテーブルから選択した後、選択された変調ディジタル信号をＦＰＣ２２０を通じてインバータＰＣＢ２３０に供給する。インバータＰＣＢ２３０のインバータ制御部２３４及びインバータ２３６は変調ディジタル信号を用いてバックライト２３８の光量を制御する。

インバータ２３６はインバータ制御部２３４からの制御信号によりバックライト２３８の光量を制御する。

ここで、バックライト２３８の光量は、図１０に示す薄膜トランジスタ（フォトセンシング素子含み）の特性を参照して説明する。

フォトセンシング素子１７７により発生される光電流（または「オフ（ｏｆｆ）カーラント（ｃｕｒｒｅｎｔ）」ともいう）は、図１０に示すように、暗い環境（Ｄａｒｋ）から明るい環境（Ｂｒｉｇｈｔ）に行くほど、センシングされる光量が多くなるため、大きさが大きくなる。このような原理によって、フォトセンシング素子１７７によりセンシングされた電流量の大きさに応じてバックライト２３８の光量を調節する。

例えば、一般的な透過型の液晶表示装置を外部光が多い、明るい環境で駆動させディスプレイを具現する場合、フォトセンシング素子１７７は外部光からの多量の光をセンシングし、そのセンシングされたセンシング電圧の大きさに応じてバックライト２３８を光量を調節する。即ち、明るい環境ではディスプレイされる画像を明確に区分させることができる程の強い光がバックライト２３８から液晶表示パネル１５２に供給されることにより、視認性が向上されるようになる。

反面、透過型の液晶表示装置を暗い環境で駆動させディスプレイを具現する場合、フォトセンシング素子１７７は少量の光をセンシングし、そのセンシングされたセンシング電圧の大きさに応じて（センシングされたセンシング電圧の大きさに比例して）、バックライト２３８を光量を低減させることが可能になることにより、消費電力が節減される。

一方、一般的な透過型の液晶表示装置ではない半透過型の液晶表示装置を用いる場合には、透過型の液晶表示装置の光量調節方式とは反する方式を取る。

即ち、半透過モードの場合には、明るい環境では外部光を用いて画像を具現するようになるため、バックライト２３８による光の供給を最少化し、外部光が少ない環境ではバックライト２３８による光の供給を増やさなければならない。このために、半透過型の液晶表示装置を外部光が多い、明るい環境で駆動させディスプレイを具現する場合、フォトセンシング素子１７７は外部光からの多量の光をセンシングし、そのセンシングされたセンシング電圧の大きさに反比例してバックライト２３８の光供給量を低減させ、暗い環境ではバックライト２３８の光供給を増やす。その結果、視認性の向上と共に消費電力の節減が可能になる。

このように、本発明に係る液晶表示装置は、液晶表示パネル１５２の内部にフォトセンシング素子１７７を形成し、フォトセンシング素子１７７により感知された信号を用いてバックライト２３８の明るさを調節する。これに従って、液晶表示パネル１５２が明るいところに位置する場合、バックライト２３８の光を明るくして視認性を向上させることが可能になり、周辺の明るさが暗くなるとバックライト２３８の光を暗くして消費電力を節減させることが可能になる。尚、本発明においてのフォトセンシング素子１７７は液晶表示パネル１５２の内部で薄膜トランジスタ１０６Ａ等の薄膜パターンと同時に形成されるようになるため、従来用いていた別途設置のフォトセンシング素子１７７を外部に追加する必要がなくなることにより製造費用が節減される。

以下、図１１Ａ〜図１１Ｅを参照し、本発明に係る液晶表示装置のうち、フォトセンシング素子１７７が形成される薄膜トランジスタアレイ基板１７０の製造方法を説明すると次の通りである。

まず、下部基板１４２上にスパッタリング方法等の増着方法を通じてゲート金属層が形成された後、フォトリソグラピ工程とエッチング工程でゲート金属層がパターニングされることにより、図１１Ａに示すように、表示領域Ｐ１ではゲートライン１０２及び薄膜トランジスタ１０６ａの第１のゲート電極１０８ａが形成され、非表示領域Ｐ２ではフォトセンシング素子１７７の第２のゲート電極１０８ｂを含むゲートパターンが形成される。

ゲートパターンが形成された下部基板１４２上にＰＥＣＶＤ、スパッタリング等の増着方法を通じてゲート絶縁膜１４４が形成される。ゲート絶縁膜１４４が形成された下部基板１４２上に非晶質シリコン層、ｎ＋非晶質シリコン層が順次形成される。

以後、マスクを用いたフォトリソグラピ工程とエッチング工程で非晶質シリコン層、ｎ＋非晶質シリコン層がパターニングされることにより、図１１Ｂに示すように、表示領域Ｐ１の薄膜トランジスタ１０６ａに含まれる第１の半導体パターン１４８ａと、非表示領域Ｐ２のフォトセンシング素子１７７に含まれる第２の半導体パターン１４８ｂとが形成される。第１及び第２の半導体パターン１４８ａ，１４８ｂは活性層１１４ａ，１１４ｂ及びオミック接触層１４７ａ，１４７ｂの二重層に成される。

第１及び第２の半導体パターン１４８ａ，１４８ｂが形成された下部基板１４２上にソース/ドレイン金属層が順次形成された後、マスクを用いたフォトリソグラピ工程及びエッチング工程等を用いて、図１１Ｃに示すように、データライン１０４、薄膜トランジスタ１０６ａの第１のソース電極１１０ａ及び第１のドレイン電極１１２ａ、フォトセンシング素子１７７の第２のソース電極１１０ｂ及び第２のドレイン電極１１２ｂ、ソースライン１８１及びドレインライン１８３を含むソース/ドレインパターンが形成される。

以後、ソース/ドレインパターンが形成されたゲート絶縁膜１４４上にＰＥＣＶＤ等の増着方法で保護膜１５０が全面形成された後、フォトリソグラピ工程とエッチング工程でパターニングされることにより、図１１Ｄに示すように、薄膜トランジスタ１０６ａの第１のドレイン電極１１２ａを露出させる接触ホール１１７が形成される。

保護膜１５０上にスパッタリング等の増着方法で透明電極物質が全面増着された後、フォトリソグラピ工程とエッチング工程を通じて透明電極物質がパターニングされることにより、図１１Ｅに示すように、画素電極１１８が形成される。これに従って、薄膜トランジスタアレイ基板１７０の表示領域Ｐ１に薄膜トランジスタアレイが形成されると同時に、非表示領域Ｐ２にはフォトセンシング素子１７７が形成される。

以後、別途の工程により上部基板１３２上に液晶セル領域を区画し、液晶表示装置の駆動の際、光漏れを防ぐブラックマトリクス１３４、ブラックマトリクス１３４により区画される液晶セル領域に形成されると共に、画素電極１１８が位置する画素領域と対応されるカラーフィルター１３６等を備えるカラーフィルターアレイ基板１８０が形成される。ここで、ブラックマトリクス１３４は非表示領域Ｐ２においてのフォトセンシング素子１７７の受光部（チャンネル）を露出させる受光領域Ｐ３と、画素電極１１８と対応される画素領域とを除いた領域に形成される。

このような構成を有する薄膜トランジスタアレイ基板１７０及びカラーフィルターアレイ基板１８０が液晶を介して合着されることにより、フォトセンシング素子１７７を含む液晶表示パネル１５２が完成される。

図１２は、本発明の他の実施の形態に係る液晶表示装置を示す平面図である。

図１２に示す液晶表示装置は、図２〜図６に示す本発明の第１の実施の形態に係る液晶表示装置と比較し、フォトセンシング素子１７７がカラーフィルターアレイ基板１８０により覆われなく、外部に直接に露出されるように形成されると共に、ブラックマトリクス１３４に別途の受光領域Ｐ２が設けられないことを除いては同一な構成要素を有するようになるため、図２〜図６と同一な構成要素に対しては同一な番号を与え、詳細な説明は省略する。

図１２を参照すると、本発明の第２の実施の形態においては、フォトセンシング素子１７７は第１の実施の形態とは異なり、カラーフィルターアレイ基板１８０により遮られなくなって、本発明の第１の実施の形態とは異なり、チャンネル１５１領域が全面外部光により露出されるようになる。従って、外部光がフォトセンシング素子１７７に入射する場合、カラーフィルターアレイ基板１８０を経由しなくなることにより、外部光センシングの効率が増加され、センシングされる光量の信頼性が向上される。

尚、第１の実施の形態においては、カラーフィルターアレイ基板１８０の背面に位置する偏光板を通過して偏光された光がフォトセンシング素子１７７に供給される。これに比べ、第２の実施の形態においては、偏光板を経由しなくなることにより、更に精密で信頼性のあるフォトセンシングが可能になる。

従来の液晶表示装置の駆動装置を示す図面である。本発明の第１の実施の形態による液晶表示装置を示す図面である。図２においてのＡ領域を具体的に示す平面図である。図３のＩ−Ｉ’線を切り取って示す断面図である。図２のＢ領域を具体的に示す平面図である。図５のII−II’線を切り取って示す断面図である。液晶表示装置の駆動部及びバックライトを駆動させるインバータ印刷回路ボードを示す図面である。フォトセンシング素子によりセンシングされた電圧が直接にＦＰＣ等の接続手段を経由してインバータ印刷回路ボードに伝達されることを示す図面である。フォトセンシング素子によりセンシングされた電圧がデータ印刷回路ボード内でディジタル信号に変換及び変調された後、インバータ印刷回路ボードに伝達されることを示す図面である。フォトセンシング素子の駆動特性を示す図面である。本発明の第１の実施の形態に係る液晶表示装置の薄膜トランジスタアレイ基板の製造工程を示す工程図である。本発明の第１の実施の形態に係る液晶表示装置の薄膜トランジスタアレイ基板の製造工程を示す工程図である。本発明の第１の実施の形態に係る液晶表示装置の薄膜トランジスタアレイ基板の製造工程を示す工程図である。本発明の第１の実施の形態に係る液晶表示装置の薄膜トランジスタアレイ基板の製造工程を示す工程図である。本発明の第１の実施の形態に係る液晶表示装置の薄膜トランジスタアレイ基板の製造工程を示す工程図である。本発明の第２の実施の形態に係る液晶表示装置を示す図面である。

符号の説明

５２，１５２液晶表示パネル、１０２ゲートライン、１０４データライン、１７２データ駆動部、１８２ゲート駆動部、１７４データ集積回路、１８４ゲート集積回路、１７６データＴＣＰ、１８６ゲートＴＣＰ、１７７フォトセンシング素子、１７０薄膜トランジスタアレイ基板、１８０カラーフィルターアレイ基板、１８１ソースライン、１８３ドレインライン、１１０Ａ第１のソース電極、１１２Ａ第１のドレイン電極、１１０Ｂ第２のソース電極、１１２Ｂ第２のドレイン電極、１４８Ａ第１の半導体パターン、１４８Ｂ第２の半導体パターン、１０６Ａ，１０６Ｂ薄膜トランジスタ、１７５液晶、１２０ストレージキャパシタ、１３４ブラックマトリクス、１３６カラーフィルター、１３８共通電極、１１８画素電極、１４４ゲート絶縁膜、１５０保護膜。

Claims

画素セルがマトリクス状に配列された表示領域と前記表示領域以外の領域である非表示領域とに区分され、液晶を介して合着された薄膜トランジスタアレイ基板及びカラーフィルターアレイ基板から構成された液晶表示パネルと、
前記液晶表示パネルを駆動するためのセル駆動電圧を供給するデータ駆動部が実装されたテープキャリアパッケージと、
前記テープキャリアパッケージと接続され、複数の信号ラインが形成された印刷回路ボードと、
前記印刷回路ボードと電気的接続手段を通じて接続され、前記バックライトを駆動させるインバータ印刷回路ボードと、
前記液晶表示パネルに光を供給するバックライトと
を備え、
前記液晶表示パネルは、前記非表示領域に形成されると共に、外部光をセンシングし、センシングされた結果に応じて前記バックライトの光量を調節するためのフォトセンシング素子とを備え、
前記テープキャリアパッケージは、
前記フォトセンシング素子のソースラインと接続され、第１の駆動電圧を前記ソースラインに供給する第１のダミー出力パッドと、
前記フォトセンシング素子のゲート電極と接続され、第２の駆動電圧を前記ゲート電極に供給する第２のダミー出力パッドと、
前記フォトセンシング素子のドレインラインと接続され、前記フォトセンシング素子のセンシングに応じるセンシング電圧の供給を受ける第３のダミー出力パッドと
を含み、
前記フォトセンシング素子は、一つのゲート電極及び半導体パターンを共有する複数の薄膜トランジスタが並列に連結された構造であり、
前記フォトセンシング素子は、前記カラーフィルターアレイ基板と非重畳され、外部に露出され、
前記フォトセンシング素子は、
前記ゲート電極であって、下部基板上に形成された前記ゲート電極と、
前記ゲート電極を覆うように形成されたゲート絶縁膜と、
前記半導体パターンであって、前記ゲート絶縁膜を介して前記ゲート電極と重畳される前記半導体パターンと、
前記半導体パターン上で互いに対向するソース電極及びドレイン電極と、
前記ソース電極が共通に接続されるソースラインと、
前記ドレイン電極が共通に接続されるドレインラインと
を備え、
前記ソース電極及びドレイン電極は互いに交差するよう位置し、
前記フォトセンシング素子のソース電極は、前記ドレインラインと対向するようにソースラインから伸張して形成され、前記フォトセンシング素子のドレイン電極は、前記ソースラインと対向するように前記ドレインラインから伸張する形態を有する
ことを特徴とする液晶表示装置。
前記カラーフィルターアレイ基板は、
画素セルを区画し、前記フォトセンシング素子のチャンネルと対応される領域と非重畳されるブラックマトリクスと、
前記ブラックマトリクスにより区画された画素セル領域に形成されるカラーフィルターと
を備えることを特徴とする請求項１に記載の液晶表示装置。
前記インバータ印刷回路ボードは、
前記駆動部、前記印刷回路ボード及び前記接続手段を経由するセンシング電圧をディジタル信号に変化させるアナログ−ディジタル変換器と、
前記アナログ−ディジタル変換器により変換された前記センシング電圧に対応されるディジタル信号が供給されるインバータ制御部と、
前記インバータ制御部により制御され、前記バックライトの光量を調節するインバータ回路と
を備えることを特徴とする請求項１に記載の液晶表示装置。
薄膜トランジスタアレイが位置する表示領域と前記表示領域以外の領域である非表示領域とに区分される薄膜トランジスタアレイ基板を形成する段階と、
前記薄膜トランジスタアレイと対応されるカラーフィルターアレイが位置するカラーフィルターアレイ基板を形成する段階と、
液晶を介して前記カラーフィルターアレイ基板と前記薄膜トランジスタアレイ基板を合着する段階と
を含み、
前記薄膜トランジスタアレイ基板を形成する段階は、
下部基板上の表示領域に設けられたゲートライン、前記ゲートラインと接続される薄膜トランジスタの第１のゲート電極、および、非表示領域に設けられたフォトセンシング素子の第２のゲート電極を含むゲートパターンを形成する段階と、
前記ゲートパターン上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に薄膜トランジスタの第１の半導体パターン、前記フォトセンシング素子の第２の半導体パターンを形成する段階と、
前記第１の半導体パターンと接続される第１のソース電極及び第１のドレイン電極、前記第２の半導体パターンと接続される第２のソース電極及び第２のドレイン電極、前記ゲートラインと交差されるデータラインを含むソース/ドレインパターンを形成する段階と、
前記薄膜トランジスタの第１のドレイン電極を露出させるコンタクトホールを有する保護膜を形成する段階と、
前記コンタクトホールを通じて前記第１のドレイン電極と接続される画素電極を形成する段階と
を含み、
前記フォトセンシング素子は、前記第２のゲート電極及び前記第２の半導体パターンを共有する複数の薄膜トランジスタが並列に連結された構造であり、
前記第２のソース電極と前記第２のドレイン電極とは、交互に交差するように対向して配置され、
前記フォトセンシング素子は、前記カラーフィルターアレイ基板と非重畳され、外部に露出され、
前記フォトセンシング素子は、前記第２のソース電極が共通に接続され、第２の駆動電圧が供給されるソースライン及び前記第２のドレイン電極は共通に接続され、フォトセンシングによりセンシングされた電圧が供給されるドレインラインをさらに含み、
前記フォトセンシング素子の第２ソース電極は、前記ドレインラインと対向するように前記ソースラインから伸張して形成され、前記フォトセンシング素子の第２ドレイン電極は、前記ソースラインと対向するように前記ドレインラインから伸張する形態を有する
ことを特徴とする液晶表示装置の製造方法。
前記カラーフィルターアレイ基板を形成する段階は、
前記画素領域及び前記フォトセンシング素子のチャンネル領域と対応される領域を除いた領域にブラックマトリクスを形成する段階と、
前記画素領域と対応される領域にカラーフィルターを形成する段階と
を含むことを特徴とする請求項４に記載の液晶表示装置の製造方法。
液晶表示パネルに形成されたフォトセンシング素子により外部光がセンシングされる段階と、
前記センシングされた結果に応じて前記液晶表示パネルに供給されるバックライトの光量が調節される段階と
を含み、
前記フォトセンシング素子は、前記第２のゲート電極及び前記第２の半導体パターンを共有する複数の薄膜トランジスタが並列に連結された構造であり、
前記フォトセンシング素子は、さらに、ソース電極とドレイン電極とを有しており、前記ソース電極と前記ドレイン電極とは、交互に交差するように対向して配置され、
前記フォトセンシング素子は、
前記液晶表示パネルの下部基板上に形成された前記ゲート電極と、
前記ゲート電極を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極と重畳される前記半導体パターンと、
前記半導体パターン上で互いに対向するソース電極及びドレイン電極と、
前記ソース電極が共通に接続されるソースラインと、
前記ドレイン電極が共通に接続されるドレインラインと
を備え、
前記フォトセンシング素子のソース電極は、前記ドレインラインと対向するようにソースラインから伸張して形成され、前記フォトセンシング素子のドレイン電極は、前記ソースラインと対向するように前記ドレインラインから伸張する形態を有し、
前記フォトセンシング素子により外部光がセンシングされる段階は、
前記フォトセンシング素子のゲート電極に第１の駆動電圧が供給され、前記フォトセンシング素子のソース電極に第２の駆動電圧が供給される段階と、
前記フォトセンシング素子のチャンネルに外部光が照射される段階と
を含む
ことを特徴とする液晶表示装置の駆動方法。
前記センシングされた結果に応じて前記液晶表示パネルに供給されるバックライトの光量が調節される段階は、
前記液晶表示パネルが透過型モードである場合、センシングされた電圧の大きさに比例してバックライトの光量が調節される段階を含むことを特徴とする請求項６に記載の液晶表示装置の駆動方法。
前記センシングされた結果に応じて前記液晶表示パネルに供給されるバックライトの光量が調節される段階は、
前記液晶表示パネルが半透過型モードである場合、センシングされた電圧の大きさに反比例してバックライトの光量が調節される段階を含むことを特徴とする請求項６に記載の液晶表示装置の駆動方法。