KR101753196B1 - 묘화 데이터 검증 방법 및 멀티 하전 입자빔 묘화 장치 - Google Patents

묘화 데이터 검증 방법 및 멀티 하전 입자빔 묘화 장치 Download PDF

Info

Publication number
KR101753196B1
KR101753196B1 KR1020150145204A KR20150145204A KR101753196B1 KR 101753196 B1 KR101753196 B1 KR 101753196B1 KR 1020150145204 A KR1020150145204 A KR 1020150145204A KR 20150145204 A KR20150145204 A KR 20150145204A KR 101753196 B1 KR101753196 B1 KR 101753196B1
Authority
KR
South Korea
Prior art keywords
data
drawing data
vector
rendering
defect
Prior art date
Application number
KR1020150145204A
Other languages
English (en)
Other versions
KR20160046735A (ko
Inventor
켄이치 야스이
Original Assignee
가부시키가이샤 뉴플레어 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 뉴플레어 테크놀로지 filed Critical 가부시키가이샤 뉴플레어 테크놀로지
Publication of KR20160046735A publication Critical patent/KR20160046735A/ko
Application granted granted Critical
Publication of KR101753196B1 publication Critical patent/KR101753196B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H01J37/3023—Programme control
    • H01J37/3026—Patterning strategy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy
    • H01J2237/31762—Computer and memory organisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy
    • H01J2237/31764—Dividing into sub-patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Electron Beam Exposure (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

일 실시 형태에 따른 묘화 데이터 검증 방법은, 설계 데이터에 기초하는 벡터 형식의 제1 묘화 데이터로부터 픽셀 형식의 제2 묘화 데이터로의 데이터 변환에 수반하는 변환 에러를 검증하는 묘화 데이터 검증 방법으로서, 상기 제2 묘화 데이터를 벡터 형식의 제3 묘화 데이터로 변환하고, 상기 제1 묘화 데이터와 상기 제3 묘화 데이터로 배타적 논리합 연산을 행하고, 상기 제1 묘화 데이터의 도형을 확대하여, 확대 도형과 이 제1 묘화 데이터의 도형의 차분으로부터 허용 오차 영역 도형을 작성하고, 상기 배타적 논리합 연산에 의해 발생한 도형을 상기 허용 오차 영역 도형으로 마스크 처리하여 결함을 검출하는 것을 특징으로 한다.

Description

묘화 데이터 검증 방법 및 멀티 하전 입자빔 묘화 장치{DRAWING DATA EXAMINATION METHOD AND MULTI ELECTRIC CHARGE BEAM DRAWING DEVICE}
본 발명은 묘화 데이터 검증 방법 및 멀티 하전 입자빔 묘화 장치에 관한 것이다.
LSI의 고집적화에 수반하여, 반도체 디바이스의 회로 선폭은 해마다 미세화되고 있다. 반도체 디바이스에 원하는 회로 패턴을 형성하기 위해서는, 축소 투영형 노광 장치를 이용하여, 석영 상에 형성된 고정밀도의 원화 패턴(마스크, 혹은 특히 스테퍼 또는 스캐너로 이용되는 것은 레티클이라고도 한다.)을 웨이퍼 상에 축소 전사하는 방법이 채용되고 있다. 고정밀도의 원화 패턴은, 전자빔 묘화 장치에 의해 묘화되고, 소위, 전자빔 리소그래피 기술이 이용되고 있다.
전자빔 묘화 장치로서, 가변 성형형의 전자빔 묘화 장치와, 멀티빔 묘화 장치가 알려져 있다. 가변 성형형 전자빔 묘화 장치는, 2 개의 성형 애퍼처(aperture)를 이용하여 전자빔을 직사각형 또는 직각 이등변 삼각형으로 성형하고, 묘화 대상의 마스크 상에 전자빔을 조사한다. 한편, 멀티빔 묘화 장치는, 전자총으로부터 방출된 전자빔을, 복수의 홀을 가지는 애퍼처 부재를 통과시킴으로써 멀티빔을 형성하고, 각 빔의 블랭킹 제어를 행하여, 차폐하지 않았던 빔을 묘화 대상의 마스크 상에 조사한다.
가변 성형형 전자빔 묘화 장치를 이용하여 전자빔 묘화를 행할 경우, 먼저, 반도체 집적 회로의 레이아웃이 설계되고, 레이아웃 데이터로서 설계 데이터(CAD 데이터)가 생성된다. 그리고, 설계 데이터가, 묘화 장치 내에서의 연산 처리가 가능해지도록 포맷을 변환되어, 묘화 데이터가 생성된다. 예를 들면, 묘화 데이터에서는, 도형 등의 묘화 패턴이, 도형의 정점의 좌표로 정의되고 있다.
설계 데이터 및 묘화 데이터는 모두 벡터 데이터이며, 종래, 데이터 변환 전후에서의 형상 일치를 확인하기 위하여, 설계 데이터와 묘화 데이터의 사이에서 배타적 논리합(XOR) 연산을 행하여, 차분을 결함(변환 에러)으로서 검출하고 있었다.
멀티빔 묘화 장치를 이용하여 전자빔 묘화를 행하는 경우는, 설계 데이터를 포맷 변환하여 벡터 묘화 데이터를 생성한 후, 또한, 벡터 묘화 데이터를 픽셀 묘화 데이터로 변환하여, 묘화 장치에 입력하고 있다.
벡터 묘화 데이터로부터 픽셀 묘화 데이터로의 데이터 변환에 수반하는 변환 에러의 유무를 검출할 경우, 비교하는 데이터가 벡터 데이터와 픽셀 데이터가 되기 때문에, 상술한 종래의 방법을 그대로 적용할 수 없었다.
본 발명은, 설계 데이터로부터 생성된 벡터 형식의 묘화 데이터를, 멀티 하전 입자빔 묘화 장치의 내부 포맷에 맞추어 픽셀 형식의 묘화 데이터로 변환할 시의 변환 에러를 정밀도 좋게 검출하는 것이 가능한 묘화 데이터 검증 방법 및 멀티 하전 입자빔 묘화 장치를 제공한다.
일 실시 형태에 따른 묘화 데이터 검증 방법은, 설계 데이터에 기초하는 벡터 형식의 제1 묘화 데이터로부터 픽셀 형식의 제2 묘화 데이터로의 데이터 변환에 수반하는 변환 에러를 검증하는 묘화 데이터 검증 방법으로서, 상기 제2 묘화 데이터를 벡터 형식의 제3 묘화 데이터로 변환하고, 상기 제1 묘화 데이터와 상기 제3 묘화 데이터로 배타적 논리합 연산을 행하고, 상기 제1 묘화 데이터의 도형을 확대하여, 확대 도형과 이 제1 묘화 데이터의 도형의 차분으로부터 허용 오차 영역 도형을 작성하고, 상기 배타적 논리합 연산에 의해 발생한 도형을 상기 허용 오차 영역 도형으로 마스크 처리하여 결함을 검출하는 것을 특징으로 한다.
도 1은 멀티 하전 입자빔 묘화 장치의 개략도이다.
도 2는 제1 실시 형태에 따른 묘화 데이터 검증 장치의 개략도이다.
도 3은 벡터 형식의 묘화 데이터의 일례를 나타내는 도이다.
도 4는 픽셀 형식의 묘화 데이터의 일례를 나타내는 도이다.
도 5는 픽셀 형식의 묘화 데이터로부터 변환된 벡터 형식의 묘화 데이터의 일례를 나타내는 도이다.
도 6은 XOR 연산의 일례를 나타내는 도이다.
도 7a는 확대 도형의 예를 나타내는 도이며, 도 7b는 오차 허용 영역 도형의 예를 나타내는 도이다.
도 8a는 허용 오차 영역 도형을 이용한 마스크 처리의 예를 나타내는 도이며, 도 8b는 픽셀 묘화 데이터에 있어서의 변환 에러의 예를 나타내는 도이다.
도 9는 제2 실시 형태에 따른 묘화 데이터 검증 장치의 개략도이다.
도 10은 XOR 연산의 일례를 나타내는 도이다.
도 11은 직사각형의 그룹화의 예를 나타내는 도이다.
이하, 본 발명의 실시 형태를 도면에 기초하여 설명한다.
[제1 실시 형태]
본 발명의 제1 실시 형태에 따른 묘화 데이터 검증 방법은, 설계 데이터로부터 생성된 벡터 형식의 묘화 데이터를, 멀티 하전 입자빔 묘화 장치의 내부 포맷에 맞추어 픽셀 형식의 묘화 데이터로 변환할 시의 변환 에러를 검출하는 것이다. 묘화 데이터 검증 방법의 설명에 앞서, 멀티 하전 입자빔 묘화 장치에 대하여 설명한다.
도 1은 멀티 하전 입자빔 묘화 장치의 개략도이다. 여기서는, 하전 입자빔의 일례로서, 전자빔을 이용한 구성에 대하여 설명한다. 단, 하전 입자빔은, 전자빔에 한정되지 않고, 이온빔 등의 다른 하전 입자빔이어도 된다.
도 1에 나타내는 묘화 장치(1)는, 마스크 또는 웨이퍼 등의 대상물에 전자빔을 조사하여 원하는 패턴을 묘화하는 묘화부(10)와, 묘화부(10)에 의한 묘화 동작을 제어하는 제어부(50)를 구비한다. 묘화부(10)는, 전자빔 경통(12) 및 묘화실(30)을 가지고 있다.
전자빔 경통(12) 내에는, 전자총(14), 조명 렌즈(16), 애퍼처 부재(18), 블랭킹 플레이트(20), 축소 렌즈(22), 제한 애퍼처 부재(24), 대물 렌즈(26) 및 편향기(28)가 배치되어 있다. 묘화실(30) 내에는, XY 스테이지(32)가 배치된다. XY 스테이지(32) 상에는, 묘화 대상 기판이 되는 마스크 블랭크(34)가 재치(載置)되어 있다. 대상물로서, 예를 들면, 웨이퍼 또는 웨이퍼에 엑시머 레이저를 광원으로 한 스테퍼 또는 스캐너 등의 축소 투영형 노광 장치 또는 극단 자외선 노광 장치를 이용하여 패턴을 전사하는 노광용의 마스크가 포함된다. 또한, 묘화 대상 기판에는, 예를 들면, 이미 패턴이 형성되어 있는 마스크도 포함된다. 예를 들면, 레벤슨형 마스크는 2 회의 묘화를 필요로 하기 때문에, 한 번 묘화되어 마스크로 가공된 것에 2 번째의 패턴을 묘화하는 경우도 있다. XY 스테이지(32) 상에는, 또한 XY 스테이지(32)의 위치 측정용의 미러(36)가 배치된다.
제어부(50)는, 제어 계산기(52), 편향 제어 회로(54, 56) 및 스테이지 위치 검출기(58)를 가지고 있다. 제어 계산기(52), 편향 제어 회로(54, 56) 및 스테이지 위치 검출기(58)는, 버스를 개재하여 서로 접속되어 있다.
전자총(14)으로부터 방출된 전자빔(40)은, 조명 렌즈(16)에 의해 대략 수직으로 애퍼처 부재(18) 전체를 조명한다. 애퍼처 부재(18)에는, 홀(개구부)이 소정의 배열 피치로 매트릭스 형상으로 형성되어 있다. 전자빔(40)은, 애퍼처 부재(18)의 모든 홀이 포함되는 영역을 조명한다. 이들 복수의 홀을 전자빔(40)의 일부가 각각 통과함으로써, 도 1에 나타내는 바와 같은 멀티빔(40a ~ 40e)이 형성되게 된다.
블랭킹 플레이트(20)에는, 애퍼처 부재(18)의 각 홀의 배치 위치에 맞추어 통과 홀이 형성되고, 각 통과 홀에는, 쌍이 되는 2 개의 전극으로 이루어지는 블랭커가 각각 배치된다. 각 통과 홀을 통과하는 전자빔(40a ~ 40e)은, 각각 독립적으로, 블랭커가 인가하는 전압에 의해 편향된다. 이러한 편향에 의해 블랭킹 제어된다. 이와 같이, 복수의 블랭커가, 애퍼처 부재(18)의 복수의 홀을 통과한 멀티빔 중, 각각 대응하는 빔의 블랭킹 편향을 행한다.
블랭킹 플레이트(20)를 통과한 멀티빔(40a ~ 40e)은, 축소 렌즈(22)에 의해, 축소되고, 제한 애퍼처 부재(24)에 형성된 중심의 홀을 향해 진행된다. 여기서, 블랭킹 플레이트(20)의 블랭커에 의해 편향된 전자빔은, 제한 애퍼처 부재(24)의 중심의 홀에서 위치가 어긋나, 제한 애퍼처 부재(24)에 의해 차폐된다. 한편, 블랭킹 플레이트(20)의 블랭커에 의해 편향되지 않았던 전자빔은, 제한 애퍼처 부재(24)의 중심의 홀을 통과한다.
이와 같이, 제한 애퍼처 부재(24)는, 블랭킹 플레이트(20)의 블랭커에 의해 빔 OFF의 상태가 되도록 편향된 각 빔을 차폐한다. 그리고, 빔 ON이 된 후 빔 OFF가 될 때까지 제한 애퍼처 부재(24)를 통과한 빔이, 1 회분의 샷의 빔이 된다. 제한 애퍼처 부재(24)를 통과한 멀티빔(40a ~ 40e)은, 대물 렌즈(26)에 의해 초점이 맞춰져, 원하는 축소율의 패턴상이 된다. 제한 애퍼처 부재(24)를 통과한 각 빔(멀티빔 전체)은, 편향기(28)에 의해 동일 방향으로 한꺼번에 편향되고, 각 빔의 마스크 블랭크(34) 상의 각각의 조사 위치에 조사된다.
XY 스테이지(32)가 연속 이동하고 있을 시, 빔의 조사 위치가 XY 스테이지(32)의 이동에 추종하도록 편향기(28)에 의해 제어된다. XY 스테이지(32)의 이동은 도시하지 않은 스테이지 제어부에 의해 행해지고, XY 스테이지(32)의 위치는 스테이지 위치 검출기(58)에 의해 검출된다.
한 번에 조사되는 멀티빔은, 이상적으로는 애퍼처 부재(18)의 복수의 홀의 배열 피치에 상술한 원하는 축소율을 곱한 피치로 배열되게 된다. 이 묘화 장치는, 샷 빔을 연속하여 차례로 조사하는 래스터 스캔 방식으로 묘화 동작을 행하고, 원하는 패턴을 묘화할 시, 패턴에 따라 필요한 빔이 블랭킹 제어에 의해 빔 ON으로 제어된다. XY 스테이지(32)가 연속 이동하고 있을 시, 빔의 조사 위치가 XY 스테이지(32)의 이동에 추종하도록 편향기(28)에 의해 제어된다.
제어 계산기(52)는, 기억 장치(68)로부터 픽셀 형식의 묘화 데이터(D2)를 독출하고, 복수 단의 데이터 변환 처리를 행하여 장치 고유의 샷 데이터를 생성한다. 샷 데이터에는, 각 샷의 조사량 및 조사 위치 좌표 등이 정의된다.
제어 계산기(52)는, 샷 데이터에 기초하여 각 샷의 조사량을 편향 제어 회로(54)에 출력한다. 편향 제어 회로(54)는, 입력된 조사량을 전류 밀도로 나누어 조사 시간(t)을 구한다. 그리고, 편향 제어 회로(54)는, 대응하는 샷을 행할 시, 조사 시간(t)만큼 블랭커가 빔 ON하도록, 블랭킹 플레이트(20)의 대응하는 블랭커에 편향 전압을 인가한다.
또한, 제어 계산기(52)는, 샷 데이터가 나타내는 위치(좌표)에 각 빔이 편향되도록, 편향 위치 데이터를 편향 제어 회로(56)에 출력한다. 편향 제어 회로(56)는, 편향량을 연산하고, 편향기(28)에 편향 전압을 인가한다. 이에 의해, 그 회에 샷되는 멀티빔이 한꺼번에 편향된다.
반도체 집적 회로의 레이아웃이 설계되고, 레이아웃 데이터가 되는 설계 데이터(CAD 데이터)(D0)가 생성되면, 이 설계 데이터(D0)는 기억 장치(60)에 저장된다. 그리고, 설계 데이터(D0)가 변환 장치(62)로 변환되어, 묘화 데이터(D1)가 생성된다. 묘화 데이터(D1)는 기억 장치(64)에 저장된다. 묘화 데이터(D1)에서는, 도형 등의 묘화 패턴이, 도형의 정점의 좌표로 정의되어 있다. 설계 데이터(D0) 및 묘화 데이터(D1)는 모두 벡터 형식의 데이터이다.
변환 장치(66)는, 벡터 형식의 묘화 데이터(D1)를, 묘화 장치(1)의 내부 포맷에 맞추어, 픽셀 형식의 묘화 데이터(D2)로 변환한다. 이에 의해, 묘화 장치(1)의 제어 계산기(52)에 입력되는 묘화 데이터(D2)가 생성된다. 생성된 묘화 데이터(D2)는 기억 장치(68)에 저장된다. 또한, 이하의 설명에서는, 벡터 형식의 묘화 데이터(D1), 픽셀 형식의 묘화 데이터(D2)를 각각, 벡터 묘화 데이터(D1), 픽셀 묘화 데이터(D2)라고 기재한다.
이어서, 묘화 데이터 검증 방법에 대하여 설명한다. 도 2는 본 실시 형태에 따른 묘화 데이터 검증 장치의 개략도이다. 도 2에 나타내는 바와 같이, 묘화 데이터 검증 장치(100)는, 벡터 도형 변환부(102), XOR 검증 처리부(104), 허용 오차 영역 도형 작성부(106) 및 마스크 처리부(108)를 구비한다.
묘화 데이터 검증 장치(100)에는, 벡터 묘화 데이터(D1) 및 픽셀 묘화 데이터(D2)가 입력되고, 변환 장치(66)가 벡터 묘화 데이터(D1)를 픽셀 묘화 데이터(D2)로 변환할 시의 변환 에러(결함)의 검출을 행한다. 묘화 데이터 검증 장치(100)에 입력되는 벡터 묘화 데이터(D1) 및 픽셀 묘화 데이터(D2)의 예를 각각 도 3, 도 4에 나타낸다. 도 4에 나타내는 픽셀 묘화 데이터(D2)에서는, 메시(픽셀)의 값을 면적율로 하고 있다.
벡터 도형 변환부(102)는, 픽셀 묘화 데이터(D2)를 벡터 형식의 묘화 데이터(D3)로 변환한다. 구체적으로는, 0 이외의 값을 가지는 픽셀을, 그 픽셀 범위와 동일한 위치와 사이즈를 가지는 직사각형으로 변환한다. 변환 후의 벡터 묘화 데이터(D3)는, 직사각형군으로 이루어지는 도형의 묘화 패턴을 가진다. 예를 들면, 도 4에 나타내는 픽셀 묘화 데이터(D2)를 변환한 경우, 도 5에 나타내는 바와 같은 벡터 묘화 데이터(D3)가 생성된다.
XOR 검증 처리부(104)는, 벡터 묘화 데이터(D1)와, 벡터 도형 변환부(102)에 의해 생성된 벡터 묘화 데이터(D3)로 배타적 논리합(XOR) 연산을 행한다. 벡터 묘화 데이터(D3)의 직사각형군에 포함되는 각 직사각형에 대하여, 벡터 묘화 데이터(D1)와 XOR 연산한다. 이 XOR 연산에 의해, 벡터 묘화 데이터(D1)와 벡터 묘화 데이터(D3)의 차분 도형이 생성된다.
예를 들면, 도 3에 나타내는 벡터 묘화 데이터(D1)와 도 5에 나타내는 벡터 묘화 데이터(D3)로 XOR 연산을 행함으로써, 도 6에 나타내는 바와 같은 차분 도형(120)이 얻어진다. 이 차분 도형에는, 진짜 결함(122)뿐 아니라, 유사 결함(124)도 포함된다. 이 유사 결함(124)은, 벡터 묘화 데이터(D1)를 픽셀 묘화 데이터(D2)로 변환할 시에, 벡터 도형의 변과 픽셀의 경계가 일치하지 않는 점 또는 벡터 도형의 임의각 근사에 의해 발생하는 것이다.
허용 오차 영역 도형 작성부(106)는, 벡터 묘화 데이터(D1)의 도형을 확대하여, 확대 도형과 벡터 묘화 데이터(D1)의 도형의 차분(확대 전후의 차분)으로부터 허용 오차 영역 도형을 작성한다. 예를 들면, 도 7a에 나타내는 바와 같이, 벡터 묘화 데이터(D1)의 도형(140)을 확대하여, 확대 도형(142)를 얻는다. 그리고, 도 7b에 나타내는 바와 같은, 확대 도형(142)과 도형(140)의 차분 도형인 링 형상의 허용 오차 영역 도형(144)(도시의 사선부)을 작성한다.
벡터 묘화 데이터(D1)의 도형(140)을 확대할 시, 수평 및 수직의 변에 대한 확대 폭(δ)은 δ = PixSize - 1au로 하고, 빗변에 대한 확대 폭(ε)은 ε = PixSize × (cosθ + sinθ) - 1au로 한다. 여기서, PixSize는 1 개의 픽셀 범위의 사이즈이며, au는 빔의 최소 조사 단위이다. 확대 폭을 PixSize 이상으로 하면, 후술하는 마스크 처리에 있어서 진짜 결함을 간과할 우려가 있기 때문에, 확대 폭은 PixSize보다 작게 한다.
마스크 처리부(108)는, XOR 검증 처리부(104)에 의해 생성된 차분 도형을, 허용 오차 영역 도형 작성부(106)에 의해 작성된 허용 오차 영역 도형으로 마스크하고, 허용 오차 영역 도형 내의 차분 도형을 제거한다. 이 마스크 처리에 의해, 차분 도형에 포함되는 유사 결함을 제거하고, 진짜 결함만을 검출할 수 있다.
예를 들면, 도 8a에 나타내는 바와 같이, 차분 도형(120)을 허용 오차 영역 도형(144)으로 마스크함으로써, 유사 결함(124)이 제거되어, 진짜 결함(122)이 검출된다. 도 8b에 나타내는 바와 같이, 진짜 결함(122)에 대응하는 픽셀이, 변환 장치(66)가 벡터 묘화 데이터(D1)를 픽셀 묘화 데이터(D2)로 변환할 시의 변환 에러(결함)이다.
본 실시 형태에 따르면, 벡터 묘화 데이터(D1)를 확대한 확대 도형(142)으로부터 허용 오차 영역 도형(144)을 작성하고, 이 허용 오차 영역 도형(144)을 이용하여 마스크 처리함으로써, 픽셀 묘화 데이터(D2)를 벡터 도형으로 변환한 벡터 묘화 데이터(D3)와 벡터 묘화 데이터(D1)의 차분 도형에 포함되는 유사 결함을 제거할 수 있다. 이 때문에, 설계 데이터(D0)로부터 생성된 벡터 묘화 데이터(D1)를, 멀티 하전 입자빔 묘화 장치의 내부 포맷에 맞춘 픽셀 묘화 데이터(D2)로 변환할 시의 변환 에러를 정밀도 좋게 검출할 수 있다.
[제2 실시 형태]
상기 제1 실시 형태에서는, 픽셀 묘화 데이터(D2)를 벡터 도형으로 변환한 벡터 묘화 데이터(D3)와 벡터 묘화 데이터(D1)의 차분 도형에 포함되는 유사 결함을, 허용 오차 영역 도형(144)을 이용한 마스크 처리에 의해 제거하고 있었지만, 벡터 묘화 데이터(D1)의 확대 도형과 벡터 묘화 데이터(D3)의 XOR 연산을 행하여, 유사 결함이 포함되지 않는 차분 도형(진짜 결함)을 검출하도록 해도 된다.
도 9는 제2 실시 형태에 따른 묘화 데이터 검증 장치의 개략도이다. 도 9에 나타내는 바와 같이, 묘화 데이터 검증 장치(200)는, 벡터 도형 변환부(202), 확대 도형 작성부(204) 및 XOR 검증 처리부(206)를 구비한다. 묘화 데이터 검증 장치(200)에 입력되는 벡터 묘화 데이터(D1) 및 픽셀 묘화 데이터(D2)는 상기 제1 실시 형태와 동일하다.
벡터 도형 변환부(202)는, 상기 제1 실시 형태에 있어서의 벡터 도형 변환부(102)와 동일하고, 픽셀 묘화 데이터(D2)를 벡터 형식의 묘화 데이터(D3)로 변환한다.
확대 도형 작성부(204)는, 벡터 묘화 데이터(D1)의 도형을 확대하여, 확대 도형을 작성한다. 이것은, 상기 제1 실시 형태에 있어서, 도 7a에 나타내는 바와 같이, 벡터 묘화 데이터(D1)의 도형(140)을 확대하여, 확대 도형(142)을 작성하는 것과 동일한 처리이다.
XOR 검증 처리부(206)는, 벡터 도형 변환부(202)에 의해 생성된 벡터 묘화 데이터(D3)와, 확대 도형 작성부(204)에 의해 작성된 확대 도형으로 XOR 연산을 행한다. 벡터 묘화 데이터(D3)의 직사각형군에 포함되는 각 직사각형에 대하여, 확대 도형과 XOR 연산한다. 이 XOR 연산에 의해, 벡터 묘화 데이터(D3)와 확대 도형의 차분 도형이 생성된다.
예를 들면, 도 5에 나타내는 벡터 묘화 데이터(D3)와 도 7a에 나타내는 확대 도형(142)으로 XOR 연산을 행함으로써, 도 10에 나타내는 차분 도형(220)이 얻어진다. 이 차분 도형(220)에는 유사 결함은 포함되지 않고, 진짜 결함만이 검출된다.
이와 같이, 본 실시 형태에 따르면, 벡터 묘화 데이터(D1)를 픽셀 묘화 데이터(D2)로 변환할 시에 벡터 도형의 변과 픽셀의 경계가 일치하지 않는 점 또는 벡터 도형의 임의각 근사에 의해 발생하는 유사 결함을 고려하여, 벡터 묘화 데이터(D1)의 도형을 확대한 확대 도형과, 벡터 묘화 데이터(D3)를 XOR 연산함으로써, 유사 결함을 포함하지 않는 진짜 결함만으로 이루어지는 차분 도형을 검출할 수 있다. 이 때문에, 설계 데이터(D0)로부터 생성된 벡터 묘화 데이터(D1)를, 멀티 하전 입자빔 묘화 장치의 내부 포맷에 맞춘 픽셀 묘화 데이터(D2)로 변환할 시의 변환 에러를 정밀도 좋게 검출할 수 있다.
상기 제1 및 제2 실시 형태에서는, XOR 연산을 행할 시, 벡터 묘화 데이터(D3)의 직사각형군에 포함되는 각 직사각형에 대하여 XOR 연산을 행하고 있고, XOR 연산의 횟수는, 0 이외의 값을 가지는 픽셀의 수 또는 그 이상으로 되어 있었다. 여기서, XOR 연산을 행하기 전에, 도 11에 나타내는 바와 같이, 복수의 직사각형을 그룹화하여 큰 직사각형을 작성하고, 각 그룹(큰 직사각형)에 대하여 XOR 연산을 행하도록 해도 된다. 이에 의해, XOR 연산의 연산 횟수를 삭감하여, 처리 효율을 향상시킬 수 있다.
묘화 데이터 검증 장치(100, 200)는, 검출한 결함을 표시하는 디스플레이 또는 검출 결과를 보존하는 메모리 등을 더 구비하고 있어도 된다.
상기 제1, 제2 실시 형태에 따른 묘화 데이터의 검증은 묘화 장치(1)의 제어 계산기(52) 내에서 행해도 된다. 예를 들면, 제어 계산기(52)에, 묘화 데이터 검증 장치(100 또는 200)의 기능과, 변환 장치(66)의 기능이 마련되고, 벡터 묘화 데이터(D1)가 입력되면, 제어 계산기(52) 내에서 벡터 묘화 데이터(D1)를 픽셀 묘화 데이터(D2)로 변환하고, 또한 이 변환에 수반하는 에러(결함)의 유무를 검증한다. 제어 계산기(52)에 변환 장치(62)의 기능을 더 마련하여, 설계 데이터(D0)가 입력되면, 제어 계산기(52) 내에서 설계 데이터(D0)를 벡터 묘화 데이터(D1)로 변환할 수 있도록 해도 된다.
상술한 실시 형태에서 설명한 묘화 데이터 검증 장치(100, 200) 중 적어도 일부는, 하드웨어로 구성해도 되고, 소프트웨어로 구성해도 된다. 소프트웨어로 구성하는 경우에는, 묘화 데이터 검증 장치(100, 200) 중 적어도 일부의 기능을 실현하는 프로그램을 플렉시블 디스크 또는 CD-ROM 등의 기록 매체에 수납하고, 컴퓨터에 읽어들이게 하여 실행시켜도 된다. 기록 매체는, 자기 디스크 또는 광디스크 등의 착탈 가능한 것에 한정되지 않고, 하드 디스크 장치 또는 메모리 등의 고정형의 기록 매체여도 된다.
또한, 묘화 데이터 검증 장치(100, 200) 중 적어도 일부의 기능을 실현하는 프로그램을, 인터넷 등의 통신 회선(무선 통신도 포함함)을 개재하여 반포해도 된다. 또한, 동일 프로그램을 암호화하거나, 변조를 걸거나, 압축한 상태로, 인터넷 등의 유선 회선 또는 무선 회선을 개재하여, 혹은 기록 매체에 수납하여 반포해도 된다.
또한 본 발명은 상기 실시 형태 그대로에 한정되지 않고, 실시 단계에서는 그 요지를 일탈하지 않는 범위에서 구성 요소를 변형하여 구체화할 수 있다. 또한, 상기 실시 형태에 개시되어 있는 복수의 구성 요소의 적절한 조합에 의해, 다양한 발명을 형성할 수 있다. 예를 들면, 실시 형태에 나타나는 모든 구성 요소로부터 몇 개의 구성 요소를 삭제해도 된다. 또한, 상이한 실시 형태에 걸친 구성 요소를 적절히 조합해도 된다.

Claims (5)

  1. 설계 데이터에 기초하는 벡터 형식의 제1 묘화 데이터로부터 픽셀 형식의 제2 묘화 데이터로의 데이터 변환에 수반하는 변환 에러를 검증하는 묘화 데이터 검증 방법으로서,
    상기 제2 묘화 데이터를 벡터 형식의 제3 묘화 데이터로 변환하고,
    상기 제1 묘화 데이터와 상기 제3 묘화 데이터로 배타적 논리합 연산을 행하고,
    상기 제1 묘화 데이터의 도형을 확대하여, 확대 도형과 상기 제1 묘화 데이터의 도형의 차분으로부터 허용 오차 영역 도형을 작성하고,
    상기 배타적 논리합 연산에 의해 발생한 도형을 상기 허용 오차 영역 도형으로 마스크 처리하여 유사 결함이 포함되지 않는 결함을 검출하는 것을 특징으로 하는 묘화 데이터 검증 방법.
  2. 제1항에 있어서,
    상기 제1 묘화 데이터의 도형을 확대할 시의 확대 폭은, 상기 제2 묘화 데이터의 1 개의 픽셀 범위의 사이즈보다 작은 것을 특징으로 하는 묘화 데이터 검증 방법.
  3. 복수의 하전 입자빔으로 이루어지는 멀티빔을 형성하고, 상기 멀티빔 중, 각각 대응하는 빔에 대하여 개별적으로 빔의 온/오프를 행하고, 대상물 상에 하전 입자빔을 조사하여 패턴을 묘화하는 묘화부와,
    설계 데이터에 기초하는 벡터 형식의 제1 묘화 데이터로부터 변환된 픽셀 형식의 제2 묘화 데이터에 기초하여 상기 묘화부를 제어하고, 또한 상기 제2 묘화 데이터를 벡터 형식의 제3 묘화 데이터로 변환하고, 상기 제1 묘화 데이터와 상기 제3 묘화 데이터로 배타적 논리합 연산을 행하고, 상기 제1 묘화 데이터의 도형을 확대하여, 확대 도형과 상기 제1 묘화 데이터의 도형의 차분으로부터 허용 오차 영역 도형을 작성하고, 상기 배타적 논리합 연산에 의해 발생한 도형을 상기 허용 오차 영역 도형으로 마스크 처리하여 유사 결함이 포함되지 않는 결함을 검출하는 제어부
    를 구비하는 멀티 하전 입자빔 묘화 장치.
  4. 설계 데이터에 기초하는 벡터 형식의 제1 묘화 데이터로부터 픽셀 형식의 제2 묘화 데이터로의 데이터 변환에 수반하는 변환 에러를 검증하는 묘화 데이터 검증 방법으로서,
    상기 제2 묘화 데이터를 벡터 형식의 제3 묘화 데이터로 변환하고,
    상기 제1 묘화 데이터의 도형을 확대하여 확대 도형을 작성하고,
    상기 확대 도형과 상기 제3 묘화 데이터의 도형으로 배타적 논리합 연산을 행하여, 유사 결함이 포함되지 않는 결함을 검출하는 것을 특징으로 하는 묘화 데이터 검증 방법.
  5. 복수의 하전 입자빔으로 이루어지는 멀티빔을 형성하고, 상기 멀티빔 중, 각각 대응하는 빔에 대하여 개별적으로 빔의 온/오프를 행하고, 대상물 상에 하전 입자빔을 조사하여 패턴을 묘화하는 묘화부와,
    설계 데이터에 기초하는 벡터 형식의 제1 묘화 데이터로부터 변환된 픽셀 형식의 제2 묘화 데이터에 기초하여 상기 묘화부를 제어하고, 또한 상기 제2 묘화 데이터를 벡터 형식의 제3 묘화 데이터로 변환하고, 상기 제1 묘화 데이터의 도형을 확대하여 확대 도형을 작성하고, 상기 확대 도형과 상기 제3 묘화 데이터의 도형으로 배타적 논리합 연산을 행하여, 유사 결함이 포함되지 않는 결함을 검출하는 제어부
    를 구비하는 멀티 하전 입자빔 묘화 장치.
KR1020150145204A 2014-10-21 2015-10-19 묘화 데이터 검증 방법 및 멀티 하전 입자빔 묘화 장치 KR101753196B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-214314 2014-10-21
JP2014214314A JP6350204B2 (ja) 2014-10-21 2014-10-21 描画データ検証方法、プログラム、及びマルチ荷電粒子ビーム描画装置

Publications (2)

Publication Number Publication Date
KR20160046735A KR20160046735A (ko) 2016-04-29
KR101753196B1 true KR101753196B1 (ko) 2017-07-03

Family

ID=55749277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150145204A KR101753196B1 (ko) 2014-10-21 2015-10-19 묘화 데이터 검증 방법 및 멀티 하전 입자빔 묘화 장치

Country Status (4)

Country Link
US (1) US9846760B2 (ko)
JP (1) JP6350204B2 (ko)
KR (1) KR101753196B1 (ko)
TW (1) TWI598926B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6819475B2 (ja) * 2017-06-14 2021-01-27 株式会社ニューフレアテクノロジー データ処理方法、荷電粒子ビーム描画装置、及び荷電粒子ビーム描画システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008242885A (ja) * 2007-03-28 2008-10-09 Fujifilm Corp 描画データ検査方法および描画データ検査装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060277A (en) * 1985-10-10 1991-10-22 Palantir Corporation Pattern classification means using feature vector regions preconstructed from reference data
JPH07114180B2 (ja) * 1985-11-25 1995-12-06 富士通株式会社 半導体露光パタンデータ検査方法及び検査装置
JPH0621769B2 (ja) * 1985-12-13 1994-03-23 大日本スクリ−ン製造株式会社 パタ−ン欠陥検出方法およびその装置
US5046109A (en) * 1986-03-12 1991-09-03 Nikon Corporation Pattern inspection apparatus
JPH02148180A (ja) * 1988-11-29 1990-06-07 Nippon Seiko Kk パターン検査方法及び装置
US5475766A (en) * 1991-09-05 1995-12-12 Kabushiki Kaisha Toshiba Pattern inspection apparatus with corner rounding of reference pattern data
JP3401611B2 (ja) * 1996-07-17 2003-04-28 大日本印刷株式会社 描画用図形データの検証方法
JP3400273B2 (ja) * 1996-12-26 2003-04-28 株式会社東芝 荷電ビーム描画装置及び描画方法
JP2001344302A (ja) * 2000-06-02 2001-12-14 Nec Corp 電子線露光装置用データの検証方法およびその検証装置
JP4274784B2 (ja) * 2002-05-28 2009-06-10 新光電気工業株式会社 配線形成システムおよびその方法
JP4133047B2 (ja) * 2002-07-05 2008-08-13 シャープ株式会社 補正マスクパターン検証装置および補正マスクパターン検証方法
JP2006098151A (ja) * 2004-09-29 2006-04-13 Dainippon Screen Mfg Co Ltd パターン検査装置およびパターン検査方法
JP4714043B2 (ja) 2006-03-02 2011-06-29 株式会社東芝 変更指示図面作成システムと方法、およびプログラム
JP2008177224A (ja) * 2007-01-16 2008-07-31 Nuflare Technology Inc 図形データの検証方法
US8300918B2 (en) * 2007-03-30 2012-10-30 Dainippon Screen Mfg. Co., Ltd. Defect inspection apparatus, defect inspection program, recording medium storing defect inspection program, figure drawing apparatus and figure drawing system
JP5015721B2 (ja) 2007-03-30 2012-08-29 大日本スクリーン製造株式会社 欠陥検査装置、欠陥検査プログラム、図形描画装置および図形描画システム
JP4914296B2 (ja) * 2007-06-26 2012-04-11 大日本スクリーン製造株式会社 露光パターンデータ検査装置、方法およびプログラム
JP4945402B2 (ja) * 2007-10-30 2012-06-06 株式会社ニューフレアテクノロジー 描画データ検証方法及びマスク描画装置
JP4933601B2 (ja) 2009-08-18 2012-05-16 株式会社ニューフレアテクノロジー 検査装置および検査方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008242885A (ja) * 2007-03-28 2008-10-09 Fujifilm Corp 描画データ検査方法および描画データ検査装置

Also Published As

Publication number Publication date
TWI598926B (zh) 2017-09-11
US20160110491A1 (en) 2016-04-21
JP6350204B2 (ja) 2018-07-04
TW201626423A (zh) 2016-07-16
US9846760B2 (en) 2017-12-19
KR20160046735A (ko) 2016-04-29
JP2016082147A (ja) 2016-05-16

Similar Documents

Publication Publication Date Title
US9568907B2 (en) Correction of short-range dislocations in a multi-beam writer
JP6545437B2 (ja) マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP2007324175A (ja) 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
US11774860B2 (en) Writing data generating method, multi charged particle beam writing apparatus, pattern inspecting apparatus, and computer-readable recording medium
JP2013191841A (ja) 電子ビーム描画装置および電子ビーム描画方法
JP7392805B2 (ja) 描画データ生成プログラム、マルチ荷電粒子ビーム描画プログラム及びコンピュータ読み取り可能な記録媒体
KR101782335B1 (ko) 묘화 데이터 생성 방법, 멀티 하전 입자빔 묘화 장치 및 패턴 검사 장치
KR102293626B1 (ko) 묘화 데이터 생성 방법, 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체 및 멀티 하전 입자빔 묘화 장치
TWI696897B (zh) 帶電粒子束描繪裝置、帶電粒子束描繪系統及描繪資料生成方法
JP5985852B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
KR101753196B1 (ko) 묘화 데이터 검증 방법 및 멀티 하전 입자빔 묘화 장치
JP6171062B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
KR101877431B1 (ko) 데이터 처리 방법, 하전 입자빔 묘화 방법 및 하전 입자빔 묘화 장치
JP2019201071A (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
TW201834005A (zh) 增強圖像對比度的方法
KR20180136409A (ko) 데이터 처리 방법, 하전 입자빔 묘화 장치 및 하전 입자빔 묘화 시스템
JP2019068000A (ja) シミュレーション装置、荷電粒子ビーム描画システム、及び荷電粒子ビーム描画方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant