KR101751352B1

KR101751352B1 - 표시 패널 구동 방법 및 이를 수행하는 표시 장치

Info

Publication number: KR101751352B1
Application number: KR1020100106429A
Authority: KR
Inventors: 짠지펑; 태승규; 문성훈; 김덕회
Original assignee: 삼성디스플레이 주식회사
Priority date: 2010-10-29
Filing date: 2010-10-29
Publication date: 2017-06-28
Also published as: JP2012098696A; US8723852B2; KR20120045103A; US20120105407A1

Abstract

표시 패널의 구동을 위하여, 각각의 프레임마다 표시 패널의 복수의 게이트 라인들에 순차적으로 게이트 신호를 인가하고, 표시 패널의 데이터 라인들에 데이터 전압을 인가하고, 표시 패널에 프레임 주기와 비동기되어 극성이 반전되는 공통 전압을 인가한다. 공통 전압의 극성이 반전되는 시점이 한 프레임 주기 내에서 균등하게 분산됨으로써 표시 패널의 상부와 하부 사이에 발생하는 휘도 차이를 효율적으로 감소시킬 수 있다.

Description

표시 패널 구동 방법 및 이를 수행하는 표시 장치{METHOD OF DRIVING DISPLAY PANEL AND DISPLAY APPARATUS FOR PERFORMING THE METHOD}

본 발명은 표시 패널 구동 방법 및 이를 수행하는 표시 장치에 관한 것으로, 보다 상세하게는 표시 패널 내에서의 휘도 차이를 감소시킬 수 있는 표시 패널 구동 방법 및 이를 수행하는 표시 장치에 관한 것이다.

일반적으로 액정표시장치는 두 기판 사이에 이방성 유전율을 갖는 액정층이 개재된 표시 패널과 표시 패널을 구동하는 구동 유닛을 포함하며, 두 기판 사이에 전계를 형성하고 전계의 세기에 따른 액정층의 광투과율을 조절함으로써 영상을 표시한다.

이 때, 액정층에 지속적으로 동일 극성의 전압이 인가되면 액정층에 포함되는 액정 물질이 열화되는 특징을 가진다. 이러한 액정 물질의 열화를 방지하기 위하여 일정 주기로 액정층에 인가되는 전계의 극성을 반전시키는 방식이 일반적으로 사용되고 있다. 예를 들어 하나의 프레임 단위로 액정층에 인가되는 전계의 극성을 반전시키는 프레임 반전 방식 또는 수평 화소열 단위로 액정층에 인가되는 전계의 극성을 반전시키는 라인 반전 방식 등이 사용되고 있다.

이러한 극성 반전 방식에서 액정층에 인가되는 전계의 극성을 반전시키기 위해 공통 전압을 인가하는 방식에 따라 표시 패널의 하부에 있는 화소들에 인가되는 실효 전압이 표시 패널의 상부에 있는 화소들에 인가되는 실효 전압보다 낮게 되어 표시 패널의 상부에 비해 표시 패널의 하부의 휘도가 떨어지는 문제점이 발생한다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 표시 패널 내에서의 휘도 차이를 감소시킬 수 있는 표시 패널 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 패널 구동 방법을 수행하는 표시 장치를 제공하는 것이다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 패널 구동 방법에서, 각각의 프레임마다 표시 패널의 복수의 게이트 라인들에 순차적으로 게이트 신호를 인가하고, 상기 표시 패널의 데이터 라인들에 데이터 전압을 인가하고, 상기 표시 패널에 상기 프레임의 주기와 비동기되어 극성이 반전되는 공통 전압을 인가한다.

상기 공통 전압의 극성이 반전되는 시점에 상기 게이트 신호가 인가되는 게이트 라인은 이웃하는 상기 프레임에서 서로 상이할 수 있다.

상기 공통 전압의 극성이 반전되는 시점에 상기 게이트 신호가 인가되는 게이트 라인은 R(R은 2이상의 정수)개 간격의 상기 프레임에서 서로 동일할 수 있다.

상기 공통 전압의 극성이 반전되는 시점으로부터 상기 복수의 게이트 라인들 각각에 상기 게이트 신호가 인가될 때까지의 평균 시간은 상기 복수의 게이트 라인들 각각에 대해 서로 동일할 수 있다.

상기 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기보다 작고 상기 프레임의 주기의 절반보다 크거나, 상기 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기보다 크고 상기 프레임의 주기의 1.5배보다 작을 수 있다.

상기 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기를 결정하는 수직 동기 신호의 주기보다 작고 상기 수직 동기 신호의 주기의 절반보다 크거나, 상기 공통 전압의 극성이 반전되는 주기는 상기 수직 동기 신호의 주기보다 크고 상기 수직 동기 신호의 주기의 1.5배보다 작을 수 있다.

상기 공통 전압은 상기 표시 패널에 포함되는 모든 화소들에 공통으로 인가될 수 있다.

상기 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 정수배만큼 작고 상기 프레임의 주기의 절반보다 크거나, 상기 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 정수배만큼 크고 상기 프레임의 주기의 1.5배보다 작을 수 있다.

상기 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기를 결정하는 수직 동기 신호의 주기보다 상기 게이트 신호가 인가되는 주기의 정수배만큼 작고 상기 수직 동기 신호의 주기의 절반보다 크거나, 상기 공통 전압의 극성이 반전되는 주기는 상기 수직 동기 신호의 주기보다 상기 게이트 신호가 인가되는 주기의 정수배만큼 크고 상기 수직 동기 신호의 주기의 1.5배보다 작을 수 있다.

상기 공통 전압은 제1 게이트 라인들에 연결되는 화소들에 공통으로 인가되는 제1 공통 전압 및 상기 제1 게이트 라인들과 교대로 배치되는 제2 게이트 라인들에 연결되는 화소들에 공통으로 인가되는 제2 공통 전압을 포함하고, 상기 제1 공통 전압 및 상기 제2 공통 전압은 서로 동일한 주기에 따라 극성이 반전되고 상기 게이트 신호가 인가되는 주기만큼의 시간 간격을 두고 서로 반대 극성으로 반전될 수 있다.

상기 제1 공통 전압 및 상기 제2 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 짝수배만큼 작고 상기 프레임의 주기의 절반보다 크거나, 상기 제1 공통 전압 및 상기 제2 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 짝수배만큼 크고 상기 프레임의 주기의 1.5배보다 작을 수 있다.

상기 제1 공통 전압 및 상기 제2 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기를 결정하는 수직 동기 신호의 주기보다 상기 게이트 신호가 인가되는 주기의 짝수배만큼 작고 상기 수직 동기 신호의 주기의 절반보다 크거나, 상기 제1 공통 전압 및 상기 제2 공통 전압의 극성이 반전되는 주기는 상기 수직 동기 신호의 주기보다 상기 게이트 신호가 인가되는 주기의 짝수배만큼 크고 상기 수직 동기 신호의 주기의 1.5배보다 작을 수 있다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시에에 따른 표시 장치는 표시 패널 및 구동 유닛을 포함한다. 상기 표시 패널은 복수의 게이트 라인들 및 데이터 라인들에 연결되는 복수의 화소들을 포함한다. 상기 구동 유닛은 각각의 프레임마다 상기 복수의 게이트 라인들에 순차적으로 게이트 신호를 인가하고, 상기 복수의 데이터 라인들에 데이터 전압을 인가하고, 상기 복수의 화소들에 상기 프레임의 주기와 비동기되어 극성이 반전되는 공통 전압을 인가한다.

상기 구동 유닛은 이웃하는 상기 프레임에서 서로 상이한 게이트 라인에 상기 게이트 신호가 인가될 때 상기 공통 전압의 극성을 반전시킬 수 있다.

상기 구동 유닛은 상기 공통 전압의 극성이 반전되는 시점으로부터 상기 복수의 게이트 라인들 각각에 상기 게이트 신호가 인가될 때까지의 평균 시간이 상기 복수의 게이트 라인들 각각에 대해 서로 동일하도록 상기 공통 전압의 극성을 반전시킬 수 있다.

상기 구동 유닛은 상기 프레임의 주기보다 작고 상기 프레임의 주기의 절반보다 크거나, 상기 프레임의 주기보다 크고 상기 프레임의 주기의 1.5배보다 작은 주기로 상기 공통 전압의 극성을 반전시킬 수 있다.

상기 표시 패널은 상기 복수의 화소들에 공통으로 연결되는 하나의 공통 전압 라인을 포함하고, 상기 구동 유닛은 상기 공통 전압을 상기 공통 전압 라인에 인가할 수 있다.

상기 구동 유닛은 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 정수배만큼 작고 상기 프레임의 주기의 절반보다 크거나, 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 정수배만큼 크고 상기 프레임의 주기의 1.5배보다 작은 주기로 상기 공통 전압의 극성을 반전시킬 수 있다.

상기 표시 패널은 제1 게이트 라인들에 연결되는 화소들에 공통으로 연결되는 제1 공통 전압 라인 및 상기 제1 게이트 라인들과 교대로 배치되는 제2 게이트 라인들에 연결되는 화소들에 공통으로 연결되는 제2 공통 전압 라인을 포함하고, 상기 구동 유닛은 상기 제1 공통 전압 라인에 인가되는 제1 공통 전압 및 상기 제2 공통 전압 라인에 인가되는 제2 공통 전압을 생성하고, 상기 제1 공통 전압 및 상기 제2 공통 전압은 서로 동일한 주기에 따라 극성이 반전되고 상기 게이트 신호가 인가되는 주기만큼의 시간 간격을 두고 서로 반대 극성으로 반전될 수 있다.

상기 구동 유닛은 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 짝수배만큼 작고 상기 프레임의 주기의 절반보다 크거나, 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 짝수배만큼 크고 상기 프레임의 주기의 1.5배보다 작은 주기로 상기 제1 공통 전압 및 상기 제2 공통 전압의 극성을 반전시킬 수 있다.

본 발명의 실시예들에 따른 표시 패널 구동 방법은 프레임 주기와 비동기되어 극성이 반전되는 공통 전압을 사용하여 공통 전압의 극성이 반전되는 시점을 한 프레임 주기 내에서 균등하게 분산시킴으로써 표시 패널의 상부와 하부 사이에 발생하는 휘도 차이를 효율적으로 감소시킬 수 있다.

또한, 본 발명의 실시예들에 따른 표시 장치는 표시 패널의 상부와 하부 사이에 발생하는 휘도 차이를 감소시킴으로써 고화질의 영상을 제공할 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 표시 패널의 하부 기판을 나타내는 도면이다.
도 3은 도 1의 표시 장치에 포함되는 표시 패널의 상부 기판을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널 구동 방법을 나타내는 순서도이다.
도 5는 도 1의 표시 장치에 포함되는 표시 패널의 상부 기판의 일 예를 나타내는 도면이다.
도 6은 종래 기술에 따른 도 5의 상부 기판을 포함하는 표시 패널의 프레임 반전 방식 구동 방법을 설명하기 위한 타이밍도이다.
도 7a, 7b, 7c 및 7d는 도 6의 표시 패널 구동 방법에 따른 공통 전압의 극성 변화를 나타내는 도면들이다.
도 8은 본 발명의 일 실시예에 따른 도 5의 상부 기판을 포함하는 표시 패널의 프레임 반전 방식 구동 방법을 설명하기 위한 타이밍도이다.
도 9a, 9b, 9c 및 9d는 도 8의 표시 패널 구동 방법에 따른 공통 전압의 극성 변화를 나타내는 도면들이다.
도 10은 도 1의 표시 장치에 포함되는 표시 패널의 상부 기판의 다른 예를 나타내는 도면이다.
도 11은 종래 기술에 따른 도 10의 상부 기판을 포함하는 표시 패널의 라인 반전 방식 구동 방법을 설명하기 위한 타이밍도이다.
도 12a, 12b, 12c 및 12d는 도 11의 표시 패널 구동 방법에 따른 공통 전압의 극성 변화를 나타내는 도면들이다.
도 13은 본 발명의 일 실시예에 따른 도 10의 상부 기판을 포함하는 표시 패널의 라인 반전 방식 구동 방법을 설명하기 위한 타이밍도이다.
도 14a, 14b, 14c 및 14d는 도 13의 표시 패널 구동 방법에 따른 공통 전압의 극성 변화를 나타내는 도면들이다.
도 15는 도 1의 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다. 도 2는 도 1의 표시 장치에 포함되는 표시 패널의 하부 기판을 나타내는 도면이고, 도 3은 도 1의 표시 장치에 포함되는 표시 패널의 상부 기판을 나타내는 도면이다.

도 1을 참조하면, 표시 장치(10)는 표시 패널(100) 및 표시 패널(100)을 구동하기 위한 구동 유닛(200)을 포함한다.

표시 패널(100)은 제1 방향으로 배열되는 복수의 게이트 라인들(GL1,....,GLn), 상기 제1 방향과 교차하는 방향인 제2 방향으로 배열되는 복수의 데이터 라인들(DL1,....,DLm) 및 복수의 게이트 라인들(GL1,....,GLn)과 복수의 데이터 라인들(DL1,....,DLm) 각각에 연결되어 매트릭스(matrix) 형태로 형성되는 복수의 화소들(P)을 포함한다. 복수의 화소들(P) 각각은 상응하는 게이트 라인(GL) 및 데이터 라인(DL)에 연결되는 스위칭 소자(Q), 스위칭 소자(Q)에 연결되는 액정 커패시터(CLC) 및 스토리지 커패시터(CST)를 포함한다.

표시 패널(100)은 복수의 게이트 라인들(GL1,....,GLn), 복수의 데이터 라인들(DL1,....,DLm), 스위칭 소자들(Q) 및 화소 전극들이 배열된 하부 기판(110), 공통 전극들이 배열된 상부 기판(120) 및 하부 기판(110)과 상부 기판(120) 사이에 형성된 액정층(130)을 포함한다.

도 2를 참조하면, 하부 기판(110)은 복수의 게이트 라인들(GL1,....,GLn)과 복수의 데이터 라인들(DL1,....,DLm)의 교차 영역들 각각에 형성되는 복수의 화소들(P1, P2, P3, P4)을 포함한다. 각각의 화소들은 스위칭 소자(Q) 및 화소 전극(PE)을 포함한다. 스위칭 소자(Q)는 상응하는 게이트 라인(GL)에 연결되는 게이트 전극(111), 상응하는 데이터 라인(DL)에 연결되는 소스 전극(113) 및 상응하는 화소 전극(PE)과 스토리지 커패시터(CST)에 연결되는 드레인 전극(115)을 포함하는 박막 트랜지스터(Thin Film Transistor; TFT)일 수 있다.

도 3을 참조하면, 상부 기판(120)은 하부 기판(110)의 화소 전극들(PE)에 대향하는 공통 전극들(CE1,....,CEn)을 포함한다. 공통 전극들(CE1, CE2,..CEn)은 복수의 게이트 라인들(GL1,....,GLn)과 평행하게 서로 이격되어 배치될 수 있다. 예를 들면, 제1 공통 전극(CE1)은 게이트 라인(GL1)이 연장된 방향으로 배열된 화소 전극들(PE)과 대향될 수 있다.

액정 커패시터(CLC)는 하부 기판(110)에 형성되는 화소 전극(PE)을 제1 전극으로 하고, 상부 기판(120)에 형성되고 화소 전극(PE)과 대향하는 공통 전극(CE)을 제2 전극으로 하며, 상기 제1 전극 및 상기 제2 전극 사이에 형성되는 액정층을 유전체로 하여 일정한 정전 용량을 갖도록 구성된다. 스토리지 커패시터(CST)는 액정 커패시터(CLC)에 충전된 전압을 유지한다.

다시 도 1을 참조하면, 구동 유닛(200)은 제어부(CONTROLLER)(210), 전압 생성부(VOLTAGE GENERATOR)(220), 게이트 구동부(GATE DRIVER)(230) 및 데이터 구동부(DATA DRIVER)(240)를 포함한다.

제어부(210)는 외부의 그래픽 기기와 같은 화상 소스로부터 입력 제어 신호(CONT) 및 입력 영상 신호(DATA1)를 수신한다. 입력 제어 신호(CONT)는 메인 클럭 신호, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC) 및 데이터 인에이블 신호를 포함할 수 있다. 제어부(210)는 입력 영상 신호(DATA1)에 기초하여 표시 패널(100)의 동작 조건에 맞는 디지털 형태의 데이터 신호(DATA2)를 생성하여 데이터 구동부(240)에 제공한다. 또한, 제어부(210)는 입력 제어 신호(CONT)에 기초하여 게이트 구동부(230)의 구동 타이밍을 제어하기 위한 제1 제어 신호(CONT1), 데이터 구동부(240)의 구동 타이밍을 제어하기 위한 제2 제어 신호(CONT2) 및 전압 생성부(220)를 제어하기 위한 제3 제어 신호(CONT3)를 생성하여 각각 게이트 구동부(230), 데이터 구동부(240) 및 전압 생성부(220)에 제공한다.

전압 생성부(220)는 외부 전원을 제공 받고, 이에 기초하여 게이트 구동부(230)를 구동하기 위한 게이트 구동 전압(VG)을 생성하여 게이트 구동부(230)에 제공하고, 데이터 구동부(240)를 구동하기 위한 데이터 구동 전압(VD)을 생성하여 데이터 구동부(240)에 제공한다. 전압 생성부(220)는 스토리지 전압(VST)을 생성하여 표시 패널(100)의 스토리지 커패시터(CST)에 제공한다. 또한, 전압 생성부(220)는 수직 동기 신호(VSYNC)와 상이한 주기를 갖고 수직 동기 신호(VSYNC)와 비동기되어 극성이 반전되는 공통 전압(VCOM)을 생성하여 표시 패널(100)의 상부 기판(120)에 형성되는 공통 전극(CE)에 제공한다. 수직 동기 신호(VSYNC)의 한 주기 동안 한 프레임분의 데이터 신호(DATA2)가 표시 패널(100)에 표시되므로 각각의 프레임은 수직 동기 신호(VSYNC)에 기초하여 구분될 수 있다. 따라서 전압 생성부(220)가 생성하는 공통 전압(VCOM)은 프레임 주기와 상이한 주기를 갖고 상기 프레임 주기와 비동기되어 극성이 반전된다.

상기 게이트 구동부(230)는 제어부(210)로부터 수신되는 제1 제어신호(CONT1) 및 전압 발생부(220)로부터 수신되는 게이트 구동 전압(VG)에 기초하여 각각의 프레임마다 복수의 게이트 라인들(GL1,....,GLn)에 순차적으로 게이트 신호를 인가한다.

데이터 구동부(240)는 제어부(210)로부터 수신되는 제2 제어신호(CONT2) 및 전압 발생부(220)로부터 수신되는 데이터 구동 전압(VD)에 기초하여 제어부(210)로부터 수신되는 데이터 신호(DATA2)를 아날로그 형태의 데이터 전압으로 변환하고 복수의 데이터 라인들(DL1,....,DLm)에 상기 데이터 전압을 인가한다.

이하, 표시 패널(100)의 동작에 대하여 간략히 설명한다.

복수의 게이트 라인들(GL1,....,GLn) 중에서 특정 게이트 라인에 상기 게이트 신호가 인가되고 복수의 데이터 라인들(DL1,....,DLm)에 상기 데이터 전압이 인가되면, 상기 특정 게이트 라인에 연결된 화소들(P)에 포함되는 스위칭 소자들(Q)이 턴온되어 상기 특정 게이트 라인에 연결된 화소들(P)의 화소 전극들(PE)에 상기 데이터 전압이 인가된다. 이와 동시에 공통 전극(CE)에 공통 전압(VCOM)이 인가되면 화소 전극들(PE)과 공통 전극(CE) 사이에 전계가 형성되어 액정 커패시터(CLC)가 충전되고, 이로 인해 액정층(130)의 분자 배열이 변화되어 하부에서 입사된 광의 투과율이 변경됨으로서 화상이 구현된다.

이 때, 액정층(130)에 지속적으로 동일 극성의 전압이 인가되면 액정층(130)에 포함되는 액정 물질이 열화된다. 이러한 액정 물질의 열화를 방지하기 위하여 전압 생성부(220)는 일정 주기로 극성이 반전되는 공통 전압(VCOM)을 생성하여 공통 전극(CE)에 인가함으로써 액정층(130)에 인가되는 전계의 극성을 반전시킨다. 전압 생성부(220)가 공통 전압(VCOM)을 공통 전극(CE)에 인가하는 구체적인 방법은 후술한다.

도 4는 본 발명의 일 실시예에 따른 표시 패널 구동 방법을 나타내는 순서도이다.

도 4를 참조하면, 게이트 구동부(230)는 제어부(210)로부터 수신되는 제1 제어 신호(CONT1) 및 전압 생성부(220)로부터 수신되는 게이트 전압(VG)에 기초하여 각각의 프레임마다 표시 패널(100)에 포함되는 복수의 게이트 라인들(GL1,....,GLn)에 순차적으로 상기 게이트 신호를 인가한다(단계 S100). 데이터 구동부(240)는 제어부(210)로부터 수신되는 제2 제어신호(CONT2) 및 전압 발생부(220)로부터 수신되는 데이터 구동 전압(VD)에 기초하여 제어부(210)로부터 수신되는 데이터 신호(DATA2)를 아날로그 형태의 상기 데이터 전압으로 변환하고 복수의 데이터 라인들(DL1,....,DLm)에 상기 데이터 전압을 인가한다(단계 S200). 전압 생성부(220)는 표시 패널(100)의 상부 기판(120)에 형성되는 공통 전극(CE)에 상기 프레임의 주기와 비동기되어 극성이 반전되는 공통 전압(VCOM)을 인가한다(단계 S300).

도 4에는 각 단계들이 순차적으로 수행되는 것으로 도시되어 있으나, 실시예에 따라서 각 단계들이 동시에 수행되거나 도 4와는 상이한 순서로 수행될 수도 있다.

상기 설명한 바와 같이, 상기 프레임의 주기는 외부로부터 제어부(210)가 수신하는 수직 동기 신호(VSYNC)에 기초하여 결정될 수 있다. 즉, 수직 동기 신호(VSYNC)의 한 주기 동안 복수의 게이트 라인들(GL1,....,GLn)을 순차적으로 한 번씩 선택하고 복수의 데이터 라인들(DL1,....,DLm)에 상기 데이터 전압을 인가함으로써 수직 동기 신호(VSYNC)의 한 주기 동안 한 프레임분의 영상이 표시 패널(100)에 표시될 수 있다. 따라서 표시 패널(100)에 인가되는 공통 전압(VCOM)의 극성 반전 주기는 수직 동기 신호(VSYNC)의 주기와 상이하고 수직 동기 신호(VSYNC)와 비동기되어 극성이 반전될 수 있다.

공통 전압(VCOM)은 상기 프레임의 주기와 상이한 주기에 따라 극성이 반전되므로, 한 프레임 내에서 공통 전압(VCOM)의 극성이 반전되는 시점은 이웃하는 상기 프레임에서 서로 상이하다. 즉, 공통 전압(VCOM)의 극성이 반전되는 시점에 상기 게이트 신호가 인가되는 게이트 라인은 이웃하는 상기 프레임에서 서로 상이하다. 또한, 상기 프레임의 주기와 공통 전압(VCOM)의 극성 반전 주기의 최소 공배수의 시간에 상응하는 개수(R, R은 2이상의 정수)의 프레임이 지나면 프레임 내에서 공통 전압(VCOM)의 극성이 반전되는 시점은 R개 이전의 프레임 내에서 공통 전압(VCOM)의 극성이 반전되는 시점과 서로 동일하다. 즉, 공통 전압(VCOM)의 극성이 반전되는 시점에 상기 게이트 신호가 인가되는 게이트 라인은 R개 간격의 상기 프레임에서 서로 동일하다. 따라서 공통 전압(VCOM)의 극성이 반전되는 시점은 한 프레임 주기 내에서 균등하게 분산되므로, 공통 전압(VCOM)의 극성이 반전되는 시점으로부터 복수의 게이트 라인들(GL1,....,GLn) 각각에 상기 게이트 신호가 인가되어 액정 커패시터(CLC)가 재충전(recharge)될 때까지의 평균 시간은 복수의 게이트 라인들(GL1,....,GLn) 각각에 대해 서로 동일하다.

한편, 공통 전압(VCOM)의 극성이 반전되는 주기가 상기 프레임의 주기의 절반보다 작으면 전력 소모가 증가하게 되고, 공통 전압(VCOM)의 극성이 반전되는 주기가 상기 프레임의 주기의 1.5배보다 크면 액정 물질의 열화를 방지하기 어렵게 된다. 따라서 공통 전압(VCOM)의 극성이 반전되는 주기는 상기 프레임의 주기보다 작고 상기 프레임의 주기의 절반보다 크거나 상기 프레임의 주기보다 크고 상기 프레임의 주기의 1.5배보다 작을 수 있다. 상기 프레임의 주기는 수직 동기 신호(VSYNC)에 기초하여 결정되므로, 공통 전압(VCOM)의 극성이 반전되는 주기는 수직 동기 신호(VSYNC)의 주기보다 작고 수직 동기 신호(VSYNC)의 주기의 절반보다 크거나 수직 동기 신호(VSYNC)의 주기보다 크고 수직 동기 신호(VSYNC)의 주기의 1.5배보다 작을 수도 있다.

종래의 표시 패널 구동 방법들은 일반적으로 프레임 주기와 동기되어 극성이 반전되는 공통 전압을 사용하여 프레임 반전 또는 라인 반전을 구현한다. 즉, 프레임의 시작 시점에 공통 전압의 극성이 반전되어 한 프레임 주기 동안 공통 전압은 동일하게 유지되고 다음 프레임의 시작 시점에 공통 전압의 극성이 다시 반전된다. 이 경우 공통 전압의 극성이 반전되는 시점으로부터 복수의 게이트 라인들 각각에 게이트 신호가 인가되어 액정 커패시터가 재충전될 때까지의 평균 시간은 표시 패널의 상부에 위치하는 게이트 라인은 짧고 표시 패널의 하부에 위치하는 게이트 라인은 길게 되어 표시 패널의 상부와 하부 사이에 휘도 차이가 발생한다.

이에 반해, 상기 설명한 바와 같이, 본 발명의 일 실시예에 따른 표시 패널 구동 방법은 상기 프레임 주기와 비동기되어 극성이 반전되는 공통 전압(VCOM)을 사용하므로, 공통 전압(VCOM)의 극성이 반전되는 시점으로부터 복수의 게이트 라인들(GL1,....,GLn) 각각에 상기 게이트 신호가 인가되어 액정 커패시터(CLC)가 재충전될 때까지의 평균 시간은 복수의 게이트 라인들(GL1,....,GLn) 각각에 대해 서로 동일하게 되어 표시 패널의 상부와 하부 사이의 휘도 차이가 감소된다.

이하, 도 5 내지 도 9d를 참조하여 본 발명의 일 실시예에 따른 프레임 반전 방식의 표시 패널 구동 방법에 대해 설명한다.

도 5는 도 1의 표시 장치에 포함되는 표시 패널의 상부 기판의 일 예를 나타내는 도면이다.

도 5를 참조하면, 상부 기판(120a)은 하부 기판(110)의 화소 전극들(PE)에 대향하는 공통 전극들(CE1,....,CEn) 및 하나의 공통 전압 라인(VCL)을 포함한다. 공통 전극들(CE1,....,CEn)은 모두 공통 전압 라인(VCL)에 연결된다.

전압 생성부(220)는 하나의 공통 전압(VCOM)을 생성하여 공통 전압 라인(VCL)에 인가한다. 따라서 공통 전압(VCOM)은 표시 패널(100)에 포함되는 모든 화소들(P)에 공통으로 인가된다.

표시 패널(100)이 도 5에 도시된 바와 같은 상부 기판(120a)을 포함하는 경우, 표시 패널(100)은 프레임 반전 방식으로 구동될 수 있다.

도 6은 종래 기술에 따른 도 5의 상부 기판을 포함하는 표시 패널의 프레임 반전 방식 구동 방법을 설명하기 위한 타이밍도이다. 도 7a, 7b, 7c 및 7d는 도 6의 표시 패널 구동 방법에 따른 공통 전압의 극성 변화를 나타내는 도면들이다.

도 6을 참조하면, 각각의 프레임마다 복수의 게이트 라인들(GL1,....,GLn)에 순차적으로 일정 주기(T)에 따라 게이트 신호가 인가된다. 공통 전압(VCOM)은 상기 프레임 주기와 동기되어 극성이 반전된다. 상기 프레임 주기와 공통 전압(VCOM)의 극성 반전 주기는 동일하고, 각각의 프레임 내에서 공통 전압(VCOM)의 극성이 반전되는 시점은 동일하다. 즉, 모든 프레임에서 동일하게 최상부 게이트 라인(GL1)에 게이트 신호가 인가될 때 공통 전압(VCOM)의 극성이 반전된다.

도 6에 도시된 바와 같이, k번째 프레임 및 k+2번째 프레임에서 공통 전압(VCOM)은 양의 극성을 갖고, k+1번째 프레임 및 k+3번째 프레임에서 공통 전압(VCOM)은 음의 극성을 갖는다. 따라서 도 7a, 7b, 7c 및 7d에 도시된 바와 같이, k번째 프레임 및 k+2번째 프레임에서는 모든 화소들에 인가되는 공통 전압(VCOM)은 양의 극성을 갖고, k+1번째 프레임 및 k+3번째 프레임에서는 모든 화소들에 인가되는 공통 전압(VCOM)은 음의 극성을 갖게 되어 표시 패널(100)은 프레임 반전 방식으로 구동된다.

일반적으로, 표시 패널(100)에는 각각의 게이트 라인(GL)과 스위칭 소자(Q)의 드레인 전극(115) 사이 및 각각의 데이터 라인(DL)과 스위칭 소자(Q)의 드레인 전극(115) 사이에 기생 커패시터가 존재한다. 따라서 액정 커패시터(CLC)에 저장된 전압은 한 프레임에서 충전된 후 다음 프레임에서 재충전 될 때 까지 일정하게 유지되어야 함에도 불구하고, 상기 기생 커패시터에 의한 커플링 효과로 인해 공통 전압(VCOM)의 극성이 반전된 이후에 액정 커패시터(CLC)에 저장된 전압은 낮아지게 된다. 액정 커패시터(CLC)에 저장된 전압이 낮아지게 되면 그만큼 휘도도 떨어지게 된다.

도 6에 도시된 바와 같은 방식으로 표시 패널(100)이 구동되는 경우, 공통 전압(VCOM)의 극성이 반전되는 시점으로부터 복수의 게이트 라인들(GL1,....,GLn) 각각에 게이트 신호가 인가되어 액정 커패시터(CLC)가 재충전될 때까지의 평균 시간은 표시 패널(100)의 최상부에 위치하는 게이트 라인(GL1)에 연결되는 액정 커패시터(CLC)가 가장 짧고, 액정 커패시터(CLC)가 연결되는 게이트 라인이 표시 패널(100)의 하부에 위치할수록 상기 평균 시간은 길어지며, 표시 패널(100)의 최하부에 위치하는 게이트 라인(GLn)에 연결되는 액정 커패시터(CLC)가 가장 길게 된다. 따라서 표시 패널(100)의 하부가 상부에 비해 액정 커패시터(CLC)에 저장된 전압이 낮아지는 구간이 길게 되어 표시 패널(100)의 하부에 위치하는 액정 커패시터(CLC)의 실효 전압이 표시 패널(100)의 상부에 위치하는 액정 커패시터(CLC)의 실효 전압에 비해 낮게 된다. 이로 인해 표시 패널(100)의 하부가 상부에 비해 휘도가 낮아지는 문제점이 발생한다.

도 8은 본 발명의 일 실시예에 따른 도 5의 상부 기판을 포함하는 표시 패널의 프레임 반전 방식 구동 방법을 설명하기 위한 타이밍도이다. 도 9a, 9b, 9c 및 9d는 도 8의 표시 패널 구동 방법에 따른 공통 전압의 극성 변화를 나타내는 도면들이다.

도 5와 관련하여 상기 설명한 바와 같이, 공통 전압(VCOM)은 표시 패널(100)에 포함되는 모든 화소들(P)에 공통으로 인가된다.

도 8을 참조하면, 각각의 프레임마다 복수의 게이트 라인들(GL1,....,GLn)에 순차적으로 일정 주기(T)에 따라 게이트 신호가 인가된다. 공통 전압(VCOM)은 상기 프레임 주기와 비동기되어 극성이 반전된다.

도 8은 공통 전압(VCOM)의 극성이 반전되는 주기가 프레임의 주기보다 게이트 신호가 인가되는 주기(T)만큼 작은 경우를 도시하고 있다. 상기 프레임 주기와 공통 전압(VCOM)의 극성 반전 주기는 상이하고, 각각의 프레임 내에서 공통 전압(VCOM)의 극성이 반전되는 시점은 이웃하는 상기 프레임에서 서로 상이하다. 즉, 공통 전압(VCOM)의 극성이 반전되는 시점에 상기 게이트 신호가 인가되는 게이트 라인은 이웃하는 상기 프레임에서 서로 상이하다. 또한, 복수의 게이트 라인들(GL1,....,GLn)의 개수가 n인 경우, 공통 전압(VCOM)의 극성이 반전되는 시점에 상기 게이트 신호가 인가되는 게이트 라인은 n개 간격의 상기 프레임에서 서로 동일하다. 따라서 공통 전압(VCOM)의 극성이 반전되는 시점으로부터 복수의 게이트 라인들(GL1,....,GLn) 각각에 상기 게이트 신호가 인가되어 액정 커패시터(CLC)가 재충전될 때까지의 평균 시간은 복수의 게이트 라인들(GL1,....,GLn) 각각에 대해 서로 동일하다.

이로 인해, 표시 패널(100)에 포함되는 모든 화소들(P) 각각에 대해 공통 전압(VCOM)의 극성이 반전된 이후에 액정 커패시터(CLC)에 저장된 전압이 낮아지는 구간의 길이가 동일하게 되어 표시 패널(100)의 상부와 하부 사이의 휘도 차이가 감소하게 된다.

한편, 도 8에 도시된 바와 같이, 공통 전압(VCOM)의 극성이 반전되는 주기는 상기 프레임 주기보다 게이트 신호가 인가되는 주기(T)만큼 작다. 따라서 도 9a, 9b, 9c 및 9d에 도시된 바와 같이, 도 8의 표시 패널 구동 방법에 따라 표시 패널(100)이 구동되는 경우, 표시 패널(100)은 프레임 주기와 한 라인씩 어긋나면서 프레임 반전 방식으로 구동된다.

도 8은 공통 전압(VCOM)의 극성이 반전되는 주기가 상기 프레임의 주기보다 게이트 신호가 인가되는 주기(T)만큼 작은 경우를 도시하고 있으나, 실시예에 따라서 공통 전압(VCOM)의 극성이 반전되는 주기는 상기 프레임의 주기보다 게이트 신호가 인가되는 주기(T)만큼 클 수도 있다. 또한, 공통 전압(VCOM)의 극성이 반전되는 주기가 상기 프레임의 주기의 절반보다 작으면 전력 소모가 증가하게 되고, 공통 전압(VCOM)의 극성이 반전되는 주기가 상기 프레임의 주기의 1.5배보다 크면 액정 물질의 열화를 방지하기 어렵게 되기 때문에, 공통 전압(VCOM)의 극성이 반전되는 주기는 상기 프레임의 주기보다 게이트 신호가 인가되는 주기(T)의 정수배만큼 작고 상기 프레임의 주기의 절반보다 크거나, 상기 프레임의 주기보다 게이트 신호가 인가되는 주기(T)의 정수배만큼 크고 상기 프레임의 주기의 1.5배보다 작을 수도 있다. 한편, 상기 프레임 주기는 외부로부터 제어부(210)가 수신하는 수직 동기 신호(VSYNC)에 기초하여 결정될 수 있으므로, 공통 전압(VCOM)의 극성이 반전되는 주기는 수직 동기 신호(VSYNC)의 주기보다 게이트 신호가 인가되는 주기(T)의 정수배만큼 작고 수직 동기 신호(VSYNC)의 주기의 절반보다 크거나, 수직 동기 신호(VSYNC)의 주기보다 게이트 신호가 인가되는 주기(T)의 정수배만큼 크고 수직 동기 신호(VSYNC)의 주기의 1.5배보다 작을 수도 있다.

이하, 도 10 내지 도 14d를 참조하여 본 발명의 일 실시예에 따른 라인 반전 방식의 표시 패널 구동 방법에 대해 설명한다.

도 10은 도 1의 표시 장치에 포함되는 표시 패널의 상부 기판의 다른 예를 나타내는 도면이다.

도 10을 참조하면, 상부 기판(120b)은 하부 기판(110)의 화소 전극들(PE)에 대향하는 공통 전극들(CE1,....,CEn), 제1 공통 전압 라인(VCL1) 및 제2 공통 전압 라인(VCL2)을 포함한다. 제1 공통 전극들은 제1 공통 전압 라인(VCL1)에 연결되고 상기 제1 공통 전극들과 교대로 배치되는 제2 공통 전극들은 제2 공통 전압 라인(VCL2)에 연결된다. 상기 제1 공통 전극들은 홀수번째 공통 전극들일 수 있고, 상기 제2 공통 전극들은 짝수번째 공통 전극들일 수 있다. 또는, 상기 제1 공통 전극들은 짝수번째 공통 전극들일 수 있고, 상기 제2 공통 전극들은 홀수번째 공통 전극들일 수 있다. 도 10에서 h는 양의 정수를 나타내며, 도 10은 상기 제1 공통 전극들은 홀수번째 공통 전극들이고, 상기 제2 공통 전극들은 짝수번째 공통인 경우를 도시하고 있다. 상기 제1 공통 전극들은 제1 게이트 라인들에 연결되는 화소 전극들(PE)에 대향되고, 상기 제2 공통 전극들은 제1 게이트 라인들과 교대로 배치되는 제2 게이트 라인들에 연결되는 화소 전극들(PE)에 대향된다. 상기 제1 게이트 라인들은 홀수번째 게이트 라인들일 수 있고, 상기 제2 게이트 라인들은 짝수번째 게이트 라인들일 수 있다. 또는, 상기 제1 게이트 라인들은 짝수번째 게이트 라인들일 수 있고, 상기 제2 게이트 라인들은 홀수번째 게이트 라인들일 수 있다.

전압 생성부(220)는 서로 동일한 주기에 따라 극성이 반전되고 게이트 신호가 인가되는 주기(T)만큼의 시간 간격을 두고 서로 반대 극성으로 반전되는 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)을 생성한다. 실시예에 따라서 전압 생성부(220)는 서로 동일한 주기에 따라 극성이 반전되고 동일한 타이밍에서 서로 반대 극성으로 반전되는 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)을 생성할 수도 있다. 제1 공통 전압(VCOM1)은 제1 공통 전압 라인(VCL1)에 인가되고 제2 공통 전압(VCOM2)은 제2 공통 전압 라인(VCL2)에 인가된다. 따라서 제1 공통 전압(VCOM1)은 홀수번째 게이트 라인들에 연결되는 화소들에 공통으로 인가되고, 제2 공통 전압(VCOM2)은 짝수번째 게이트 라인들에 연결되는 화소들에 공통으로 인가될 수 있다. 또는, 제1 공통 전압(VCOM1)은 짝수번째 게이트 라인들에 연결되는 화소들에 공통으로 인가되고, 제2 공통 전압(VCOM2)은 홀수번째 게이트 라인들에 연결되는 화소들에 공통으로 인가될 수 있다.

표시 패널(100)이 도 10에 도시된 바와 같은 상부 기판(120b)을 포함하는 경우, 표시 패널(100)은 라인 반전 방식으로 구동될 수 있다.

도 11은 종래 기술에 따른 도 10의 상부 기판을 포함하는 표시 패널의 라인 반전 방식 구동 방법을 설명하기 위한 타이밍도이다. 도 12a, 12b, 12c 및 12d는 도 11의 표시 패널 구동 방법에 따른 공통 전압의 극성 변화를 나타내는 도면들이다.

도 11을 참조하면, 각각의 프레임마다 복수의 게이트 라인들(GL1,....,GLn)에 순차적으로 일정 주기(T)에 따라 게이트 신호가 인가된다. 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)은 상기 프레임 주기와 동기되어 극성이 반전된다. 상기 프레임 주기와 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성 반전 주기는 동일하고, 각각의 프레임 내에서 제1 공통 전압(VCOM1)의 극성이 반전되는 시점은 동일하고, 각각의 프레임 내에서 제2 공통 전압(VCOM2)의 극성이 반전되는 시점은 동일하다. 즉, 모든 프레임 내에서 동일하게 최상부 게이트 라인(GL1)에 게이트 신호가 인가될 때 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성이 반전된다.

도 11에 도시된 바와 같이, k번째 프레임 및 k+2번째 프레임에서 제1 공통 전압(VCOM1)은 양의 극성을 갖고 제2 공통 전압(VCOM2)은 음의 극성을 갖고, k+1번째 프레임 및 k+3번째 프레임에서 제1 공통 전압(VCOM1)은 음의 극성을 갖고 제2 공통 전압(VCOM2)은 양의 극성을 갖는다. 또한, 상기 설명한 바와 같이, 제1 공통 전압(VCOM1)은 홀수번째 게이트 라인들에 연결되는 화소들에 인가되고 제2 공통 전압(VCOM2)은 짝수번째 게이트 라인들에 연결되는 화소들에 인가되거나, 제1 공통 전압(VCOM1)은 짝수번째 게이트 라인들에 연결되는 화소들에 인가되고 제2 공통 전압(VCOM2)은 홀수번째 게이트 라인들에 연결되는 화소들에 인가된다. 따라서 도 12a, 12b, 12c 및 12d에 도시된 바와 같이, 수평 라인 단위로 공통 전압(VCOM)의 극성이 반전되어 표시 패널(100)은 라인 반전 방식으로 구동된다.

도 11에 도시된 바와 같은 방식으로 표시 패널(100)이 구동되는 경우, 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성이 반전되는 시점으로부터 복수의 게이트 라인들(GL1,....,GLn) 각각에 게이트 신호가 인가되어 액정 커패시터(CLC)가 재충전될 때까지의 평균 시간은 표시 패널(100)의 최상부에 위치하는 게이트 라인(GL1)에 연결되는 액정 커패시터(CLC)가 가장 짧고, 액정 커패시터(CLC)가 연결되는 게이트 라인이 표시 패널(100)의 하부에 위치할수록 상기 평균 시간은 길어지며, 표시 패널(100)의 최하부에 위치하는 게이트 라인(GLn)에 연결되는 액정 커패시터(CLC)가 가장 길게 된다. 따라서 표시 패널(100)의 하부가 상부에 비해 액정 커패시터(CLC)에 저장된 전압이 낮아지는 구간이 길게 되어 표시 패널(100)의 하부에 위치하는 액정 커패시터(CLC)의 실효 전압이 표시 패널(100)의 상부에 위치하는 액정 커패시터(CLC)의 실효 전압에 비해 낮게 된다. 이로 인해 표시 패널(100)의 하부가 상부에 비해 휘도가 낮아지는 문제점이 발생한다.

도 13은 본 발명의 일 실시예에 따른 도 10의 상부 기판을 포함하는 표시 패널의 라인 반전 방식 구동 방법을 설명하기 위한 타이밍도이다. 도 14a, 14b, 14c 및 14d는 도 13의 표시 패널 구동 방법에 따른 공통 전압의 극성 변화를 나타내는 도면들이다.

도 10과 관련하여 상기 설명한 바와 같이, 제1 공통 전압(VCOM1)은 홀수번째 게이트 라인들에 연결되는 화소들에 공통으로 인가되고 제2 공통 전압(VCOM2)은 짝수번째 게이트 라인들에 연결되는 화소들에 공통으로 인가되거나, 제1 공통 전압(VCOM1)은 짝수번째 게이트 라인들에 연결되는 화소들에 공통으로 인가되고 제2 공통 전압(VCOM2)은 홀수번째 게이트 라인들에 연결되는 화소들에 공통으로 인가된다.

도 13을 참조하면, 각각의 프레임마다 복수의 게이트 라인들(GL1,....,GLn)에 순차적으로 일정 주기(T)에 따라 게이트 신호가 인가된다. 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)은 상기 프레임 주기와 비동기되어 극성이 반전된다. 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)은 서로 동일한 주기에 따라 극성이 반전되고 게이트 신호가 인가되는 주기(T)만큼의 시간 간격을 두고 서로 반대 극성으로 반전된다. 그러나 실시예에 따라서 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)은 서로 동일한 주기에 따라 극성이 반전되고 동일한 타이밍에서 서로 반대 극성으로 반전될 수도 있다. 예를 들면, 제2 공통 전압(VCOM2)은 제1 공통 전압(VCOM1)의 극성이 반전되는 시점과 동일한 시점에 제1 공통 전압(VCOM1)과 반대 극성으로 반전되는 신호일 수 있다.

도 13은 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성이 반전되는 주기가 프레임의 주기보다 게이트 신호가 인가되는 주기(T)의 두 배만큼 작은 경우를 도시하고 있다. 상기 프레임 주기와 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성 반전 주기는 상이하고, 각각의 프레임 내에서 제1 공통 전압(VCOM1)의 극성이 반전되는 시점은 이웃하는 상기 프레임에서 서로 상이하고, 각각의 프레임 내에서 제2 공통 전압(VCOM2)의 극성이 반전되는 시점은 이웃하는 상기 프레임에서 서로 상이하다. 즉, 제1 공통 전압(VCOM1)의 극성이 반전되는 시점에 상기 게이트 신호가 인가되는 게이트 라인은 이웃하는 상기 프레임에서 서로 상이하고, 제2 공통 전압(VCOM2)의 극성이 반전되는 시점에 상기 게이트 신호가 인가되는 게이트 라인은 이웃하는 상기 프레임에서 서로 상이하다. 또한, 복수의 게이트 라인들의 개수가 2s(s는 양의 정수)인 경우, 제1 공통 전압(VCOM1)의 극성이 반전되는 시점에 상기 게이트 신호가 인가되는 게이트 라인은 s개 간격의 상기 프레임에서 서로 동일하고, 제2 공통 전압(VCOM2)의 극성이 반전되는 시점에 상기 게이트 신호가 인가되는 게이트 라인은 s개 간격의 상기 프레임에서 서로 동일하다. 따라서 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성이 반전되는 시점으로부터 복수의 게이트 라인들(GL1,....,GLn) 각각에 상기 게이트 신호가 인가되어 액정 커패시터(CLC)가 재충전될 때까지의 평균 시간은 복수의 게이트 라인들(GL1,....,GLn) 각각에 대해 서로 동일하다.

이로 인해, 표시 패널(100)에 포함되는 모든 화소들(P) 각각에 대해 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성이 반전된 이후에 액정 커패시터(CLC)에 저장된 전압이 낮아지는 구간의 길이가 동일하게 되어 표시 패널(100)의 상하부 사이에 휘도 차이가 감소하게 된다.

한편, 도 13에 도시된 바와 같이, 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성이 반전되는 주기는 상기 프레임 주기보다 게이트 신호가 인가되는 주기(T)의 두 배만큼 작다. 따라서 도 14a, 14b, 14c 및 14d에 도시된 바와 같이, 도 13의 표시 패널 구동 방법에 따라 표시 패널(100)이 구동되는 경우, 표시 패널(100)은 프레임 주기와 두 라인씩 어긋나면서 라인 반전 방식으로 구동된다.

도 13은 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성이 반전되는 주기가 상기 프레임의 주기보다 게이트 신호가 인가되는 주기(T)의 두 배만큼 작은 경우를 도시하고 있으나, 실시예에 따라서 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성이 반전되는 주기는 상기 프레임의 주기보다 게이트 신호가 인가되는 주기(T)의 두 배만큼 클 수도 있다. 또한, 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성이 반전되는 주기가 상기 프레임의 주기의 절반보다 작으면 전력 소모가 증가하게 되고, 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성이 반전되는 주기가 상기 프레임의 주기의 1.5배보다 크면 액정 물질의 열화를 방지하기 어렵게 되기 때문에, 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성이 반전되는 주기는 상기 프레임의 주기보다 게이트 신호가 인가되는 주기(T)의 짝수배만큼 작고 상기 프레임의 주기의 절반보다 크거나, 상기 프레임의 주기보다 게이트 신호가 인가되는 주기(T)의 짝수배만큼 크고 상기 프레임의 주기의 1.5배보다 작을 수도 있다. 한편, 상기 프레임 주기는 외부로부터 제어부(210)가 수신하는 수직 동기 신호(VSYNC)에 기초하여 결정될 수 있으므로, 제1 공통 전압(VCOM1) 및 제2 공통 전압(VCOM2)의 극성이 반전되는 주기는 수직 동기 신호(VSYNC)의 주기보다 게이트 신호가 인가되는 주기(T)의 짝수배만큼 작고 수직 동기 신호(VSYNC)의 주기의 절반보다 크거나, 수직 동기 신호(VSYNC)의 주기보다 게이트 신호가 인가되는 주기(T)의 짝수배만큼 크고 수직 동기 신호(VSYNC)의 주기의 1.5배보다 작을 수도 있다.

도 15는 도 1의 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.

도 15를 참조하면, 전자 기기(1000)는 프로세서(PROCESSOR)(1100), 메모리 장치(MEMORY)(1200), 입출력 장치(I/O)(1300) 및 표시 장치(DISPLAY)(1400)를 포함할 수 있다.

프로세서(1100)는 특정 계산들 또는 태스크(task)들을 수행하는 특정 소프트웨어를 실행하는 것과 같이 다양한 컴퓨팅 기능들을 실행할 수 있다.예를 들어, 프로세서(1100)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(1100)는 버스(1001)를 통하여 메모리 장치(1200)에 연결될 수 있다. 예를 들어, 메모리 장치(1200)는 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM), 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 등과 같은 휘발성 메모리 장치 및 이피롬(Erasable Programmable Read-Only Memory; EPROM), 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 및 플래시 메모리 장치(flash memory device) 등과 같은 비휘발성 메모리 장치를 포함할 수 있다. 메모리 장치(1200)는 프로세서(1100)에 의해 실행되는 소프트웨어를 저장할 수 있다. 입출력 장치(1300)는 버스(1001)에 연결되며 키보드 또는 마우스와 같은 입력 수단 및 프린터와 같은 출력 수단을 포함할 수 있다. 프로세서(1100)는 입출력 장치(1300)의 동작을 제어할 수 있다.

표시 장치(1400)는 버스(1001)를 통해 프로세서(1100)와 연결된다. 상기 설명한 바와 같이, 표시 장치(1400)는 복수의 게이트 라인들 및 복수의 데이터 라인들에 연결되는 복수의 화소들을 포함하는 표시 패널(PANEL)(100) 및 표시 패널(100)을 구동하기 위한 구동 유닛(DRIVING UNIT)(200)을 포함한다. 구동 유닛(200)은 각각의 프레임마다 복수의 게이트 라인들(GL1,....,GLn)에 순차적으로 게이트 신호를 인가하고, 복수의 데이터 라인들(DL1,....,DLm)에 데이터 전압을 인가하고, 복수의 화소들(P)에 상기 프레임의 주기와 비동기되어 극성이 반전되는 공통 전압(VCOM)을 인가한다. 상기 설명한 바와 같이, 공통 전압의 극성이 반전되는 시점이 한 프레임 주기 내에서 균등하게 분산됨으로써 표시 패널(100)의 상부와 하부 사이에 발생하는 휘도 차이가 감소된다. 실시예에 따라서 표시 패널(100)은 프레임 반전 방식으로 구동될 수도 있고 라인 반전 방식으로 구동될 수도 있다. 표시 장치(1400)의 구성 및 표시 패널(100)의 구동 방법에 대해서는 상술한 바 있으므로, 중복되는 설명은 생략한다.

전자 기기(1000)는 표시 장치(1400)를 통해 사용자에게 화상을 제공하는 휴대폰, 스마트폰, 텔레비전, PDA(Personal Digital Assistant), MP3 플레이어, 노트북 컴퓨터, 데스크 톱 컴퓨터, 디지털 카메라 등을 포함하는 임의의 전자 장치일 수 있다.

이와 같이 본 발명의 실시예들에 따른 표시 패널 구동 방법 및 표시 장치는 프레임 주기와 비동기되어 극성이 반전되는 공통 전압을 사용한다. 따라서 공통 전압의 극성이 반전되는 시점은 한 프레임 주기 내에서 분산되므로 프레임 반전 방식 또는 라인 반전 방식으로 구동되면서도 표시 패널의 상부와 하부 사이에 발생하는 휘도 차이를 효율적으로 감소시킬 수 있다.

본 발명은 프레임 반전 또는 라인 반전을 구현하면서도 표시 패널의 상부와 하부 사이에 발생하는 휘도 차이를 효율적으로 감소시키기 위하여 이용될 수 있으며, 특히 고화질이 요구되는 TV, 휴대폰 등의 표시 장치에 유용하게 이용될 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 110: 하부 기판
120: 상부 기판 130: 액정층
200: 구동 유닛 210: 제어부
220: 전압 생성부 230: 게이트 구동부
240: 데이터 구동부

Claims

각각의 프레임마다 표시 패널의 복수의 게이트 라인들에 순차적으로 게이트 신호를 인가하는 단계;
상기 표시 패널의 데이터 라인들에 데이터 전압을 인가하는 단계; 및
상기 표시 패널에 상기 프레임의 주기와 비동기되어 극성이 반전되는 공통 전압을 인가하는 단계를 포함하고,
상기 프레임 주기와 공통 전압의 극성 반전 주기가 상이하며,
상기 극성 반전 주기의 양의 극성을 갖는 구간의 길이와 음의 극성을 갖는 구간의 길이가 서로 동일하고,
상기 공통 전압의 극성이 반전되는 시점에 상기 게이트 신호가 인가되는 게이트 라인은 이웃하는 상기 프레임에서 서로 상이한 것을 특징으로 하는 표시 패널 구동 방법.
삭제
제1 항에 있어서, 상기 공통 전압의 극성이 반전되는 시점에 상기 게이트 신호가 인가되는 게이트 라인은 R(R은 2이상의 정수)개 간격의 상기 프레임에서 서로 동일한 것을 특징으로 하는 표시 패널 구동 방법.
제1 항에 있어서, 상기 공통 전압의 극성이 반전되는 시점으로부터 상기 복수의 게이트 라인들 각각에 상기 게이트 신호가 인가될 때까지의 평균 시간은 상기 복수의 게이트 라인들 각각에 대해 서로 동일한 것을 특징으로 하는 표시 패널 구동 방법.
제1 항에 있어서, 상기 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기보다 작고 상기 프레임의 주기의 절반보다 크거나, 상기 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기보다 크고 상기 프레임의 주기의 1.5배보다 작은 것을 특징으로 하는 표시 패널 구동 방법.
제1 항에 있어서, 상기 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기를 결정하는 수직 동기 신호의 주기보다 작고 상기 수직 동기 신호의 주기의 절반보다 크거나, 상기 공통 전압의 극성이 반전되는 주기는 상기 수직 동기 신호의 주기보다 크고 상기 수직 동기 신호의 주기의 1.5배보다 작은 것을 특징으로 하는 표시 패널 구동 방법.
제1 항에 있어서, 상기 공통 전압은 상기 표시 패널에 포함되는 모든 화소들에 공통으로 인가되는 것을 특징으로 하는 표시 패널 구동 방법.
제7 항에 있어서, 상기 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 정수배만큼 작고 상기 프레임의 주기의 절반보다 크거나, 상기 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 정수배만큼 크고 상기 프레임의 주기의 1.5배보다 작은 것을 특징으로 하는 표시 패널 구동 방법.
제7 항에 있어서, 상기 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기를 결정하는 수직 동기 신호의 주기보다 상기 게이트 신호가 인가되는 주기의 정수배만큼 작고 상기 수직 동기 신호의 주기의 절반보다 크거나, 상기 공통 전압의 극성이 반전되는 주기는 상기 수직 동기 신호의 주기보다 상기 게이트 신호가 인가되는 주기의 정수배만큼 크고 상기 수직 동기 신호의 주기의 1.5배보다 작은 것을 특징으로 하는 표시 패널 구동 방법.
제1 항에 있어서, 상기 공통 전압은 제1 게이트 라인들에 연결되는 화소들에 공통으로 인가되는 제1 공통 전압 및 상기 제1 게이트 라인들과 교대로 배치되는 제2 게이트 라인들에 연결되는 화소들에 공통으로 인가되는 제2 공통 전압을 포함하고, 상기 제1 공통 전압 및 상기 제2 공통 전압은 서로 동일한 주기에 따라 극성이 반전되고 상기 게이트 신호가 인가되는 주기만큼의 시간 간격을 두고 서로 반대 극성으로 반전되는 것을 특징으로 하는 표시 패널 구동 방법.
제10 항에 있어서, 상기 제1 공통 전압 및 상기 제2 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 짝수배만큼 작고 상기 프레임의 주기의 절반보다 크거나, 상기 제1 공통 전압 및 상기 제2 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 짝수배만큼 크고 상기 프레임의 주기의 1.5배보다 작은 것을 특징으로 하는 표시 패널 구동 방법.
제10 항에 있어서, 상기 제1 공통 전압 및 상기 제2 공통 전압의 극성이 반전되는 주기는 상기 프레임의 주기를 결정하는 수직 동기 신호의 주기보다 상기 게이트 신호가 인가되는 주기의 짝수배만큼 작고 상기 수직 동기 신호의 주기의 절반보다 크거나, 상기 제1 공통 전압 및 상기 제2 공통 전압의 극성이 반전되는 주기는 상기 수직 동기 신호의 주기보다 상기 게이트 신호가 인가되는 주기의 짝수배만큼 크고 상기 수직 동기 신호의 주기의 1.5배보다 작은 것을 특징으로 하는 표시 패널 구동 방법.
복수의 게이트 라인들 및 데이터 라인들에 연결되는 복수의 화소들을 포함하는 표시 패널; 및
각각의 프레임마다 상기 복수의 게이트 라인들에 순차적으로 게이트 신호를 인가하고, 상기 복수의 데이터 라인들에 데이터 전압을 인가하고, 상기 복수의 화소들에 상기 프레임의 주기와 비동기되어 극성이 반전되는 공통 전압을 인가하는 구동 유닛을 포함하고,
상기 프레임 주기와 상기 공통 전압의 극성 반전 주기가 상이하며,
상기 극성 반전 주기의 양의 극성을 갖는 구간의 길이와 음의 극성을 갖는 구간의 길이가 서로 동일하고,
상기 공통 전압의 극성이 반전되는 시점에 복수의 게이트 라인들 중 상기 게이트 신호가 인가되는 게이트 라인은 이웃하는 상기 프레임에서 서로 상이한 것을 특징으로 하는 표시 장치.
삭제
제13 항에 있어서, 상기 구동 유닛은 상기 공통 전압의 극성이 반전되는 시점으로부터 상기 복수의 게이트 라인들 각각에 상기 게이트 신호가 인가될 때까지의 평균 시간이 상기 복수의 게이트 라인들 각각에 대해 서로 동일하도록 상기 공통 전압의 극성을 반전시키는 것을 특징으로 하는 표시 장치.
제13 항에 있어서, 상기 구동 유닛은 상기 프레임의 주기보다 작고 상기 프레임의 주기의 절반보다 크거나, 상기 프레임의 주기보다 크고 상기 프레임의 주기의 1.5배보다 작은 주기로 상기 공통 전압의 극성을 반전시키는 것을 특징으로 하는 표시 장치.
제13 항에 있어서, 상기 표시 패널은 상기 복수의 화소들에 공통으로 연결되는 하나의 공통 전압 라인을 포함하고, 상기 구동 유닛은 상기 공통 전압을 상기 공통 전압 라인에 인가하는 것을 특징으로 하는 표시 장치.
제17 항에 있어서, 상기 구동 유닛은 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 정수배만큼 작고 상기 프레임의 주기의 절반보다 크거나, 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 정수배만큼 크고 상기 프레임의 주기의 1.5배보다 작은 주기로 상기 공통 전압의 극성을 반전시키는 것을 특징으로 하는 표시 장치.
제13 항에 있어서, 상기 표시 패널은 제1 게이트 라인들에 연결되는 화소들에 공통으로 연결되는 제1 공통 전압 라인 및 상기 제1 게이트 라인들과 교대로 배치되는 제2 게이트 라인들에 연결되는 화소들에 공통으로 연결되는 제2 공통 전압 라인을 포함하고, 상기 구동 유닛은 상기 제1 공통 전압 라인에 인가되는 제1 공통 전압 및 상기 제2 공통 전압 라인에 인가되는 제2 공통 전압을 생성하고, 상기 제1 공통 전압 및 상기 제2 공통 전압은 서로 동일한 주기에 따라 극성이 반전되고 상기 게이트 신호가 인가되는 주기만큼의 시간 간격을 두고 서로 반대 극성으로 반전되는 것을 특징으로 하는 표시 장치.
제19 항에 있어서, 상기 구동 유닛은 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 짝수배만큼 작고 상기 프레임의 주기의 절반보다 크거나, 상기 프레임의 주기보다 상기 게이트 신호가 인가되는 주기의 짝수배만큼 크고 상기 프레임의 주기의 1.5배보다 작은 주기로 상기 제1 공통 전압 및 상기 제2 공통 전압의 극성을 반전시키는 것을 특징으로 하는 표시 장치.