KR101713006B1 - SiC 단결정, SiC 웨이퍼 및 반도체 디바이스 - Google Patents

SiC 단결정, SiC 웨이퍼 및 반도체 디바이스 Download PDF

Info

Publication number
KR101713006B1
KR101713006B1 KR1020137033382A KR20137033382A KR101713006B1 KR 101713006 B1 KR101713006 B1 KR 101713006B1 KR 1020137033382 A KR1020137033382 A KR 1020137033382A KR 20137033382 A KR20137033382 A KR 20137033382A KR 101713006 B1 KR101713006 B1 KR 101713006B1
Authority
KR
South Korea
Prior art keywords
single crystal
sic single
plane
ave
orientation
Prior art date
Application number
KR1020137033382A
Other languages
English (en)
Other versions
KR20140022074A (ko
Inventor
이타루 군지시마
야스시 우라카미
아유무 아다치
Original Assignee
도요타지도샤가부시키가이샤
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타지도샤가부시키가이샤, 가부시키가이샤 덴소 filed Critical 도요타지도샤가부시키가이샤
Publication of KR20140022074A publication Critical patent/KR20140022074A/ko
Application granted granted Critical
Publication of KR101713006B1 publication Critical patent/KR101713006B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

기저면 전위의 직선성이 높고, 기저면 전위가 결정학적으로 등가인 3개의 ＜11―20＞방향으로 배향해 있는 1 또는 2 이상의 배향 영역을 갖는 SiC 단결정 및 이와 같은 SiC 단결정으로 제조되는 SiC 웨이퍼 및 반도체 디바이스. 이와 같은 SiC 단결정은 {0001}면 최상위부측의 오프셋각이 작고, 또한, 오프셋 방향 하류측의 오프셋각이 큰 종결정을 이용하고, 이 종결정의 위에 새로운 결정을 성장시킴으로써 제조할 수 있다.

Description

SiC 단결정, SiC 웨이퍼 및 반도체 디바이스{SIC SINGLE CRYSTAL, SIC WAFER, AND SEMICONDUCTOR DEVICE}
본 발명은 SiC 단결정, SiC 웨이퍼 및 반도체 디바이스에 관한 것으로, 더욱 상세하게는, 기저면 전위의 직선성이 높고, 또한, 기저면 전위가 고도로 배향해 있는 SiC 단결정 및 이와 같은 SiC 단결정으로부터 제조되는 SiC 웨이퍼 및 반도체 디바이스에 관한 것이다.
SiC(탄화규소)는 육방정계의 결정 구조를 갖는 고온형(α형)과 입방정계의 결정 구조를 갖는 저온형(β형)이 알려져 있다. SiC는 Si에 비하여 내열성이 높을 뿐만 아니라, 넓은 밴드 갭을 갖고, 절연 파괴 전계 강도가 크다는 특징이 있다. 그 때문에, SiC 단결정으로 이루어지는 반도체는 Si반도체에 대신하는 차세대 파워 디바이스의 후보 재료로서 기대되고 있다. 특히, α형 SiC는 β형 SiC보다 밴드 갭이 넓기 때문에 초저전력 손실 파워 디바이스의 반도체 재료로서 주목되고 있다.
α형 SiC는, 그 주요한 결정면으로서 {0001}면(이하, 이것을 “c면”이라고도 한다)과, {0001}면에 수직인 {1―100}면 및 {11―20}면(이하, 이들을 총칭하여 “a면”이라고도 한다)을 갖고 있다.
종래부터, α형 SiC 단결정을 얻는 방법으로서, c면 성장법이 알려져 있다. 여기에서, “c면 성장법”이란, c면 또는 c면에 대한 오프셋각이 소정 범위에 있는 면을 성장면으로서 노출시킨 SiC 단결정을 종결정에 이용하고, 승화 재석출법 등의 방법에 의해 성장면 상에 SiC 단결정을 성장시키는 방법을 말한다.
그러나 c면 성장법에 의해 얻어지는 단결정 중에는 ＜0001＞방향으로 평행한 방향에 마이크로 파이프 결함(직경 수㎛∼100㎛ 정도의 관형상의 공극)이나 c축 관통형 나선 전위(이하, 단순히 “나선 전위”라 한다) 등의 결함이 매우 많이 발생한다는 문제가 있었다. 또, c면 성장 결정에는 c면 내에 기저면 전위가 많이 존재하고, 이들이 c축 방향의 나선 전위와 복잡하게 얽혀 있다(비특허 문헌 1).
특히, 기저면 전위는 전위끼리의 얽힘에 의하여 {0001}면 내에서 크게 만곡한다. 이와 같이, 기저면 전위가 만곡해 있는 경우, 단결정으로부터 디바이스 제작용의 기판(통상, 에피택셜막을 성막하기 위해, {0001}면으로부터 4°∼8°의 오프셋각을 갖도록 슬라이스된다)을 꺼내면, 1개의 기저면 전위가 기판 표면 상에서 복수 부분 노출되어 버리는 일이 있다(도 15 참조). 그 결과, 에피택셜막을 형성할 때에 복수 부분으로부터 전위가 승계되게 된다(비특허 문헌 2, 3).
또, 기저면 전위가 만곡해 있는 경우, 기저면 전위가 결정학적으로 여러 가지 방향을 향하게 된다. 그와 같은 단결정을 이용하여 디바이스를 제작하고, 디바이스를 작동시키면, 작동 중에 기저면 전위가 결정학적으로 안정된 방향(＜11―20＞방향)을 향한 부분 전위로 분해하는 것으로 적층 결함이 형성되고(도 16 참조), 디바이스의 특성 악화(바이폴라 디바이스의 순방향 악화 현상)를 초래하는 일도 있다(비특허 문헌 4).
1개의 선이 평면과 복수 부분에서 교차하기 위해서는, 그 선이 직선이 아닌 경우에 한정된다. 교차 부분을 보다 적게 하기 위해서는, 그 선이 직선적인 편이 좋다. 따라서, 기저면 전위가 기판 표면 상에서 복수 부분 노출되는 것을 막기 위해서는, 기저면 전위의 수밀도나 총 길이를 저감하는 동시에, 직선적으로 하는 편이 좋다는 것은 기하학적으로도 명백하다(도 17 참조). 또, 기저면 전위가 결정학적으로 안정된 방향을 향해 있는 경우에는, 부분 전위로 분해하기 어렵기 때문에 기저면 전위를 그와 같은 결정학적으로 안정된 방향으로 배향화시키는 것이 바람직하다(도 18 참조). 이에 따라, 디바이스의 특성에 주는 영향도 적어진다고 생각된다.
한편, 특허 문헌 1에 기재되어 있는 바와 같이, a면 성장을 반복한 후, c면 성장시키는 방법(RAF법)에 의해 결정 중의 전위 밀도를 저감할 수 있다. 또, 비특허 문헌 5에는 RAF법에 의해 기저면 전위가 배향화되는 경향이 있는 것이 기재되어 있다. 그러나 동 문헌에서는 배향성이나 직선성의 유무를 판정하기 위한 척도가 명확하지 않았다. 또, 전위 밀도가 여전히 높고, 관통 결함과의 얽힘이 많이 발생하여 배향화의 경향은 각각 전위 내에는 부분적으로 인정되지만, 직선성은 강하지 않고, 만곡 부분도 많았다. 또, 그와 같은 영역은 서브밀리미터의 오더(order of submillimeters)의 영역에 한정되어 있었다.
특허 문헌 1: 일본국 특개2003―119097호 공보
비특허 문헌 1: S. Wang et al., Mater. Res. Soc. Symp. Proc. 339(1994)735 비특허 문헌 2: I. Kamata et al., Materials Science Forum vols. 645-648(2010)pp. 303-306 비특허 문헌 3: B. Kallinger et al., ICSCRM2009 Technical Digest Tu-2A-2 비특허 문헌 4: R. E. Stahlbush et al., Materials Science Forum vols. 645-648(2010)pp. 271-276 비특허 문헌 5: D. Nakamura et al., Journal of Crystal Growth 304(2007)57-63
본 발명이 해결하고자 하는 과제는, 기저면 전위가 안정된 ＜11―20＞방향으로 고도로 배향하고, 또한, 기저면 전위의 직선성이 높은 SiC 단결정 및 이와 같은 SiC 단결정으로부터 제조되는 SiC 웨이퍼 및 반도체 디바이스를 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명에 관련되는 SiC 단결정은 이하의 구성을 구비하고 있다.
(1) 상기 SiC 단결정은 기저면 전위의 직선성이 높고, 상기 기저면 전위가 결정학적으로 등가인 3개의 ＜11―20＞방향으로 배향해 있는 적어도 1 이상의 배향 영역을 갖는다.
(2) 상기 “배향 영역”이란, 이하의 순서에 의해 판정되는 영역을 말한다.
(a) 상기 SiC 단결정으로부터 {0001}면으로 대략 평행한 웨이퍼를 잘라낸다.
(b) 상기 웨이퍼에 대하여 투과 배치에 의한 X선 토포그래피 측정을 실시하고, 결정학적으로 등가인 3개의 {1―100}면 회절에 대응하는 X선 토포그래피상을 촬영한다.
(c) 3개의 상기 X선 토포그래피상을 각각 화상 내의 각 점의 휘도를 수치화한 디지털 화상으로 변환하고, 3개의 상기 디지털 화상을 각각 1변의 길이(L)가 10±0. 1㎜인 정사각형의 측정 영역으로 구획한다.
(d) 웨이퍼 상의 동일 영역에 대응하는 3개의 상기 측정 영역 중의 상기 디지털 화상에 대하여 2차원 푸리에 변환 처리를 실시하고, 파워 스펙트럼(푸리에 계수의 진폭(A)의 스펙트럼)을 얻는다.
(e) 3개의 상기 파워 스펙트럼을 각각 극좌표 함수화하고, 평균 진폭(A)의 각도(방향) 의존성의 함수(Aave.(θ))를 구한다(0°≤θ≤180°).
(f) 3개의 상기 Aave.(θ)의 적산값(A’ave.(θ))을 그래프화(x축: θ, y축: A’ave.)하고, 3개의 상기 ＜1―100＞방향에 상당하는 3개의 θi(i＝1∼3)에 있어서, 각각 백그라운드(B.G.(θi))에 대한 피크값(A’ave.(θi))의 비(＝A’ave.(θi)／B.G.(θi)비)를 산출한다.
(g) 3개의 상기 A’ave.(θi)／B.G.(θi)비가 모두 1. 1 이상인 때에는 3개의 상기 측정 영역에 대응하는 상기 웨이퍼 상의 영역을 “배향 영역”으로 판정한다.
본 발명에 관련되는 SiC 웨이퍼는 본 발명에 관련되는 SiC 단결정으로부터 {0001}면으로 대략 평행하게 잘라내어진 것으로 이루어진다.
또한, 본 발명에 관련되는 반도체 디바이스는 본 발명에 관련되는 SiC 웨이퍼를 이용하여 제조된 것으로 이루어진다.
SiC 단결정을 c면 성장시키는 경우에 있어서, 표면의 오프셋각이 특정한 조건을 만족하는 종결정을 이용하면, 기저면 전위의 직선성이 높고, 기저면 전위가 안정된 ＜11―20＞방향으로 고도로 배향한 SiC 단결정이 얻어진다.
이와 같은 SiC 단결정으로부터 {0001}면으로 대략 평행하게 웨이퍼를 잘라내면, 웨이퍼 표면에 노출되는 기저면 전위의 수가 상대적으로 적어진다. 그 때문에, 이와 같은 웨이퍼를 종결정에 이용하여 SiC 단결정을 성장시키거나, 또는, 웨이퍼 표면에 에피택셜막을 성막해도 성장 결정 또는 에피택셜막에 승계되는 전위의 수도 적어진다.
또, 이와 같은 SiC 단결정을 이용하여 반도체 디바이스를 제작하면, 만곡한 기저면 전위가 사용 중에 분해되는 것에 의한 적층 결함의 형성 및 이에 기인하는 디바이스 특성의 악화를 억제할 수 있다.
도 1은 Lang법(투과 배치 토포그래피)의 모식도이다.
도 2(a)는 육방정계의 결정면을 나타내는 모식도이고, 도 2(b)는 육방정계의 결정 방위를 나타내는 모식도이다.
도 3(a)는 디지털화된 X선 토포그래피상(기저면 전위상)의 일례(위 도면) 및 결정 방위의 모식도(아래 도면)이다. 도 3(b)는 도 3(a)의 디지털 화상을 2차원 푸리에 변환함으로써 얻어지는 파워 스펙트럼(푸리에 계수의 진폭(A)의 스펙트럼)이다. 도 3(c)는 평균 진폭의 각도 의존성을 나타내는 도면이다.
도 4는 화상의 2차원 푸리에 변환을 설명하기 위한 모식도이다. 도 4(a)는 디지털 화상이고, 도 4(b)∼도 4(k)는 도 4(a)의 디지털 화상을 구성하는 정현 파형이다.
도 5(a)는 푸리에 변환에 의해 얻어지는 파워 스펙트럼이고, 도 5(b)는 각 점에 있어서의 정현 파형의 일례이다.
도 6(a)는 SiC종결정의 단면도이다. 도 6(b)는 도 6(a)에 나타내는 SiC종결정을 이용하여 성장시킨 SiC 단결정의 단면도이다.
도 7(a)는 실시예 1에서 얻어진 단결정의 X선 토포그래피상의 중앙부로부터 추출한 10㎜각의 측정 영역의 화상((－1010)면 회절)이다. 도 7(b)는 도 7(a)의 X선 토포그래피상을 푸리에 변환함으로써 얻어지는 파워 스펙트럼(푸리에 계수의 진폭(A)의 스펙트럼)이다. 도 7(c)는 도 7(b)의 파워 스펙트럼으로부터 얻어지는 평균 진폭(Aave.)의 각도(θ) 의존성을 나타내는 도면이다.
도 8(a)는 실시예 1에서 얻어진 단결정의 X선 토포그래피상의 중앙부로부터 추출한 10㎜각의 측정 영역의 화상((1－100)면 회절)이다. 도 8(b)는 도 8(a)의 X선 토포그래피상을 푸리에 변환함으로써 얻어지는 파워 스펙트럼이다. 도 8(c)는 도 8(b)의 파워 스펙트럼으로부터 얻어지는 평균 진폭(Aave.)의 각도(θ) 의존성을 나타내는 도면이다.
도 9(a)는 실시예 1에서 얻어진 단결정의 X선 토포그래피상의 중앙부로부터 추출한 10㎜각의 측정 영역의 화상((01―10)면 회절)이다. 도 9(b)는 도 9(a)의 X선 토포그래피상을 푸리에 변환함으로써 얻어지는 파워 스펙트럼이다. 도 9(c)는 도 9(b)의 파워 스펙트럼으로부터 얻어지는 평균 진폭(Aave.)의 각도(θ) 의존성을 나타내는 도면이다.
도 10(a)∼도 10(c)는 각각 도 7(c), 도 8(c) 및 도 9(c)에 나타내는 평균 진폭(Aave.)의 각도(θ) 의존성을 나타내는 도면이다. 도 10(d)는 도 10(a)∼도 10(c)의 적산값(A’ave.)이다.
도 11은 적산값(A’ave.(θ))으로부터 A’ave.(θi)／B.G.(θi)비를 산출하는 방법의 일례를 나타내는 도면이다.
도 12(a)는 패싯(facet)으로부터 떨어진 영역에서의 X선 토포그래피상 및 배향 강도이다. 도 12(b)는 패싯 근처의 영역에서의 X선 토포그래피상 및 배향 강도이다.
도 13(a)는 비교예 1에서 얻어진 단결정의 X선 토포그래피상으로부터 추출한 10㎜각의 측정 영역의 화상((－1010)면 회절)이다. 도 13(b)는 도 13(a)의 X선 토포그래피상을 푸리에 변환함으로써 얻어지는 파워 스펙트럼이다. 도 13(c)는 도 13(b)의 파워 스펙트럼으로부터 얻어지는 평균 진폭(Aave.)의 각도(θ) 의존성을 나타내는 도면이다.
도 14는 실시예 1 및 비교예 1에서 얻어진 단결정의 배향 강도(B)의 측정 영역 사이즈 의존성을 나타내는 도면이다.
도 15는 만곡한 기저면 전위로부터 복수의 날형상 전위가 발생하고 있는 모습을 나타내는 모식도이다.
도 16은 기저면 전위의 부분 전위로의 분해에 의한 적층 결함 발생의 모습을 나타내는 모식도이다.
도 17은 직선적인 기저면 전위로부터 날형상 전위가 발생하고 있는 모습을 나타내는 모식도이다.
도 18은 ＜11―20＞방향으로 안정화된 기저면 전위의 모식도이다.
이하에 본 발명의 일실시 형태에 대하여 상세히 설명한다.
[1. SiC 단결정]
본 발명에 관련되는 SiC 단결정은 이하의 구성을 구비하고 있다.
(1) 상기 SiC 단결정은 기저면 전위의 직선성이 높고, 상기 기저면 전위가 결정학적으로 등가인 3개의 ＜11―20＞방향으로 배향해 있는 적어도 1 이상의 배향 영역을 갖는다.
(2) 상기 “배향 영역”이란, 이하의 순서에 의해 판정되는 영역을 말한다.
(a) 상기 SiC 단결정으로부터 {0001}면에 대략 평행한 웨이퍼를 잘라낸다.
(b) 상기 웨이퍼에 대하여 투과 배치에 의한 X선 토포그래피 측정을 실시하고, 결정학적으로 등가인 3개의 {1―100}면 회절에 대응하는 X선 토포그래피상을 촬영한다.
(c) 3개의 상기 X선 토포그래피상을 각각 화상 내의 각 점의 휘도를 수치화한 디지털 화상으로 변환하고, 3개의 상기 디지털 화상을 각각 1변의 길이(L)가 10±0. 1㎜인 정사각형의 측정 영역으로 구획한다.
(d) 웨이퍼 상의 동일 영역에 대응하는 3개의 상기 측정 영역 중의 상기 디지털 화상에 대하여 2차원 푸리에 변환 처리를 실시하고, 파워 스펙트럼(푸리에 계수의 진폭(A)의 스펙트럼)을 얻는다.
(e) 3개의 상기 파워 스펙트럼을 각각 극좌표 함수화하고, 평균 진폭(A)의 각도(방향) 의존성의 함수(Aave.(θ))를 구한다(0°≤θ≤180°).
(f) 3개의 상기 Aave.(θ)의 적산값(A’ave,(θ))을 그래프화(x축: θ, y축: A’ave.)하고, 3개의 상기 ＜1―100＞방향에 상당하는 3개의 θi(i＝1∼3)에 있어서, 각각 백그라운드(B.G.(θi))에 대한 피크값(A’ave.(θi))의 비(＝A’ave.(θi)／B.G.(θi)비)를 산출한다.
(g) 3개의 상기 A’ave.(θi)／B.G.(θi)비가 모두 1. 1 이상인 때에는 3개의 상기 측정 영역에 대응하는 상기 웨이퍼 상의 영역을 “배향 영역”으로 판정한다.
[1. 1. 배향 영역]
“배향 영역”이란, 기저면 전위의 직선성이 높고, 기저면 전위가 결정학적으로 등가인 3개의 ＜11―20＞방향으로 배향해 있는 영역을 말한다. 직선성이 높고, 고도로 배향해 있는지의 여부는 X선 토포그래피상으로부터 A’ave.(θi)／B.G.(θi)비를 산출함으로써 판정할 수 있다. 판정 방법의 상세는 후술한다. SiC 단결정은, 그 내부에 이와 같은 배향 영역을 적어도 1개 갖고 있으면 좋다.
SiC 단결정을 c면 성장시키는 경우, 일반적으로, 종결정에는 오프셋 기판을 이용한다. 오프셋 기판의 오프셋 방향 상류측 단부에는 성장의 최선단인 c면 패싯이 있다. 이종 다형의 발생을 억제하기 위해서는, c면 패싯 내에는 종결정의 다형을 성장 방향으로 잇는 작용을 하는 나선 전위가 존재하고 있을 필요가 있다. c면 패싯 내에 나선 전위를 도입하는 방법으로서는 예를 들면, 종결정의 상류측 단부에 나선 전위 발생 영역을 도입하는 방법 등이 있다.
이와 같은 종결정을 이용하여 c면 성장시키면, 성장 결정의 오프셋 방향 상류측에는 질소의 도입량이 상대적으로 높은 것에 의한 색이 짙은 c면 패싯의 흔적(패싯흔)이 남는다. 또, 성장에 동반하여 종결정 중의 나선 전위 발생 영역에 포함되는 적층 결함이나 기저면 전위가 성장 결정에 이어지고, 오프셋 방향의 하류측을 향하여 흘러나오는 것으로 나선 전위나 기저면 전위의 밀도가 높아진다. 그 때문에, 종래의 c면 성장법에서는 패싯흔으로부터 떨어진 영역에 있어서도 기저면 전위가 만곡하기 쉬워져서 배향성이 저하한다.
이에 대해, 후술하는 방법을 이용하면, 배향 영역의 적어도 1개가 패싯흔을 제외한 영역에 있는 SiC 단결정이 얻어진다. 패싯흔이 있는 영역은 나선 전위 발생 영역에 대응하기 때문에 디바이스 제작용으로서 원래 적합하지 않다. 그 때문에, 패싯흔이 없는 영역에 배향 영역이 있는 것이 바람직하다.
또, 후술하는 방법을 이용하여 SiC 단결정을 제조하는 경우에 있어서, c면 패싯이 단부에 있는 오프셋 기판을 종결정에 이용했을 때에는 배향 영역의 적어도 1개가 SiC 단결정의 대략 중앙부에 존재하는 SiC종결정이 얻어진다. 여기에서, “SiC 단결정의 대략 중앙부”란, SiC 단결정으로부터 {0001}면에 대략 평행하게 잘라내어진 웨이퍼의 표면의 중심 근처를 말한다. 통상, 디바이스는 웨이퍼의 단부를 제외한 영역에 제작되기 때문에 단결정의 대략 중앙부에 배향 영역이 있는 것이 바람직하다.
또한, 후술하는 방법을 이용하면, 패싯흔으로부터 멀어질수록 배향 강도(B)가 높은 SiC 단결정이 얻어진다.
“패싯흔으로부터 멀어질수롤 배향 강도(B)가 높은”이란, 구체적으로는,
(1) SiC 단결정은 패싯흔까지의 거리가 L1인 제 1 배향 영역과 패싯흔까지의 거리가 L2(＞L1)인 제 2 배향 영역을 구비하고 있으며,
(2) 제 2 배향 영역에 대응하는 배향 강도(B)(＝3개의 A’ave.(θi)／B.G.(θi)비의 평균값)가 제 1 배향 영역에 대응하는 상기 배향 강도(B)보다 큰 것을 말한다.
“패싯흔과 배향 영역의 거리(L1, L2)”란, SiC 단결정으로부터 {0001}면으로 대략 평행하게 웨이퍼를 잘라내었을 때에 웨이퍼의 표면에 나타난 패싯흔의 중심과 배향 영역의 중심을 잇는 거리를 말한다. 패싯흔이 있는 영역은 나선 전위 발생 영역에 대응하기 때문에 디바이스 제작용으로서 원래 적합하지 않다. 그 때문에, 패싯흔으로부터 떨어진 영역에 배향 영역이 있는 것이 바람직하다. 또, ＜11―20＞방향의 1개를 오프셋 방향으로 접근시키는 것으로 그 ＜11―20＞방향으로의 기저면 전위의 배향성과 직선성을 향상시킬 수 있다.
[1. 2. 배향 영역의 면적률]
“배향 영역의 면적률(％)”이란, SiC 단결정으로부터 {0001}면으로 대략 평행하게 잘라내어진 웨이퍼에 포함되는 측정 영역의 면적의 총합(S0)에 대한 배향 영역의 면적의 총합(S)의 비율(＝S×100／S0)을 말한다.
SiC 단결정으로부터 {0001}면으로 대략 평행하게 웨이퍼를 잘라내고, 잘라내어진 웨이퍼를 이용하여 고성능의 반도체 디바이스를 높은 수율로 제조하기 위해서는, 배향 영역의 면적률은 높을수록 좋다. 배향 영역의 면적률은 구체적으로는 50％ 이상이 바람직하다. 배향 영역의 면적률은 더욱 바람직하게는 70％ 이상, 더욱 바람직하게는 90％ 이상이다.
후술하는 방법을 이용하면, 상대적으로 다량의 배향 영역을 포함하는 SiC 단결정이 얻어진다. 또, 제조 조건을 최적화하면, SiC 단결정으로부터 1 또는 2 이상의 웨이퍼를 잘라내었을 때에 적어도 1개의 웨이퍼의 배향 영역의 면적률이 50％ 이상인 SiC 단결정이 얻어진다.
[1. 3. 배향 강도(B)]
“배향 강도(B)”란, 결정학적으로 등가인 3개의 ＜1―100＞방향에 대응하는 3개의 A’ave.(θi)／B.G.(θi)비(i＝1∼3)의 평균값을 말한다. 배향 강도(B)가 클수록 기저면 전위의 직선성이 높고, ＜11―20＞방향으로의 배향성이 높은 것을 나타낸다.
후술하는 방법을 이용한 경우에 있어서, 제조 조건을 최적화하면, 배향 강도(B)가 1. 2 이상인 적어도 1개의 배향 영역을 포함하는 SiC 단결정이 얻어진다.
SiC 단결정으로부터 {0001}면으로 대략 평행하게 웨이퍼를 잘라내고, 잘라내어진 웨이퍼를 이용하여 고성능의 반도체 디바이스를 높은 수율로 제조하기 위해서는, 배향 영역의 배향 강도(B)는 클수록 좋다. 배향 강도(B)는 더욱 바람직하게는 1. 3 이상, 더욱 바람직하게는 1. 4 이상, 더욱 바람직하게는 1. 5 이상이다.
마찬가지로, 이와 같은 배향 강도(B)를 갖는 배향 영역의 면적률은 클수록 좋다.
[1. 4. 적층 결함]
“적층 결함을 포함하지 않는다”란, {1―100}면 회절에 대응하는 X선 토포그래피상에 있어서, 면형상으로 투영되는 면결함 영역을 포함하지 않는 것을 말한다.
후술하는 방법을 이용하여 본 발명에 관련되는 SiC 단결정을 제조하면, 나선 전위 발생 영역에 포함되어 있는 적층 결함이 오프셋 방향 하류측을 향하여 흘러나오기 어렵기 때문에 제조 직후의 적층 결함 밀도는 낮다. 또, 동시에 기저면 전위도 흘러나오기 어렵고, 적층 결함 단부의 나선 전위로의 변환도 발생하지 않기 때문에 전위끼리의 상호 작용이 일어나기 어려워진다. 그 결과, 기저면 전위가 고도로 배향화, 바꾸어 말하면 만곡한 기저면 전위가 적어져서, 만곡해 있는 기저면 전위가 분해되는 것에 의한 적층 결함의 생성도 억제된다.
[2. 배향 영역의 판정 방법]
“배향 영역”은 이하의 순서에 의해 판정된다.
[2. 1. 시료의 가공: 순서(a)]
우선, SiC 단결정으로부터 {0001}면으로 대략 평행한 웨이퍼를 잘라낸다.
본 발명에 있어서는, X선 토포그래피에 의해 기저면 전위({0001}면 내 전위)를 촬영하기 위한 일반적인 시료 가공을 실시하는 것을 전제로 한다. 상세하게는, 하기의 조건으로 가공을 실시한다.
즉, SiC 단결정을 {0001}면으로 대략 평행하게 슬라이스하고, 오프셋각이 10° 이하인 웨이퍼를 잘라낸다. 웨이퍼 표면을 연삭, 연마에 의해 평탄화하고, 또한, 표면의 손상층을 제거하여 X선 토포그래피의 측정에 적합한 두께의 웨이퍼로 한다. 손상층의 제거에는 CMP처리를 이용하는 것이 바람직하다.
웨이퍼의 두께가 지나치게 얇으면, 측정되는 두께 방향의 영역이 국소적이 되는 것으로 결정 중의 평균적인 전위 구조를 평가할 수 없는 외에, 배향 강도의 측정값에 불균일이 발생하기 쉬워진다. 한편, 웨이퍼의 두께가 지나치게 두꺼우면 X선을 투과시키는 것이 곤란하게 된다. 따라서, 웨이퍼의 두께는 100∼1000㎛가 바람직하고, 더욱 바람직하게는 500±200㎛, 더욱 바람직하게는 500±100㎛이다.
[2. 2. X선 토포그래피: 순서(b)]
다음으로, 웨이퍼에 대하여 투과 배치에 의한 X선 토포그래피 측정을 실시하고, 결정학적으로 등가인 3개의 {1―100}면 회절에 대응하는 X선 토포그래피상을 촬영한다.
본 발명에 있어서는, 기저면 전위상을 검출하기 위한 일반적인 X선 토포그래피 측정 조건으로 실시하는 것을 전제로 한다. 상세하게는, 하기의 조건으로 측정한다.
배치: 투과 배치(Lang법, 도 1 참조)
회절 조건과 측정면: {1―100}면 회절을 사용한다. 주로, {0001}면 내 방향의 버거스 벡터를 갖는 전위나 결함의 검출을 목적으로 하는 회절이고, 또한, {0001}면 내 적층 결함의 검출도 가능하다. 결정이 동일한 영역을 결정학적으로 등가이지만, 각도가 다른 3개의 면의 조합으로 측정한다. 3개의 면이란, (1―100}면, (－1010)면 및 (01―10)면을 말한다. 도 2(a) 참조.
Lang법(투과 배치 토포그래피)은 웨이퍼 전체의 결함 분포를 촬영할 수 있고, 웨이퍼의 품질 검사에 이용할 수 있는 수법이다. Lang법에는 대형의 방사광 설비를 이용한 방법과 실험실 레벨의 소형의 X선 발생 장치를 이용하는 방법이 있고, 어느 쪽을 이용해도 본 발명에서 서술하는 바의 측정은 가능하다. 여기에서는 후자에 대하여 일반적인 수법을 설명한다.
도 1에 나타내는 바와 같이, X선원(22)으로부터 방사된 X선은 제 1 슬릿(24)에 의해 방향지워지고, 폭을 제한하여 시료(26)에 입사된다. 입사 X선은 시료(26)의 띠형상의 영역에 조사된다. 결정의 격자면에 대해 회절 조건을 만족하도록 면 내의 방위와 입사각이 조정되면 조사 전역에서 회절을 일으킨다.
X선원(22)으로서, 양극이 Mo인 X선관을 사용하고, 특성 X선의 Kα선 중, Kα1의 파장에 회절 조건을 맞춘다. 제 2 슬릿(28)은 시료(26)를 투과해 온 1차 X선을 차단하는 것과 함께, 회절 X선만을 통과시키도록 적절히 그 폭을 좁히고, 산란 X선에 의한 백그라운드를 저감하는 작용을 갖는다. 제 2 슬릿(28)의 배면측에는 필름(또는 원자핵 건판)(30)이 배치되고, 또한, 그 배면측에는 X선 검출기(32)가 배치되어 있다.
이상의 배치로 시료(26)를 필름(30)과 함께 시료면에 평행하게 주사하면 시료(26) 전체에 걸친 회절상을 얻을 수 있다.
이렇게 하여 얻어진 토포그래피를 트래버스 토포그래피라 부른다. 3차원적인 결함상을 2차원적으로 투영하기 때문에 프로젝션 토포그래피라 부르는 일도 있다.
{0001}면 내 방향의 버거스 벡터를 갖는 전위의 검출 방법으로서 일반적으로는, {11―20}면 회절도 이용된다. 그러나 {11―20}면 회절에서는 {0001}면 내의 적층 결함을 검출할 수 없다.
한편, {11―20}면 회절에서는 1개의 측정면에서도 {0001}면 내의 3개의 주축 방향의 버거스 벡터를 갖는 전위를 검출 가능한 것에 대해, {1―100}면 회절에서는 1개의 측정면에서는 3개의 주축 방향 중, 2개의 주축 방향의 버거스 벡터를 갖는 전위밖에 검출할 수 없다.
그래서 본 발명에서는 적층 결함의 검출도 가능한 {1―100}면 회절을 이용하고, 이것을 결정학적으로 등가인 각도가 다른 3개의 결정면에 대하여 측정을 실시하기로 했다.
[2. 3. 토포그래피상의 디지털화와 화상 전처리: 순서(c)]
다음으로, 3개의 상기 X선 토포그래피상을 각각 화상 내의 각 점의 휘도를 수치화한 디지털 화상으로 변환하고, 3개의 상기 디지털 화상을 각각 크기가 10±0. 1㎜인 측정 영역으로 구획한다.
본 발명에 있어서는, 화상 해석을 실시하기 위한 일반적인 처리를 실시하는 것을 전제로 한다. 상세하게는, 하기 조건으로 디지털화 및 화상 전처리를 실시한다.
(1) 필름이나 원자핵 건판 상에 얻어지는 토포그래피상을 스캐너 등에 의해 디지털화한다. 디지털화 시의 도입 조건을 이하에 나타낸다.
해상도: 필름의 실치수 상에서 512픽셀／㎝ 이상으로 한다.
모드: 그레이 스케일
(2) 디지털화한 토포그래피상(디지털 화상)을 1변의 길이(L)가 10±0. 1㎜인 정사각형의 측정 영역으로 구획한다. 웨이퍼가 상대적으로 클 때에는 웨이퍼 표면을 눈금 형상으로 구획하고, 복수개의 측정 영역을 꺼낸다. 일반적으로, 측정 영역이 지나치게 작으면 측정이 국소적으로 되어, 결정 중의 전위의 평균적인 구조에 대한 결과가 얻어지지 않는다. 한편, 측정 영역이 지나치게 크면 기저면 전위상이 지나치게 가늘어져서 불선명해지고, 배향성을 조사하는 것이 곤란해진다.
(4) 명료한 기저면 전위상이 얻어지도록 디지털 화상의 계조 레벨을 조정한다. 구체적으로는, 기저면 전위 부분을 가장 어둡게(흑), 전위가 없는 부분을 가장 밝게(백) 조정한다.
(5) 1변의 픽셀수를 512픽셀로 조정한다. 픽셀수가 지나치게 낮으면 명확한 기저면 전위상이 얻어지지 않는다. 한편, 픽셀수가 지나치게 많으면 푸리에 변환 처리가 늦어진다.
[2. 4. 화상 해석: 순서(d)]
다음으로, 웨이퍼 상의 동일 영역에 대응하는 3개의 상기 측정 영역 중의 상기 디지털 화상에 대하여 2차원 푸리에 변환 처리를 실시하고, 파워 스펙트럼(푸리에 계수의 진폭(A)의 스펙트럼)을 얻는다.
2차원 푸리에 변환에 의한 화상 해석의 원리에 대해서는 예를 들면,
(1) 에노마에 도시하루, “화상 처리를 이용한 후의 물성 해석법”, 종이 펄프 기술 타임스, 48(11), 1―5(2005)(참고 문헌 1),
(2) Enomae, T., Han, Y.-H. and Isogai, A., “Fiber orientation distribution of paper surface calculated by image analysis”, Proceedings of International Papermaking and Environment Conference, Tianjin, P.R.China(May 12-14), Book2, 355-368(2004)(참고 문헌 2),
(3) Enomae, T., Han, Y.-H. and Isogai, A., “Nondestructive determination of fiber orientation distribution of fiber surface by image analysis”, Nordic Pulp Research Journal 21(2): 253-259(2006)(참고 문헌 3),
(4) http://www.enomae.com/FiberOri/index.htm(2012년 5월 현재)(참고 URL 1) 등에 상세히 기재되어 있다.
[2. 5. A’ave.(θi)／B.G.(θi)비의 산출: 순서(e)∼(g)]
다음으로, 3개의 상기 파워 스펙트럼을 각각 극좌표 함수화하고, 평균 진폭(A)의 각도(방향) 의존성의 함수(Aave.(θ))를 구한다(0°≤θ≤180°)(순서(e)). 극좌표 함수화에서는 이하의 처리를 실시한다. 파워 스펙트럼에 있어서, X축 방향을 0°로 하고, 반시계 방향의 각도(θ)에 대한 평균 진폭(A)을 계산한다. 즉, θ를 0∼180°의 범위로 등분할하고, 각 각도에 대하여 파워 스펙트럼의 중심으로부터 단부까지의 푸리에 계수의 진폭의 평균을 구한다.
이어서, 3개의 상기 Aave.(θ)의 적산값(A’ave.(θ))을 그래프화(x축: θ, y축: A’ave.)하고, 3개의 상기 ＜1―100＞방향에 상당하는 3개의 θi(i＝1∼3)에 있어서, 각각 백그라운드(B.G.(θi))에 대한 피크값(A’ave.(θi))의 비(＝A’ave.(θi)／B.G.(θi)비)를 산출한다(순서(f)). 이와 같이 하여 얻어진 3개의 상기 A’ave.(θi)／B.G.(θi)비가 모두 1. 1 이상인 때에는 3개의 상기 측정 영역에 대응하는 상기 웨이퍼 상의 영역을 “배향 영역”으로 판정한다(순서(g)).
도 3(a)에 디지털화된 X선 토포그래피 화상(기저면 전위상)의 일례를 나타낸다. 이 디지털 화상을 2차원 푸리에 변환하고, 파워 스펙트럼을 구한다(도 3(b)). 파워 스펙트럼을 극좌표의 함수로 하고, 어느 각도(주기성의 방향)에 관해 진폭의 평균값을 구하고, 평균 진폭의 각도(방향) 의존성의 함수(Aave.(θ))를 구한다(도 3(c)). 이 처리를 3가지의 회절 조건으로 얻어진 기저면 전위상에 대하여 각각 실시하고, 얻어진 3개의 평균 진폭의 각도 의존성의 함수(Aave.(θ))를 적산한다.
적산값(A’ave.(θ))의 그래프에 있어서, ＜1―100＞방향에 상당하는 3개의 θi(i＝1∼3)에 있어서, 각각 백그라운드(B.G.(θi))에 대한 피크값(A’ave.(θi))의 비(＝A’ave.(θi)／B.G.(θi)비)를 산출한다.
“백그라운드(B.G.(θi)”란, θi의 위치에 있어서의 x축으로부터 백그라운드선까지의 거리를 말한다. “백그라운드선”이란, θi 근처에 있어서의 적산값(A’ave.(θ))의 그래프의 하단에 접하는 접선을 말한다(도 11 참조).
적절한 화상 처리를 실시함으로써 ＜1―100＞방향에 상당하는 3개의 θi(i＝1∼3)에 있어서, 각각 명확한 피크를 나타낼 때에는, 그 측정 영역에 대응하는 웨이퍼 상의 영역을 “배향 영역”으로 판정한다. “명확한 피크”란, A’ave.(θi)／B.G.(θi)비(i＝1∼3)가 1. 1 이상인 것을 말한다.
푸리에 변환에서는 현실의 배향 방향에 대하여 수직인 방향에 피크가 나타난다. SiC 등의 육방정계의 결정 구조에서는 ＜11―20＞방향으로 수직인 방향은 ＜1―100＞방향으로 된다(도 2(b)). 즉, 푸리에 변환에 의해 ＜1―100＞방향에 피크가 나타나는 것은 기저면 전위가 ＜11―20＞방향으로 배향해 있는 것을 나타낸다. 또, 배향 강도(B)(＝3개의 A’ave.(θi)／B.G.(θi)비의 평균값)가 큰 것은 기저면 전위의 ＜11―20＞방향으로의 배향성이 높은 것을 나타낸다.
[2. 6. 2차원 푸리에 변환의 상세한 설명]
음파, 전자파, 지진파 등의 파(wave)는 크기(진폭), 주파수 및 위상이 다른 삼각 함수파(sin, cos)의 조합으로 나타낼 수 있다. 마찬가지로 도 4에 나타내는 바와 같이, 화상(도 4(a))도 여러 가지 방향의 주기성과 여러 가지 주파수를 갖는 삼각 함수파(도 4(b)∼도 4(k))의 중첩으로 표현할 수 있다.
음파 등의 푸리에 변환은 어느 주파수의 삼각 함수파의 위상과 진폭의 정보를 갖는 푸리에 계수를 구하는 것이다. 마찬가지로, 화상의 푸리에 변환이란, 화상을 휘도의 2차원 좌표에 있어서의 함수로 했을 때에,
(a) 2차원 좌표에 있어서의 어느 방향의 주기성 및,
(b) 어느 주파수의 삼각 함수파의 위상과 진폭의 정보를 갖는 푸리에 계수를 구해 가는 것이다.
NXN화소의 크기의 화상(f(x, y))에 대해서의 푸리에 변환(F(kx, ky))은 다음의 (1)식으로 나타내어진다. 또한, f는 좌표(x, y)에 있어서의 휘도이고, 디지털 화상을 비트맵화하고, 화상 데이터로부터 각 점의 휘도의 정보를 꺼냄으로써 구해진다. k는 주파수이다.
[수학식 1]
Figure 112013114930635-pct00001
(1)식으로 계산되는 푸리에 계수(F(kx, ky))는 일반적으로 복소수이고, F(kx, ky)＝a＋ib의 복소 평면 상의 점으로서 나타내어진다. 복소 평면 상에 있어서, 원점과 a＋ib를 잇는 선과 실수축이 이루는 각도는 화상의 중심으로부터 좌표(x, y)의 방향으로 주기를 갖는, 그 주파수의 삼각 함수의 위상을 의미한다. 원점에서 a＋ib까지의 거리인 √(a2＋b2)는 그 삼각 함수파의 진폭(A)을 나타낸다.
위상의 정보를 제거한 진폭(A＝√(a2＋b2))을 주파수의 크기와 주기성의 방향을 의미하는 맵 상에 기록한 것을 파워 스펙트럼(도 5(a))(푸리에 계수의 진폭(A)의 스펙트럼)이라 한다. 파워 스펙트럼 중에 있어서, 각 좌표는 중심에 가까울수록 파장이 긴 거친 주기성을 나타낸다. 또, 변에 가까운 주위부의 피크는 파장이 짧은 가늘은 주기성의 존재를 의미한다. 화상의 일변의 길이를 중심으로부터의 거리로 나눈 몫이, 그 주기성의 파장이 된다. 또, 원점에서 그 좌표까지의 방향은, 이 주기성이 반복되는 방향을 의미한다. 각 좌표의 휘도는 그 삼각 함수파의 진폭을 나타낸다.
예를 들면, 규칙적으로 배열한 입자 등의 화상을 2차원 푸리에 변환하여 파워 스펙트럼을 구하면 명확한 스폿이 나타나고, 특정한 주기성의 방향의 특정한 주파수의 기여를 현저히 검출할 수 있다. 한편, 이차원 푸리에 변환을 적용할 수 있는 것은 규칙성이 있는 화상뿐만 아니라, 섬유 등의 배향성을 조사하는 것이나 섬유뿐만은 아니고, 방향이나 흐름이 보이는 모든 화상에 대하여 그 방향이나 방향성의 세기를 조사할 수 있다(참고 문헌 1∼3 참조). 그와 같은 파워 스펙트럼에서는 중심으로부터 어느 거리에 있어서의 명확한 스폿은 아니고, 스펙트럼의 중심으로부터 비등방적으로 편재한 흐린 강도 분포가 관찰된다. 화상 중의 섬유의 배향성이 작으면 등방적인 파워 스펙트럼으로 된다. 한편, 일축의 배향성이 강하면, 파워 스펙트럼 중에 배향 방향과 직교 방향으로 크게 편평한 타원이나 피크가 나타난다.
여기에서, 파워 스펙트럼의 각 좌표에 있어서의 진폭(A)을 극좌표의 함수(A(θ, r))로 나타낸다(도 3(b)). 여기에서, θ는 스펙트럼의 중심과 그 좌표를 잇는 선과 수평 방향의 선이 이루는 각도이다. 또, r은 스펙트럼의 중심으로부터 그 좌표까지의 거리를 나타낸다.
A(θ, r)을 어느 일정 θ에 관하여 모든 r로 평균화하고, 평균 진폭의 θ의존성(Aave.(θ))을 구한다. 그 때, θ는 0°∼180°의 범위로 한다. 이것은 180°∼360°는 0°∼180°와 같아지는 성질이 있기 때문이다. 구체적으로는, 2차원 푸리에 변환 후, 0∼180°의 각도를 등분할하고, 각 각도(θ)에 대하여 거리(r)에 위치하는 푸리에 계수의 진폭(A)(rcosθ, rsinθ)을 구하고, r에 관하여 그 평균값(Aave.(θ))을 구한다. 이것은 (2)식으로 나타내어진다.
[수학식 2]
Figure 112013114930635-pct00002
상기와 같이, 파워 스펙트럼에 크게 편평한 타원이나 피크가 나타나면, Aave.(θ)는 특정한 θ에 있어서의 값이 극대로 되거나, 급준한 피크를 나타낸다. 그와 같은 극대값이나 급준한 피크가 나타나는 θ는 푸리에 변환 전의 화상 중의 배향 방향과 직교하는 방향의 θ이다.
배향의 강도를 구하는 방법으로서는, Aave.(θ)를 극좌표 그래프로서 그렸을 때에 곡선을 타원 근사하고, 그 장축／단축비로 하는 일도 있다(참고 문헌 1∼3). 그러나 본 발명에서 얻어진 기저면 전위상의 푸리에 변환에서는 Aave.(θ)는 비교적 샤프한 극대값을 나타내고, 또, 일축 배향은 아니기 때문에 통상의 섬유 배향의 경우와 같은 타원 근사는 적용할 수 없다.
그래서 본 발명에 있어서는, 2차원 푸리에 변환에 의해 얻어진 Aave.(θ)에 대하여 이하에 나타내는 바와 같은 특별한 순서를 밞음으로써 기저면 전위의 배향성을 평가한다.
(1) {0001}면 내에 있어서의 결정학적으로 등가이고 각도가 다른 3개의 {1―100}면에 대하여, {1―100}면 회절에 의한 X선 토포그래피를 실시하고, 3개의 기저면 전위의 X선 토포그래피상을 얻는다. X선 토포그래피상으로부터 {1―100}면 회절에 대응하는 3개의 Aave.(θ)를 구한다.
(2) 푸리에 변환으로 구한 3개의 Aave.(θ)의 적산값(A’ave.(θ))을 구한다.
(3) 적산값(A’ave.(θ))을 그래프화했을 때에 A’ave.(θ)가 ＜1―100＞방향에 상당하는 3개의 θ에 있어서, 각각 명확한 피크를 나타낸 경우에는, 기저면 전위가 ＜11―20＞방향으로 배향해 있다고 판정한다.
[2. 7. 사용한 2차원 푸리에 변환 소프트]
본 발명에 있어서, 기저면 전위상을 푸리에 변환하기 위해, 참고 문헌 1∼3의 저자들이 개발한 Fiber Orientation Analysis Ver.8.13을 이용했다. 이 푸리에 변환 소프트의 처리 내용은 화상 데이터로부터 각 점의 휘도의 정보를 꺼내어서 푸리에 변환 처리를 실시하고, 파워 스펙트럼과 Aave.(θ)를 구하는 것이다. 상세한 순서는 참고 문헌 1∼3 및 참고 URL1에 기재되어 있다. 이 소프트로 화상을 푸리에 변환 처리하기 위해서는, 휘도의 수치 정보를 꺼내기 위해 화상을 미리 비트맵화한다. 또한, 고속 푸리에 변환을 실시하기 위해, 화상의 일변의 픽셀수가 4의 정수배로 되도록 미리 조정한다.
푸리에 변환 처리는 일률적으로 결정된 것이기 때문에 동일한 처리를 실시할 수 있는 것이면, 소프트는 무엇이어도 좋다. 다만, 배향성 평가를 위해 개발된 본 소프트에서는 Aave.(θ)를 구할 수 있는 것이 특징이다. 다른 소프트에서 Aave.(θ)를 자동적으로 할 수 없는 경우에는, 휘도를 (x, y)좌표에 매핑한 것인 파워 스펙트럼을 이용하여 (2)식에 따라서 동일한 계산을 할 필요가 있다.
[3. SiC 단결정의 제조 방법]
본 발명에 관련되는 SiC 단결정은 여러 가지 방법에 의해 제조할 수 있지만, 예를 들면, 이하의 조건을 만족하는 SiC종결정을 이용하여 SiC종결정의 표면에 새로운 결정을 성장시킴으로써 제조할 수 있다.
(1) SiC종결정은 복수개의 부성장면으로 이루어지는 주성장면을 구비하고 있다.
(2) 상기 SiC종결정의 주성장면 상에 있는 {0001}면 최상위부로부터 상기 주성장면의 외주를 향하는 임의의 방향 내에 복수개의 상기 부성장면을 갖는 방향(주방향)이 존재한다.
(3) 상기 주방향을 따라서 {0001}면 최상부측으로부터 외주를 향하여 존재하는 상기 부성장면을 차례 차례 제 1 부성장면, 제 2 부성장면, …제 n 부성장면(n≥2)으로 하는 경우, 제 k 부성장면(1≤k≤n－1)의 오프셋각(θk)과 제 (k＋1) 부성장면의 오프셋각(θk＋1)의 사이에 θk＜θk＋1의 관계가 성립한다.
여기에서, “주성장면”이란, SiC종결정의 노출면 중, 그 법선 벡터(a)가 도가니 중심축 원료 방향 성분을 갖는 면을 말한다. 승화 석출법에 있어서, “도가니 중심축 원료 방향”이란, SiC종결정으로부터 원료를 향하는 방향으로서, 도가니의 중심축에 대하여 평행한 방향을 말한다. 바꾸어 말하면, “도가니 중심축 원료 방향”이란, SiC 단결정의 매크로의 성장 방향을 나타내고, 통상은 SiC종결정의 저면 또는 이것을 고정하는 종결정 대좌의 저면에 대하여 수직인 방향을 말한다.
“부성장면”이란, 주성장면을 구성하는 개개의 면을 말한다. 부성장면은 평면이어도 좋고, 또는 곡면이어도 좋다.
“오프셋각(θ)”이란, 부성장면의 법선 벡터(a)와 SiC종결정의 {0001}면의 법선 벡터(p)가 이루는 각을 말한다.
“{0001}면 경사각(β)”이란, 도가니 중심축 원료 방향 벡터(q)와 SiC종결정의 {0001}면 법선 벡터(p)가 이루는 각을 말한다.
“부성장면 경사각(α)”이란, 도가니 중심축 원료 방향 벡터(q)와 부성장면의 법선 벡터(a)가 이루는 각을 말한다.
“오프셋 방향 하류측”이란, {0001}면의 법선 벡터(p)를 부성장면 상에 투영한 벡터(b)의 선단을 향해 있는 방향과는 반대 방향의 측을 말한다.
도 6(a)에 상기한 조건을 만족하는 SiC종결정의 단면도의 일례를 나타낸다. 도 6(b)에 이 SiC종결정(12b)을 이용하여 제조된 SiC 단결정의 단면도를 나타낸다.
도 6(a)에 있어서, SiC종결정(12b)은 단면이 직사각형이고, 좌상각(左上角)에 경사각이 다른 2개의 경사면(X2X3, X3X4)이 설치되어 있다. 또, SiC종결정(12b)은 {0001}면 경사각(β＞0)인 이른바 오프셋 기판이다.
{0001}면 최상위부는 X3점이다. X3X4면의 부성장면 경사각(α1)은 α1≤β로 되어 있다. 또, X4X5면의 부성장면 경사각(α2)은 제로이다. X5점은 주성장면 외주 중, X3점으로부터의 거리가 가장 긴 점인 동시에, {0001}면 최하위부이기도 하다.
X1X2면 및 X5X6면은, 그 법선 벡터가 각각 벡터(q)와 수직이다. 또, X1X6면은 도가니 또는 종결정 대좌(도시하지 않음)에 접하는 면이다. 따라서, 주성장면은 X2X3면＋X3X4＋X4X5면이다. 또, {0001}면 최상위부(X3)점으로부터 주성장면 외주의 X5점을 향하는 방향은 복수개의 부성장면을 갖는 방향(주방향)으로 된다. 주방향을 따라서 존재하는 부성장면 중, {0001}면 최상위부를 포함하는 부성장면은 X3X4면이고, 이것이 제 1 부성장면으로 된다. 제 2 부성장면은 X4X5면이고, θ1＜θ2로 되어 있다.
SiC종결정(12b)은 나선 전위를 거의 포함하지 않는다. 나선 전위를 포함하지 않는 SiC 단결정은 예를 들면, 특허 문헌 1에 기재된 바와 같이, {0001}면에 대략 수직인 성장면을 갖는 종결정을 이용하여 성장시킴으로써 얻어진다. 그 때문에, X2X3면 및 X3X4면의 표면에는 나선 전위 발생 영역(도 6(a) 중, 굵은 선으로 표시)이 형성되어 있다.
나선 전위 발생 영역은,
(1) 나선 전위를 포함하는 SiC종결정을 이용하여 1회 이상의 a면 성장을 실시한 후, 나선 전위를 포함하는 영역이 성장면 상에 남도록 c축과 대략 수직인 면을 성장면으로서 노출시키는 방법(나선 전위 잔존법),
(2) c면으로부터 8° 기울어지는 면을 성장면으로서 노출시킨 SiC종결정을 잘라내고, 성장면의 오프셋 방향의 단부에 성장면으로부터 10∼20° 기울어지는 연삭면을 형성하는 방법(연삭법),
(3) 상대적으로 높은 나선 전위 밀도를 갖는 SiC종결정(고전위 밀도 종결정)과 상대적으로 나선 전위 밀도가 낮은 SiC종결정(저전위 밀도 종결정)을 성장면이 동일면 내 배치되도록 나열하는 방법(부착법),
(4) 종결정의 성장면의 일부에 나선 전위를 형성하기 위한 후퇴부(경사면, 단차, 곡면, 원추 형상의 오목부, 쐐기형의 노치 등)를 형성하고, 후퇴부 상에 SiC 단결정을 예비 성장시키는 방법(예비 성장법),
등이 있다(특허 제 3764462호 공보, 특개2010―235390호 공보 참조).
도 6(a)에 나타내는 바와 같이, SiC종결정(12b)의 주성장면의 오프셋각을 부분적으로 변화시키고, 이를 이용하여 SiC 단결정을 성장시키면, 성장 결정 내에 있어서, 나선 전위나 기저면 내 날형상 전위의 누출을 억제하거나 나선 전위 밀도 분포를 제어할 수 있다.
즉, 제 1 부성장면(X3X4면)의 오프셋각(θ1)을 상대적으로 작게 하면, 제 1 부성장면 상 또는 그 근처에 노출되어 있는 종결정 중의 나선 전위는 대략 성장 결정에 이어진다. 그 결과, 제 1 부성장 상 또는 그 근처에 있는 c면 패싯 내에 나선 전위를 확실하게 공급할 수 있고, 이에 따라서, 성장 결정 중에서의 이종 다형이나 이방위 결정의 발생이 억제된다. 또, 오프셋각(θ1)을 보다 작게 하는 것으로 나선 전위나 기저면 내 날형상 전위의 성장 결정에 있어서의 오프셋 방향 하류측으로의 누출을 대략 완전하게 억제할 수 있다.
한편, 제 2 부성장면(X4X5면)의 오프셋각(θ2)을 상대적으로 크게 하면, 제 2 부성장면 상에 노출되어 있는 종결정 중의 나선 전위는 성장 결정에 그대로 이어질 확률이 작아져서, 기저면 날형상 전위로 변환되기 쉬워진다. 기저면 날형상 전위는 그대로 오프셋 방향의 하류측(X5점측)으로 흐르기 쉬운 성질을 갖는다. 그 결과, 제 2 부성장면 상의 성장 결정 중의 나선 전위 밀도를 저감할 수 있다. 또, 새로운 나선 전위의 발생을 억제하기 쉬워진다.
또, SiC종결정(12b)은 {0001}면 최상위부(X3)가 주성장면의 내측으로 되도록 경사면(X2X3, X3X4)이 설치되어 있다. 그 때문에, 이것을 이용하여 성장시키면, 도 6(b)에 나타내는 바와 같이, 성장 결정이 직경 방향으로 확대되어도 c면 패싯이 고밀도의 나선 전위 영역으로부터 벗어날 염려가 적다. 그 결과, 일시적인 나선 전위 밀도의 저하에 기인하는 이종 다형의 발생을 억제할 수 있다.
또한, c면에 대략 수직인 면을 성장면으로서 성장시킨 단결정으로부터 이와 같은 형상의 SiC종결정(12b)을 잘라내고, 이것을 이용하여 SiC 단결정을 성장시키면, 성장 결정 중에 남은 기저면 전위가 ＜11―20＞방향으로 배향하기 쉬워진다. 또, 실질적으로 적층 결함을 포함하지 않는 영역을 포함하는 SiC 단결정이 얻어진다. 이것은 종결정 자체에 기저면 전위의 발생원으로 되는 전위나 적층 결함으로 변환하는 나선 전위가 적고, 또한, 종결정 단부에 형성한 나선 전위 발생 영역으로부터의 나선 전위의 새어나옴도 거의 없고, 기저면 전위와 나선 전위의 얽힘도 거의 발생하지 않기 때문이라고 생각된다.
[4. SiC 웨이퍼]
본 발명에 관련되는 SiC 웨이퍼는 본 발명에 관련되는 SiC 단결정으로부터 {0001}면으로 대략 평행하게 잘라내어진 것으로 이루어진다.
웨이퍼의 표면은 {0001}면에 대하여 완전히 평행할 필요는 없고, {0001}면으로부터 약간 기울어 있어도 좋다. 허용되는 기울기의 정도(오프셋각)는 웨이퍼의 용도에 따라 다르지만, 통상 0∼10° 정도이다.
얻어진 웨이퍼는 그대로의 상태로 또는 표면에 박막을 형성한 상태로 각종 용도에 이용된다. 예를 들면, 웨이퍼를 이용하여 반도체 디바이스를 제조하는 경우, 웨이퍼 표면에는 에피택셜막이 성막된다. 에피택셜막으로서는 구체적으로는, SiC, GaN 등의 질화물 등이 있다.
[5. 반도체 디바이스]
본 발명에 관련되는 반도체 디바이스는 본 발명에 관련되는 SiC 웨이퍼를 이용하여 제조되는 것으로 이루어진다. 반도체 디바이스로서는 구체적으로는,
(a) LED,
(b) 파워 디바이스용의 다이오드나 트랜지스터,
등이 있다.
[6. SiC 단결정, SiC 웨이퍼 및 반도체 디바이스의 작용]
SiC 단결정을 c면 성장시키는 경우에 있어서, 표면의 오프셋각이 특정한 조건을 만족하는 종결정을 이용하면, 기저면 전위의 직선성이 높고, 기저면 전위가 안정된 ＜11―20＞방향으로 고도로 배향한 SiC 단결정이 얻어진다.
이와 같은 SiC 단결정으로부터 {0001}면으로 대략 평행하게 웨이퍼를 잘라내면, 웨이퍼 표면에 노출되는 기저면 전위의 수가 상대적으로 적어진다. 그 때문에, 이와 같은 웨이퍼를 종결정에 이용하여 SiC 단결정을 성장시키거나, 또는 웨이퍼 표면에 에피택셜막을 성막해도 성장 결정 또는 에피택셜막에 승계되는 전위의 수도 적어진다.
또, 이와 같은 SiC 단결정을 이용하여 반도체 디바이스를 제작하면, 만곡한 기저면 전위가 사용 중에 분해되는 것에 의한 적층 결함의 형성 및 이에 기인하는 디바이스 특성의 악화를 억제할 수 있다.
실시예
(실시예 1)
[1. 시료의 제작]
c면에 대략 수직인 면을 성장면으로서 성장시킨 SiC 단결정으로부터 직전의 성장면 및 c면의 양쪽에 대략 수직인 면을 성장면으로 하는 종결정을 꺼내고, 이것을 이용하여 다시 성장하는 것을 반복했다. 얻어진 SiC 단결정으로부터 c면 오프셋 기판을 꺼내고, 도 6(a)에 나타내는 형상으로 가공했다. 성장면 상의 X2X3면 및 X3X4면에는 나선 전위 발생 영역이 형성되어 있다. 이것을 이용하여 승화 재석출법에 의해 SiC 단결정을 제작했다. 얻어진 단결정을 {0001}면에 대략 평행(오프셋각: 8°)하게 절단하고, 표면의 평탄화 처리 및 손상층 제거 처리를 실시하는 것으로 두께 500㎛의 웨이퍼를 얻었다. 손상층은 CMP처리에 의해 제거했다.
[2. 시험 방법]
[2. 1. X선 토포그래피 측정]
결정학적으로 등가이고, 60°씩 면방위가 다른 (－1010)면, (1―100)면 및 (01―10)면의 3개의 면에 대하여 {1―100}면 회절상을 측정하고, 감광 필름에 X선 토포그래피상을 얻었다. 얻어진 3개의 X선 토포그래피상에는 {0001}면 내에 직선적으로 신장되는 기저면 전위상이 관찰되었다.
X선 토포그래피의 측정 조건은 이하와 같다.
X선관: Mo타겟
전압 전류: 60㎸
전압 전류: 300㎃
{1―100}면 회절(2θ: 15. 318°)
제 2 슬릿의 폭: 2㎜
주사 속도: 2㎜／sec
주사 횟수: 300회
[2. 2. 화상의 전처리]
이들의 X선 토포그래피상을 스캐너로 입력하는 것으로 디지털화했다. 입력 조건은 그레이 스케일, 해상도는 약 1000픽셀／㎝로 했다. 디지털화한 X선 토포그래피상의 중앙부 부근으로부터 1변의 길이(L)가 10∼20㎜인 정사각형의 측정 영역을 추출하고, 기저면 전위 부분이 가장 어둡고, 무전위 부분이 가장 밝아지도록 계조의 레벨 보정을 실시했다. 화상의 일변의 픽셀수가 512픽셀이 되도록 화상의 해상도를 떨어뜨리고, 비트맵 형식의 화상 파일로 변환했다.
[2. 3. 푸리에 변환에 의한 배향성 측정]
전처리를 실시한 3개의 디지털 화상을 푸리에 변환 소프트인 Fiber Orientation Analysis Ver.8.13을 이용하여 처리하고, 각각 파워 스펙트럼과 Aave.(θ)를 구했다. 또한, 3개의 화상에 대하여 얻어진 Aave.(θ)를 적산했다. 또한, 적산값(A’ave.(θ))을 이용하여 ＜1―100＞방향에 상당하는 3개의 θi(i＝1∼3)에 있어서의 A’ave.(θi)／B.G.(θi)비 및 배향 강도(B)를 구했다.
[3. 결과]
도 7∼도 9에 각각 실시예 1에서 얻어진 단결정에 대하여 측정된 X선 토포그래피상의 중앙부로부터 추출한 10㎜각의 측정 영역의 화상 및 그 파워 스펙트럼 및 Aave.(θ)를 나타낸다. 또한, 도 7은 (－1010)면 회절에, 도 8은 (1―100)면 회절에, 도 9는 (01―10)면 회절에 각각 대응한다. 도면의 위방향이 오프셋 하류 방향이고, [－1010]방향으로부터 [－1－120]방향으로 수도(數度) 기울은 방향이다. 도 7∼도 9로부터 파워 스펙트럼에는 ＜1―100＞방향에 상당하는 방향으로 명확한 선이 인정되는 것을 알 수 있다.
도 10(d)에 도 7∼도 9에서 얻어진 3개의 Aave.(θ)(도 10(a)∼도 10(c))의 적산값(A’ave.(θ))을 나타낸다. 또, 도 11에 적산값(A’ave.(θ))으로부터 A’ave.(θi)／B.G.(θi)비를 산출하는 방법의 일례를 나타낸다.
도 10(d)로부터 실시예 1에서 얻어진 단결정은 ＜1―100＞방향에 상당하는 3개의 θ에 있어서 명확한 피크를 나타내는 것을 알 수 있다. 도 11에 나타내는 바와 같이, [－1100]방향에 상당하는 θi에서는 A’ave.(θi)／B.G.(θi)비는 1. 82이었다. [－1010]방향에 상당하는 θi에서는 A’ave.(θi)／B.G.(θi)비는 1. 54이었다. 또한, [0―110]방향에 상당하는 θi에서는 A’ave.(θi)／B.G.(θi)비는 1. 43이었다. 이들의 결과로부터, 기저면 전위는 3개의 ＜11―20＞방향으로 배향해 있는 것을 알 수 있었다. 또한, 이들의 평균인 배향 강도(B)는 1. 60이었다. 또, 오프셋 하류 방향과 이루는 각도가 가장 작은 ＜11―20＞방향인 [―1―120]방향의 기저면 전위에 기인하는 피크가 최대이었다.
동일한 처리를 12㎜각 영역, 14㎜각 영역, 16㎜각 영역, 18㎜각 영역 및 20㎜각 영역에 대하여 실시하고, 각각 적산값(A’ave.(θ))을 구했다. 얻어진 적산값(A’ave.(θ))으로부터 ＜1―100＞방향에 상당하는 3개의 θi(i＝1∼3)에 있어서의 A’ave.(θi)／B.G.(θi)비 및 배향 강도(B)를 구했다. 표 1에 그 결과를 나타낸다.
실시예 1의 경우, 측정 영역의 크기에 따르지 않고, ＜1―100＞방향에 상당하는 3개의 θi에 있어서 명확한 피크를 나타냈다. 또, 측정 영역이 커짐에 따라 A’ave.(θi)／B.G.(θi)비가 작아졌다. 이것은 측정 영역이 커지면 상대적으로 기저면 전위가 불선명해지기 때문이다.
측정 영역의 1변의 길이(L(㎜)) A’ave.(θi)／B.G.(θi)비 배향 강도(B)
θ1[－1100] θ2[－1010] θ3[0―110]
10 1. 82 1. 54 1. 43 1. 60
12 1. 61 1. 50 1. 39 1. 50
14 1. 53 1. 39 1. 37 1. 43
16 1. 34 1. 34 1. 41 1. 37
18 1. 22 1. 27 1. 26 1. 25
20 1. 12 1. 29 1. 13 1. 18
X선 토포그래피상을 복수의 10㎜각 영역으로 구분하고, 동일하게 배향 강도를 구했다. 그 결과, 중앙 영역을 포함하는 90％ 이상의 면적률에 있어서 1. 5 이상의 높은 배향 강도를 나타냈다. 한편, 나선 전위 발생 영역에 있어서의 배향 강도는 낮은 값을 나타냈다.
도 12(a)에 패싯으로부터 떨어진 영역에서의 X선 토포그래피상 및 배향 강도를 나타낸다. 또, 도 12(b)에 패싯 근처의 영역에서의 X선 토포그래피상 및 배향 강도를 나타낸다. 도 12로부터 패싯 근처에 있어서는, 기저면 전위의 직선성 및 배향성이 저하해 있는 것을 알 수 있다.
(비교예 1)
[1. 시료의 제작]
c면에 대략 수직인 면을 성장면으로서 성장시킨 SiC 단결정으로부터 직전의 성장면 및 c면의 양쪽에 대략 수직인 면을 성장면으로 하는 종결정을 꺼내고, 이것을 이용하여 다시 성장하는 것을 반복했다. 얻어진 SiC 단결정으로부터 c면 오프셋 기판을 꺼냈다. 또한, 도 6(a)에 나타내는 바와 같은 가공(X3X4면이 X4X5면보다 오프셋각이 작아지는 가공)은 실시하지 않았다. 또, X2X3면 및 X3로부터 오프셋 하류측으로의 일정 부분(도 6(a)에 있어서의 X4까지에 상당하는 부분)까지 나선 전위 발생 영역이 형성되어 있다. 이 c면 오프셋 기판을 이용하여 SiC 단결정을 제조했다. 또한, 비특허 문헌 5에 기재된 결정의 X선 토포그래피는 본원 발명자가 입수할 수 있었던 X선 토포그래피상으로서, 기저면 전위상의 배향성과 직선성이 가장 높고, 결정이 고품질이라고 생각되는 것이다. 얻어진 단결정으로부터 실시예 1과 동일한 순서에 따라 웨이퍼를 제작했다.
[2. 시험 방법]
실시예 1과 동일한 순서에 따라 ＜1―100＞방향에 상당하는 3개의 θi에 있어서의 A’ave.(θi)／B.G.(θi)비 및 배향 강도(B)를 구했다.
[3. 결과]
도 13에 비교예 1에서 얻어진 단결정에 대하여 측정된 X선 토포그래피상 중에서 결과적으로 기저면 전위의 배향 강도가 가장 높은 값으로 된 부분에 있어서의 10㎜각의 측정 영역의 화상 및 그 파워 스펙트럼 및 Aave.(θ)를 나타낸다. 또한, 도 13은 (－1010)면 회절에 대응한다. 도 13(b)에 나타내는 바와 같이, 파워 스펙트럼에서는 ＜1―100＞방향에 상당하는 방향에는 명확한 선이 인정되지 않았다.
적산값(A’ave.(θ))은 ＜1―100＞방향에 상당하는 3개의 θi(i＝1∼3) 중, [－1100]방향과 [0―110]방향의 2개의 θi에 있어서 피크를 나타냈다. 그러나 그 A’ave.(θi)／B.G.(θi)비는 상대적으로 작았다. 또, [―1010]방향에 상당하는 θi에서는 명확한 피크를 나타내지 않았다. [－1100]방향에 상당하는 θi에서는 A’ave.(θi)／B.G.(θi)비는 1. 18이었다. [－1010]방향에 상당하는 θi에서는 A’ave.(θi)／B.G.(θi)비는 1. 03이었다. 또한, [0―110]방향에 상당하는 θi에서는 A’ave.(θi)／B.G.(θi)비는 1. 27이었다. 이들의 결과로부터 기저면 전위의 ＜11―20＞방향으로의 배향성이 낮은 것을 알 수 있었다. 또한, 이들의 평균인 배향 강도(B)는 1. 16이었다.
동일한 처리를 12㎜각 영역, 14㎜각 영역, 16㎜각 영역, 18㎜각 영역 및 20㎜각 영역에 대하여 실시하고, 각각 적산값(A’ave.(θ))을 구했다. 얻어진 적산값(A’ave.(θ))으로부터 ＜1―100＞방향에 상당하는 3개의 θi에 있어서의 A’ave.(θi)／B.G.(θi)비 및 배향 강도(B)를 구했다. 표 2에 그 결과를 나타낸다.
비교예 1의 경우, 측정 영역의 크기게 따르지 않고, ＜1―100＞방향에 상당하는 3개 θi 중 어느 하나 이상의 θi에 있어서 명확한 피크를 나타내지 않았다. 또, 측정 영역이 커짐에 따라 A’ave.(θi)／B.G.(θi)비가 작아졌다. 물론, 다른 구분 영역에 있어서의 배향 강도는 측정 영역의 크기를 통일하여 비교한 경우에 어느 쪽도 이들보다 작은 값으로 되었다.
측정 영역의 1변의 길이(L(㎜)) A’ave.(θi)／B.G.(θi)비 배향 강도(B)
θ1[－1100] θ2[－1010] θ3[0―110]
10 1. 18 1. 03 1. 27 1. 16
12 1. 11 1. 06 1. 13 1. 10
14 1. 27 1. 06 1. 22 1. 19
16 1. 18 1. 04 1. 00 1. 07
18 1. 10 1. 00 1. 08 1. 06
20 1. 05 1. 03 1. 08 1. 05
도 14에 실시예 1 및 비교예 1에서 얻어진 단결정의 배향 강도(B)의 측정 영역 사이즈 의존성을 나타낸다. 측정 영역의 1변의 길이(L(㎜))를 x축으로 하고, 배향 강도(B)를 y축으로 하여 각 측정 영역의 크기에 있어서의 배향 강도(B)를 기록하면, 실시예 1 및 비교예 1의 어느 쪽도 L과 B의 관계를 직선으로 근사할 수 있는 것을 알 수 있었다. 실시예 1의 경우, y＝－0. 041x＋2. 01의 직선 근사식이 얻어졌다. 또, 비교예 1의 경우, y＝－0. 011x＋1. 27의 직선 근사식이 얻어졌다. 측정 영역이 커질수록 배향 강도(B)가 저하하는 것은 측정 영역이 커질수록 X선 토포그래피상 중의 기저면 전위가 불선명해지기 때문이라고 생각된다.
이상, 본 발명의 실시 형태에 대하여 상세하게 설명했지만, 본 발명은 상기 실시 형태에 전혀 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 여러 가지의 개변이 가능하다.
산업상의 이용 가능성
본 발명에 관련되는 SiC 단결정은 초저전력 손실 파워 디바이스의 반도체 재료로서 사용할 수 있다.

Claims (12)

  1. 이하의 구성을 구비한 SiC 단결정.
    (1) 상기 SiC 단결정은 기저면 전위의 직선성이 높고, 상기 기저면 전위가 결정학적으로 등가인 3개의 ＜11―20＞방향으로 배향해 있는 적어도 1 이상의 배향 영역을 갖는다.
    (2) 상기 “배향 영역”이란, 이하의 순서에 의해 판정되는 영역을 말한다.
    (a) 상기 SiC 단결정으로부터 {0001}면에 오프셋각이 10° 이하인 웨이퍼를 잘라낸다.
    (b) 상기 웨이퍼에 대하여 투과 배치에 의한 X선 토포그래피 측정을 실시하고, 결정학적으로 등가인 3개의 {1―100}면 회절에 대응하는 X선 토포그래피상을 촬영한다.
    (c) 3개의 상기 X선 토포그래피상을 각각 화상 내의 각 점의 휘도를 수치화한 디지털 화상으로 변환하고, 3개의 상기 디지털 화상을 각각 1변의 길이(L)가 10±0. 1㎜인 정사각형의 측정 영역으로 구획한다.
    (d) 웨이퍼 상의 동일 영역에 대응하는 3개의 상기 측정 영역 중의 상기 디지털 화상에 대하여 2차원 푸리에 변환 처리를 실시하고, 파워 스펙트럼(푸리에 계수의 진폭(A)의 스펙트럼)을 얻는다.
    (e) 3개의 상기 파워 스펙트럼을 각각 극좌표 함수화하고, 평균 진폭(A)의 각도(방향) 의존성의 함수(Aave.(θ))를 구한다(0°≤θ≤180°).
    (f) 3개의 상기 Aave.(θ)의 적산값(A’ave.(θ))을 그래프화(x축: θ, y축: A’ave.)하고, 3개의 상기 ＜1―100＞방향에 상당하는 3개의 θi(i＝1∼3)에 있어서, 각각 백그라운드(B.G.(θi))에 대한 피크값(A’ave.(θi))의 비(＝A’ave.(θi)／B.G.(θi)비)를 산출한다.
    (g) 3개의 상기 A’ave.(θi)／B.G.(θi)비가 모두 1. 1 이상인 때에는 3개의 상기 측정 영역에 대응하는 상기 웨이퍼 상의 영역을 “배향 영역”으로 판정한다.
  2. 제1항에 있어서,
    상기 배향 영역의 적어도 하나는 상기 SiC 단결정의 패싯흔을 제외한 영역에 있는
    SiC 단결정.
  3. 제1항에 있어서,
    상기 배향 영역의 적어도 하나는 상기 SiC 단결정의 중앙부에 있는
    SiC 단결정.
  4. 제1항에 있어서,
    상기 SiC 단결정의 패싯흔까지의 거리가 L1인 제 1 배향 영역과,
    상기 패싯흔까지의 거리가 L2(＞L1)인 제 2 배향 영역을 구비하고,
    상기 제 2 배향 영역에 대응하는 배향 강도(B)(＝3개의 상기 A’ave.(θi)／B.G.(θi)비의 평균값)는 상기 제 1 배향 영역에 대응하는 상기 배향 강도(B)보다 큰
    SiC 단결정.
  5. 제1항에 있어서,
    ＜11―20＞방향 중, 오프셋 하류 방향과 이루는 각도가 가장 작은 ＜11―20＞방향으로의 기저면 전위의 배향을 반영하는 파워 스펙트럼 중의 ＜1―100＞방향의 피크값(A’ave.(θi))이 가장 큰
    SiC 단결정.
  6. 제1항에 있어서,
    상기 SiC 단결정으로부터 잘라내어진 적어도 하나의 상기 웨이퍼는 상기 측정 영역의 면적의 총합(S0)에 대한 상기 배향 영역의 면적의 총합(S)의 비율(＝S×100／S0)이 50％ 이상인
    SiC 단결정.
  7. 제1항에 있어서,
    상기 배향 영역의 적어도 하나는 배향 강도(B)(＝3개의 상기 A’ave.(θi)／B.G.(θi)비의 평균값)가 1. 2 이상인
    SiC 단결정.
  8. 제1항에 있어서,
    적층 결함을 포함하지 않는
    SiC 단결정.
  9. 제1항에 기재된 SiC 단결정으로부터 오프셋각이 10° 이하로 되도록 잘라내어진
    SiC 웨이퍼.
  10. 제9항에 있어서,
    표면에 에피택셜막이 형성되어 있는
    SiC 웨이퍼.
  11. 제9항에 기재된 SiC 웨이퍼를 이용하여 제조되는
    반도체 디바이스.
  12. 제11항에 있어서,
    상기 반도체 디바이스는 다이오드, 트랜지스터, 또는 LED인
    반도체 디바이스.
KR1020137033382A 2011-05-16 2012-05-16 SiC 단결정, SiC 웨이퍼 및 반도체 디바이스 KR101713006B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-109773 2011-05-16
JP2011109773A JP6025306B2 (ja) 2011-05-16 2011-05-16 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス
PCT/JP2012/062448 WO2012157654A1 (ja) 2011-05-16 2012-05-16 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス

Publications (2)

Publication Number Publication Date
KR20140022074A KR20140022074A (ko) 2014-02-21
KR101713006B1 true KR101713006B1 (ko) 2017-03-07

Family

ID=47176971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137033382A KR101713006B1 (ko) 2011-05-16 2012-05-16 SiC 단결정, SiC 웨이퍼 및 반도체 디바이스

Country Status (7)

Country Link
US (1) US9166008B2 (ko)
JP (1) JP6025306B2 (ko)
KR (1) KR101713006B1 (ko)
CN (1) CN103635615B (ko)
DE (1) DE112012002126B4 (ko)
SE (1) SE1351437A1 (ko)
WO (1) WO2012157654A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102102543B1 (ko) * 2018-10-22 2020-04-20 에스케이씨 주식회사 보호막을 포함하는 종자정의 제조방법, 이를 적용한 잉곳의 제조방법 및 보호막을 포함하는 종자정
US11268209B2 (en) 2018-10-22 2022-03-08 Senic Inc. Seed crystal including protective film including a first layer with first filler and second layer with second filler

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5189156B2 (ja) * 2010-11-29 2013-04-24 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
JP6025306B2 (ja) 2011-05-16 2016-11-16 株式会社豊田中央研究所 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス
JP5750363B2 (ja) 2011-12-02 2015-07-22 株式会社豊田中央研究所 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス
JP6116866B2 (ja) * 2012-11-19 2017-04-19 株式会社豊田中央研究所 ＳｉＣ単結晶成長用種結晶、及びＳｉＣ単結晶の製造方法
JP6192948B2 (ja) * 2013-02-20 2017-09-06 株式会社豊田中央研究所 ＳｉＣ単結晶、ＳｉＣウェハ、ＳｉＣ基板、及び、ＳｉＣデバイス
JP6136772B2 (ja) * 2013-08-30 2017-05-31 株式会社デンソー 炭化珪素単結晶の製造方法
US10283595B2 (en) * 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
JP6583989B2 (ja) * 2015-04-21 2019-10-02 昭和電工株式会社 ＳｉＣ単結晶シード、ＳｉＣインゴット、ＳｉＣ単結晶シードの製造方法及びＳｉＣ単結晶インゴットの製造方法
US9595958B1 (en) * 2015-09-11 2017-03-14 Fuji Electric Co., Ltd. Semiconductor device and driving method for the same
DE112016004600T5 (de) * 2015-10-07 2018-06-21 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
CN108495957B (zh) * 2016-02-09 2022-11-25 住友电气工业株式会社 碳化硅单晶衬底
US10056395B2 (en) 2016-03-29 2018-08-21 Macronix International Co., Ltd. Method of improving localized wafer shape changes
CN106012002B (zh) * 2016-06-04 2018-06-19 山东大学 一种偏轴衬底用SiC晶体的生长及高电学均匀性的N型SiC衬底的制备方法
CN109791879B (zh) * 2016-10-04 2023-07-25 住友电气工业株式会社 碳化硅外延衬底和制造碳化硅半导体器件的方法
US10315663B2 (en) * 2017-01-10 2019-06-11 Ford Global Technologies, Llc Adaptive climate control system
EP3567139B1 (en) * 2018-05-11 2021-04-07 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
EP3567138B1 (en) 2018-05-11 2020-03-25 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
US11251041B2 (en) * 2018-08-02 2022-02-15 Samsung Electronics Co., Ltd. Substrate, integrated circuit device including the substrate, and method of manufacturing the integrated circuit device
JP7128067B2 (ja) * 2018-09-14 2022-08-30 株式会社ディスコ ウエーハの生成方法およびレーザー加工装置
JP2023524962A (ja) * 2020-05-06 2023-06-14 眉山博雅新材料股▲ふん▼有限公司 結晶の製造装置及び成長方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004323348A (ja) 2003-04-10 2004-11-18 Toyota Central Res & Dev Lab Inc 炭化ケイ素単結晶の製造方法
JP2006225232A (ja) 2005-02-21 2006-08-31 Nippon Steel Corp 炭化珪素単結晶の製造方法、炭化珪素単結晶インゴット、炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、および薄膜エピタキシャルウェハ
JP2010235390A (ja) 2009-03-31 2010-10-21 Toyota Central R&D Labs Inc 転位制御種結晶及びその製造方法、並びに、ＳｉＣ単結晶の製造方法
US20110006309A1 (en) 2007-09-12 2011-01-13 Showa Denko K.K. EPITAXIAL SiC SINGLE CRYSTAL SUBSTRATE AND METHOD OF MANUFACTURE OF EXPITAXIAL SiC SINGLE CRYSTAL SUBSTRATE

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3637157B2 (ja) 1996-07-31 2005-04-13 新日本製鐵株式会社 炭化珪素単結晶の製造方法およびそれに用いる種結晶
JP3745668B2 (ja) 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
TW200307064A (en) * 2002-03-19 2003-12-01 Central Res Inst Elect Method for preparing SiC crystal with reduced micro-pipes extended from substrate, SiC crystal, SiC monocrystalline film, SiC semiconductor component, SiC monocrystalline substrate and electronic device, and method for producing large SiC crystal
US7601441B2 (en) * 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
CN100433256C (zh) * 2004-03-18 2008-11-12 克里公司 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构
KR100853991B1 (ko) * 2004-03-26 2008-08-25 간사이 덴료쿠 가부시키가이샤 바이폴라형 반도체 장치 및 그의 제조방법
US7314520B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP5131675B2 (ja) * 2006-08-25 2013-01-30 国立大学法人京都大学 炭化ケイ素基板の製造方法
JP4833798B2 (ja) * 2006-11-02 2011-12-07 新日本製鐵株式会社 ＳｉＣ単結晶の製造方法
DE102010029755B4 (de) 2010-06-07 2023-09-21 Sicrystal Gmbh Herstellungsverfahren für einen SiC-Volumeneinkristall ohne Facette und einkristallines SiC-Substrat mit homogener Widerstandsverteilung
JP5276068B2 (ja) * 2010-08-26 2013-08-28 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
JP5472012B2 (ja) 2010-09-29 2014-04-16 株式会社デンソー 炭化珪素単結晶の製造方法
JP5189156B2 (ja) 2010-11-29 2013-04-24 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
JP6025306B2 (ja) 2011-05-16 2016-11-16 株式会社豊田中央研究所 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004323348A (ja) 2003-04-10 2004-11-18 Toyota Central Res & Dev Lab Inc 炭化ケイ素単結晶の製造方法
JP2006225232A (ja) 2005-02-21 2006-08-31 Nippon Steel Corp 炭化珪素単結晶の製造方法、炭化珪素単結晶インゴット、炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、および薄膜エピタキシャルウェハ
US20110006309A1 (en) 2007-09-12 2011-01-13 Showa Denko K.K. EPITAXIAL SiC SINGLE CRYSTAL SUBSTRATE AND METHOD OF MANUFACTURE OF EXPITAXIAL SiC SINGLE CRYSTAL SUBSTRATE
JP2010235390A (ja) 2009-03-31 2010-10-21 Toyota Central R&D Labs Inc 転位制御種結晶及びその製造方法、並びに、ＳｉＣ単結晶の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102102543B1 (ko) * 2018-10-22 2020-04-20 에스케이씨 주식회사 보호막을 포함하는 종자정의 제조방법, 이를 적용한 잉곳의 제조방법 및 보호막을 포함하는 종자정
US11268209B2 (en) 2018-10-22 2022-03-08 Senic Inc. Seed crystal including protective film including a first layer with first filler and second layer with second filler

Also Published As

Publication number Publication date
US20140027787A1 (en) 2014-01-30
CN103635615B (zh) 2016-06-01
JP2012240859A (ja) 2012-12-10
US9166008B2 (en) 2015-10-20
DE112012002126T5 (de) 2014-05-15
DE112012002126B4 (de) 2021-01-21
WO2012157654A1 (ja) 2012-11-22
SE1351437A1 (sv) 2013-12-03
KR20140022074A (ko) 2014-02-21
JP6025306B2 (ja) 2016-11-16
CN103635615A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
KR101713006B1 (ko) SiC 단결정, SiC 웨이퍼 및 반도체 디바이스
JP5750363B2 (ja) ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス
JP5000424B2 (ja) 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法
Foronda et al. Curvature and bow of bulk GaN substrates
Bryan et al. Strain relaxation by pitting in AlN thin films deposited by metalorganic chemical vapor deposition
Kusch et al. Influence of substrate miscut angle on surface morphology and luminescence properties of AlGaN
Ha et al. Dislocation nucleation in 4H silicon carbide epitaxy
Bläsing et al. Oxygen induced strain field homogenization in AlN nucleation layers and its impact on GaN grown by metal organic vapor phase epitaxy on sapphire: An x-ray diffraction study
Gupta et al. Status of large diameter SiC single crystals
Tanuma et al. Two-photon-excited, three-dimensional photoluminescence imaging and dislocation-line analysis of threading dislocations in 4H-SiC
JP6192948B2 (ja) ＳｉＣ単結晶、ＳｉＣウェハ、ＳｉＣ基板、及び、ＳｉＣデバイス
WO2019003668A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
Liu et al. Examination of in-grown stacking faults in 8-and 4-offcut 4H-SiC epitaxy by photoluminescence imaging
Tasco et al. Investigation of different mechanisms of GaN growth induced on AlN and GaN nucleation layers
Ruland et al. Status of large diameter SiC single crystals
Kröger et al. Interfacial structure of a-plane GaN grown on r-plane sapphire
JP4679975B2 (ja) 単結晶試料における面内配向した転位線を有する結晶欠陥のｘ線トポグラフによる撮影方法
Portz et al. Strain and compositional fluctuations in Al0. 81In0. 19N/GaN heterostructures
Vilalta-Clemente et al. High-resolution electron backscatter diffraction in III-nitride semiconductors
Alnami Studies of Initial Growth of GaN on InN
US20210198803A1 (en) Diamond Crystal
Tanuma et al. Non-Destructive Three-Dimensional Imaging of Extended Defects in 4H-SiC
Liao et al. Microstructural evolution of extended defects in 25 μm thick GaN homo-epitaxial layers
Trager-Cowan et al. Characterisation of nitride thin films by electron backscatter diffraction and electron channelling contrast imaging
Florescu et al. Dislocation/grain boundary effects on the thermal conductivity of hydride vapor phase epitaxy grown GaN/sapphire (0001)

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2015101005018; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150827

Effective date: 20161228

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)