KR101712533B1 - 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법 - Google Patents

멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법 Download PDF

Info

Publication number
KR101712533B1
KR101712533B1 KR1020150165487A KR20150165487A KR101712533B1 KR 101712533 B1 KR101712533 B1 KR 101712533B1 KR 1020150165487 A KR1020150165487 A KR 1020150165487A KR 20150165487 A KR20150165487 A KR 20150165487A KR 101712533 B1 KR101712533 B1 KR 101712533B1
Authority
KR
South Korea
Prior art keywords
irradiation
charged particle
particle beam
amount
weighting
Prior art date
Application number
KR1020150165487A
Other languages
English (en)
Other versions
KR20160064998A (ko
Inventor
료 카와나
야스오 카토
Original Assignee
가부시키가이샤 뉴플레어 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 뉴플레어 테크놀로지 filed Critical 가부시키가이샤 뉴플레어 테크놀로지
Publication of KR20160064998A publication Critical patent/KR20160064998A/ko
Application granted granted Critical
Publication of KR101712533B1 publication Critical patent/KR101712533B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2065—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam using corpuscular radiation other than electron beams
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70358—Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/04—Means for controlling the discharge
    • H01J2237/043—Beam blanking
    • H01J2237/0435—Multi-aperture
    • H01J2237/0437—Semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electron Beam Exposure (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)

Abstract

본 발명의 일 태양의 멀티 하전 입자빔 묘화 장치는, 멀티 하전 입자빔의 1 개의 빔당의 조사 단위 영역이 되는 화소마다, 당해 화소를 다중 묘화하는 복수의 상이한 빔의 조사량에 가중치를 부여하는 복수의 가중치 부여 계수를 연산하는 가중치 부여 계수 연산부와, 화소마다, 복수의 가중치 부여 계수 중, 대응하는 가중치 부여 계수를 이용하여 가중치 부여된 복수의 상이한 빔의 조사량을 연산하는 조사량 연산부와, 각각 가중치 부여된 조사량의 복수의 상이한 빔이 대응하는 화소에 조사되도록, 멀티 하전 입자빔을 이용하여 시료에 패턴을 묘화하는 묘화부를 구비한 것을 특징으로 한다.

Description

멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법 {MULTI CHARGED PARTICLE BEAM WRITING APPARATUS AND MULTI CHARGED PARTICLE BEAM WRITING METHOD}
본 발명은, 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법에 관한 것으로, 예를 들면 멀티빔 묘화에 있어서의 빔의 위치 이탈에 기인하는 패턴의 위치 이탈, 치수 이탈을 조사량의 변조에 의해 보정하는 방법에 관한 것이다.
반도체 디바이스의 미세화의 진전을 담당하는 리소그래피 기술은 반도체 제조 프로세스 중에서도 유일하게 패턴을 생성하는 매우 중요한 프로세스이다. 최근, LSI의 고집적화에 수반하여, 반도체 디바이스에 요구되는 회로 선폭은 해마다 미세화되고 있다. 여기서, 전자선(전자빔) 묘화 기술은 본질적으로 뛰어난 해상성을 가지고 있어, 마스크 블랭크스로 전자선을 사용하여 마스크 패턴을 묘화하는 것이 행해지고 있다.
예를 들면, 멀티빔을 사용한 묘화 장치가 있다. 1 개의 전자빔으로 묘화하는 경우에 비해, 멀티빔을 이용함으로써 한 번에 많은 빔을 조사할 수 있으므로 스루풋을 큰 폭으로 향상시킬 수 있다. 이러한 멀티빔 방식의 묘화 장치에서는, 예를 들면 전자총으로부터 방출된 전자빔을 복수의 홀을 가진 마스크에 통과시켜 멀티빔을 형성하고, 각각, 블랭킹 제어되어 차폐되지 않은 각 빔이 광학계로 축소되고, 마스크상이 축소되어, 편향기로 편향되어 시료 상의 원하는 위치로 조사된다.
여기서, 멀티빔 묘화에서는, 광학계의 변형, 멀티빔을 형성하는 애퍼처 어레이의 설계값으로부터의 이탈 및 / 혹은 쿨롱 효과 등에 기인하여 빔의 위치 이탈이 발생할 수 있다. 멀티빔을 구성하는 빔에 위치 이탈이 발생하면, 묘화된 패턴도 위치 이탈, 치수 이탈이 발생한다고 하는 문제가 있었다. 따라서, 위치 이탈이 발생하고 있는 빔이 조사됨으로써 형성되는 패턴의 위치 이탈, 치수 이탈을 보정하는 것이 바람직하다. 예를 들면, 광학 변형에 의한 위치 이탈에 대하여, 변형분을 포함하는 샷 위치를 연산하고, 이러한 변형분을 포함하는 샷 위치를 전제로 구성된 영역 내에 위치하는 패턴의 면적 밀도에 따라 이러한 샷 위치에 조사하는 빔의 도스량을 조정하는 것이 제안되고 있다(예를 들면, 일본특허공개공보 2014-007379호 참조).
그러나, 종래, 위치 이탈이 발생하고 있는 빔이 조사됨으로써 형성되는 패턴의 위치 이탈, 치수 이탈을 보정하기 위한 충분히 유효한 방법은 확립되어 있지 않았다.
본 발명의 실시 형태는, 위치 이탈이 발생하고 있는 빔을 포함하는 멀티빔이 조사됨으로써 형성되는 패턴의 위치 이탈, 치수 이탈을 보정 가능한 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법을 제공한다.
본 발명의 일 태양의 멀티 하전 입자빔 묘화 장치는,
멀티 하전 입자빔의 1 개의 빔당의 조사 단위 영역이 되는 화소마다, 당해 화소를 다중 묘화하는 복수의 상이한 빔의 조사량에 가중치를 부여하는 복수의 가중치 부여 계수를 연산하는, 적어도 1 개의 회로에 의해 구성되는 가중치 부여 계수 연산부와,
화소마다, 복수의 가중치 부여 계수 중, 대응하는 가중치 부여 계수를 이용하여 가중치 부여된 복수의 상이한 빔의 조사량을 연산하는 상기 적어도 1 개의 회로에 의해 구성되는 조사량 연산부와,
각각 가중치 부여된 조사량의 복수의 상이한 빔이 대응하는 화소에 조사되도록, 멀티 하전 입자빔을 이용하여 시료에 패턴을 묘화하는 묘화부
를 구비한 것을 특징으로 한다.
본 발명의 일 태양의 멀티 하전 입자빔 묘화 방법은,
멀티 하전 입자빔의 1 개의 빔당의 조사 단위 영역이 되는 화소마다, 당해 화소를 다중 묘화하는 복수의 상이한 빔의 조사량에 가중치를 부여하는 복수의 가중치 부여 계수를 연산하고,
화소마다, 복수의 가중치 부여 계수 중, 대응하는 가중치 부여 계수를 이용하여 가중치 부여된 복수의 상이한 빔의 조사량을 연산하고,
각각 가중치 부여된 조사량의 복수의 상이한 빔이 대응하는 화소에 조사되도록, 멀티 하전 입자빔을 이용하여 시료에 패턴을 묘화하는 것을 특징으로 한다.
도 1은 실시 형태 1에 있어서의 묘화 장치의 구성을 나타내는 개념도이다.
도 2(a)와 도 2(b)는 실시 형태 1에 있어서의 성형 애퍼처 어레이 부재의 구성을 나타내는 개념도이다.
도 3은 실시 형태 1에 있어서의 블랭킹 애퍼처 어레이 부재의 구성을 나타내는 단면도이다.
도 4는 실시 형태 1에 있어서의 블랭킹 애퍼처 어레이 부재의 멤브레인 영역 내의 구성의 일부를 나타내는 표면 개념도이다.
도 5(a) ~ 도 5(c)는 실시 형태 1에 있어서의 묘화 동작의 일례를 설명하기 위한 개념도이다.
도 6은 실시 형태 1에 있어서의 묘화 방법의 주요부 공정을 나타내는 순서도이다.
도 7은 실시 형태 1에 있어서의 조사 위치의 위치 이탈의 일례를 나타내는 도이다.
도 8(a) ~ 도 8(d)는 실시 형태 1의 비교예에 있어서의 각 패스의 조사량의 시뮬레이션 결과의 일례를 나타내는 도이다.
도 9(a) ~ 도 9(d)는 실시 형태 1에 있어서의 각 패스의 조사량의 시뮬레이션 결과의 일례를 나타내는 도이다.
도 10(a)와 도 10(b)는 실시 형태 1과 비교예에 있어서의 위치 이탈량의 시뮬레이션 결과의 일례를 나타내는 도이다.
도 11(a)와 도 11(b)는 실시 형태 1과 비교예에 있어서의 패턴의 선폭 치수 이탈량의 시뮬레이션 결과의 일례를 나타내는 도이다.
도 12는 실시 형태 2에 있어서의 묘화 장치의 구성을 나타내는 개념도이다.
도 13은 실시 형태 2에 있어서의 묘화 방법의 주요부 공정을 나타내는 순서도이다.
도 14(a) ~ 도 14(d)는 실시 형태 2에 있어서의 1 개의 패스의 조사량의 시뮬레이션 결과의 일례를 나타내는 도이다.
도 15(a) ~ 도 15(d)는 실시 형태 2에 있어서의 오프셋 값을 가변으로 설정한 경우의 위치 이탈량의 시뮬레이션 결과의 일례를 나타내는 도이다.
도 16(a) ~ 도 16(d)는 실시 형태 2에 있어서의 오프셋 값을 가변으로 설정한 경우의 패턴의 선폭 치수 이탈량의 시뮬레이션 결과의 일례를 나타내는 도이다.
이하, 실시 형태에서는, 위치 이탈이 발생하고 있는 빔을 포함하는 멀티빔이 조사됨으로써 형성되는 패턴의 위치 이탈, 치수 이탈을 보정하는 것이 가능한 멀티 하전 입자빔 묘화 장치 및 방법에 대하여 설명한다.
이하, 실시 형태에서는, 하전 입자빔의 일례로서, 전자빔을 이용한 구성에 대하여 설명한다. 단, 하전 입자빔은, 전자빔에 한정되지 않고, 이온빔 등의 하전 입자를 이용한 빔이어도 상관없다.
실시 형태 1.
도 1은 실시 형태 1에 있어서의 묘화 장치의 구성을 나타내는 개념도이다. 도 1에 있어서, 묘화 장치(100)는 묘화부(150)와 제어부(160)를 구비하고 있다. 묘화 장치(100)는, 멀티 하전 입자빔 묘화 장치의 일례이다. 묘화부(150)는 전자 경통(102)과 묘화실(103)을 구비하고 있다. 전자 경통(102) 내에는, 전자총(201), 조명 렌즈(202), 성형 애퍼처 어레이 부재(203), 블랭킹 애퍼처 어레이 부재(204), 축소 렌즈(205), 제한 애퍼처 부재(206), 대물 렌즈(207) 및 편향기(208)가 배치되어 있다. 묘화실(103) 내에는 XY 스테이지(105)가 배치된다. XY 스테이지(105) 상에는, 묘화 시에는 묘화 대상 기판이 되는 마스크 블랭크스 등의 시료(101)가 배치된다. 시료(101)에는 반도체 장치를 제조할 시의 노광용 마스크, 혹은 반도체 장치가 제조되는 반도체 기판(실리콘 웨이퍼) 등이 포함된다. XY 스테이지(105) 상에는, 또한 XY 스테이지(105)의 위치 측정용의 미러(210)가 배치된다.
제어부(160)는 제어 계산기(110), 메모리(112), 편향 제어 회로(130), 스테이지 위치 검출기(139) 및 자기 디스크 장치 등의 기억 장치(140, 142, 144)를 가지고 있다. 제어 계산기(110), 메모리(112), 편향 제어 회로(130), 스테이지 위치 검출기(139) 및 기억 장치(140, 142, 144)는, 도시하지 않은 버스를 개재하여 서로 접속되어 있다. 기억 장치(140)(기억부)에는 묘화 데이터가 외부로부터 입력되고, 저장되어 있다.
제어 계산기(110) 내에는, 위치 이탈 데이터 취득부(50), 가중치 계수 연산부(54), 조사량 연산부(55), 패턴 면적 밀도 ρ 연산부(57), 데이터 처리부(58) 및 묘화 제어부(60)가 배치되어 있다. 위치 이탈 데이터 취득부(50), 가중치 계수 연산부(54), 조사량 연산부(55), 패턴 면적 밀도 ρ 연산부(57), 데이터 처리부(58) 및 묘화 제어부(60)와 같은 일련의 '~부'는, 적어도 1 개의 전기 회로, 적어도 1 개의 컴퓨터, 적어도 1 개의 프로세서, 적어도 1 개의 회로 기판, 혹은 적어도 1 개의 반도체 장치와 같은, 적어도 1 개의 회로로 구성되고, 실행된다. 위치 이탈 데이터 취득부(50), 가중치 계수 연산부(54), 조사량 연산부(55), 패턴 면적 밀도 ρ 연산부(57), 데이터 처리부(58) 및 묘화 제어부(60)에 입출력되는 정보 및 연산 중의 정보는 메모리(112)에 그때마다 저장된다.
여기서, 도 1에서는, 실시 형태 1을 설명함에 있어 필요한 구성을 기재하고 있다. 묘화 장치(100)에 있어, 통상, 필요한 그 외의 구성을 구비하고 있어도 상관없다.
도 2(a)와 도 2(b)는 실시 형태 1에 있어서의 성형 애퍼처 어레이 부재의 구성을 나타내는 개념도이다. 도 2(a)에 있어서, 성형 애퍼처 어레이 부재(203)에는, 종(y 방향) m 열 × 횡(x 방향) n 열(m, n ≥ 2)의 홀(개구부)(22)이 소정의 배열 피치로 매트릭스 형상으로 형성되어 있다. 도 2(a)에서는, 예를 들면, 512 × 8 열의 홀(22)이 형성된다. 각 홀(22)은, 모두 동일 치수 형상의 직사각형으로 형성된다. 혹은, 동일 외경의 원형이어도 상관없다. 여기서는, y 방향의 각 열에 대하여, x 방향으로 A부터 H까지의 8 개의 홀(22)이 각각 형성되는 예가 나타나 있다. 이들 복수의 홀(22)을 전자빔(200)의 일부가 각각 통과함으로써, 멀티빔(20)이 형성되게 된다. 여기서는, 종횡(x, y 방향)이 모두 2 열 이상의 홀(22)이 배치된 예를 나타냈지만, 이에 한정되지 않는다. 그 외에, 예를 들면, 종횡(x, y 방향) 어느 일방이 복수 열이고 타방은 1 열 뿐이어도 상관없다. 또한, 홀(22)의 배열의 방법은, 도 2(a)와 같이, 종횡이 격자 형상으로 배치되는 경우에 한정되지 않는다. 도 2(b)에 나타내는 바와 같이, 예를 들면, 종 방향(y 방향) 1 단째의 열과 2 단째의 열의 홀끼리가, 횡 방향(x 방향)으로 치수(a)만큼 어긋나 배치되어도 된다. 마찬가지로, 종 방향(y 방향) 2 단째의 열과 3 단째의 열의 홀끼리가, 횡 방향(x 방향)에 치수(b)만큼 어긋나 배치되어도 된다.
도 3은, 실시 형태 1에 있어서의 블랭킹 애퍼처 어레이 부재의 구성을 나타내는 단면도이다.
도 4는, 실시 형태 1에 있어서의 블랭킹 애퍼처 어레이 부재의 멤브레인 영역 내의 구성의 일부를 나타내는 상면 개념도이다. 또한, 도 3과 도 4에 있어서, 제어 전극(24)과 대향 전극(26)과 제어 회로(41, 43)의 위치 관계는 일치시켜 기재하고 있지 않다. 블랭킹 애퍼처 어레이 부재(204)는, 도 3에 나타내는 바와 같이, 지지대(33) 상에 실리콘 등으로 이루어지는 반도체 기판(31)이 배치된다. 기판(31)의 중앙부는, 예를 들면 이면측으로부터 얇게 깎여, 얇은 막 두께(h)의 멤브레인 영역(30)(제1 영역)으로 가공되어 있다. 멤브레인 영역(30)을 둘러싸는 주위는, 두꺼운 막 두께(H)의 외주 영역(32)(제2 영역)이 된다. 멤브레인 영역(30)의 상면과 외주 영역(32)의 상면은, 동일 높이 위치, 혹은 실질적으로 동일 높이 위치가 되도록 형성된다. 기판(31)은, 외주 영역(32)의 이면에서 지지대(33) 상에 보지(保持)된다. 지지대(33)의 중앙부는 개구되어 있고, 멤브레인 영역(30)의 위치는 지지대(33)의 개구된 영역에 위치하고 있다.
멤브레인 영역(30)에는, 도 2(a)와 도 2(b)에 나타낸 성형 애퍼처 어레이 부재(203)의 각 홀(22)에 대응하는 위치에 멀티빔(멀티 하전 입자빔)의 각각의 빔의 통과용의 통과 홀(25)(예를 들면 25a ~ 25c)(개구부)이 개구된다. 그리고, 멤브레인 영역(30) 상에는, 도 3 및 도 4에 나타내는 바와 같이, 각 통과 홀(25)의 근방 위치에 해당하는 통과 홀(25)을 개재하여 블랭킹 편향용의 제어 전극(24)(예를 들면 24a ~ 24c)과 대향 전극(26)(예를 들면 26a~26c)의 세트(블랭커 : 블랭킹 편향기)가 각각 배치된다. 또한, 멤브레인 영역(30) 상의 각 통과 홀(25)의 근방에는, 각 통과 홀(25)용의 제어 전극(24)에 편향 전압을 인가하는 제어 회로(41)(예를 들면 41a ~ 41b)(로직 회로)가 배치된다. 각 빔용의 대향 전극(26)은 그라운드 접속된다.
또한, 도 4에 나타내는 바와 같이, 각 제어 회로(41)는 제어 신호용의 예를 들면 10 비트의 병렬 배선이 접속된다. 각 제어 회로(41)는, 제어용의 예를 들면 10 비트의 병렬 배선 외에, 클록 신호선 및 전원용의 배선이 접속된다. 클록 신호선 및 전원용의 배선은 병렬 배선의 일부의 배선을 유용해도 상관없다. 멀티빔을 구성하는 각각의 빔마다, 제어 전극(24)과 대향 전극(26)과 제어 회로(41)에 의한 개별 블랭킹 기구(47)(예를 들면 47a ~ 47c)가 구성된다. 또한, 도 3의 예에서는, 제어 전극(24)과 대향 전극(26)과 제어 회로(41)가 기판(31)의 막 두께가 얇은 멤브레인 영역(30)에 배치된다. 단, 이에 한정되지 않는다.
각 통과 홀(25)을 통과하는 전자빔(20)은, 각각 독립적으로 이러한 쌍이 되는 2 개의 전극(24, 26)에 인가되는 전압에 의해 편향된다. 이러한 편향에 의해 블랭킹 제어된다. 환언하면, 제어 전극(24)과 대향 전극(26)의 세트는, 성형 애퍼처 어레이 부재(203)의 복수의 홀(22)(개구부)을 통과한 멀티빔 중 대응 빔을 각각 블랭킹 편향한다.
이어서 묘화 장치(100)에 있어서의 묘화부(150)의 동작에 대하여 설명한다. 전자총(201)(방출부)으로부터 방출된 전자빔(200)은, 조명 렌즈(202)에 의해 대략 수직으로 성형 애퍼처 어레이 부재(203) 전체를 조명한다. 성형 애퍼처 어레이 부재(203)에는, 직사각형의 복수의 홀(개구부)이 형성되고, 전자빔(200)은, 모든 복수의 홀이 포함되는 영역을 조명한다. 복수의 홀의 위치에 조사된 전자빔(200)의 각 일부가, 이러한 성형 애퍼처 어레이 부재(203)의 복수의 홀을 각각 통과함으로써, 예를 들면 직사각형 형상의 복수의 전자빔(멀티빔)(20a ~ e)이 형성된다. 이러한 멀티빔(20a ~ e)은, 블랭킹 애퍼처 어레이 부재(204)의 각각 대응하는 블랭커(제1 편향기 : 개별 블랭킹 기구) 내를 통과한다. 이러한 블랭커는, 각각, 개별로 통과하는 전자빔(20)을 편향한다(블랭킹 편향을 행한다).
블랭킹 애퍼처 어레이 부재(204)를 통과한 멀티빔(20a ~ e)은, 축소 렌즈(205)에 의해 축소되고, 제한 애퍼처 부재(206)에 형성된 중심의 홀을 향해 진행된다. 여기서, 블랭킹 애퍼처 어레이 부재(204)의 블랭커에 의해 편향된 전자빔(20)은, 제한 애퍼처 부재(206)의 중심의 홀로부터 위치가 어긋나, 제한 애퍼처 부재(206)에 의해 차폐된다. 한편, 블랭킹 애퍼처 어레이 부재(204)의 블랭커에 의해 편향되지 않았던 전자빔(20)은, 도 1에 나타내는 바와 같이 제한 애퍼처 부재(206)의 중심의 홀을 통과한다. 이러한 개별 블랭킹 기구의 ON / OFF에 의해 블랭킹 제어가 행해져, 빔의 ON / OFF가 제어된다. 이와 같이, 제한 애퍼처 부재(206)는, 개별 블랭킹 기구에 의해 빔 OFF의 상태가 되도록 편향된 각 빔을 차폐한다. 그리고, 빔마다, 빔 ON이 되고 나서 빔 OFF가 될 때까지 형성된, 제한 애퍼처 부재(206)를 통과한 빔에 의해, 1 회분의 샷의 빔이 형성된다. 제한 애퍼처 부재(206)를 통과한 멀티빔(20)은, 대물 렌즈(207)에 의해 초점이 맞춰져, 원하는 축소율의 패턴상이 되어, 편향기(208)에 의해, 제한 애퍼처 부재(206)를 통과한 각 빔(멀티빔(20) 전체)이 동일 방향으로 일괄하여 편향되고, 각 빔의 시료(101) 상의 각각의 조사 위치에 조사된다. 또한, 예를 들면 XY 스테이지(105)가 연속 이동하고 있을 때, 빔의 조사 위치가 XY 스테이지(105)의 이동에 추종(트래킹)하도록 편향기(208)에 의해 제어된다. XY 스테이지(105)의 위치는, 스테이지 위치 검출기(139)로부터 레이저를 XY 스테이지(105) 상의 미러(210)를 향해 조사하고, 그 반사광을 이용하여 측정된다. 한 번에 조사되는 멀티빔(20)은, 이상적으로는 성형 애퍼처 어레이 부재(203)의 복수의 홀의 배열 피치에 상술한 원하는 축소율을 곱한 피치로 배열되게 된다. 묘화 장치(100)는, 각 회의 트래킹 동작 중에 XY 스테이지(105)의 이동에 추종하면서 샷 빔이 되는 멀티빔(20)을 편향기(208)에 의한 빔 편향 위치의 이동에 의해 1 화소씩 연속하여 차례로 조사하는 래스터 스캔 방식으로 묘화 동작을 행한다. 원하는 패턴을 묘화할 시, 패턴에 따라 필요한 빔이 블랭킹 제어에 의해 빔 ON으로 제어된다.
도 5(a) ~ 도 5(c)는, 실시 형태 1에 있어서의 묘화 동작의 일례를 설명하기 위한 개념도이다. 도 5(a)에 나타내는 바와 같이, 시료(101)의 묘화 영역(31)은, 예를 들면, y 방향을 향해 소정의 폭으로 직사각형 형상의 복수의 스트라이프 영역(35)으로 가상 분할된다. 이러한 각 스트라이프 영역(35)은 묘화 단위 영역이 된다. 우선, XY 스테이지(105)를 이동시켜, 제1 번째의 스트라이프 영역(35)의 좌단, 혹은 더 좌측의 위치에 1 회의 멀티빔(20)의 조사로 조사 가능한 조사 영역(34)이 위치하도록 조정하고, 묘화가 개시된다. 제1 번째의 스트라이프 영역(35)을 묘화할 시에는, XY 스테이지(105)를 예를 들면 -x 방향으로 이동시킴으로써, 상대적으로 x 방향으로 묘화를 진행시킨다. XY 스테이지(105)는 소정의 속도로 예를 들면 연속 이동시킨다. 실시 형태 1에서는, 각 스트라이프 영역(35)을 묘화할 시, 도 5(b)에 나타내는 바와 같이, 예를 들면, y 방향으로 위치를 이동시키면서 다중 묘화를 행한다. 도 5(b)의 예에서는, 다중도가 4(N = 4)인 경우를 나타내고 있다. 다중 묘화에 있어서의 각 패스(각 회의 묘화 처리)에서는, y 방향으로, 스트라이프 y 방향 폭('스트라이프 높이'라고도 함) / N씩 위치를 이동시키면서 묘화를 행한다.
또한, 각 스트라이프 영역은 복수의 메시 영역(화소)으로 가상 분할된다. 도 5c의 예에서는, 복수의 화소(10)로 분할된 스트라이프 영역(35) 중 일부를 1 회의 샷의 조사 영역(34)으로 하는 경우에 대하여 나타내고 있다. 화소(10)의 사이즈는, 예를 들면, 빔 사이즈, 혹은 그 이하의 사이즈이면 적합하다. 예를 들면, 10 nm정도의 사이즈로 하면 적합하다. 화소는 멀티빔의 1 개의 빔당의 조사 단위 영역이 된다. 도 5(c)의 예에서는, 4 × 4의 멀티빔으로 1 회의 샷을 할 시의 4 × 4의 조사 화소(12)를 일례로서 나타내고 있다. 1 회의 샷에서는, 성형 애퍼처 어레이 부재(203)의 각 홀(22)을 통과함으로써 형성된 멀티빔에 의해, 최대로 각 홀(22)과 동일 수의 복수의 샷 패턴이 한 번에 형성된다. 따라서, 멀티빔(20)으로 조사한다고 해도, 패스마다 동일한 위치를 조사하는 빔이 상이하게 된다. 환언하면, 성형 애퍼처 어레이 부재(203)의 종(y 방향) m 열 × 횡(x 방향) n 열(m, n ≥ 2)의 홀(22) 중, 패스마다 모두 상이한 홀(22)에 의해 성형된 빔이 동일한 위치에 조사되게 된다. 여기서는, 1 개의 스트라이프 영역(35)을 묘화할 시, 각 패스분도 연속하여 묘화하는 경우를 나타내고 있지만, 이에 한정되지 않는다. 1 패스째(N = 1 st)의 모든 스트라이프 영역(35)의 묘화가 종료된 후에, 2 패스째(N = 2 nd)의 모든 스트라이프 영역(35)의 묘화를 행한다고 한 바와 같이 패스마다 모든 스트라이프 영역(35)의 묘화를 행하도록 해도 된다.
멀티빔(20)으로 시료(101)를 묘화할 시, 트래킹 동작 중에 XY 스테이지(105)의 예를 들면 x 방향으로의 이동에 추종하면서 샷 빔이 되는 멀티빔(20)을 편향기(208)에 의한 빔 편향 위치의 이동에 의해 1 화소씩 차례로 연속하여 조사한다. 그리고, 시료(101) 상의 어느 화소를 멀티빔의 어느 빔이 조사하는지는 묘화 시퀀스에 의해 정해진다. 멀티빔의 x, y 방향으로 각각 인접하는 빔간의 빔 피치를 이용하여, 시료(101)면 상에 있어서의 x, y 방향으로 각각 인접하는 빔간의 빔 피치(x 방향) × 빔 피치(y 방향)의 영역은 n × n 화소의 영역(서브 피치 영역)으로 구성된다. 도 5(c)의 예에서는, 4 × 4 화소(10)의 영역이 서브 피치 영역이 된다. 예를 들면, 1 회의 트래킹 동작으로, XY 스테이지(105)가 -x 방향으로 빔 피치(x 방향)만큼 이동하는 경우, x 방향 혹은 y 방향(혹은 경사 방향)으로 1 개의 빔에 의해 조사 위치를 시프트하면서 n 화소가 묘화된다. 동일한 n × n 화소의 영역 내의 다른 n 화소가 차회의 트래킹 동작으로 상술한 빔과는 상이한 빔에 의해 동일하게 n 화소가 묘화된다. 이와 같이 n 회의 트래킹 동작으로 각각 상이한 빔에 의해 n 화소씩 묘화됨으로써, 1 개의 n × n 화소의 영역 내의 모든 화소가 묘화된다. 멀티빔의 조사 영역 내의 다른 n × n 화소의 영역에 대해서도 동시기에 동일한 동작이 실시되어, 동일하게 묘화된다. 이러한 묘화 동작을 예를 들면 스트라이프 영역 단위로 반복함으로써 동일한 화소를 다중 묘화 하게 된다. 그 때, 상술한 바와 같이 패스마다 위치를 이동시킴으로써 동일한 화소를 상이한 빔을 이용하여 다중 묘화하게 된다.
여기서, 멀티빔(20)은, 빔마다 시료면(101) 상에 있어서의 조사 위치에 상이한 양의 위치 이탈이 발생할 수 있다. 따라서, 다중 묘화하는 경우에는, 동일한 화소에 빔을 조사하는 경우에도 패스마다 사용하는 빔이 상이하므로, 예를 들면 동일한 조사량으로 조사하면 위치 이탈량도 패스마다 상이하다. 여기서, 실시 형태 1에서는, 빔마다의 위치 이탈량의 차이에 따라, 패스마다 동일한 화소에 사용하는 빔의 조사량에 가중치 부여를 행한다.
도 6은, 실시 형태 1에 있어서의 묘화 방법의 주요부 공정을 나타내는 순서도이다. 도 6에 있어서, 가중치 계수 연산 공정(S104)과, 각 패스의 조사량 연산 공정(S106)과, 묘화 공정(S112)이라고 하는 일련의 공정을 실시한다.
도 7은, 실시 형태 1에 있어서의 조사 위치의 위치 이탈의 일례를 나타내는 도이다. 묘화 처리를 실시하기 전에, 미리, 시료(101)면 상에 멀티빔을 조사했을 시의 화소마다의 위치 이탈량을 측정한다. 도시하지 않은 레지스트가 도포된 측정용 기판을 스테이지(105) 상에 배치하여, 멀티빔을 조사하고, 그 조사 위치(14)를 측정하면 된다. 미리 설정된 묘화 시퀀스를 따라, 조사 영역(34)과 동등한 사이즈의 측정 영역내의 모든 화소(10)를 묘화한다. 그리고, 측정용 기판 상의 측정 영역 내의 모든 화소(10)의 빔 조사 위치(14)를 예를 들면 위치 계측 장치를 이용하여 측정하면 된다. 또한, 1 개의 측정 영역 내의 모든 화소(10)를 묘화 시퀀스를 따라 모두 묘화하면 화소마다의 위치 이탈량을 측정하는 것이 곤란해지므로, 복수의 측정 영역을 설정하여, 각 측정 영역에 대하여 조사 후의 화소 위치를 측정 가능한 정도로 거리를 두고 멀티빔을 조사하면 된다. 그리고, 측정 영역 사이에서 조사되는 화소를 조정하고, 복수의 측정 영역의 조사 화소를 합성함으로써 측정 영역 내의 모든 화소(10)를 묘화한 것으로 간주할 수 있도록 하면 된다. 설계상의 화소 위치(10)와 측정된 조사 위치(14)의 차를 구하면, 빔마다의 위치 이탈량을 측정할 수 있다.
실제로는, 스트라이프 영역(35)을 묘화하므로, 측정 영역을 스트라이프 영역(35) 중에 선정하여, 다중 묘화하는 각 패스의 스트라이프 영역(35)분의 모든 화소(10)에 대하여 조사를 담당하는 빔의 위치 이탈량을 추정하면 된다. 혹은, 스트라이프 영역(35)분의 모든 화소(10)를 다중 묘화하여, 각 화소의 패스마다의 빔의 위치 이탈량을 측정해도 된다.
그리고, 위치 이탈 데이터 취득부(50)가 묘화 장치(100) 외부로부터, 이러한 얻어진 위치 이탈 데이터를 입력하여, 기억 장치(144)에 저장한다. 도 7의 예에서는, n 패스째에 좌표(xi, yj)의 화소(10)에 조사한 빔의 조사 위치(14)가, x 방향으로 Δxn, i, j의 위치 이탈량의 위치 이탈이, y 방향으로 Δyn, i, j의 위치 이탈량의 위치 이탈이 발생하는 경우를 나타내고 있다. 따라서, 벡터량(Δrn, i, j)의 위치 이탈이 발생하게 된다. 실시 형태 1에서는, 이러한 위치 이탈량이 되는 벡터량(Δrn, i, j)을 이용한 가중치 부여 함수를 이용하여, 가중치 부여 계수를 연산한다.
가중치 계수 연산 공정(S104)으로서, 가중치 계수 연산부(54)(가중치 부여 계수 연산부)는, 멀티빔(20)의 1 개의 빔당의 조사 단위 영역이 되는 화소(10)마다, 당해 화소(10)를 다중 묘화하는 복수의 상이한 빔의 조사량에 가중치를 부여하는 복수의 가중치 부여 계수를 연산한다. 상술한 바와 같이, 시료(101)의 스트라이프 영역(35)은, 복수의 화소(10)로 분할된다. 그리고, 미리 설정된 묘화 시퀀스를 따라, 다중 묘화하는 경우의 각 패스에 있어서, 각 화소(10)를 조사하는 빔이 멀티빔 중 어느 빔인지를 알 수 있다. 가중치 계수 연산부(54)는, 화소(i, j)마다, 기억 장치(144)로부터 다중도(N)의 다중 묘화에 있어서의 각 패스의 담당 빔의 위치 이탈량(Δrn, i, j)의 데이터를 독출하고, 이하의 식(1)에 나타내는 가중치 부여 함수를 풀어, 각 패스의 담당 빔에 대한 가중치 부여 계수(wn, i, j)를 연산한다. 복수의 패스의 각 가중치 부여 계수(wn, i, j)는, 모든 패스의 복수의 상이한 빔의 위치 이탈량(Δrn, i, j)의 합에 대한 당해 빔의 위치 이탈량(Δrn, i, j)의 역비로 연산된다.
Figure 112015115086911-pat00001
또한, 화소마다의 다중 묘화에 있어서의 각 패스의 빔용의 가중치 부여 계수(wn, i, j)의 합은, 이하의 식(2)에 나타내는 바와 같이 1이 된다.
Figure 112015115086911-pat00002
식(1)로부터 알 수 있듯이, 각 패스의 빔 중, 위치 이탈량이 작은 빔일수록 가중치 부여 계수(wn, i, j)의 값이 커지고, 반대로 위치 이탈량이 큰 빔일수록 가중치 부여 계수(wn, i, j)의 값이 작아진다.
각 패스의 조사량 연산 공정(S106)으로서, 조사량 연산부(55)는, 화소(10)마다, 모든 패스용의 복수의 가중치 부여 계수 중, 대응하는 가중치 부여 계수(wn, i, j)를 이용하여 가중치 부여된 모든 패스용의 복수의 상이한 빔의 조사량(Dn, i, j)을 연산한다. 우선, ρ 연산부(57)는, 기억 장치(140)로부터 묘화 데이터를 독출하고, 묘화 데이터에 정의된 패턴을 이용하여, 각 스트라이프 영역(35) 내의 모든 화소의 패턴 면적 밀도(ρ)를 연산한다. 여기서는, 각 화소에 조사되는 기준 조사량(D0)이 미리 설정된다. 실제로, 각 화소에 조사되는 빔의 조사량은, 산출된 패턴의 면적 밀도(ρ)에 비례하여 구하면 적합하다. 예를 들면, 각 화소에 대한 조사량(Dtotal, i, j)은, ρD0에 의해 구할 수 있다. 그 외, 각 화소에 대한 조사량은, 도시하지 않은 근접 효과, 포깅 효과, 로딩 효과 등의 치수 변동을 일으키는 현상에 대한 치수 변동분을 조사량에 의해 보정한 보정 후의 조사량으로 하면 적합하다. 따라서, 실제로 조사되는 각 화소에 대한 조사량(Dtotal, i, j)은 화소마다 상이할 수 있다. 화소마다의 조사량(Dtotal, i, j)은, 다중 묘화의 각 패스에서의 조사량의 합계이다. 따라서, 이러한 조사량(Dtotal, i, j)은 다중 묘화의 각 패스로 배분된다. 그 때의 다중 묘화의 각 패스의 조사량(Dn, i, j)을 산출함에 있어, 상술한 가중치 부여 계수(wn, i, j)가 이용된다. 좌표(i, j)의 화소에 대한 다중 묘화의 n 번째의 패스의 빔의 조사량(Dn, i, j)은, 다음의 식(3)에 의해 정의된다. 예를 들면, 스트라이프 영역마다, 다중 묘화의 각 패스의 빔의 조사량(Dn, i, j)을 연산한다. 이와 같이, 조사량 연산부(55)는, 다중 묘화의 패스마다, 다중 묘화의 모든 패스분의 조사량을 합계한 조사량(Dtotal, i, j)(합계 조사량)에, 대응하는 패스의 가중치 부여 계수(wn, i, j)를 곱함으로써, 당해 패스의 묘화를 행하는 빔의 조사량(Dn, i, j)을 연산한다.
Figure 112015115086911-pat00003
묘화 공정(S112)으로서, 묘화부(150)는, 각각 가중치 부여된 조사량(Dn, i, j)의 복수의 상이한 빔이 대응하는 화소에 조사되도록, 멀티빔을 이용하여 시료(101)에 패턴을 묘화한다. 우선, 데이터 처리부(58)는, 조사량(Dn, i, j)을 조사 시간으로 변환한 후, 묘화 시퀀스를 따른 샷 순서로 재배치한다. 그리고, 재배치된 조사 시간 배열 데이터는, 편향 제어 회로(130)에 출력된다.
편향 제어 회로(130)는, 샷마다, 각 제어 회로(41)에 조사 시간 배열 데이터를 출력한다. 그리고, 묘화 제어부(60)의 제어하에서, 묘화부(150)는, 각 빔의 샷마다, 해당하는 조사 시간의 묘화를 실시한다. 묘화부(150)의 동작은 상술한 바와 같다.
실시 형태 1에서는, 다중 묘화를 행할 시의 각 패스의 조사량을 조정함으로써 당해 화소의 위치 이탈을 저감한다. 조사량(Dn, i, j)은, 사용하는 빔의 위치 이탈량이 작은 빔일수록, 보다 많은 조사량을 조사한다. 반대로, 사용하는 빔의 위치 이탈량이 큰 빔일수록, 보다 적은 조사량에 머문다. 이에 의해, 다중 묘화 후의 각 화소에 형성되는 패턴의 위치 이탈량을 저감시킬 수 있다.
도 8(a) ~ 도 8(d)는, 실시 형태 1의 비교예에 있어서의 각 패스의 조사량의 시뮬레이션 결과의 일례를 나타내는 도이다. 도 8(a) ~ 도 8(d)의 예에서는, 다중도(N = 4)의 다중 묘화를 행할 시의 조사량의 일례를 나타내고 있다. 여기서는, 80 nm(x 방향 사이즈) × 200 nm(y 방향 사이즈)의 평가 패턴을 멀티빔에 의해 다중 묘화하는 경우에 있어서의, 패스마다의 각 화소의 조사량을 구하는 시뮬레이션을 실시했다. 도 8(a) ~ 도 8(d)의 비교예에서는, 패스간에서의 조사량 조정은 행하지 않고, 동일 패스 내에서 주위의 화소에 조사량을 분배함으로써 위치 이탈을 보정하는 방법을 이용한 경우를 나타낸다. 도 8(a)에서는 1 패스째의 조사량을 나타낸다. 도 8(b)에서는 2 패스째의 조사량을 나타낸다. 도 8(c)에서는 3 패스째의 조사량을 나타낸다. 도 8(d)에서는 4 패스째의 조사량을 나타낸다. 도 8(a) ~ 도 8(d)에 나타내는 바와 같이, 각 패스의 최대 조사량이, 0.25 ~ 0.4의 사이에 들어가, 패스간의 조사량차는 작은 것으로 되어 있다. 또한 조사량이 규격화된 값을 나타내고 있다.
도 9(a) ~ 도 9(d)는, 실시 형태 1에 있어서의 각 패스의 조사량의 시뮬레이션 결과의 일례를 나타내는 도이다. 도 9(a) ~ 도 9(d)의 예에서는, 도 8(a) ~ 도 8(d)의 비교예와 마찬가지로, 다중도(N = 4)의 다중 묘화를 행할 시의 조사량의 일례를 나타내고 있다. 여기서는, 80 nm(x 방향 사이즈) × 200 nm(y 방향 사이즈)의 평가 패턴을 멀티빔에 의해 다중 묘화하는 경우에 있어서의, 패스마다의 각 화소의 조사량을 구하는 시뮬레이션을 실시했다. 도 9(a) ~ 도 9(d)의 비교예에서는, 상술한 바와 같이 패스간에서의 조사량의 조정을 행한 경우를 나타낸다. 여기서는, 반대로 동일 패스 내에서 주위의 화소에 조사량을 분배하는 것은 행하고 있지 않다. 도 9(a)에서는 1 패스째의 조사량을 나타낸다. 도 9(b)에서는 2 패스째의 조사량을 나타낸다. 도 9(c)에서는 3 패스째의 조사량을 나타낸다. 도 9(d)에서는 4 패스째의 조사량을 나타낸다. 도 9(a) ~ 도 9(d)에 나타내는 바와 같이, 3 패스째의 최대 조사량이, 다른 패스에 비해 큰 것을 알 수 있다. 또한, 조사량이 규격화된 값을 나타내고 있다.
도 10(a)와 도 10(b)는, 실시 형태 1과 비교예에 있어서의 위치 이탈량의 시뮬레이션 결과의 일례를 나타내는 도이다. 도 10(a)와 도 10(b)에 있어서, 종축은 평가 패턴의 좌단(x 방향 단부)에 있어서의 위치 이탈량을 나타내고, 횡축은 y 방향의 위치를 나타낸다. 도 10(a)에서는, 비교예에 있어서의 위치 이탈량의 시뮬레이션 결과의 일례를 나타낸다. 도 10(b)에서는, 실시 형태 1에 있어서의 위치 이탈량의 시뮬레이션 결과의 일례를 나타낸다. 도 10(a)와 도 10(b)를 비교하여 알 수 있듯이, 패스간에서의 조사량의 조정을 행함으로써 위치 이탈을 보정하는 경우가, 동일 패스 내에서 주위의 화소에 조사량을 분배함으로써 위치 이탈을 보정하는 경우보다 위치 이탈량을 작게 할 수 있다.
도 11(a)와 도 11(b)는, 실시 형태 1과 비교예에 있어서의 패턴의 선폭 치수 이탈량의 시뮬레이션 결과의 일례를 나타내는 도이다. 도 11(a)와 도 11(b)에 있어서, 종축은 평가 패턴의 선폭 치수 이탈량(ΔCD)을 나타내고, 횡축은 y 방향의 위치를 나타낸다. 도 11(a)에서는, 비교예에 있어서의 ΔCD의 시뮬레이션 결과의 일례를 나타낸다. 도 11(b)에서는, 실시 형태 1에 있어서의 ΔCD의 시뮬레이션 결과의 일례를 나타낸다. 패턴은 복수의 빔 조사 화소가 연결되어 형성된다. 도 11(a)와 도 11(b)를 비교하여 알 수 있듯이, 패스간에서의 조사량의 조정을 행함으로써 위치 이탈을 보정하는 경우가, 동일 패스 내에서 주위의 화소에 조사량을 분배함으로써 위치 이탈을 보정하는 경우보다 결과적으로 형성되는 패턴의 치수 이탈량(ΔCD)을 작게 할 수 있다.
이상과 같이, 실시 형태 1에 따르면, 위치 이탈이 발생하고 있는 빔을 포함하는 멀티빔(20)이 조사됨으로써 형성되는 패턴의 위치 이탈 및 치수 이탈을 보정할 수 있다. 따라서, 고정밀도의 묘화를 행할 수 있다.
실시 형태 2.
실시 형태 1에서는, 패스마다의 상이한 빔의 위치 이탈량의 역비에 의해 패스마다의 빔의 조사량에 가중치 부여를 행하는 경우를 나타냈지만, 실시 형태 1에서는, 위치 이탈량이 작은 빔에 조사량이 편중되는 경우가 있을 수 있다. 레지스트 히팅 등의 영향을 회피할 수 있도록, 1 회의 샷의 빔 조사량에는 제한이 있다. 다중 묘화에 있어서, 1 개의 패스용의 빔 조사량에 대한 비율이 현저하게 커졌을 경우에, 이러한 1 회의 샷의 빔 조사량의 제한값을 초과하는 경우도 있다. 따라서, 실시 형태 2에서는, 이러한 제한값 이내의 조사량으로 조정하는 방법을 설명한다.
도 12는, 실시 형태 2에 있어서의 묘화 장치의 구성을 나타내는 개념도이다. 도 12에 있어서, 제어 계산기(110) 내에, 오프셋 설정부(52) 및 판정부(56)를 추가한 점 이외는 도 1과 동일하다. 위치 이탈 데이터 취득부(50), 오프셋 설정부(52), 가중치 계수 연산부(54), 조사량 연산부(55), 판정부(56), ρ 연산부(57), 데이터 처리부(58) 및 묘화 제어부(60)와 같은 일련의 '~부'는, 적어도 1 개의 전기 회로, 적어도 1 개의 컴퓨터, 적어도 1 개의 프로세서, 적어도 1 개의 회로 기판, 혹은 적어도 1 개의 반도체 장치 등과 같은 적어도 1 개의 회로로 구성되어 실행된다. 위치 이탈 데이터 취득부(50), 오프셋 설정부(52), 가중치 계수 연산부(54), 조사량 연산부(55), 판정부(56), ρ 연산부(57), 데이터 처리부(58) 및 묘화 제어부(60)에 입출력되는 정보 및 연산 중의 정보는 메모리(112)에 그때마다 저장된다.
도 13은, 실시 형태 2에 있어서의 묘화 방법의 주요부 공정을 나타내는 순서도이다. 도 13에 있어서, 가중치 계수 연산 공정(S104)의 전에 오프셋 설정 공정(S102)을 추가하고, 각 패스의 조사량 연산 공정(S106)과 묘화 공정(S112)의 사이에 판정 공정(S110)을 추가한 점 이외는, 도 6과 동일하다. 또한, 이하 설명하는 점 이외의 내용은 실시 형태 1과 동일하다.
오프셋 설정 공정(S102)으로서, 오프셋 설정부(52)는 빔의 위치 이탈량을 오프셋하는 벡터량이 되는 오프셋 값(Δroffset)을 설정한다. 오프셋 값(Δroffset)은, 빔 사이즈보다 작은 값으로 하면 적합하다. 특히, 빔 사이즈의 1 / 2 이하로 설정하면 보다 적합하다. 또한, 상이한 복수의 오프셋 값(Δroffset)을 미리 준비해 두면 좋다. 그리고, 후술하는 바와 같이 오프셋 값(Δroffset)은, 재설정될 수 있으므로, 작은 쪽의 오프셋 값(Δroffset)으로부터 차례로 설정하면 된다.
가중치 계수 연산 공정(S104)으로서, 가중치 계수 연산부(54)(가중치 부여 계수 연산부)는, 멀티빔(20)의 1 개의 빔당의 조사 단위 영역이 되는 화소(10)마다, 오프셋 값(Δroffset)을 이용하여, 당해 화소(10)를 다중 묘화하는 복수의 상이한 빔의 조사량에 가중치를 부여하는 복수의 가중치 부여 계수를 연산한다. 상술한 바와 같이, 가중치 계수 연산부(54)는, 화소(i, j)마다, 기억 장치(144)로부터 다중도(N)의 다중 묘화에 있어서의 각 패스의 담당 빔의 위치 이탈량(Δrn, i, j)의 데이터를 독출하고, 이하의 식(4)에 나타내는 가중치 부여 함수를 풀어, 각 패스의 담당 빔에 대한 가중치 부여 계수(wn, i, j)를 연산한다. 복수의 패스의 각 가중치 부여 계수(wn, i, j)는, 모든 패스의 복수의 상이한 빔의 위치 이탈량(Δrn, i, j)의 합과 오프셋 값(Δroffset)의 합에 대한, 당해 빔의 위치 이탈량(Δrn, i, j)과 오프셋 값(Δroffset)의 합의 역비로 연산된다.
Figure 112015115086911-pat00004
또한, 화소마다의 다중 묘화에 있어서의 각 패스의 빔용의 가중치 부여 계수(wn, i, j)의 합은, 식(2)에 나타내는 바와 같이 1이 되는 점은 동일하다.
식(4)로부터 알 수 있듯이, 각 패스의 빔 중, 위치 이탈량이 작은 빔일수록 가중치 부여 계수(wn, i, j)의 값이 커지고, 반대로 위치 이탈량이 큰 빔일수록 가중치 부여 계수(wn, i, j)의 값이 작아진다. 단, 가중치 부여 계수(wn, i, j)의 값의 차이가 오프셋 값(Δroffset)을 이용하지 않는 경우보다 작게 할 수 있다. 각 패스의 조사량 연산 공정(S106)은, 실시 형태 1과 동일하다.
판정 공정(S110)으로서, 판정부(56)는 연산된 다중 묘화의 각 패스의 빔의 조사량(Dn, i, j)이 최대 조사량(Dmax)을 초과하고 있는지 여부를 판정한다. 다중 묘화의 각 패스로 조사되는 최대 조사량(Dmax)은, 미리 설정된다. 초과하지 않는 경우에는, 묘화 공정(S112)으로 진행된다. 초과하고 있는 경우에는, 오프셋 설정 공정(S102)으로 되돌아온다. 그리고, 오프셋 설정 공정(S102)에 있어서 오프셋 값(Δroffset)을 변경하고, 재차, 가중치 계수 연산 공정(S104)으로부터 판정 공정(S110)까지의 각 공정을 반복한다. 즉, 판정 공정(S110)에 있어서 조사량(Dn, i, j)이 최대 조사량(Dmax)을 초과하지 않게 될 때까지, 오프셋 설정 공정(S102)부터 판정 공정(S110)까지의 각 공정을 반복한다. 이에 의해, 모든 패스의 복수의 상이한 빔의 조사량(Dn, i, j)이 최대 조사량(Dmax)을 초과하지 않도록 오프셋 값(Δroffset)이 설정된다. 묘화 공정(S112)의 내용은 실시 형태 1과 동일하다.
도 14(a) ~ 도 14(d)는, 실시 형태 2에 있어서의 1 개의 패스의 조사량의 시뮬레이션 결과의 일례를 나타내는 도이다. 도 14(a) ~ 도 14(d)의 예에서는, 도 9(a) ~ 도 9(d)의 3 패스째에 있어서의 조사량에 대하여 오프셋 값(Δroffset)을 가변으로 한 경우의 조사량의 변화를 나타내고 있다. 그 외의 평가 조건은 도 9(a) ~ 도 9(d)와 동일하다. 도 14(a)에서는 오프셋 값(Δroffset)이 0.1인 경우를 나타낸다. 도 14(b)에서는 오프셋 값(Δroffset)이 0.5인 경우를 나타낸다. 도 14(c)에서는 오프셋 값(Δroffset)이 1.0인 경우를 나타낸다. 도 14(d)에서는 오프셋 값(Δroffset)이 5.0인 경우를 나타낸다. 도 14(a) ~ 도 14(d)에 나타내는 바와 같이, 오프셋 값(Δroffset)을 크게 함에 따라, 3 패스째의 조사량이 작아지는 것을 알 수 있다. 환언하면, 위치 이탈량이 가장 작은 1 개의 빔에 대한 의존도(가중치 부여)가 작아지는 것을 알 수 있다.
도 15(a) ~ 도 15(d)는, 실시 형태 2에 있어서의 오프셋 값을 가변으로 설정한 경우의 위치 이탈량의 시뮬레이션 결과의 일례를 나타내는 도이다. 도 15(a) ~ 도 15(d)에 있어서, 종축은 평가 패턴의 좌단(x 방향 단부)에 있어서의 위치 이탈량을 나타내고, 횡축은 y 방향의 위치를 나타낸다. 도 15(a)에서는 오프셋 값(Δroffset)이 0.1인 경우를 나타낸다. 도 15(b)에서는 오프셋 값(Δroffset)이 0.5인 경우를 나타낸다. 도 15(c)에서는 오프셋 값(Δroffset)이 1.0인 경우를 나타낸다. 도 15(d)에서는 오프셋 값(Δroffset)이 5.0인 경우를 나타낸다. 도 15(a)에서 도 15(d)까지를 비교하여 알 수 있듯이, 오프셋 값(Δroffset)을 크게 함에 따라, 위치 이탈량이 커지는 것을 알 수 있다. 환언하면, 위치 이탈 보정의 효과가 작아진다.
도 16(a) ~ 도 16(d)는, 실시 형태 2에 있어서의 오프셋 값을 가변으로 설정한 경우의 패턴의 선폭 치수 이탈량의 시뮬레이션 결과의 일례를 나타내는 도이다. 도 16(a) ~ 도 16(d)에 있어서, 종축은 평가 패턴의 선폭 치수 이탈량(ΔCD)을 나타내고, 횡축은 y 방향의 위치를 나타낸다. 도 16(a)에서는 오프셋 값(Δroffset)이 0.1인 경우를 나타낸다. 도 16(b)에서는 오프셋 값(Δroffset)이 0.5인 경우를 나타낸다. 도 16(c)에서는 오프셋 값(Δroffset)이 1.0인 경우를 나타낸다. 도 16(d)에서는 오프셋 값(Δroffset)이 5.0인 경우를 나타낸다. 도 16(a)에서 도 16(d)까지를 비교하여 알 수 있듯이, 오프셋 값(Δroffset)을 크게 함에 따라, 치수 이탈량(ΔCD)이 커지는 것을 알 수 있다. 환언하면, 치수 이탈량 보정의 효과가 작아진다.
따라서, 각 패스의 빔의 조사량(Dn, i, j)이 제한값(최대 조사량(Dmax))을 초과하지 않는 범위에서, 보다 작은 오프셋 값(Δroffset)으로 조정하면 적합하다.
이상과 같이, 실시 형태 2에 따르면, 위치 이탈이 발생하고 있는 빔을 포함하는 멀티빔(20)이 조사됨으로써 형성되는 패턴의 위치 이탈 및 치수 이탈을, 제한값(최대 조사량(Dmax))을 초과하지 않는 조사량으로 보정할 수 있다. 따라서, 실시 형태 1보다 더 실효적인 보정을 할 수 있다.
이상, 구체예를 참조하여 실시 형태에 대하여 설명했다. 그러나, 본 발명은, 이들 구체예에 한정되지 않는다.
또한, 상술한 예에서는, 각 제어 회로(41)의 제어용으로 10 비트의 제어 신호가 입력되는 경우를 나타냈지만, 비트 수는 적절히 설정하면 된다. 예를 들면, 2 비트 혹은 3 비트 ~ 9 비트의 제어 신호를 이용해도 된다. 또한 11 비트 이상의 제어 신호를 이용해도 된다.
또한, 장치 구성 또는 제어 방법 등, 본 발명의 설명에 직접 필요하지 않은 부분 등에 대해서는 기재를 생략했지만, 필요로 하는 장치 구성 또는 제어 방법을 적절히 선택하여 이용할 수 있다. 예를 들면, 묘화 장치(100)를 제어하는 제어부 구성에 대해서는 기재를 생략 했지만, 필요로 하는 제어부 구성을 적절히 선택하여 이용하는 것은 말할 필요도 없다.
그 외에, 본 발명의 요소를 구비하고, 당업자가 적절히 설계 변경할 수 있는 모든 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법은 본 발명의 범위에 포함 된다.
본 발명의 몇 개의 실시 형태를 설명했지만, 이들 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규 실시 형태는, 그 외의 다양한 형태로 실시되는 것이 가능하며, 발명의 요지를 일탈하지 않는 범위에서, 각종 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태 또는 그 변형은 발명의 범위 또는 요지에 포함되고, 또한 특허 청구의 범위에 기재된 발명과 그 균등의 범위에 포함된다.

Claims (5)

  1. 멀티 하전 입자빔의 1 개의 빔당의 조사 단위 영역이 되는 각 화소에 대하여, 해당 화소를 다중 묘화하는 복수의 상이한 빔의 조사량에 가중치를 부여하는 복수의 가중치 부여 계수를 연산하는 가중치 부여 계수 연산부와,
    상기 각 화소에 대하여, 상기 복수의 가중치 부여 계수 중, 대응하는 가중치 부여 계수를 이용하여 가중치 부여된 상기 복수의 상이한 빔의 조사량을 연산하는 조사량 연산부와,
    각각 가중치 부여된 조사량의 상기 복수의 상이한 빔이 대응하는 화소에 조사되도록, 멀티 하전 입자빔을 이용하여 시료에 패턴을 묘화하는 묘화부
    를 구비한 것을 특징으로 하는 멀티 하전 입자빔 묘화 장치.
  2. 제1항에 있어서,
    상기 복수의 가중치 부여 계수의 각 가중치 부여 계수는, 상기 복수의 상이한 빔의 위치 이탈량의 합에 대한 상기 빔의 위치 이탈량의 역비로 연산되는 것을 특징으로 하는 멀티 하전 입자빔 묘화 장치.
  3. 제1항에 있어서,
    상기 복수의 가중치 부여 계수의 각 가중치 부여 계수는, 상기 복수의 상이한 빔의 위치 이탈량의 합과 오프셋 값의 합에 대한, 상기 빔의 위치 이탈량과 상기 오프셋 값의 합의 역비로 연산되는 것을 특징으로 하는 멀티 하전 입자빔 묘화 장치.
  4. 제3항에 있어서,
    상기 다중 묘화의 각 패스로 조사되는 최대 조사량이 미리 설정되고,
    상기 복수의 상이한 빔의 조사량이 상기 최대 조사량을 초과하지 않도록 상기 오프셋 값이 설정되는 것을 특징으로 하는 멀티 하전 입자빔 묘화 장치.
  5. 멀티 하전 입자빔의 1 개의 빔당의 조사 단위 영역이 되는 각 화소에 대하여, 해당 화소를 다중 묘화하는 복수의 상이한 빔의 조사량에 가중치를 부여하는 복수의 가중치 부여 계수를 연산하고,
    상기 각 화소에 대하여, 상기 복수의 가중치 부여 계수 중, 대응하는 가중치 부여 계수를 이용하여 가중치 부여된 상기 복수의 상이한 빔의 조사량을 연산하고,
    각각 가중치 부여된 조사량의 상기 복수의 상이한 빔이 대응하는 화소에 조사되도록, 멀티 하전 입자빔을 이용하여 시료에 패턴을 묘화하는 것을 특징으로 하는 멀티 하전 입자빔 묘화 방법.
KR1020150165487A 2014-11-28 2015-11-25 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법 KR101712533B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-240857 2014-11-28
JP2014240857A JP6438280B2 (ja) 2014-11-28 2014-11-28 マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法

Publications (2)

Publication Number Publication Date
KR20160064998A KR20160064998A (ko) 2016-06-08
KR101712533B1 true KR101712533B1 (ko) 2017-03-06

Family

ID=56079610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150165487A KR101712533B1 (ko) 2014-11-28 2015-11-25 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법

Country Status (4)

Country Link
US (1) US9601315B2 (ko)
JP (1) JP6438280B2 (ko)
KR (1) KR101712533B1 (ko)
TW (1) TWI596643B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6453072B2 (ja) 2014-12-22 2019-01-16 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP2018078250A (ja) * 2016-11-11 2018-05-17 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置
JP2018082120A (ja) * 2016-11-18 2018-05-24 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置
JP6934742B2 (ja) 2017-04-19 2021-09-15 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP6854215B2 (ja) 2017-08-02 2021-04-07 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP7002243B2 (ja) * 2017-08-04 2022-01-20 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP7239282B2 (ja) 2018-08-03 2023-03-14 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP7180515B2 (ja) * 2019-04-11 2022-11-30 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP7176480B2 (ja) * 2019-06-14 2022-11-22 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置
JP7196792B2 (ja) * 2019-07-11 2022-12-27 株式会社ニューフレアテクノロジー マルチビーム描画方法及びマルチビーム描画装置
JP7238672B2 (ja) 2019-07-25 2023-03-14 株式会社ニューフレアテクノロジー マルチビーム描画方法及びマルチビーム描画装置
US11869746B2 (en) 2019-07-25 2024-01-09 Nuflare Technology, Inc. Multi-beam writing method and multi-beam writing apparatus
JP7482742B2 (ja) 2020-10-06 2024-05-14 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
CN118103941A (zh) * 2021-10-25 2024-05-28 卡尔蔡司MultiSEM有限责任公司 在多束系统中对成像分辨率进行全局与区域优化的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3930493B2 (ja) * 2004-05-17 2007-06-13 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー 画像処理方法、画像処理装置およびｘ線ｃｔ装置
EP2190003B1 (en) * 2008-11-20 2014-10-01 IMS Nanofabrication AG Constant current multi-beam patterning
JP5485469B2 (ja) * 2011-03-08 2014-05-07 三菱電機株式会社 粒子線治療装置、および粒子線治療装置の照射線量設定方法
JP5859778B2 (ja) 2011-09-01 2016-02-16 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP5985852B2 (ja) 2012-03-27 2016-09-06 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP6147528B2 (ja) 2012-06-01 2017-06-14 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置
KR101495276B1 (ko) * 2012-06-01 2015-03-09 한양대학교 산학협력단 광 유도성 프로모터 및 이를 포함하는 유전자 발현 시스템
JP6076708B2 (ja) * 2012-11-21 2017-02-08 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビームの照射量チェック方法

Also Published As

Publication number Publication date
US20160155610A1 (en) 2016-06-02
TW201630026A (zh) 2016-08-16
TWI596643B (zh) 2017-08-21
KR20160064998A (ko) 2016-06-08
JP6438280B2 (ja) 2018-12-12
JP2016103557A (ja) 2016-06-02
US9601315B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
KR101712533B1 (ko) 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법
KR101843057B1 (ko) 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법
JP5859778B2 (ja) マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
KR101778280B1 (ko) 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법
US8586951B2 (en) Multi charged particle beam writing apparatus and multi charged particle beam writing method
KR101868599B1 (ko) 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치
KR101782337B1 (ko) 하전 입자빔 묘화 장치 및 하전 입자빔 묘화 방법
KR20160065042A (ko) 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법
JP6653125B2 (ja) マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置
JP2015005729A (ja) マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
KR20190015129A (ko) 멀티 하전 입자 빔 묘화 장치 및 멀티 하전 입자 빔 묘화 방법
KR20190014478A (ko) 멀티 하전 입자 빔 묘화 장치 및 멀티 하전 입자 빔 묘화 방법
KR20190078514A (ko) 멀티 하전 입자 빔 묘화 방법 및 멀티 하전 입자 빔 묘화 장치
JP7002837B2 (ja) マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
KR101781078B1 (ko) 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법
KR101958926B1 (ko) 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔의 블랭킹 방법 및 멀티 하전 입자빔 묘화 장치
JP2012222068A (ja) 電子ビーム露光装置及び電子ビーム露光方法
US10586682B2 (en) Method of obtaining beam deflection shape and method of obtaining arrangement angle of blanking aperture array plate
WO2023058290A1 (ja) マルチ荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2019186584A (ja) マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 4