KR101666768B1

KR101666768B1 - 전력 제어기 및 전력 제어 방법

Info

Publication number: KR101666768B1
Application number: KR1020157032111A
Authority: KR
Inventors: 시게후미 고토
Original assignee: 리카고교가부시키가이샤
Priority date: 2013-07-19
Filing date: 2013-07-19
Publication date: 2016-10-14
Also published as: CN105264731B; JPWO2015008376A1; WO2015008376A1; KR20150139614A; CN105264731A; JP6128217B2

Abstract

출력 전류 감시부(17)에 의해 출력 전류의 이상이 인정되었을 경우, 미리 설정되어 있는 대기시 트리거각 Φ_e를 잠정의 제어용의 트리거각 Φ^_n으로 결정하고, 이 트리거각 Φ^_n을 출력하고, 그 출력 전류의 이상이 인정되지 않는 경우는, 출력 목표치 트리거각 변환부(13)에 의해 산출된 목표 트리거각 Φ_n을 잠정의 제어용의 트리거각 Φ^_n으로 결정하고, 이 트리거각 Φ^_n을 출력하는 트리거각 판정부(19)를 설치하고, 트리거각 증분 제어부(20)가, 트리거각 판정부(19)로부터 출력된 잠정의 제어용의 트리거각 Φ^_n을 근거로 트리거각의 급증을 방지한 제어용의 트리거각 Φ_n을 결정하고, 이 트리거각 Φ_n을 사이리스터 제어부(21)에 출력한다.

Description

전력 제어기 및 전력 제어 방법{POWER CONTROLLER AND POWER CONTROLLING METHOD}

이 발명은, 2차측에 히터가 접속되어 있는 트랜스(변압기)의 1차측으로 공급하는 전력을 제어하는 전력 제어기 및 전력 제어 방법에 관한 것이다.

2차측에 히터가 접속되어 있는 트랜스의 1차측으로 공급하는 전력을 제어하는 전력 제어기에서는, 이 트랜스의 1차측에 접속되어 있는 사이리스터(thyristor)가 턴온(점호)하는 타이밍을 제어하는 위상 제어 방식이 이용되는 것이 많다.

이러한 전력 제어기에서는, 많은 전력을 트랜스의 1차측으로 공급하는 경우, 사이리스터가 턴온하는 타이밍을 나타내는 트리거각(위상각)을 크게 하지만, 전원 투입시 등의 위상 제어의 개시시에, 큰 트리거각으로 사이리스터를 턴온시키면, 큰 돌입전류가 트랜스에 흐른다.

이러한 돌입전류의 발생을 방지하기 위해, 위상 제어의 개시시에는, 작은 트리거각으로 사이리스터를 턴온시키고, 서서히 트리거각을 크게하는 방법(소프트 스타트 방식)이 이용되고 있다(예를 들면, 특허 문헌 1을 참조).

또한, 소프트 스타트 방식을 이용하는 경우, 전원 전압이나 트랜스의 1차측의 전압을 감시하고, 그 전압이 제로값으로부터 소정치로 변화하면, 작은 트리거각으로부터 목표의 트리거각까지 서서히 트리거각을 변화시켜 사이리스터를 턴온시키도록 한다.

특허 문헌 1 : 일본 특허공개 평6-165366호 공보

종래의 전력 제어기는 이상과 같이 구성되어 있기 때문에, 전원 전압이나 트랜스의 1차측의 전압을 감시하여, 그 전압이 제로값으로부터 소정치로 변화하고 있는 것을 검지하면, 작은 트리거각으로 사이리스터를 턴온시킴으로써, 돌입전류의 발생을 방지할 수 있다. 그러나, 전원 전압이나 트랜스의 1차측의 전압을 감시하는 기기가 필요하게 되어, 장치 구성이 복잡하게 된다라고 하는 과제가 있었다.

이 발명은 상기와 같은 과제를 해결하기 위한 것으로, 전원 전압이나 트랜스의 1차측의 전압을 감시하는 기기를 탑재하지 않고, 돌입전류의 발생을 방지할 수 있는 전력 제어기 및 전력 제어 방법을 얻는 것을 목적으로 한다.

이 발명과 관련되는 전력 제어기는, 변압기의 2차측에 접속되어 있는 부하에 공급하는 전력의 목표치를 산출하는 조절계로부터 출력되는 목표 신호에서, 이 변압기의 1차측으로 공급하는 전력을 조정하는 스위칭 소자의 점호의 타이밍을 나타내는 목표 트리거각을 산출하는 목표 트리거각 산출 수단과, 목표 트리거각 산출 수단에 의해 산출된 목표 트리거각이 나타내는 타이밍에 스위칭 소자가 점호 되었을 경우에, 이 스위칭 소자에 흐르는 전류를 추정하는 전류 추정 수단과, 스위칭 소자에 실제로 흐르고 있는 전류를 측정하는 전류 측정 수단과, 전류 측정 수단에 의해 측정된 전류가 전류 추정 수단에 의해 추정된 전류 보다 미리 설정된 소정의 값 또는 소정의 비율 이상 작은 경우, 이 스위칭 소자에 흐르고 있는 전류의 이상을 인정하는 이상 인정 수단과, 이상 인정 수단에 의해 전류의 이상이 인정되었을 경우, 미리 설정되어 있는 대기시 트리거각을 제어용의 트리거각으로 결정하고, 이 제어용의 트리거각을 출력함과 동시에, 이 제어용의 트리거각을 출력하고 있는 상태에서, 이상 인정 수단에 의해 전류의 이상이 인정되지 않게 되면, 이 제어용의 트리거각이, 이 대기시 트리거각으로부터 목표 트리거각 산출 수단에 의해 산출된 목표 트리거각에 도달할 때까지, 제어용의 트리거각을 서서히 크게 하면서, 이 트리거각을 출력하는 제어용 트리거각 결정 수단을 설치하고, 스위칭 소자 제어 수단이, 제어용 트리거각 결정 수단으로부터 출력된 트리거각이 나타내는 타이밍에 스위칭 소자를 점호하도록 한 것이다.

이 발명과 관련되는 전력 제어기는, 제어용 트리거각 결정 수단이, 이상 인정 수단에 의해 전류의 이상이 인정되지 않는 경우, 목표 트리거각 산출 수단에 의해 산출된 목표 트리거각을 제어용의 트리거각으로서 스위칭 소자 제어 수단에 출력하도록 한 것이다.

이 발명과 관련되는 전력 제어기는, 이상 인정 수단에 의해 전류의 이상이 인정되어, 스위칭 소자 제어 수단에 의해 스위칭 소자가 대기시 트리거각으로 점호 되었을 때에, 변압기에 흐르는 돌입전류가, 소정의 허용 전류 보다 작아지고, 한편, 전류 측정 수단에 의해 측정 가능한 최소 전류 보다 커지는 트리거각이, 대기시 트리거각으로서, 제어용 트리거각 결정 수단으로 설정되어 있도록 한 것이다.

이 발명과 관련되는 전력 제어 방법은, 목표 트리거각 산출 수단이, 변압기의 2차측에 접속되어 있는 부하에 공급하는 전력의 목표치를 산출하는 조절계로부터 출력되는 목표 신호에서, 변압기의 1차측으로 공급하는 전력을 조정하는 스위칭 소자의 점호의 타이밍을 나타내는 목표 트리거각을 산출하는 목표 트리거각 산출 처리 스텝과, 전류 추정 수단이, 목표 트리거각 산출 처리 스텝에서 산출된 목표 트리거각이 나타내는 타이밍에 스위칭 소자가 점호 되었을 경우에, 이 스위칭 소자에 흐르는 전류를 추정하는 전류 추정 처리 스텝과, 전류 측정 수단이, 스위칭 소자에 실제로 흐르고 있는 전류를 측정하는 전류 측정 처리 스텝과, 이상 인정 수단이, 전류 측정 처리 스텝에서 측정된 전류가 전류 추정 처리 스텝에서 추정된 전류 보다 미리 설정된 소정의 값 또는 소정의 비율 이상 작은 경우, 스위칭 소자에 흐르고 있는 전류의 이상을 인정하는 이상 인정 처리 스텝과, 제어용 트리거각 결정 수단이, 이상 인정 처리 스텝에서 전류의 이상이 인정되었을 경우, 미리 설정되어 있는 대기시 트리거각을 제어용의 트리거각으로 결정하고, 이 제어용의 트리거각을 출력함과 동시에, 이 제어용의 트리거각을 출력하고 있는 상태에서, 이상 인정 처리 스텝에서 전류의 이상이 인정되지 않게 되면, 이 제어용의 트리거각이, 이 대기시 트리거각으로부터 목표 트리거각 산출 수단에 의해 산출된 목표 트리거각에 도달할 때까지, 제어용의 트리거각을 서서히 크게 하면서, 이 트리거각을 출력하는 제어용 트리거각 결정 처리 스텝을 갖추도록 한 것이다.

이 발명에 의하면, 전원 전압이나 트랜스의 1차측의 전압을 감시하는 기기를 탑재하지 않고, 돌입전류의 발생을 방지할 수 있는 효과가 있다.

도 1은 이 발명의 실시의 형태 1에 의한 전력 제어기를 나타내는 구성도이다.
도 2는 이 발명의 실시의 형태 1에 의한 전력 제어기가 출력 전류의 이상을 검지하는 처리 내용을 나타내는 플로우차트이다.
도 3은 이 발명의 실시의 형태 1에 의한 전력 제어기가 제어용의 트리거각을 결정하는 처리 내용을 나타내는 플로우차트이다.
도 4는 출력 전류의 이상이 검지되지 않는 경우의 전력 제어기의 처리 타이밍을 나타내는 설명도이다.
도 5는 출력 전류의 이상이 검지되었을 경우의 전력 제어기의 처리 타이밍을 나타내는 설명도이다.
도 6은 출력 전류가 이상으로부터 정상으로 복원하고, 소프트 스타트가 시작되었을 경우의 처리 타이밍을 나타내는 설명도이다.
도 7은 이 발명의 실시의 형태 2에 의한 전력 제어기를 나타내는 구성도이다.

실시의 형태 1.

도 1은 이 발명의 실시의 형태 1에 의한 전력 제어기를 나타내는 구성도이다.

도 1에서, 전력 제어기(3)는 교류 전원(1)과 개폐기(2)(예를 들면, 릴레이나 브레이커 등)를 통하여 접속되어 있고, 개폐기(2)가 닫혀 있는 상태 시 교류 전원(1)으로부터 전력의 공급을 받아, 트랜스(4)의 1차측으로 공급하는 전력을 위상 제어에 의해 조정하는 스위칭 소자인 사이리스터(12)를 실장하고 있다. 사이리스터(12)의 1차측에는 휴즈(11)가 접속되고 있다.

이 실시의 형태 1에서는, 스위칭 소자로서 사이리스터(12)가 실장되고 있는 예를 나타내고 있지만, 이것에 한정하는 것은 아니고, 예를 들면, 스위칭 소자로서 트라이액(triac) 등이 실장되고 있어도 무방하다.

트랜스(4)는 1차측에 접속되어 있는 전력 제어기(3)로부터 전력의 공급을 받아, 2차측에 접속되어 있는 히터(5)에 전력을 공급하는 변압기이다.

부하인 히터(5)는 피제어대상(6)을 가열하는 열원이며, 피제어대상(6)에는 온도 센서(7)가 장착되고 있다.

온도 센서(7)는 피제어대상(6)의 온도를 측정하고, 이 온도를 나타내는 센서 신호를 온도 조절계(8)에 출력하는 계측기이다.

온도 조절계(8)는 온도 센서(7)로부터 출력된 센서 신호가 나타내는 온도를 미리 설정되어 있는 목표 온도와 일치시키는 출력의 목표 신호를 산출하고, 이 목표 신호를 전력 제어기(3)에 출력하는 처리를 실시한다.

영점 검출부(18)는 전원 전압의 영점을 검출하는 처리를 실시한다.

출력 목표치 트리거각 변환부(13)는 예를 들면 CPU를 실장하고 있는 반도체 집적회로, 혹은, 원칩 마이크로컴퓨터 등으로 구성되어 있고, 온도 조절계(8)로부터 출력된 목표 신호에서, 사이리스터(12)가 턴온(점호) 하는 타이밍을 나타내는 목표 트리거각 Φn을 산출하는 처리를 제로점 검출 타이밍마다 실시한다.

구체적으로는, 출력 목표치 트리거각 변환부(13)는, 예를 들면, 온도 조절계(8)로부터 출력되는 목표 신호를 전력의 목표치로서, 전력치와 목표 트리거각 Φ_n의 대응 관계를 나타내는 테이블을 내장하고 있고, 이 테이블을 참조하여, 이 목표 신호에 대응하는 목표 트리거각 Φ_n을 출력하는 처리를 실시한다. 또한, 출력 목표치 트리거각 변환부(13)는 목표 트리거각 산출 수단을 구성하고 있다.

출력 전류 추정부(14)는 예를 들면 CPU를 실장하고 있는 반도체 집적회로, 혹은, 원칩 마이크로컴퓨터 등으로 구성되어 있고, 트리거각 증분 제어부(20)으로부터 출력되는 제어용 트리거각의 타이밍에서 사이리스터(12)가 턴온 되었을 경우에, 이 사이리스터(12)에 흐르는 전류인 출력 전류의 추정치 Ie_nm을 출력 전류 감시의 타이밍마다 산출하는 처리를 실시한다. 출력 전류 감시의 타이밍은, 전원 사이클의 반사이클의 기간 중에 복수 회 있고, 이 실시의 형태 1에서는, 반사이클의 기간을 20 등분한 시간마다 출력 전류 감시의 타이밍이 발생하는 것으로 한다. 또한, 출력 전류 추정부(14)는 전류 추정 수단을 구성하고 있다.

전류 검출기(15)는 예를 들면 CT(Current　Transformer) 등으로 구성되어 있고, 사이리스터(12)에 실제로 흐르고 있는 전류를 검출하고, 이 전류에 비례하는 센서 신호를 출력한다.

출력 전류 측정부(16)는 예를 들면 CPU를 실장하고 있는 반도체 집적회로, 혹은, 원칩 마이크로컴퓨터 등으로 구성되어 있고, 전류 검출기(15)로부터 출력된 센서 신호로부터, 실제로, 사이리스터(12)에 흐르고 있는 전류인 출력 전류 I_nm을 측정하는 처리를 출력 전류 감시의 타이밍마다 실시한다. 또한, 전류 검출기(15) 및 출력 전류 측정부(16)로부터 전류 측정 수단이 구성되어 있다.

출력 전류 감시부(17)는 예를 들면 CPU를 실장하고 있는 반도체 집적회로, 혹은, 원칩 마이크로컴퓨터 등으로 구성되어 있고, 출력 전류 추정부(14)에 의해 산출된 출력 전류의 추정치 Ie_nm을 받으면, 이 추정치 Ie_nm에 소정의 계수(예를 들면, 0.5)를 곱셈하기 때문에, 사이리스터(12)에 흐르는 전류의 이상을 인정할 때의 이상 판단 전류 I＾e_nm(I＾e_nm = Ie_nm * 소정의 계수)를 산출하는 처리를 실시한다.　 또, 출력 전류 감시부(17)는 산출한 이상 판단 전류 I＾e_nm과, 출력 전류 측정부(16)에 의해 측정된 사이리스터(12)의 출력 전류 I_nm을 비교하고, 측정치인 사이리스터(12)의 출력 전류 Inm이 이상 판단 전류 I＾e_nm 보다 작은 경우(I_nm<I＾e_nm), 사이리스터(12)의 출력 전류의 이상을 인정하는 처리를 출력 전류 감시의 타이밍마다 실시한다. 또한, 출력 전류 감시부(17)는 이상 인정 수단을 구성하고 있다.

여기에서는, 출력 전류 감시부(17)가, 출력 전류 추정부(14)에 의해 산출된 출력 전류의 추정치 Ie_nm에 소정의 계수를 곱셈하기 때문에 이상 판단 전류 I＾e_nm을 산출하고, 사이리스터(12)의 출력 전류 I_nm이 이상 판단 전류 I＾e_nm 보다 작은 경우(측정치인 사이리스터(12)의 출력 전류 I_nm이 출력 전류의 추정치 Ie_nm 보다 소정의 비율 이상 작은 경우), 사이리스터(12)의 출력 전류의 이상을 인정하는 예를 설명하지만, 출력 전류 추정부(14)에 의해 산출된 출력 전류의 추정치 Ie_nm에 소정의 정수를 가산하기 때문에 이상 판단 전류 I＾e_nm(I＾e_nm = Ie_nm + 소정의 정수)를 산출하고, 사이리스터(12)의 출력 전류 I_nm이 이상 판단 전류 I＾e_nm 보다 작은 경우(측정치인 사이리스터(12)의 출력 전류 I_nm이 출력 전류의 추정치 Ie_nm 보다 소정의 값 이상 작은 경우), 사이리스터(12)의 출력 전류의 이상을 인정하도록 하여도 무방하다.

트리거각 판정부(19)는 예를 들면 CPU를 실장하고 있는 반도체 집적회로, 혹은, 원칩 마이크로컴퓨터 등으로 구성되어 있고, 영점 검출부(18)에 의해 전원 전압의 영점이 검출될 때마다, 잠정의 제어용의 트리거각 Φ^_n을 결정하는 처리를 실시한다.

즉, 트리거각 판정부(19)는 전반 사이클에 대해, 출력 전류 감시부(17)에 의해 출력 전류가 정상적이다라고 인정되었을 경우, 출력 목표치 트리거각 변환부(13)에서 산출된 목표 트리거각 Φ_n을 잠정의 제어용의 트리거각 Φ^_n으로 결정하는 한편, 전반 사이클에 대해, 출력 전류 감시부(17)에 의해 출력 전류의 이상이 인정되었을 경우, 미리 설정되어 있는 대기시 트리거각 Φ_e를 잠정의 제어용의 트리거각 Φ^_n으로 결정하는 처리를 실시한다.

또한, 대기시 트리거각 Φ_e는, 트랜스(4)에 흐르는 위상 제어 개시시의 돌입전류가, 소정의 허용 전류(예를 들면, 트랜스(4)의 정격전류) 보다 작아지고, 한편, 출력 전류 측정부(16)에 의해 측정 가능한 최소 전류 보다 커지는 트리거각이다.

트리거각 증분 제어부(20)는 예를 들면 CPU를 실장하고 있는 반도체 집적회로, 혹은, 원칩 마이크로컴퓨터 등으로 구성되어 있고, 트리거각 판정부(19)로부터 출력된 잠정의 제어용의 트리거각 Φ^_n과, 전반 사이클의 트리거각 Φ_n _-1에 대해서 미리 설정된 소정의 증분 ΔΦ을 가산한 값 (Φ_n _-1 + ΔΦ)을 비교하고, 이 트리거각 Φ^_n이 해당 가산치 (Φ_n _-1 + ΔΦ) 보다 큰 경우에는, 이 가산치 (Φ_n _-1 + ΔΦ)를 제어용의 트리거각 Φ_n으로서, 이 가산치 (Φ_n _-1 + ΔΦ)를 사이리스터 제어부(21)에 출력하고, 이 트리거각 Φ^_n이 해당 가산치 (Φ_n _-1 + ΔΦ) 보다 크지 않은 경우에는, 이 트리거각 Φ^_n을 제어용의 트리거각 Φ_n으로서, 이 트리거각 Φ^_n을 사이리스터 제어부(21)에 출력하는 처리를 제로점 검출 타이밍마다 실시한다.

또한, 영점 검출부(18), 트리거각 판정부(19) 및 트리거각 증분 제어부(20)으로부터 제어용 트리거각 결정 수단이 구성되어 있다.

사이리스터 제어부(21)는 트리거각 증분 제어부(20)로부터 출력된 트리거각 Φ_n이 나타내는 타이밍에 사이리스터(12)의 게이트에 전류를 흐르기 때문에, 이 사이리스터(12)를 턴온시키는 제어 회로이다. 또한, 사이리스터 제어부(21)는 스위칭 소자 제어 수단을 구성하고 있다.

도 1의 예에서는, 전력 제어기의 원가요소인 휴즈(11), 사이리스터(12), 출력 목표치 트리거각 변환부(13), 출력 전류 추정부(14), 전류 검출기(15), 출력 전류 측정부(16), 출력 전류 감시부(17), 영점 검출부(18), 트리거각 판정부(19), 트리거각 증분 제어부(20) 및 사이리스터 제어부(21)의 각각이 전용의 하드웨어로 구성되어 있는 것을 상정하고 있지만, 전력 제어기의 전부 또는 일부가 컴퓨터로 구성되어 있어도 무방하다.

예를 들면, 전력 제어기의 일부(예를 들면, 출력 목표치 트리거각 변환부(13), 출력 전류 추정부(14), 출력 전류 측정부(16), 출력 전류 감시부(17), 영점 검출부(18), 트리거각 판정부(19), 트리거각 증분 제어부(20), 사이리스터 제어부(21))를 컴퓨터로 구성하는 경우, 출력 목표치 트리거각 변환부(13), 출력 전류 추정부(14), 출력 전류 측정부(16), 출력 전류 감시부(17), 영점 검출부(18), 트리거각 판정부(19), 트리거각 증분 제어부(20) 및 사이리스터 제어부(21)의 처리 내용을 기술하고 있는 프로그램을 컴퓨터의 메모리에 격납하고, 해당 컴퓨터의 CPU가 해당 메모리에 격납되고 있는 프로그램을 실행하도록 하면 좋다.

도 2는 이 발명의 실시의 형태 1에 의한 전력 제어기가 출력 전류의 이상을 검지하는 처리 내용을 나타내는 플로우차트이며, 출력 전류 감시의 타이밍마다 처리된다.

또, 도 3은 이 발명의 실시의 형태 1에 의한 전력 제어기가 제어용의 트리거각을 결정하는 처리 내용을 나타내는 플로우차트이며, 제로점 검출 타이밍마다 처리된다.

도 4, 도 5 및 도 6은 전력 제어기의 처리 타이밍을 나타내는 설명도이며, 특히, 도 4는 출력 전류 감시부(17)에 의해 출력 전류의 이상이 검지되지 않는 경우의 처리 타이밍을 나타내고, 도 5는 출력 전류 감시부(17)에 의해 출력 전류의 이상이 검지되었을 경우의 처리 타이밍을 나타내고 있다. 또, 도 6은 출력 전류가 이상으로부터 정상으로 복원하고, 소프트 스타트가 시작되었을 경우의 처리 타이밍을 나타내고 있다.

다음으로 동작에 대해 설명한다.

온도 센서(7)는, 피제어대상(6)의 온도를 측정하고, 이 온도를 나타내는 센서 신호를 온도 조절계(8)에 출력한다.

온도 조절계(8)는, 온도 센서(7)로부터 센서 신호를 받으면, 이 센서 신호가 나타내는 온도가 미리 설정되어 있는 목표 온도와 일치하는 것 같은 목표 신호를 산출하고, 이 목표 신호를 전력 제어기(3)에 출력한다.

예를 들면, 온도 조절계(8)가 PID 콘트롤러(Proportional　Integral　Deriｖatiｖe　Controller)를 내장하고 있는 조절계이면, 온도 조절계(8)의 PID 콘트롤러가, 온도 센서(7)로부터 출력된 센서 신호가 나타내는 온도와 미리 설정되어 있는 목표 온도와의 편차를 입력하고, 그 편차에 대한 PID 연산을 실시하고, 이 연산 결과를 목표 신호로서 전력 제어기(3)에 출력한다.

출력 목표치 트리거각 변환부(13)는, 온도 조절계(8)로부터 목표 신호를 받으면, 이 목표 신호로부터, n번째의 위상 제어 사이클에서, 사이리스터(12)가 턴온 하는 타이밍을 나타내는 목표 트리거각 Φ_n을 산출하고, 이 목표 트리거각 Φ_n을 트리거각 판정부(19)에 출력한다.

예를 들면, 출력 목표치 트리거각 변환부(13)가, 미리 목표 신호(전력의 목표치)와 목표 트리거각 Φ_n의 대응 관계를 나타내는 테이블을 내장하고 있는 경우, 그 테이블에서, 온도 조절계(8)로부터 출력된 목표 신호에 대응하는 목표 트리거각 Φ_n을 읽어내고, 이 목표 트리거각 Φ_n을 트리거각 판정부(19)에 출력한다.

이 실시의 형태 1에서는, 교류 전원(1)의 전원반사이클이 위상 제어 사이클이며, 전원 주파수가 50 Hz인 경우, 전원반사이클이 10 m초이기 때문에, 위상 제어 주기는, 10 m초이다.

이 때문에, 출력 목표치 트리거각 변환부(13)는, 10 m초 마다, 목표 트리거각 Φ_n을 산출한다. Φ의 첨자인 n은 몇 번째의 위상 제어 사이클인지를 나타내는 변수이다.

도 4 및 도 5에서는, n번째의 위상 제어 사이클의 목표 트리거각 Φ_n으로서, 51%가 산출되고 있는 예를 나타내고 있다. 이 51%는, 1개의 위상 제어 사이클내에서, 사이리스터(12)가 온 하는 기간을 백분율로 나타내고 있다.

또한, 이 실시의 형태 1에서는, 제어용의 트리거각 Φ_n(= 목표 트리거각 Φ_n)은 사이리스터가 온의 기간의 각도를 나타내는 형식으로 하기 위해서, 트리거 타이밍부터 그 위상 제어 사이클의 종료시의 제로점까지의 각도의 값으로 하고 있다. 따라서, 제어용의 트리거각 Φ_n이, 예를 들면, 51%의 경우는, 위상 제어 사이클의 개시시의 제로점으로부터 트리거 타이밍까지의 각도는 49%가 된다.

도 4, 도 5 및 도 6의 횡축의 눈금은, 최초의 제로점 위치의 각도를 0%로 하고 있기 때문에, 제어용의 트리거각 Φ_n이 51%인 경우는 횡축의 눈금의 49%의 위치가 트리거 타이밍이 되고 있다.

또, 이 실시의 형태 1에서는, 도 2의 이상 검지 처리를 0.5 m초 마다 실시하는 것으로 한다.

위상 제어 주기가 10 m초이기 때문에, 도 2의 이상 검지 처리는, 1개의 위상 제어 사이클 중에서, 합계, 19회의 이상 검지 처리가 실시된다. 도 4 및 도 5에서는, 또는 가 부기되고 있는 위상각의 타이밍에 이상 검지 처리가 실시된다.

이하, n번째의 위상 제어 사이클 중에서, 몇 번째의 이상 검지 처리인지를 나타내는 변수로서, 「m」를 이용하는 것으로 한다. m = 1, 2, 3, …, 19이다.

예를 들면, n번째의 위상 제어 사이클의 모두(冒頭)에서의 영점의 위치에서의 위상각을 0도, n + 1번째의 위상 제어 사이클의 모두에서의 영점의 위치에서의 위상각을 180도로 하면, m = 1의 위상각은 9도, m = 2의 위상각은 18번, …, m = 10의 위상각은 90도, …, m = 19의 위상각은 171도이다.

목표 트리거각 Φ_n(= 51%)을 백분율은 아니고, 상기의 위상각과 동일하게 각도로 나타내면, 목표 트리거각 Φ_n은, 88.2도(= (100-51) * 180/100))가 된다.

이 실시의 형태 1에서는, n번째의 위상 제어 사이클의 모두에서의 영점의 위치에서의 위상각이 0도, n + 1번째의 위상 제어 사이클의 모두에서의 영점의 위치에서의 위상각이 180도이다라고 정의하여, 이하의 설명을 실시한다.

다만, 이 위상각의 정의의 방법은 일례에 지나지 않고, n번째의 위상 제어 사이클의 모두에서의 영점의 위치에서의 위상각이 180도, n + 1번째의 위상 제어 사이클의 모두에서의 영점의 위치에서의 위상각이 0도이다라고 정의하면, m = 1의 위상각은 171도, m = 2의 위상각은 162도, …, m = 10의 위상각은 90도, …, m = 19의 위상각은 9도가 된다.

출력 전류 추정부(14)는, n번째의 위상 제어 사이클내의 m번째의 출력 전류 감시의 타이밍으로, 이 사이리스터(12)에 흐르는 순간 전류인 전류 Ie_nm을 추정한다.

히터(5)가 단선하고 있지 않고, 트랜스(4)가 정상 상태인 조건 아래에서는, 사이리스터(12)에 흐르는 전류(순간 전류)의 파형은 정현파가 되기 때문에, 사이리스터(12)에 흐르는 전류 Ie_nm은, 아래와 같은 식(1)에 나타내듯이 추정된다.

Ie_nm = I_peaksin(Φ_nm)　　　　　　　　　　(1)

식 (1)에 대해, Φ_nm은 m번째의 출력 전류 감시의 타이밍에서의 위상각(트리거각)이며, I_peak는 반사이클간 전류가 계속 흘렀을 때의 출력 전류의 피크치이며, 정격의 전원 전압과 부하의 저항값으로부터 산출되는 기존의 값이다.

출력 전류의 피크치 I_peak는, 목표 트리거각이 100% 때의 출력 전류의 실효치를 Irms라 하면, 그 실효치 Irms의 2의 평방근배이다.

또한, 도 4, 도 5 및 도 6의 그래프의 세로축(전류축)은, 출력 전류의 피크치 I_peak로 정규화하고 있다.

전류 검출기(15)는, 사이리스터(12)의 출력 전류(순간 전류)를 검출하고, 이 출력 전류에 비례하는 센서 신호를 출력 전류 측정부(16)에 출력한다.

출력 전류 측정부(16)는, n번째의 위상 제어 사이클 내에서, m번째의 이상 검지 처리의 타이밍이 되면, 이 타이밍에 전류 검출기(15)로부터 출력된 센서 신호로부터, 실제로, 사이리스터(12)에 흐르고 있는 전류인 출력 전류 I_nm(순간 전류)을 산출(측정)한다.

출력 전류 감시부(17)는, n번째의 위상 제어 사이클내에서, m번째의 이상 검지 처리의 타이밍이 되면, 이 타이밍에서의 위상각 Φ_nm과, 출력 목표치 트리거각 변환부(13)로부터 출력된 목표 트리거각 Φ_n을 비교하고, 이 위상각 Φ_nm이 목표 트리거각 Φ_n 보다 크면(도 2의 스텝 ST1), 후술하는 이상 검지 처리를 실시한다.

목표 트리거각 Φ_n(= 51%)의 각도는, 88.2도이기 때문에, m = 10, 11, 12, …, 19일 때, 위상각 Φ_nm이 목표 트리거각 Φ_n 보다 커진다.

즉, 출력 전류 감시부(17)는, m번째의 출력 전류 감시의 타이밍에서의 위상각 Φ_nm이 목표 트리거각 Φ_n 보다 크면(Φ_nm > Φ_n), 이 타이밍에 출력 전류 측정부(16)에 의해 측정된 사이리스터(12)의 출력 전류 I_nm을 취득함과 함께(스텝 ST2), 이 타이밍에 출력 전류 추정부(14)에 의해 추정된 사이리스터(12)에 흐르는 전류의 추정치 Ie_nm을 취득하고, 또, 이 추정 전류 Ie_nm에 대해서 미리 설정되어 있는 또는 적절한 계수 K를 곱하여, 이상 판단 전류 K * Ie_nm을 산출한다(스텝 ST3).

이 계수 K는, 「0 < K < 1」의 범위의 값이며, 출력 전류 감시부(17)에서 측정된 출력 전류 I_nm이 이상 판단 전류 K * Ie_nm 이하이면, 명확하게 전원 전압이나 부하에 이상이 있다고 판정할 수 있는 적절한 이상 판단 전류 K * Ie_nm을 산출하기 위한 계수이며, 이 실시의 형태 1에서는, K = 0.5로서 설명한다.

특히, m = 10의 출력 전류 감시의 타이밍으로는, 위상각 = 90도이며, 목표 트리거각 Φ_n(88.2도)과 가깝기 때문에, 대체로, 출력 전류 감시부(17)에 의해 취득되는 사이리스터(12)의 출력 전류 I_nm은, 목표 트리거각 Φ_n이 나타내는 타이밍에서의 측정치로 간주할 수 있다.

또, 이 실시의 형태 1에서는, 스텝 ST3에서, 출력 전류 감시부(17)에 의해 산출된 이상 판단 전류 0.5 * Ie_nm은, 목표 트리거각 Φ_n이 나타내는 타이밍에 사이리스터(12)가 턴온 되었을 경우에, 이 사이리스터(12)에 흐르는 전류의 추정치의 0.5배로 간주하게 한다.

다음으로, 출력 전류 감시부(17)는, 스텝 ST3에서 산출한 이상 판단 전류 0.5 * Ie_nm과, 출력 전류 측정부(16)에 의해 측정된 사이리스터(12)의 출력 전류 I_nm을 비교하고(스텝 ST4), 사이리스터(12)의 출력 전류 I_nm이 이상 판단 전류 0.5 * Ie_nm 보다 작은 경우(I_nm < 0.5 * Ie_nm), 사이리스터(12)의 출력 전류의 이상을 인정하고, 출력 전류 이상 플래그를 온(flag = 1)으로 설정한다(스텝 ST5).

예를 들면, 트랜스(4)의 2차측에 접속되어 있는 히터(5)가 단선하면, 트랜스(4)의 2차 부하가 감소하고, 사이리스터(12)의 출력 전류 I_nm이 거의 0 A가 되어, 이상 판단 전류 0.5 * Ie_nm 보다 작아진다.

또, 개폐기(2)가 열리거나, 휴즈(11)가 단선하거나 해도, 사이리스터(12)의 출력 전류 I_nm이 이상 판단 전류 0.5 * Ie_nm 보다 작아진다.

트리거각 판정부(19)는, 영점 검출부(18)가 전원 전압의 영점을 검출할 때마다, 제어용의 트리거각 Φ_n의 결정 처리를 실행한다.

이하, 제어용의 트리거각 Φ_n의 결정 처리를 구체적으로 설명한다.

트리거각 판정부(19)는, 영점 검출부(18)가 전원 전압의 영점(n번째의 위상 제어 사이클의 모두)을 검출하면, 출력 목표치 트리거각 변환부(13)에 의해 산출된 n번째의 위상 제어 사이클에서의 목표 트리거각 Φ_n을 취득한다(도 3의 스텝 ST11).

다음으로, 트리거각 판정부(19)는, 출력 전류 이상 플래그를 참조하여, 출력 전류 감시부(17)에 의해 출력 전류의 이상이 인정되고 있는지 아닌지를 확인한다(스텝 ST12).

즉, 트리거각 판정부(19)는, 출력 전류 이상 플래그가 온(flag = 1)이면, 출력 전류의 이상이 인정되고 있다고 판단하고, 출력 전류 이상 플래그가 오프(flag = 0)이면, 출력 전류의 이상이 인정되어 있지 않다고 판단한다.

트리거각 판정부(19)는, 출력 전류의 이상이 인정되어 있지 않다고 판단하면, 출력 목표치 트리거각 변환부(13)로부터 취득한 목표 트리거각 Φ_n을 잠정의 제어용의 트리거각 Φ^_n으로 결정하고, 이 트리거각 Φ^_n을 트리거각 증분 제어부(20)에 출력한다(스텝 ST13).

또, 트리거각 판정부(19)는, 출력 전류의 이상이 인정되고 있다고 판단하면, 돌입전류의 발생을 방지하기 위해, 미리 설정되어 있는 작은 대기시 트리거각 Φ_e를 잠정의 제어용의 트리거각 Φ^_n으로 결정하고, 이 트리거각 Φ^_n을 트리거각 증분 제어부(20)에 출력한다(스텝 ST14).

또한, 대기시 트리거각 Φ_e는, 트랜스(4)에 흐르는 돌입전류가, 소정의 허용 전류 보다 작아지고, 한편, 출력 전류 측정부(16)에 의해 측정 가능한 최소 전류 보다 커지는 트리거각이며, 예를 들면, 대기시 트리거각 Φ_e으로서 11%(각도 표기에서는, 19.8도)가 설정된다.

트리거각 증분 제어부(20)는, 트리거각 판정부(19)로부터 잠정의 제어용의 트리거각 Φ^_n을 받으면, 미리 설정된 상한치 ΔΦ(반사이클마다 트리거각이 증가하는 값의 상한치)를 전반 사이클의 제어용의 트리거각 Φ_n _-1에 가산한 값(Φ_n _-1 + ΔΦ)과, 트리거각 판정부(19)로부터 받은 잠정의 제어용의 트리거각 Φ^_n을 비교하고, 이 가산치 (Φ_n _-1 + ΔΦ)가 트리거각 판정부(19)로부터 받은 잠정의 제어용의 트리거각 Φ^_n보다 큰지 아닌지를 확인한다(스텝 ST15).

트리거각 증분 제어부(20)는, 이 가산치 (Φ_n _-1 + ΔΦ)가 트리거각 판정부(19)로부터 받은 잠정의 제어용의 트리거각 Φ^_n보다 크면, 이미 소프트 스타트가 완료하고 있기 때문에, 잠정의 제어용의 트리거각 Φ^_n을 제어용의 트리거각 Φ_n으로 결정하고, 이 트리거각 Φ_n을 사이리스터 제어부(21)에 출력하지만(스텝 ST16), 이 가산치 (Φ_n _-1+ ΔΦ)가 트리거각 판정부(19)로부터 받은 잠정의 제어용의 트리거각 Φ^_n보다 작으면, 아직 소프트 스타트가 완료하고 있지 않기 때문에, 이 가산치 (Φ_n _-1 + ΔΦ)를 그대로 사이리스터 제어부(21)에 출력한다(스텝 ST17).

Φ_n = Φ_n _-1 + ΔΦ

트리거각 증분 제어부(20)는, 제어용의 트리거각 Φ_n을 사이리스터 제어부(21)에 출력하면, 출력 전류 이상 플래그를 오프(flag = 0)로 설정한다(스텝 ST18).

사이리스터 제어부(21)는, 트리거각 증분 제어부(20)으로부터 제어용의 트리거각 Φ_n을 받으면, 이 트리거각 Φ_n이 나타내는 타이밍에 사이리스터(12)의 게이트에 전류를 흘리기 때문에, 이 사이리스터(12)를 턴온 시킨다.

도 5에서는, 좌측의 반사이클에 대해, 제어용의 트리거각 Φ_n(= 51%)에서 사이리스터(12)를 턴온 시켰음에도 불구하고, 사이리스터(12)의 출력 전류 I_nm이 이상 판단 전류 0.5 * Ie_nm 보다 작기 때문에, 사이리스터(12)의 출력 전류를 이상이라고 인정하고 있는 예를 나타내고 있다. 다음의 반사이클(도 5의 우측의 반사이클)의 제어용의 트리거각 Φ_n이 대기시 트리거각 Φ_e(= 11%)이며, 트리거각 Φ_n(= 11%)의 타이밍에 사이리스터(12)를 턴온시키고 있다.

각도 표기에서는, 160.2도(= 180 - 19.8도)의 타이밍에 사이리스터(12)를 턴온시키고, 180도의 타이밍에 사이리스터(12)를 턴 오프 되고 있다.

또, 도 6에서는, 좌측의 전회의 반사이클로 제어용의 트리거각 Φ_n _-1을 대기시 트리거각 Φ_e(= 11%)로서 사이리스터(12)를 턴온 시켰을 때에, 사이리스터(12)의 출력 전류 I_n-1m이 이상 판단 전류 0.5 * Ie_n _- _1m보다 크기 때문에, 사이리스터(12)의 출력 전류를 이상과 인정하고 있지 않는 예를 나타내고 있다. 이번 반사이클(도 5의 우측의 반사이클)의 제어용의 트리거각 Φ_n이, 전반 사이클의 제어용의 트리거각 Φ_n-1(= 11%)에 대해서 반사이클마다 상한치 ΔΦ(= 5%)를 가산한 트리거각을 제어용의 트리거각 Φ_n(= 16%)로 했을 경우이며, 트리거각 Φ_n(= 16%)의 타이밍에 사이리스터(12)를 턴온시키고 있다.

제어용의 트리거각의 결정 처리는 반복하여 실행되고, 영점 검출부(18)가, 다음의 전원 전압의 영점(n번째의 위상 제어 사이클의 모두)를 검출하면, 트리거각 판정부(19)는, 출력 목표치 트리거각 변환부(13)에 의해 산출된 n번째의 위상 제어 사이클에서의 목표 트리거각 Φ_n을 취득한다(스텝 ST11).

다만, 이 단계에서는, n-1번째의 위상 제어 사이클로, 트리거각 증분 제어부(20)에 의해 출력 전류 이상 플래그가 오프(flag = 0)로 설정되어 있으므로, 출력 전류의 이상이 인정되어 있지 않다고 판단한다.

트리거각 증분 제어부(20)는, 출력 전류의 이상이 인정되어 있지 않은 경우에서도, 먼저 출력한 제어용의 트리거각 Φ_n을 갑자기 크게 하면, 돌입전류가 발생해 버리기 때문에, 예를 들면, 5% 정도(각도 표기로 18도 정도)가 작은 트리거각 ΔΦ을 먼저 출력한 제어용의 트리거각 Φ_n _-1에 가산하고, 그 가산 결과를 제어용의 트리거각 Φ_n으로 결정한다(스텝 ST17).

사이리스터 제어부(21)는, 트리거각 증분 제어부(20)로부터 제어용의 트리거각 Φ_n을 받으면, 이 트리거각 Φ_n이 나타내는 타이밍에 사이리스터(12)의 게이트에 전류를 흘리기 때문에, 이 사이리스터(12)를 턴온 시킨다.

예를 들면, 대기시 트리거각 Φ_e이 11%이며, 증가분의 트리거각 ΔΦ이 5%이면, 제어용의 트리거각 Φ_n이 16%가 되기 때문에, 트리거각 Φ_n(= 16%)의 타이밍에 사이리스터(12)가 턴온 된다.

각도 표기에서는, 151.2도(= 180 - 19.8 - 9도)의 타이밍에 사이리스터(12)가 턴온시키고, 180도의 타이밍에 사이리스터(12)가 턴 오프 된다.

이상에서 밝힌 것과 같이, 이 실시의 형태 1에 의하면, 전출력 사이클에 대해, 출력 전류 감시부(17)에 의해 출력 전류의 이상이 인정되었을 경우, 미리 설정되어 있는 대기시 트리거각 Φ_e를 제어용의 트리거각 Φ_n으로 결정하고, 이 트리거각 Φ_n을 출력하고, 전출력 사이클에 대해, 출력 전류가 이상이라고 인식되지 않았던 경우에는, 출력 목표치 트리거각 변환부(13)에서 산출된 목표 트리거각 Φ_n을 잠정의 제어용의 트리거각 Φ^_n으로 결정하고, 이 트리거각 Φ^_n을 출력하는 한편, 전출력 사이클에 대해, 출력 전류 감시부(17)에 의해 출력 전류의 이상이 인정되었을 경우, 미리 설정되어 있는 대기시 트리거각 Φ_e를 잠정의 제어용의 트리거각 Φ^_n으로 결정하고, 이 트리거각 Φ^_n을 출력하는 트리거각 판정부(19)를 설치하고, 트리거각 증분 제어부(20)가, 트리거각 판정부(19)로부터 출력된 잠정의 제어용의 트리거각 Φ^_n이, 전반 사이클의 제어용의 트리거각 Φ_n _-1에 대해서 트리거각 증가의 상한치 ΔΦ를 가산한 값(Φ_n _-1 + ΔΦ) 보다 큰 경우에는, 이 가산치 (Φ_n _-1 + ΔΦ)를 제어용의 트리거각 Φ_n으로서 사이리스터 제어부(21)에 출력하고, 잠정의 제어용의 트리거각 Φ^_n이 가산치 (Φ_n _-1 + ΔΦ) 보다 작은 경우에는, 잠정의 제어용의 트리거각 Φ^_n을 제어용의 트리거각 Φ_n으로서 사이리스터 제어부(21)에 출력하도록 구성했으므로, 전원 전압이나 트랜스의 1차측의 전압을 감시하는 기기를 탑재하지 않고, 돌입전류의 발생을 방지할 수 있는 효과를 연출한다.

즉, 이 실시의 형태 1에 의하면, 부하인 히터(5)의 단선을 인정(출력 전류의 이상을 인정)하는 것으로 전원 상태를 감시하고 있기 때문에, 전원 전압이나 트랜스의 1차측의 전압을 감시하는 기기를 탑재하지 않고, 트랜스(4)에 대한 돌입전류의 발생을 방지할 수 있다.

또, 제어 대상이 트랜스(4)이라도, 교류 전원(1)의 투입시나 순간 정전이 발생했을 때에, 트랜스(4)에 대한 돌입전류의 발생을 방지할 수 있다. 또, 교류 전원(1)이 계속적으로 온 하고 있는 상태에서, 트랜스(4) 만으로 전력을 공급하고 있는 상태에서도, 트랜스(4)에 대한 돌입전류의 발생을 방지할 수 있다.

또, 이 실시의 형태 1에 의하면, 트랜스(4)의 2차측에 접속되어 있는 히터(5)가 단선하고, 사이리스터(12)의 출력 전류가 감소하고 있는 경우에도, 그 출력 전류의 감소를 검지하고, 제어용의 트리거각 Φ_n을 대기 상태의 작은 트리거각(대기시 트리거각 Φ_e)으로 하기 때문에, 트랜스(4)의 2차측에 접속되어 있는 히터(5)가 단선했을 때에 일어날 가능성이 있는 큰 여자 전류의 발생을 방지할 수도 있다.

또, 일반적으로는, 트랜스(4)의 1차 코일을 위상 제어하는 경우의 돌입전류를 저감 하기 위해서, 트랜스(4)의 정격전압에서의 자속밀도가 낮아지는 것 같은 설계를 하지만, 이 실시의 형태 1에서는, 어떤 상황에서도, 트랜스(4)에 대한 돌입전류를 작은 값에 억제할 수 있기 때문에, 종래에 비교하여, 자속밀도가 높은 트랜스(4)를 사용할 수 있게 되어, 트랜스의 소형화를 도모할 수 있다.

또, 교류 전원(1)과 전력 제어기(3)의 사이의 배선을 개폐기(2)로 절단한 후, 그 개폐기(2)로 재접속되었을 경우의 돌입전류의 억제 효과도 기대할 수 있다.

실시의 형태 2.

상기 실시의 형태 1에서는, 트랜스(4)의 2차측에 히터(5)가 접속되어 있는 예를 나타내고 있지만, 도 7에 나타내듯이, 예를 들면, 릴레이나 브레이커 등의 개폐기(30)를 통하여, 히터(5)가 트랜스(4)의 2차측에 접속되고 있어도 무방하다.

이 경우, 개폐기(30)가 열려 있는 상태에서는, 전력 제어기(3)가 상기 실시의 형태 1과 동일하게, 사이리스터(12)의 출력 전류의 감소를 검지하고, 제어용의 트리거각 Φ_n을 대기 상태의 작은 트리거각(대기시 트리거각 Φ_e)으로 하기 때문에, 트랜스(4)의 2차측에 접속되어 있는 개폐기(30)의 개폐 조작에 의해 일어날 가능성이 있는 큰 여자 전류의 발생을 방지할 수 있다.

또한, 전력 제어기(3)의 처리 내용 자체는 상기 실시의 형태 1과 동일하다.

1 : 교류 전원, 2 : 개폐기, 3 : 전력 제어기, 4 : 트랜스(변압기), 5 : 히터, 6 : 피제어 대상, 7 : 온도 센서, 8 : 온도 조절계, 11 : 휴즈, 12 : 사이리스터(스위칭 소자), 13 : 출력 목표치 트리거각 변환부(목표 트리거각 산출 수단), 14 : 출력 전류 추정부(전류 추정 수단), 15 : 전류 검출기(전류 측정 수단), 16 : 출력 전류 측정부(전류 측정 수단), 17 : 출력 전류 감시부(이상 인정 수단), 18 : 영점 검출부(제어용 트리거각 결정 수단), 19 : 트리거각 판정부(제어용 트리거각 결정 수단), 20 : 트리거각 증분 제어부(제어용 트리거각 결정 수단), 21 : 사이리스터 제어부(스위칭 소자 제어 수단), 30 : 개폐기.

Claims

변압기의 2차측에 접속되어 있는 부하에 공급하는 전력의 목표치를 산출하는 조절계로부터 출력되는 목표 신호에서, 상기 변압기의 1차측으로 공급하는 전력을 조정하는 스위칭 소자의 점호의 타이밍을 나타내는 목표 트리거각을 산출하는 목표 트리거각 산출 수단과,
상기 목표 트리거각 산출 수단에 의해 산출된 목표 트리거각이 나타내는 타이밍에 상기 스위칭 소자가 점호 되었을 경우에, 상기 스위칭 소자에 흐르는 전류를 추정하는 전류 추정 수단과,
상기 스위칭 소자에 실제로 흐르고 있는 전류를 측정하는 전류 측정 수단과,
상기 전류 측정 수단에 의해 측정된 전류가 상기 전류 추정 수단에 의해 추정된 전류 보다 미리 설정된 소정의 값 또는 소정의 비율 이상 작은 경우, 상기 스위칭 소자에 흐르고 있는 전류의 이상을 인정하는 이상 인정 수단과,
상기 이상 인정 수단에 의해 전류의 이상이 인정되었을 경우, 미리 설정되어 있는 대기시 트리거각을 제어용의 트리거각으로 결정하고, 상기 제어용의 트리거각을 출력함과 동시에, 상기 제어용의 트리거각을 출력하고 있는 상태에서, 상기 이상 인정 수단에 의해 전류의 이상이 인정되지 않게 되면, 상기 제어용의 트리거각이, 상기 대기시 트리거각으로부터 상기 목표 트리거각 산출 수단에 의해 산출된 목표 트리거각에 도달할 때까지, 상기 제어용의 트리거각을 서서히 크게 하면서, 상기 트리거각을 출력하는 제어용 트리거각 결정 수단과,
상기 제어용 트리거각 결정 수단으로부터 출력된 트리거각이 나타내는 타이밍에 상기 스위칭 소자를 점호하는 스위칭 소자 제어 수단
을 구비한 전력 제어기.
제1항에 있어서,
상기 제어용 트리거각 결정 수단은, 상기 이상 인정 수단에 의해 전류의 이상이 인정되지 않는 경우, 상기 목표 트리거각 산출 수단에 의해 산출된 목표 트리거각을 제어용의 트리거각으로서 상기 스위칭 소자 제어 수단에 출력하는 것을 특징으로 하는 전력 제어기.
제1항에 있어서,
상기 제어용 트리거각 결정 수단에는, 상기 이상 인정 수단에 의해 전류의 이상이 인정되어, 상기 스위칭 소자 제어 수단에 의해 상기 스위칭 소자가 상기 대기시 트리거각으로 점호 되었을 때에, 상기 변압기에 흐르는 돌입전류가, 소정의 허용 전류 보다 작아지고, 한편, 상기 전류 측정 수단에 의해 측정 가능한 최소 전류 보다 커지는 트리거각이, 상기 대기시 트리거각으로서 설정되어 있는 것을 특징으로 하는 전력 제어기.
목표 트리거각 산출 수단이, 변압기의 2차측에 접속되어 있는 부하에 공급하는 전력의 목표치를 산출하는 조절계로부터 출력되는 목표 신호에서, 상기 변압기의 1차측으로 공급하는 전력을 조정하는 스위칭 소자의 점호의 타이밍을 나타내는 목표 트리거각을 산출하는 목표 트리거각 산출 처리 스텝과,
전류 추정 수단이, 상기 목표 트리거각 산출 처리 스텝에서 산출된 목표 트리거각이 나타내는 타이밍에 상기 스위칭 소자가 점호 되었을 경우에, 상기 스위칭 소자에 흐르는 전류를 추정하는 전류 추정 처리 스텝과,
전류 측정 수단이, 상기 스위칭 소자에 실제로 흐르고 있는 전류를 측정하는 전류 측정 처리 스텝과,
이상 인정 수단이, 상기 전류 측정 처리 스텝에서 측정된 전류가 상기 전류 추정 처리 스텝에서 추정된 전류 보다 미리 설정된 소정의 값 또는 소정의 비율 이상 작은 경우, 상기 스위칭 소자에 흐르고 있는 전류의 이상을 인정하는 이상 인정 처리 스텝과,
제어용 트리거각 결정 수단이, 상기 이상 인정 처리 스텝에서 전류의 이상이 인정되었을 경우, 미리 설정되어 있는 대기시 트리거각을 제어용의 트리거각으로 결정하고, 상기 제어용의 트리거각을 출력함과 동시에, 상기 제어용의 트리거각을 출력하고 있는 상태에서, 상기 이상 인정 처리 스텝에서 전류의 이상이 인정되지 않게 되면, 상기 제어용의 트리거각이, 상기 대기시 트리거각으로부터 상기 목표 트리거각 산출 수단에 의해 산출된 목표 트리거각에 도달할 때까지, 상기 제어용의 트리거각을 서서히 크게 하면서, 상기 트리거각을 출력하는 제어용 트리거각 결정 처리 스텝과,
스위칭 소자 제어 수단이, 상기 제어용 트리거각 결정 처리 스텝에서 출력된 트리거각이 나타내는 타이밍에 상기 스위칭 소자를 점호 하는 스위칭 소자 제어 처리 스텝
을 구비한 전력 제어 방법.