KR101658248B1 - 직접 저항 가열을 이용한 프릿 밀봉 - Google Patents

직접 저항 가열을 이용한 프릿 밀봉 Download PDF

Info

Publication number
KR101658248B1
KR101658248B1 KR1020107021791A KR20107021791A KR101658248B1 KR 101658248 B1 KR101658248 B1 KR 101658248B1 KR 1020107021791 A KR1020107021791 A KR 1020107021791A KR 20107021791 A KR20107021791 A KR 20107021791A KR 101658248 B1 KR101658248 B1 KR 101658248B1
Authority
KR
South Korea
Prior art keywords
heating element
substrate
frit
layer
resistive heating
Prior art date
Application number
KR1020107021791A
Other languages
English (en)
Other versions
KR20100132017A (ko
Inventor
웬차오 왕
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20100132017A publication Critical patent/KR20100132017A/ko
Application granted granted Critical
Publication of KR101658248B1 publication Critical patent/KR101658248B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/04Sealing arrangements, e.g. against humidity
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Surface Heating Bodies (AREA)
  • Resistance Heating (AREA)

Abstract

전기-폐쇄-루프 구조를 가지는 저항 가열 소자를 포함하는 프릿-밀봉 디바이스 및 이러한 가열 소자를 사용하여 디바이스를 프릿-밀봉하기 위한 방법. 이러한 소자는
Figure 112015025278510-pct00029
및/또는
Figure 112015025278510-pct00030
과 같은 금속으로 제조하는 것이 유리할 수 있다. 본 발명은 밀봉(seal)에서 낮은 잔여 응력을 갖는 기밀 프릿 밀봉을 가능하게 한다. 본 발명은 특히 OLED 디스플레이 디바이스의 기밀 밀봉에 대하여 유리하다.

Description

직접 저항 가열을 이용한 프릿 밀봉{FRIT SEALING USING DIRECT RESISTIVE HEATING}
본 출원은 2008년 2월 29일에 출원된 미국 출원 번호 제12/074,144호에 대하여 우선권을 주장한다.
본 발명은 프릿 물질(frit material)을 사용하는 디바이스의 밀봉(sealing)에 관한 것이다. 특히, 본 발명은 프릿 물질의 직접 저항 가열을 이용하는 챔버를 구비한 디바이스의 기밀 밀봉(hermetic sealing) 및 그 결과 밀봉된 디바이스에 관한 것이다. 본 발명은 예컨대, OLED 디바이스의 밀봉에 유용하다.
많은 광학 및/또는 전자 디바이스는 다수의 부품(multiple components)에 의해 한정된 챔버를 포함하고, 그 내부에 하우징(housed) 및 보호된 부가적인 광학 및/또는 전자 소자를 갖는다. 상기 디바이스의 챔버의 기밀 밀봉은 포함된 부품에 의존하여 상기 디바이스의 수명을 연장시키기 위해 요구될 수 있다. 기밀 밀봉은 한번 해볼 만한 일이다.
예를 들어, OLED (유기 발광 다이오드) 디스플레이는 차세대 디스플레이 시장의 주제품이나, 기밀 밀봉 기술은 이의 상업화에 대한 장애 중에 하나가 되었다. 상기 다이오드는 일반적으로 산소 및 수분에 매우 민감하다. 그래서 기밀 밀봉은 그들을 하우징한 챔버에 대해 요구된다. 다양한 프릿 밀봉 방법은 유리 플레이트를 조인(join) 및 밀봉시키기 위해 개발되어 이러한 기밀 챔버를 형성한다. 하나의 대표적인 방법은 적외선 레이저 빔과 같은 전자기 방사선을 활용하여 상기 프릿 물질을 가열 및 연화(soften)시켜 기밀 밀봉을 달성하는 것이다.
또 다른 방법은 밀봉될 부품을 함께 결합시키기 위하여 프릿 물질의 직접 저항 가열단계를 포함한다. 미국 공개특허 제2007/0096631호 및 미국특허 제7,282,393호는 두 기판을 조인하도록 프릿 물질의 직접 저항 가열을 개시하고 있다. 그러나, 상기 특허에 개시된 바와 같은 직접 저항 가열 접근법은 다양한 결점이 있으며, 개선의 필요성이 있다. 결점들 중 하나는 기판 사이의 프릿 물질의 일정하지 않은 가열이고, 이는 밀봉에서의 응력 및 균열을 형성하도록 유도할 수 있으며, 박리(delamination) 가능성이 있다.
본 발명은 우수한 기밀 밀봉을 달성할 수 있는 직접 저항 가열 방법을 제공한다.
본 발명의 첫 번째 양상은 (Ⅰ) 제 1 기판; 및 (Ⅱ) 상기 제 1 기판에 결합된 전기 폐쇄-루프 구조(electrically closed-loop structure)를 가지는 저항-가열 소자(resistive-heating element)를 포함하는 디바이스에 관한 것이다.
본 발명의 첫 번째 양상의 어떤 구체예에서, 상기 디바이스는 (Ⅲ) 상기 제 1 기판으로부터 상기 저항성-가열 소자 말단부의 표면에 상기 저항성-가열 소자와 결합된 프릿 물질의 제 1층을 더욱 포함한다. 어떤 구체예에서, 상기 디바이스는 (Ⅳ) 상기 프릿 물질의 제 1층에 결합된 제 2 기판을 더욱 포함한다. 어떤 구체예에서, 상기 제 1 기판 및 상기 제 2 기판 모두는 유리 물질로 제조된다. 어떤 구체예에서, 상기 제 1 기판 및 상기 제 2 기판 사이에, 기밀 밀봉된 인클로저(hermetically sealed enclosure)는 한정된다. 어떤 구체예에서, 상기 디바이스는 상기 인클로저의 내부에 하우징된 전기 소자(electronic elements)를 포함한다. 어떤 구체예에서, 상기 전기 소자는 유기 전자발광(electroluminescent) 물질을 포함한다. 어떤 구체예에서, 상기 프릿 물질의 제 1 층과 제 2 기판 사이에 결합의 응력은 실질적으로 일정하다.
본 발명의 첫 번째 양상의 어떤 구체예에서, 상기 저항 가열 소자는 0.025 내지 2.5㎜의 평균 두께를 가진다.
본 발명의 첫 번째 양상의 어떤 구체예에서, 상기 저항 가열 소자는 실질적으로 일정한 두께 및 폭을 가진다.
상기 프릿 물질의 제 1 층을 포함하는 구체예의 어떤 특정한 구체예에서, 상기 디바이스는 (Ⅴ) 상기 제 1 기판 및 상기 저항성 가열 소자 사이에 프릿 물질의 제 2 층을 더욱 포함한다. 어떤 특정한 구체예에서, 상기 프릿 물질의 제 1층 및 상기 프릿 물질의 제 2 층은 실질적으로 동일한 프릿 물질로 이루어진다.
본 발명의 첫 번째 양상의 어떤 구체예에서, 상기 저항 가열 소자는
Figure 112015025278510-pct00011
Figure 112015025278510-pct00012
와 같은 Ni-Fe 합금 및 Ni-Co-Fe 합금, 및 이들의 조합으로부터 선택된 금속을 포함한다.
상기에서 간략하게 기술된 프릿 물질의 제 1 층을 포함하는 구체예의 어떤 특정한 구체예에서, (a) CTEHEL1의 CTE를 가지는 상기 제 1 기판과 인접한 층, CTEHEL2의 CTE를 가지는 상기 제 1 프릿 층과 인접한 층을 구비한 전기-전도성 물질의 다중 층(multiple layer)을 포함하는 상기 저항성 가열 소자; (b) |CTEHEL1 - CTES1| ≤ |CTEHEL2 - CTES1|; 및 (c) |CTEHEL2 - CTEFL1| ≤ |CTEHEL1 - CTEFL1|, 여기서, CTES1은 상기 제 1 기판의 CTE이고, CTEFL1은 상기 프릿 물질의 제 1 층의 CTE이다. 어떤 더욱 특정한 구체예에서, 상기 저항성 가열 소자에 있어서, 제 1 기판에 인접한 층은 제 1 기판에 직접 결합된다.
본 발명의 첫 번째 양상의 어떤 구체예에서, 상기 저항성 가열 소자는 배열된 전기 리드(electrical leads)를 포함하며, 상기 리드에 전위 구배(electrical potential gradient)가 적용되는 경우, 상기 루프를 통과하는 전류 밀도가 실질적으로 균일하다.
프릿 물질의 제 1 층 및 프릿 물질의 제 2층을 포함하는 구체예의 어떤 특정한 구체예에서, 상기 프릿 물질의 제 1 층은 0.005 내지 0.5 ㎜의 평균 두께를 가지고; 상기 프릿 물질의 제 2 층은 0.005 내지 0.5 ㎜의 평균 두께를 가진다.
본 발명의 두 번째 양상은 하기의 단계를 포함하는 제 1 기판 및 제 2 기판 사이에 기밀 인클로저(hermetic enclosure)를 형성하기 위한 방법에 관한 것이다:
(A) 제 1 기판 및 제 2 기판을 제공하는 단계;
(B) 상기 제 1 기판에 기밀하게 결합된 제 1 기판의 표면에 전기 폐쇄-루프 구조를 가지는 저항성 가열 층을 형성하는 단계;
(C) 상기 제 1 기판에 저항성 가열 층 말단부의 표면에 프릿 물질의 제 1 층을 적용하는 단계;
(D) 상기 프릿 물질의 제 1층과 상기 제 2 기판의 표면을 접촉시키는 단계; 및
(E) 상기 저항성 가열 층과 상기 제 2 기판 사이에 기밀 결합이 생기도록 프릿 물질의 제 1 층을 가열 및 연화시켜 상기 저항성-가열 소자의 폐쇄-루프를 통하여 전류를 통과시키는 단계.
본 발명의 세 번째 양상은 하기의 단계를 포함하는 제 1 기판과 제 2 기판 사이에 기밀 인클로저를 형성하기 위한 방법에 관한 것이다:
(A) 제 1 기판 및 제 2 기판을 제공하는 단계;
(B) 폐쇄-루프의 구조를 가지는 상기 제 1 기판의 표면에 프릿 물질의 제 2 층을 제공하는 단계;
(C) 전기 폐쇄-루프 구조를 가지며, 상기 프릿 물질의 제 2 층과 직접 접촉하는 저항성 가열 소자를 제공하는 단계;
(D) 상기 제 1 기판으로부터 상기 저항성 가열 소자 말단부의 표면에 프릿 물질의 제 1 층을 제공하는 단계;
(E) 상기 프릿 물질의 제 1 층과 상기 제 2 기판의 표면을 접촉시키는 단계; 및
(F) 상기 프릿 물질의 층들, 상기 저항성 가열 소자 및 상기 기판들 사이에 기밀 결합이 생기도록 프릿 물질의 층들을 가열 및 연화시켜 상기 저항성 가열 소자를 통하여 전류를 통과시키는 단계.
본 발명의 세 번째 양상의 어떤 구체예에서, 단계 (C)에서, 상기 저항 가열 소자는 실질적으로
Figure 112015025278510-pct00013
또는
Figure 112015025278510-pct00014
과 같은 Ni-Fe 합금, Ni-Co-Fe, 및 이들의 조합으로부터 선택된 금속으로 이루어진다.
본 발명의 세 번째 양상의 어떤 구체예에서, 상기 단계 (C)에서, 상기 저항성 가열 소자는 배열된 전기 리드를 갖도록 형성되어 단계 (F)에서, 상기 저항성 가열 소자를 통과하는 전류 밀도가 실질적으로 일정한 것을 특징으로 한다.
본 발명의 세 번째 양상의 어떤 구체예에서, 상기 단계 (B) 이전에 수행되고, 상기 프릿 물질의 제 1 층 및 상기 프릿 물질의 제 2 층이 상기 저항 가열 소자의 두 개의 상반된 표면에 적용된다.
본 발명의 하나 이상의 구체예는 하나 이상의 후술하는 이점을 가진다. 첫 번째, 우수한 품질 제어를 갖춘 간단한 공정이 프릿-코팅된 저항성 소자를 사용하여 달성될 수 있다. 두 번째, 상기 밀봉 온도는 측정가능하고, 밀봉 파라미터는 미세-조정(fine-tuned)될 수 있다. 저항 가열 방법을 사용하여, 상기 레지스터 온도는 적외선 영상법과 같은 다양한 기술을 사용하여 측정될 수 있다. 세 번째, 폐쇄-루프 구조를 갖는 저항 가열 소자를 사용하여, 프릿 라인(frit line)을 따라 온도 분포의 개선된 균일성을 달성할 수 있다. 더욱 일정한 온도 분포에 따라서, 더 적은 잔여 응력을 가지며, 따라서, 우수한 밀봉이 된다.
본 발명의 추가적인 특징 및 이점은 다음의 상세한 설명에서 설명될 것이고, 일부는 본 명세서에서의 작성된 발명의 상세한 설명 및 청구항 뿐만 아니라 첨부된 도면에 의해서 인식되거나 이러한 설명으로부터 당해 기술 분야의 통상의 지식을 가진 자로부터 용이하게 명백해 질 것이다.
전술한 일반적인 설명 및 후술할 상세한 설명은 단지 본 발명의 예시이며, 이는 청구된 것과 같이 본 발명의 특성 및 성질을 이해하기 위한 개요 또는 뼈대를 제공할 수 있다.
수반되는 도면은 본 발명의 이해를 더욱 돕고자 포함되며, 이는 발명의 상세한 설명의 일부로 포함 및 구성된다.
첨부된 도면에서:
도 1은 본 발명의 하나의 구체예에 따른 저항 가열 소자의 개략도이다.
도 2는 본 발명의 또 다른 구체예에 따른 저항 가열 소자의 개략도이다.
도 3은 본 발명의 다양한 구체예에 따른 사용에 대하여 양 측면 모두에 코팅된 프릿 물질을 가지는 저항 가열 소자의 개략도이다.
도 4는 프릿 물질의 층을 통해서 기판에 결합된 저항 가열 소자를 포함하는 본 발명의 하나의 구체예의 디바이스의 개략도이다.
도 5는 저항 가열을 통하여 밀봉되는 본 발명의 하나의 구체예에 따른 디바이스의 개략도이다.
도 6은 종래 기술에서 사용된 저항 가열 소자의 구조의 개략도이다.
도 7은 디바이스를 밀봉하기 위하여 전기적으로 가열된 도 6의 저항 가열 소자의 개략도이다.
도 8은 본 발명의 어떤 구체예의 다수의 디바이스를 동시에 밀봉하기 위한 전기 배열을 설명하기 위한 개략도이다.
도 9는 기판의 표면에 직접 증착(deposite)되는 저항 가열 소자를 포함하는 본 발명의 구체예에 따른 디바이스의 개략도이다.
도 10은 저항 가열을 통하여 밀봉되는 본 발명의 또 다른 구체예에 따른 디바이스의 개략도이다.
본 명세서에서 달리 지시되지 않는 한, 명세서 및 청구항에서 사용된 성분의 중량 퍼센트, 치수, 및 어떤 물리적인 특성에 대한 값으로 표현되는 것과 같은 모든 수는 용어 "약"에 의해 모든 예에서 변형될 수 있는 것으로 이해된다. 실시예에서 개시된 수치 값의 정확성을 확실하게 하기 위해서 노력하였다. 그러나, 모든 측정된 수치 값은 실질적으로 각각의 측정 기술에서 발견된 표준 편차로부터 발생하는 모든 에러를 포함할 수 있다.
본 명세서에서 사용된 바와 같이, 본 발명의 상세한 설명 및 청구범위에 있어서, 단수 및 복수를 구별하지 않는다. 그러므로, 예를 들면, "프릿 물질의 층"은 달리 명백하게 다른 내용으로 지시되지 않는 한, 동일 또는 다른 조성물의 두 개 이상의 이러한 층을 가지는 구체예를 포함한다.
용어 "CTE"는 열 팽창 계수를 의미한다.
많은 디바이스는 대기 환경에 민감한 구성 요소를 보호하기 위하여 기밀하게 밀봉된 하우징(hermetically sealed housing)을 필요로 하며, 이는 광-전자 디바이스(opto-electronic devices)에 제한되지 않는다. 유기 발광 다이오드("OLED")는 대기에서 산소 및 수분에 의하여 성능에 심각하게 영향을 받을 수 있는 유기 물질에 기초한다. 그러므로, OLED 부품을 포함하는 전형적인 디스플레이 디바이스는 기밀하게 밀봉되는 유기 전자 기기(organic electronics)를 필요로 한다. 하나의 밀봉 접근법은 두 개의 유리 기판, 전자 기기를 형성하는 기재 기판 및 상기 전자 기기를 커버링(covering)하는 커버 기판 사이에 전자 기기를 봉합하는 기밀 하우징의 형성을 포함한다. 본 발명은 이러한 기밀 하우징을 형성하여 기밀하게 밀봉하는 OLED 디바이스에 대하여 유용하다. 본 발명의 후술하는 상세한 설명은 OLED 디바이스의 밀봉의 맥락에서 보여 준다. 그러나, 당해 기술 분야의 통상의 지식을 가진 자는 본 발명을 OLED 뿐만 아니라 그 외의 적용 예를 위하여 기밀 인클로저를 형성하는 것을 이용할 수 있다. 본 발명은 비-기밀 밀봉을 형성하기 위한 다양한 디바이스에도 사용될 수 있다.
도 1 및 도 2는 본 발명의 디바이스의 어떤 구체예에 따른 저항-가열 소자(101 및 201)의 평면도를 개략적으로 도시한다. 상기 저항-가열 소자는 전기 리드(105a, 105b, 105c 및 105d)를 갖는 폐쇄-루프 구조(103)를 가진다. "폐쇄-루프 구조"에 의하여는 전위 구배가 두 개의 전기 리드에 적용되는 경우, 전체 루프는 저항적으로 가열되며, 상기 두 개의 리드 사이의 두 개 측면이 두 개의 평행-연결 레지스터로서 기능을 하도록 전체 루프를 통과할 것이다. 그러므로, 예를 들면, 폐쇄-루프 구조는 폐쇄된 직사각형, 폐쇄된 원형 또는 임의의 그 외 다른 바람직한 폐쇄 형태를 가질 수 있다. 어떤 구체예에서, 상기 폐쇄-루프 구조는 두 개의 대응(opposite) 전기 리드의 중심에 연결되는 일직선(straight line)에 대칭적인 관계인 것이 바람직하다. 상기 폐쇄-루프 구조는 통과하는 전류에 의해서 가열되지 않는 실질적으로 갭(gap)이 없는 장점을 가지며, 그 결과 거기에 결합된 프릿 물질의 실질적으로 일정한 가열 및 상기 가열 소자와 그 밖의 조인될 부품 사이에 더욱 튼튼한 결합을 초래한다. 전류가 상기 가열 소자를 통과하는 경우, 루프 전체에 걸쳐 온도는 실질적으로 동일한 비율로 증가하는 것이 매우 바람직하다. 이를 위하여, 어떤 구체예에서, 상기 가열 소자의 루프는 실질적으로 일정한 폭 및 두께를 가지고, 두 개의 대응 전기 리드 사이의 상기 가열 소자의 두 부분의 길이는 실질적으로 동일하여 상기 루프에서의 전류 밀도가 실질적으로 일정하게 되어 상기 루프 전체에 걸쳐 일정한 열에너지의 방출을 초래한다. 도 1 및 도 2에 도시된 대표적인 가열 소자는 구조에서 단일 폐쇄 루프만을 나타낸다. 그러나, 어떤 구체예에서는 상기 가열 소자가 복수의 폐쇄-루프를 포함하는 구조를 가지는 것이 가능하고 바람직하다. 이러한 복수의 폐쇄-루프 구조는 동시에 복수의 구획(compartment)의 밀봉 및 형성이 가능하다.
상기 가열 소자의 두께는 다수의 요인에 따라서 측정될 수 있는데, 상기 요인에는 함께 결합될 OLED 기판들 사이에 필요한 거리, 상기 프릿 층의 두께, 및 상기 가열 소자를 형성하기 위한 방법이 있다. 상기 가열 소자의 두께는 0.025 내지 0.25㎜, 어떤 구체예에서는 0.05 내지 2.5㎜, 어떤 구체예에서는 0.1 내지 2.5㎜, 어떤 구체예에서는 0.2 내지 2.0㎜의 범위일 수 있다.
상기 가열 소자는 예컨대, 화학 기상 증착(chemical vapor deposition), 스퍼터링(sputtering), 스크린 프린팅(screen printing) 및 그 밖의 박막 공정(thin film process)에 의하여 형성될 수 있다. 상기 가열 소자는 예컨대, 금속 및 합금, 전기적으로 전도성 산화물, 반도체 물질, 및 이들의 조합으로 제조될 수 있다. 박막 공정에 적합한 물질의 예는 SiC, MoS2를 포함하나 이에 제한되지 않는다. 박막 공정은 매우 제어가능한 치수(dimension) 및 조성물과 함께 가열 소자에 증착시켜 사용될 수 있다.
특히 어떤 바람직한 구체예에서, 상기 가열 소자는 예컨대, 다이싱(dicing), 커팅(cutting), 에칭(etching) 등에 의하여 금속 호일과 같은 전도성 물질의 얇은 시트로부터 제조된다. 어떤 구체예에서 특히 유리한 금속 호일은 Al, Ag, Au, Cu 등으로부터 제조된 것을 포함한다. 상기 금속 선택을 결정하는 소자는 (i) 금속, 금속과 결합될 프릿물질 사이의 CTE 일치(match), 및 금속 및 결합될 기판 사이의 CTE 일치를 포함할 수 있다. 어떤 금속 합금은 CTE가 어떤 무기 프릿 물질에 근접하여서 본 발명에 매우 바람직하다. 예를 들면, 니켈-제1철 합금(nickel-ferrous alloy, 예를 들면, 상표명
Figure 112015025278510-pct00015
을 포함) 및 니켈-코발트-제1철 합금(nickel-cobalt-ferrous alloys, 예를 들면, 상표명
Figure 112015025278510-pct00016
을 포함)은 보로실리케이트 유리와 다른 두께 및 일치하는 CTE를 갖는 호일 또는 시트 형태로 구입할 수 있다. 하나의
Figure 112015025278510-pct00017
합금의 조성물은 29% 니켈, 17% 코발트, 0.2% 실리콘, 0.3% 망간, 및 53.5% 철 (중량 기준)이다. 이러한 낮은 CTE 금속 합금은 본 발명의 디바이스에서 저항-가열 소자에 대하여 매우 바람직하다. 이러한 금속 합금 시트는 금속 가계에서 요구되는 형상(geometry)으로 다이싱되고, 두께-감소 단계를 거치거나 거치지 않는 것을 구입하여 본 발명에 유리한 저항-가열 소자를 형성할 수 있다. 바람직한 패턴을 갖는 다이싱된 및 에칭된 가열 소자는 금속 호일로부터 많은 양으로 생산될 수 있다.
Figure 112015025278510-pct00018
Figure 112015025278510-pct00019
의 또 다른 이점은 자석에 의해 처리될 수 있고, 영구 자석 및 전자석을 포함한다. 그러므로, 얇고 구부리기 쉬운 넓은 치수를 갖는 루프도 용이하게 처리할 수 있다. 또한, 상기 금속 가열 소자의 전-산화처리 단계가 용융된 프릿 물질에 대한 가열 소자의 젖음성이 증가하는 어떤 구체예에서는 바람직할 수 있음을 알아냈다. 이는 가열 소자에 대한 금속으로서
Figure 112015025278510-pct00020
가 사용되는 경우 특히 그러하다. 금속의 산화제는 예컨대, 금속에 전류를 통과시키거나 오븐에서 금속을 가열시켜서 산소를 포함하는 대기에서 상기 소자를 미리-가열시켜 효과를 나타낼 수 있다.
금속 시트는 상기 가열 소자로 절단되기 전에 상기 프릿 물질로 코팅될 수 있다. 선택적으로, 저항-가열 소자 루프는 먼저 형성될 수 있고, 후속하여 기판에 고정되기 전에 일 측면 또는 양 측면에 프릿 물질로 코팅될 수 있다. 어떤 구체예에서, 이는 상기 가열 소자의 양 측면에 프릿 물질의 층을 코팅하는 것이 특히 바람직하다. 이렇게 하는 것은 기판에 프릿 물질의 루프의 선-적용, 및 상기 가열 소자와 선-적용된 프릿 루프 사이의 조정의 필요성을 제거할 수 있다. 도 3은 두 개의 주요한 표면에 적용된 프릿 물질의 두 개의 층(301a 및 301b)을 가지는 가열 소자를 도시한다.
본 발명에 유용한 상기 프릿 물질은 밀봉될 기판에 대하여 허용가능한 온도까지 가열 시 연화될 수 있어 요구된 품질로 바람직한 밀봉을 제공할 수 있는 임의의 유형의 프릿 물질일 수 있다. 예를 들면, 실투성 프릿 유리 물질은 연화 및 냉각시키는 경우 실투되나, 비-실투성 프릿 유리 물질은 밀봉 후 유리성질(glassy)이 남아있다. 전형적인 적외선-흡수 프릿 물질이 사용될 수 있음에도 불구하고 상기 프릿 물질은 적외선이 흡수되어서는 안된다. 상기 프릿 물질은 밀봉 온도까지 가열되는 경우 연화 및 밀봉을 위하여 필요한 유동학(rheology)을 제공하는 유리 상을 포함한다. 부가적으로, 상기 프릿 물질은 CTE 및/또는 그 밖의 물리적 특성을 변화시키는 충진재(filler material)를 포함할 수 있다. 대표적인 프릿 물질은 ZnO-B2O3-SiO2, SnO-ZnO-P2O5 족에 속하는 것들을 포함하나, 이에 제한되지 않는다. 미국특허 제7,214,441호, 제6,737,375호 및 제6,291,092호는 다양한 카테고리의 프릿 물질을 개시하고, 이들의 관련된 부분은 참조로서 본 명세서에 포함된다.
상기 프릿 물질은 상기 가열 소자 또는 결합될 기판 표면의 영역에 적용될 수 있다. 어떤 구체예에서, 상기 프릿 물질은 상기 가열 소자와 기판 표면이 결합하기 전에 상기 가열 소자의 표면에 적용된다. 이러한 접근법은 상기 가열 소자와 함께 기판에 미리-형성된 프릿 라인의 배열 문제를 제거한다. 어떤 또 다른 구체예에서, 프릿 물질은 기판의 표면에 미리 형성되고, 상기 가열 소자는 후속하여 프릿 라인 상에 배치되며, 상기 프릿 물질을 통하여 상기 표면에 결합되도록 한다.
상기 기판의 표면 또는 상기 가열 소자의 표면에 대한 상기 프릿 물질의 적용 예는 당해 기술 분야에서 공지된 임의의 방법을 사용할 수 있다. 예를 들면, 프릿 분말 및 바인더(binder)를 포함하는 프릿 페이스트를 형성할 수 있고, 상기 가열 소자의 표면 및/또는 상기 기판 표면에 연속적으로 예컨대, 스크린 프린팅, 플로우 코팅, 스프레이 코팅, 딥 코팅(dip coating), 브러싱(brushing) 등에 의하여 도포할 수 있다. 선택적으로, 상기 프릿 물질은 화학 기상 증착, 스퍼터링 등과 같은 박막 형성 공정에 의하여 상기 기판의 표면 또는 상기 가열 소자의 표면에 증착될 수 있다. 많은 박막 공정은 일정한 두께 및 폭을 가지는 프릿 층을 형성하는데 사용될 수 있다.
도 4는 본 발명의 하나의 구체예에 따른 디바이스의 단면도를 도시한다. 이러한 디바이스에서,
Figure 112015025278510-pct00021
또는
Figure 112015025278510-pct00022
로 제조되는 것과 같은 금속 저항 가열 소자(103)은 기판의 표면(401)과 결합된다. 상기 금속 저항 가열 소자는 프릿 물질의 층(301a 및 301b)으로 각 측면에 커버된다. 이러한 기판(401)은 전자 부품이 구성된 OLED 디바이스의 기재 기판 또는 OLED 디바이스의 커버 유리 기판일 수 있다. 상기 기판(401)은 유리, 유리-세라믹, 결정성 또는 복합체 물질로 제조될 수 있다. 바람직하게는, 기판(401) 및 저항 가열 소자(103) 사이의 결합은 기밀이다. 상기 가열 소자 및 상기 기판(401) 사이의 결합은 예컨대, 전류를 상기 가열 소자에 통과시키거나 적외선 빔 가열, 오븐 가열(여기서, 기판은 바람직하게 가열에 민감한 구성 소자를 산출하지 않음) 등과 같은 다른 가열 수단에 의하여 결합 온도까지 상기 기판 및 상기 가열 소자를 가열하여 달성될 수 있다. 도 4에 도시된 디바이스는 시판될 수 있고, 미리-제조된 전자 기기를 갖는 또 다른 기판이 접착되는 장소인 OLED 디스플레이 제조 시설로 이동된다.
도 5는 도 4에서 도시된 디바이스(401)와 또 다른 기판(403)의 결합을 개략적으로 설명한다. 상기 언급된 바와 같이, 상기 기판(403)은 OLED와 같은 기능적인 부품을 지탱(bear)하거나 부가적인 미리-형성된 부품이 없는 커버 소자일 수 있다. 상기 프릿 물질(301b)의 층에 걸쳐 상기 기판(403)이 위치 및 두 개의 기판의 배열시, 전류는 상기 저항-가열 소자를 통과하도록 하며, 여기서, 상기 프릿 물질은 가열 및 연화되어 상기 가열 소자 및 상기 기판 표면 사이를 흐른다. 냉각시, 상기 프릿은 경화하여 상기 가열 소자 및 상기 기판 표면 사이에 결합을 형성한다. 어떤 구체예에서, 기판(401)에 대해서 기판(403)에 외부 힘 F로 적용되어, 기밀 결합이 상기 기판(401) 및 상기 가열 소자 사이 및 상기 가열 소자 및 상기 기판(403) 사이에 달성될 수 있도록 하는 것이 바람직하다. 밀봉 동안 상기 기판에 외부 힘 F의 적용은 프릿을 상기 가열 소자 및 상기 기판 표면 사이에 흐르도록 하여 최종 디바이스에서 프릿 물질의 층의 더욱 일정한 두께를 유발하도록 한다. 또한, 외부힘 F의 적용은 필요한 가열 파워를 감소시켜 동일한 정도의 밀봉(seal)을 얻으며, 열에 민감한 주변 부품의 손상 가능성을 감소시킨다. 외부 힘은 밀봉되는 기판의 영역에 직접 적용되고, 상기 적용된 힘은 실질적으로 일정한 것이 바람직하다. 외부 힘을 적용시키기 위한 하나의 접근법은 밀봉되는 영역을 따라 상부의 기판 위에 고정 중량(static weight)을 사용하는 것이다.
도 9 및 도 10은 본 발명 디바이스의 두 개의 서로 다른 구체예를 나타낸다. 도 9에 따르면, 기판(401)에 두 개의 인접한 층(901 및 903)을 포함하고 폐쇄-루프 구조를 가지는 저항-가열 소자가 형성된다. 그 뒤 프릿 물질의 층(905)은 층(903)의 표면에 적용된다. 도 10에서, 제2 기판(403)은 도 4에서 도시된 바와 같이 실질적으로 동일한 방법으로 직접 저항 가열에 의하여 프릿 물질 층 (905)에 결합된다. 상기 언급한 바와 같이, 상기 두 개의 층(901 및 903)은 화학 기상 증착, 스퍼팅 등과 같은 박막 공정에 의하여 형성될 수 있다. 층(901)은 기판(401)의 CTE(CTES1)와 가까운 CTE(CTEHEL1)를 가지도록 선택될 수 있고, 층(903)은 상기 프릿 물질의 CTE(CTEFL1)와 가까운 CTE(CTEHEL2)를 가지도록 선택될 수 있으며, 상기 프릿 물질은 상기 기판(403)의 CTE(CTES2)와 가까운 CTE를 가지도록 선택될 수 있다. 디바이스에서, 상기 물질의 CTE의 관계식은 어떤 구체예에서 다음과 같이 기술될 수 있다.
|CTEHEL1 - CTES1| ≤ |CTEHEL2 - CTES1|, 및
|CTEHEL2 - CTEFL1| ≤ |CTEHEL1 - CTEFL1|,
여기서, CTES1은 제 1 기판의 CTE이고, CTEFL1은 상기 프릿 물질의 제 1층의 CTE이며, 연산 기호 |X|는 변수 X의 절대 값을 의미한다.
또한, 본 발명에 따른 기밀 밀봉된 디바이스는 금속 시트로부터 제조된 하나 이상의 저항 가열 소자를 포함하는 것이 바람직하다. 상기 금속 시트는 인접한 프릿 물질의 층 및 기판의 CTE와 일치되는 다른 CTE를 가지도록 선택될 수 있다. 예를 들면, 서로 다른 CTE를 갖는
Figure 112015025278510-pct00023
Figure 112015025278510-pct00024
합금은 이들 층을 위하여 구입될 수 있다. 이들 금속으로 제조된 저항 가열 소자는 쌓아 올려지거나 및/또는 코-롤링(co-roll)되어 디바이스에서 바람직한 특성 및 구조를 형성한다.
본 발명의 어떤 구체예에 따르면, 본 발명의 복수의 디바이스는 전류를 동시에 이들에게 상기 저항-가열 소자에 통과시켜 동시에 밀봉될 수 있다. 도 8은 본 발명의 하나의 구체예에 따라 동시에 밀봉되는 복수의 디바이스 (803(1,1), 803(1,2), ..., 803 (1, n), ... 803(m, 1), 803(m,2), ..., 803(m,n))의 매트릭스의 전기 연결 패턴을 도시한다. 적외선 프릿 밀봉과 같은 방사선 프릿 밀봉과 비교하면, 이러한 접근법은 더욱 적은 장비를 필요로 하고, 밀봉될 복수의 디바이스 사이에 더 더욱 일정하고 재현성 높은 가열을 결과할 수 있다.
밀봉공정 동안, 상기 가열 소자 및 상기 기판의 온도는 예컨대, 적외선 카메라를 사용하여 모니터링될 수 있다. 상기 가열 소자에 적용된 전류는 따라서, 조절될 수 있다. 만일 열점이 가열 공정 동안 관측되는 경우, 상기 저항 가열 소자의 치수는 더욱 일정한 가열을 달성하도록 용이하게 조절될 수 있다. 그러므로, 상기 기판 및 그 위에 위치할 민감한 부품의 과-열을 피할 수 있다. 한편으로는, 냉점은 실질적으로 동일한 방법으로 발견할 수 있고 제거될 수 있다.
디바이스 또는 이의 일부의 돌발적 가열 및 냉각은 기판 및/또는 가열 소자로부터 프릿의 결합을 끊어 프릿 층 및 기판에서의 균열을 일으킬 수 있고, 상기 밀봉된 디바이스의 성능에 해로운 잔여 응력을 유발시킬 수 있다. 상기 밀봉된 영역의 응력을 감소시키기 위하여, 프릿 밀봉된 디바이스는 때때로 밀봉시 어닐링(anneal)이 요구된다. 본 발명에서, 이러한 어닐링 단계는 매우 통상적으로 상기 밀봉 단계와 조합되어 상기 가열 소자를 통과하는 전류를 감소시킬 수 있다. 이러한 전류는 프로그램-제어될 수 있어 서로 다른 단계의 가열, 밀봉 및 어닐링 공정에서 바람직한 수준의 가열을 얻을 수 있다. 밀봉 단계와 유사하게, 어닐링 단계는 디바이스의 온도 및 가장 관련 영역(예를 들면, 민감한 전기 부품을 지탱하는 가열 디바이스와 인접한 영역)의 온도를 정확하게 제어할 수 있게 하기 위하여 적외선 카메라를 사용하여 모니터링될 수 있다.
본 발명의 두 번째 및 세 번째 양상에 따른 공정에서, 상기 단계들은 이들이 레이 아웃된 순서로 수행할 필요는 없다. 예를 들면, 세 번째 양상의 하나의 구체예에 따르면, 단계 (B), (C) 및 (D)는 연속적으로 (B) → (C) → (D)로 수행될 수 있다. 그러나, 어떤 구체예에서, 이는 단계 (B)의 프릿 물질의 제 2 층 및 단계 (C)의 프릿 물질의 제 1 층이 가열 소자의 두 개의 대응 측면에 먼저 적용되고, 프릿 물질의 두 층을 산출하는 가열 소자는 그 뒤 제공 및 상기 제 1 기판의 표면에 위치하여, 단계 (B), (C) 및 (D)를 동시에 완성한다. 또 다른 구체예에서, 단계 (B)의 프릿 물질의 제 2 층이 상기 가열 소자의 제 2 측면에 먼저 적용되고, 프릿 물질의 제 2 층을 지탱하는 상기 가열 소자는 그 뒤 상기 제 1 기판의 표면에 제공되고 위치되며, 단계 (B) 및 (C)를 동시에 완성한다. 그 후, 상기 프릿 물질의 제 1 층은 제 1 기판에서 말단부인 상기 가열 소자의 제 2 측면의 대응 제 1 측면에 적용되어 단계 (D)를 완성한다.
본 발명의 세 번째 양상의 어떤 구체예에서, 상기 방법은 단계 (C) 이후 및 단계 (E) 이전에 상기 프릿 물질의 제 2 층을 통하여 상기 제 1 기판에 상기 가열 소자를 결합시키는 단계 (C1)을 포함한다. 이러한 결합은 전류를 가열 소자에 통과시키거나, 적외선 광 가열에 의하거나 오븐에 제 1 기판 및 가열 소자 및 프릿 물질의 제 2 층을 위치시켜 달성될 수 있다. 어떤 특정한 구체예에서, 단계(D)는 단계 (C1)전에 수행되었는데, 즉, 상기 프릿 물질의 제 1층은 단계 (C1)에서 프릿 물질의 제 2 층과 가열소자로 동시에 가열된다. 어떤 또 다른 특정한 구체예에서, 단계 (D)는 단계 (C1) 이후에 수행되는데, 즉, 프릿 물질의 제 1 층은 가열 소자가 프릿 물질의 제 1 층을 통하여 제 1 기판과 결합된 후에 적용된다.
미국 공개특허 제2007/0096631호 및 미국특허 제7,282,393호에 기술된 직접 저항-가열 밀봉 접근법과 비교해 보면, 본 발명의 직접 저항-가열 접근법은 냉점의 이탈 없이 프릿 물질을 실질적으로 일정하게 가열할 수 있는 장점이 있고, 더욱 고품질의 밀봉을 유발시키며, 균열을 덜 형성하는 더욱 낮은 응력 및 실질적으로 일정한 응력 분배를 유발한다. 실험실 실험은 폐쇄-루프 디자인이 가열 소자의 프레임 주위에 일정한 가열 패턴을 제공할 수 있음을 나타냈으나, 미국 공개특허 제2007/0096631호 및 미국특허 제7,282,393호의 개방-루프 디자인은 두 개의 리드가 가까이 인접되었던 접속(conjunction)에서 냉점을 생성하였다. 이러한 냉점은 충분한 프릿의 용융 결핍의 원인이 되고, 결과적으로 밀봉(seal)에서 약한 연결(weak link)을 초래하며, 결국에는 프릿의 균열 및 박리의 가능성을 유발한다.
적외선 광 빔에 프릿 물질(적외선-흡수되어야함)을 노출시키는 것을 포함하는 적외선 방사선 밀봉과 비교하면, 본 발명의 어떤 구체예는 하나 이상의 다음의 이점을 가진다.
본 발명의 어떤 구체예는 더욱 단순한 공정 및 더욱 우수한 품질 제어를 제공할 수 있다. 적외선 조사 밀봉은 페이스트(paste)의 형태로 프릿의 형성 및 분사를 요구하여 프릿 라인을 형성한다. 프릿 페이스트의 제조, 분산 및 소결 공정은 상당히 복잡한데, 이는 많은 단계 및 변수를 포함하고 있기 때문이며, 이는 프릿의 품질의 지속성(consistency)에 영향을 미친다. 조사 에너지 흡수는 유리 입자 크기, 다공성, 프릿의 형태, 프릿하에서의 표면의 조건, 광 빔의 형태 및 크기, 이동 속도 등과 같은 많은 요인에 의하여 영향을 받을 수 있다. 대조적으로, 프릿 물질의 스퍼터링 증착(본 발명의 수용) 및 집적된 저항 가열 공정이 더욱 간단하다. 프릿은 직접 벌크 유리(목표물)로부터 증착될 수 있으며, 이는 볼 밀링(ball milling), 필러 상(filler phase). 유기 용액(organic vehicle), 점도 문제(viscosity issue), 소결 등을 제거한다. 프릿은 레이저 가열보다 더욱 간단하고 작동이 용이하며 더 더욱 일정한 레지스터로부터 열을 전도하여 용융될 수 있다.
본 발명의 어떤 구체예는 유리와 함께 더욱 우수한 CTE 일치를 제공한다. 프릿은 항상 커버 및 기판 유리보다 더욱 높은 CTE 값을 가진다. 이러한 불일치(mismatch)는 만일 프릿 물질이 기질 사이에서의 단지 매질(media)인 경우, 프릿 또는 유리 또는 둘다의 열 응력 및 균열의 원인이 될 수 있다. 충진재가 프릿에서 CTE를 조절하기 위하여 포함될 수 있다고 하더라도, 이러한 접근법은 두 가지 이유에서 가장 효과적이지는 않다. 첫째, 상기 충진재가 프릿에 분산되지 않은 경우, CTE는 프릿에서의 하나의 위치에서 다른 위치까지 변할 수 있으며, 밀봉된 디바이스에서 응력을 일으킨다. 둘째, 임계 CTE 불일치는 프릿과 기판 사이의 경계면에서 존재하나, 상기 충진재는 프릿의 몸체(body)에 있고, 그래서 CTE-조절은 불충분할 수 있다. 스퍼터링 증착 기술을 사용하여, 레지스터 및 프릿은 점진적인 CTE 변화를 가지는 적층(layer-by-layer)을 이룰 수 있어서, 상기 CTE은 서로 서로 더욱 효과적인 방법으로 일치된다.
본 발명의 어떤 구체예는 더욱 우수한 프릿 품질 및 균일성을 제공한다. 프릿 품질은 폭 및 두께의 균일성, 표면의 매끄러움, 단면적 프로파일 등으로 평가된다. 적외선 빔 밀봉 방법을 이용한 프릿 페이스트 분산 공정에서, 상기 프릿 단-면적은 항상 표면 장력 때문에 물-비드 모양(water-bead shape)이고, 폭 및 두께는 항상 변동한다. 이에 더하여, 흩어진 유리 입자 크기 때문에, "짙은 점"은 종종 프릿 표면에서 발견되며, 이는 밀봉 동안 약한 접촉 또는 균열의 원인이 될 수 있다. 본 발명의 어떤 구체예에 따른 스퍼터링 증착을 사용하여, 상기 프릿은 정확한 치수(폭 및 두께) 및 사각형 프로파일로 증착될 수 있어서, 더욱 우수한 표면 접촉 및 더 큰 밀봉이 가능한 영역을 제공할 수 있다.
본 발명의 어떤 구체예는 프릿 밀봉(seal)에서의 더욱 낮은 다공성을 제공한다. 다공성은 적외선 빔 밀봉된 프릿에서 결함있는 미세 구조로서 간주되는데, 이는 다공성이 광 빔을 방해하고 레이저 에너지 흡수를 변경하기 때문이다. 또한 다공성은 세기 및 프릿의 결합을 낮춘다. 과도한 다공성은 프릿 밀봉의 기밀성(hermeticity)에 영향을 미칠 수 있다. 불행하게도, 다공성은 실질적으로 프릿 페이스트 및 소결 공정과 관련되어 있다. 대조적으로, 스퍼터링 증착 기술은 더욱 밀집된 프릿을 제공하고 다공성 문제를 해결할 수 있다.
본 발명은 출발-정지 지점(start-stop point)없이 밀봉된 프릿 루프를 가능하게 한다. 적외선 광 빔 프릿 밀봉은 페이스트 분산 단계 및 광 노출 단계에서 출발/정지 지점을 포함한다. 이러한 출발-정지 지점은 최종 밀봉에서 약한 지점일 수 있다. 조사 출발/정지 지점은 전형적으로 밀봉 공정 동안 두 번 가열되고, 이는 프릿을 강타(sock)할 수 있고 마이크로-균열에 노출될 수 있다. 폐쇄-루프 직접 저항 가열을 사용하여, 상기 프릿 라인은 실질적으로 균일하게 가열될 수 있다. 더욱이, 어떤 구체예에서는 프릿의 스퍼터링 증착을 사용하는 경우, 프릿 라인은 가열 소자와 기판이 결합하도록 가열하기 전에 실질적으로 일정한 두께를 가지도록 형성할 수 있다.
본 발명의 어떤 구체예는 적외선 광 빔 노출 접근법에서 필요한 것보다 더 얇은 프릿 라인의 사용을 가능하게 한다. 더 얇은 프릿을 사용하는 것은 많은 이점이 있다. 우선, 더 얇은 프릿은 용융에 더 적은 에너지를 필요로 해서, 금속 리드의 열 손상의 위험을 감소시킨다. 이는 공정 윈도위의 폭 넓어져서 매우 가치가 있다. 둘째, 부피가 큰 조인트(bulky joint)보다 얇은 조인트가 더 강하고, 더욱 구부러지기 쉽기 때문에 더 얇은 프릿은 밀봉(seal)의 기계적 성능을 향상시킨다. 취성 및 구부러짐의 결핍은 프릿 밀봉 대 에폭시 밀봉의 주요 단점이기 때문에, 이는 에폭시 밀봉과의 경쟁에서 중요하다. 셋째, 더 얇은 프릿은 열 팽창/수축을 감소시켜, 잔여 응력을 감소시킨다. 잔여 응력은 현 공정에서 프릿 균열 및 지연된 방식으로의 실패을 유발하는 구동력으로 간주된다. 더 얇은 프릿(<2 마이크론)은 스퍼터링 증착에 의하여 용이하게 달성될 수 있으나, 현재 프릿 페이스트를 분산시키기 어렵다. 또한, 더 얇은 프릿은 저항 가열 시스템에서 쉽게 용융될 수 있으나, 빛 에너지 흡수는 프릿 두께가 감소함에 따라 감소되기 때문에 적외선 광 빔에 대해서는 어렵다.
전술한 바와 같이, 본 발명에서 사용된 가열 소자의 온도는 용이하게 측정될 수 있고, 적외선 이미징(infrared imaging)과 같은 다양한 도구를 사용하여 제어될 수 있다. 적외선 광 빔 노출을 사용하는 것이 직접 측정되지 않는 경우 프릿의 온도는 제어 공정의 추가에 어려움이 있다. 저항 가열 방법을 사용하여, 레지스터 온도는 적외선 이미징과 같은 다양한 기술로 측정될 수 있다. 그러므로, 온도는 서로 다른 가열 소자, 서로 다른 프릿 물질, 서로 다른 기판 물질, 및 서로 다른 이용예를 위한 서로 다른 디바이스의 수요를 조절할 수 있다.
본 발명의 다양한 구체예에 따라 많은 디바이스가 밀봉될 수 있다. 위에서 언급한 바와 같이, 본 발명의 공정 파라미터는 서로 다른 물질 및 응용 제품의 요구에 적합하게 미세 조정될 수 있다. 한편으로, 본 발명에 따른 동일한 직접 저항 가열 시스템의 동일한 가열 소자, 동일한 프릿 물질, 및 동일한 형태는 상당한 변경 없이, 적외선 광 빔 가열 접근법의 요구된 윈도우 테스팅과 비교하여 많은 디바이스의 밀봉에 적용될 수 있다.
전술한 바와 같이, 본 발명의 밀봉 공정 동안 가열 소자의 가열 비율 및 냉각 비율 모두는 정확하게 프로그램된 현재 소스에 의하여 제어될 수 있어서, 필요한 가열 파워를 제공한다. 이는 어닐링 오븐에서 개별적인 어닐링의 필요성을 감소시킨다. 적외선 광 가열은 이러한 높은 제어도(degree of control)를 달성하는데 어려움이 있다.
빠른 밀봉은 본 발명에 의해서 달성될 수 있다. 긴 프릿 라인을 가지는 매우 큰 디바이스의 밀봉은 충분한 전류가 공급되는 한 단기간에 달성될 수 있다. 적외선 광 스캐닝 방법은 주어진 스캐닝 비율에서 프릿 라인의 전체 길이에 비례하여 상당히 장시간이 소요된다.
이하 실시 예를 통하여 본 발명을 더욱 설명하지만, 이에 한정되는 것은 아니다.
실시 예
2 내지 5 mils(0.05 내지 0.13 ㎜)의 두께인
Figure 112015025278510-pct00025
또는
Figure 112015025278510-pct00026
합금의 얇은 시트를 Ed Fagan Inc와 같은 상업적 공급업체로부터 구입하였다. 설계된 가열 소자 패턴은 광화학적 에칭 또는 마이크로-레이저 커팅 방법에 의하여 시트를 커팅하였다. 광화학적 에칭은 매우 정확하고, 손실(burr)이 없으며, 많은 양의 커팅에 적합하다. 상기 패턴은 약 550℃에서 약 2 내지 5 분 동안 미리-산화되고, 패턴은
Figure 112015025278510-pct00027
또는
Figure 112015025278510-pct00028
모두는 연 자성(soft magnet)이기 때문에 자성 플레이트(고정물(fixture) 도구로서)에 의해 수용될 수 있다. 프릿은 스크린-프린팅 또는 수압법(hydraulic method)에 의해 패턴의 일 측면에 증착된 다음, 미리-경화되었다. 마스킹(masking)은 스크린-프린팅 경우에 필요하다. 프릿은 스크린-프린팅 또는 수압법(hydraulic method)에 의해 패턴의 또 다른 측면에 증착된 다음, 미리-경화되었다. 마스킹(masking)은 스크린-프린팅 경우에 필요하다. 이중-프릿된 가열 소자는 적절하게 배열된 두 조각의 유리의 기판 사이에 샌드위치되었다. 프릿의 ㎜의 제곱 당 약 100 내지 150 그람, 탑 중량(top weight)은 커버 유리에 적용된다. 상기 가열 소자는 냉각 비율을 제어하기 위하여 프로그램된 컴퓨터인 DC 또는 AC 파워 서플라이에 연결된다. 상기 파워는 특정한 전류에서 켜지고, 상기 소자는 특정한 온도에서 특정 지속 시간 동안 가열되며, 실제 사용된 프릿에 따라 달라진다. 실험된 프릿에 대하여, 파라미터는 2 내지 5 초 동안 8 amps 및 600+/-50℃ 이었다. 전원은 특정한 비율에서 꺼지고, 이는 약 분당 100℃의 냉각 비율을 초래하였다. 상기 밀봉된 OLED 디바이스의 품질 및 결함을 검사하였다.
본 발명에 따른 실시 예에서, 일정한 두께 및 일정한 폭을 구비한 도 1에서 도시된 모양을 가지는 금속 가열 소자는 도 4에서 도시한 바와 같이 두 개의 유리 기판 사이에 제조 및 가열되었다. 실질적으로 일정한 가열 온도가 밀봉 공정 동안 달성되었다.
비교 실시 예에서, 도 6에서 도시된 모양을 가지는 금속 가열 소자(601)은 도 7에서 도시된 바와 같이 두 개의 유리 기판(609 및 611) 사이에 제조 및 가열되었다. 상기 금속 가열 소자는 두 개의 전기 리드 말단(605a 및 605b)을 가지며, 0.2㎜의 갭 xx를 가지는 개방-루프를 형성하는 몸체(603)를 포함한다. 적외선 카메라는 가열 공정의 관측 및 가열 소자의 온도의 모니터링에 사용되었다. 냉점은 밀봉 동안 두 개의 도입 말단(605a 및 605b) 사이에서 관측되었다.
본 발명의 다양한 수정 및 변경은 본 발명의 범위 및 의도를 벗어나지 않고 당업자에 의하여 가능하다. 그러므로, 본 발명은 첨부되는 청구항 및 이의 균등물을 포함하는 본 발명의 수정 및 변경을 포함한다.

Claims (22)

  1. (Ⅰ) 제 1 기판;
    (Ⅱ) 상기 제 1 기판과 결합된 전기 폐쇄 루프 구조(electrically closed-loop structure)를 가지고 하나 이상의 전기 리드를 포함하는 저항성 가열 소자(resistive-heating element) -상기 폐쇄 루프 구조는 하나 이상의 전기 리드의 각 하나에서 시작되고 끝나는 연속 루프를 형성하고, 전기 리드는 폐쇄 루프 구조를 형성하는 물질로 형성됨- ; 및
    (Ⅲ) 상기 제 1 기판으로부터 먼 쪽의(distal) 상기 저항성 가열 소자의 표면 위에 상기 저항성 가열 소자와 결합된 프릿 물질의 제1 층을 포함하고,
    상기 저항성 가열 소자는 전기 전도성 물질의 인접하는 다중 층(multiple adjacent layer)을 포함하고, 상기 전기 전도성 물질의 인접하는 다중 층은,
    상기 제 1 기판에 근접하고 제1 CTE를 갖는 제1 층; 및
    프릿 물질의 제1 층에 근접하고, 제1 CTE와 상이한 제2 CTE를 갖는 제2 층 -제1 CTE는 제2 CTE보다 제1 기판의 CTE에 더 가까움- 을 포함하는, 디바이스.
  2. 삭제
  3. 제1항에 있어서,
    (Ⅳ) 상기 프릿 물질의 제 1층에 결합된 제 2 기판을 더 포함하는 디바이스.
  4. 제3항에 있어서,
    상기 제 1 기판과 상기 제 2 기판의 사이에 기밀 인클로져(hermetically sealed enclosure)가 형성되는 디바이스.
  5. 제4항에 있어서,
    상기 프릿 물질의 제 1 층과 제 2 기판 사이의 결합의 응력은 실질적으로 일정한 디바이스.
  6. 제1항, 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 저항성 가열 소자는 0.025 내지 2.5㎜의 평균 두께를 갖는 디바이스.
  7. 제1항, 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 저항성 가열 소자는 니켈-제1철 합금(nickel-ferrous alloy) 및 니켈-코발트-제1철 합금(nickel-cobalt-ferrous alloy) 및 이들의 조합으로부터 선택된 금속을 포함하는 디바이스.
  8. 제1항, 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 저항성 가열 소자는, 하나 이상의 전기 리드에 전위 구배(electrical potential gradient)가 적용되는 경우, 상기 루프를 통과하는 전류 밀도가 실질적으로 균일하도록 배열된 하나 이상의 전기 리드를 포함하는 디바이스.
  9. (A) 제 1 기판 및 제 2 기판을 제공하는 단계;
    (B) 상기 제 1 기판의 표면 위에 폐쇄 루프의 구조를 가지는 프릿 물질의 제 2 층을 제공하는 단계;
    (C) 전기 폐쇄 루프 구조를 가지며, 상기 프릿 물질의 제 2 층과 직접 접촉시 프릿 물질의 제2 층의 폐쇄 루프 전체에 대해 연속적으로 확장되는 저항성 가열 소자를 제공하는 단계 -상기 저항성 가열 소자는 전기 전도성 물질의 인접하는 다중 층을 포함함- ;
    (D) 상기 제 1 기판으로부터 먼 쪽의 상기 저항성 가열 소자의 표면 위에 프릿 물질의 제 1 층을 제공하는 단계;
    (E) 상기 프릿 물질의 제 1 층과 상기 제 2 기판의 표면을 접촉시키는 단계; 및
    (F) 상기 저항성 가열 소자를 통하여 전류를 통과시켜 프릿 물질의 층들을 가열 및 연화시키고 상기 프릿 물질의 층들, 상기 저항성 가열 소자 및 상기 기판들을 기밀 결합시키는 단계를 포함하고,
    제1 기판에 근접하는 저항성 가열 소자의 제1 층은 프릿 물질의 제1 층에 근접하는 저항성 가열 소자의 제2 층보다 제1 기판의 CTE에 더 가까운 CTE를 갖는, 제 1 기판과 제 2 기판 사이에 기밀 인클로져를 형성하는 방법.
  10. 제9항에 있어서,
    상기 단계 (C)에서, 상기 저항성 가열 소자는 Ni-Fe 합금 및 Ni-Co-Fe 합금, 및 이들의 조합으로부터 선택된 금속으로 실질적으로 이루어진 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020107021791A 2008-02-29 2009-02-26 직접 저항 가열을 이용한 프릿 밀봉 KR101658248B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/074,144 US10135021B2 (en) 2008-02-29 2008-02-29 Frit sealing using direct resistive heating
US12/074,144 2008-02-29
PCT/US2009/001201 WO2009108321A1 (en) 2008-02-29 2009-02-26 Frit sealing using direct resistive heating

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023942A Division KR20150107892A (ko) 2008-02-29 2009-02-26 직접 저항 가열을 이용한 프릿 밀봉

Publications (2)

Publication Number Publication Date
KR20100132017A KR20100132017A (ko) 2010-12-16
KR101658248B1 true KR101658248B1 (ko) 2016-09-22

Family

ID=41012376

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157023942A KR20150107892A (ko) 2008-02-29 2009-02-26 직접 저항 가열을 이용한 프릿 밀봉
KR1020107021791A KR101658248B1 (ko) 2008-02-29 2009-02-26 직접 저항 가열을 이용한 프릿 밀봉

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157023942A KR20150107892A (ko) 2008-02-29 2009-02-26 직접 저항 가열을 이용한 프릿 밀봉

Country Status (6)

Country Link
US (1) US10135021B2 (ko)
JP (1) JP5706694B2 (ko)
KR (2) KR20150107892A (ko)
CN (1) CN102017792B (ko)
TW (1) TWI455638B (ko)
WO (1) WO2009108321A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440479B2 (en) * 2009-05-28 2013-05-14 Corning Incorporated Method for forming an organic light emitting diode device
KR101084174B1 (ko) * 2009-11-18 2011-11-17 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그 제조방법
KR101097320B1 (ko) * 2009-12-08 2011-12-21 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그 제조방법
KR101084217B1 (ko) * 2010-03-29 2011-11-17 삼성에스디아이 주식회사 배터리 팩, 및 배터리 팩의 제어 방법
KR101137393B1 (ko) 2010-06-01 2012-04-20 주식회사 엔씰텍 평판 표시 장치용 원장 기판 및 그 제조 방법
KR101174882B1 (ko) 2010-06-15 2012-08-17 주식회사 엔씰텍 평판 표시 장치, 평판 표시 장치용 원장 기판, 평판 표시 장치 제조 방법 및 평판 표시 장치용 원장 기판 제조 방법
KR101710180B1 (ko) 2010-09-02 2017-03-09 삼성디스플레이 주식회사 평판 표시 장치 및 평판 표시 장치용 원장기판
KR20120044021A (ko) 2010-10-27 2012-05-07 삼성모바일디스플레이주식회사 평판 표시 장치 및 평판 표시 장치 제조 방법
CN102916137B (zh) * 2012-11-05 2015-10-14 电子科技大学 一种有机电致发光器件的封装结构和封装方法
KR102107766B1 (ko) 2013-07-09 2020-05-27 삼성디스플레이 주식회사 밀봉장치 및 그를 이용한 표시장치의 제조방법
US11438973B2 (en) 2014-04-10 2022-09-06 Metis Design Corporation Multifunctional assemblies

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096631A1 (en) * 2005-11-01 2007-05-03 Un-Cheol Sung Flat panel display and fabricating method thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590468A (en) 1969-02-19 1971-07-06 Sperry Rand Corp Glassy phase method for making pure alumina-to-metal hermetic seals
US3582978A (en) 1969-08-28 1971-06-01 Tektronix Inc Rivet-shaped electrical lead-through contact
US3807833A (en) 1971-10-29 1974-04-30 Optel Corp Electro-optic cell having a liquid isolated from its hermetic sealing means
JPS542080B2 (ko) * 1975-08-30 1979-02-01
JPS5480314A (en) * 1977-12-09 1979-06-27 Tokyo Shibaura Electric Co Glass joining method and apparatus therefor
US4293325A (en) 1978-05-22 1981-10-06 Corning Glass Works Method of forming hermetic seals
US4221604A (en) 1978-05-22 1980-09-09 Corning Glass Works Hermetic seals
US4289538A (en) 1978-09-13 1981-09-15 Corning Glass Works Sealing glass-ceramic articles
US4676817A (en) 1986-08-25 1987-06-30 Harshaw/Filtrol Partnership Method and apparatus for forming a hermetic seal between glass and metal
US5267564A (en) 1991-06-14 1993-12-07 Siemens Pacesetter, Inc. Pacemaker lead for sensing a physiologic parameter of the body
US5938956A (en) * 1996-09-10 1999-08-17 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US6058782A (en) 1998-09-25 2000-05-09 Kulite Semiconductor Products Hermetically sealed ultra high temperature silicon carbide pressure transducers and method for fabricating same
JP2000143262A (ja) 1998-11-02 2000-05-23 Canon Inc 発熱体、フリット焼成体及びこれを用いたガラス外囲器の製造方法
JP3669877B2 (ja) * 1999-09-02 2005-07-13 株式会社村田製作所 電子部品の製造方法および電子部品
US20020117965A1 (en) 2001-02-23 2002-08-29 Osram Sylvania Inc. High buffer gas pressure ceramic arc tube and method and apparatus for making same
US6554672B2 (en) 2001-03-12 2003-04-29 Micron Technology, Inc. Flat panel display, method of high vacuum sealing
EP1389792A1 (en) * 2001-04-23 2004-02-18 Kabushiki Kaisha Toshiba IMAGE DISPLAY DEVICE&comma; AND METHOD AND DEVICE FOR PRODUCING IMAGE DISPLAY DEVICE
US6811916B2 (en) 2001-05-15 2004-11-02 Neah Power Systems, Inc. Fuel cell electrode pair assemblies and related methods
US6825429B2 (en) 2003-03-31 2004-11-30 Agilent Technologies, Inc. Hermetic seal and controlled impedance RF connections for a liquid metal micro switch
US6998776B2 (en) 2003-04-16 2006-02-14 Corning Incorporated Glass package that is hermetically sealed with a frit and method of fabrication
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
JP2004354830A (ja) * 2003-05-30 2004-12-16 Toshiba Corp 表示装置およびその製造方法
US8680443B2 (en) * 2004-01-06 2014-03-25 Watlow Electric Manufacturing Company Combined material layering technologies for electric heaters
US7371143B2 (en) * 2004-10-20 2008-05-13 Corning Incorporated Optimization of parameters for sealing organic emitting light diode (OLED) displays
US7281412B2 (en) * 2005-09-08 2007-10-16 Olenick John A In-situ seal integrity monitoring
KR100671647B1 (ko) 2006-01-26 2007-01-19 삼성에스디아이 주식회사 유기전계발광 표시 장치
KR101281888B1 (ko) 2006-06-30 2013-07-03 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096631A1 (en) * 2005-11-01 2007-05-03 Un-Cheol Sung Flat panel display and fabricating method thereof

Also Published As

Publication number Publication date
US20090218320A1 (en) 2009-09-03
JP5706694B2 (ja) 2015-04-22
CN102017792B (zh) 2013-09-18
TWI455638B (zh) 2014-10-01
CN102017792A (zh) 2011-04-13
WO2009108321A1 (en) 2009-09-03
US10135021B2 (en) 2018-11-20
KR20150107892A (ko) 2015-09-23
JP2011515008A (ja) 2011-05-12
KR20100132017A (ko) 2010-12-16
TW201002130A (en) 2010-01-01

Similar Documents

Publication Publication Date Title
KR101535316B1 (ko) 큰 디바이스의 프릿 밀봉
KR101658248B1 (ko) 직접 저항 가열을 이용한 프릿 밀봉
RU2750688C2 (ru) Способ изготовления электронного силового модуля посредством аддитивной технологии и соответственные подложка и модуль
JP4540669B2 (ja) フリットにより密封された有機発光ダイオードディスプレイおよびその製造方法
JP3699652B2 (ja) プラチナ温度センサおよびその製造方法
JP6110159B2 (ja) 複合部材及びその製造方法
WO2013008865A1 (ja) 積層体及び積層体の製造方法
KR20160065864A (ko) 금속-세라믹 땜납 연결을 생성하는 방법
CN101341225A (zh) 复合材料,特别是多层材料以及粘合剂或结合材料
US20140252578A1 (en) Balanced stress assembly for semiconductor devices
CN110401989B (zh) 提高微晶玻璃基底上薄膜电极引出线工作稳定性的方法
JP7050455B2 (ja) 静電チャックの製造方法
Liu et al. Laser sintering of nano-ag particle paste for high-temperature electronics assembly
JPH0870036A (ja) 静電チャック
JPH04278983A (ja) 表示パネルの封止方法
EP2782124A1 (en) Power semiconductor mounting
JP7192100B2 (ja) 窒化珪素回路基板、及び、電子部品モジュール
Mizusaki et al. Au–Sn Soldering Using a Micro-heater to Restrain Excess Temperature Rise Inside the Package
JPH107480A (ja) 金属−セラミックス複合基板及びその製造法
JPH03182088A (ja) アルミニウム製フィン付きセラミック発熱部材
KR20210016521A (ko) 모든 알루미늄 히터
JP2018181865A (ja) 保持装置
GB2109997A (en) Method of manufacturing semi-conductor assemblies
TW200539403A (en) Method for manufacturing a chip arrangement and varnish for carrying out the method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150803

Effective date: 20160520

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)