KR101644915B1 - 플라즈마 처리 장치 - Google Patents

플라즈마 처리 장치 Download PDF

Info

Publication number
KR101644915B1
KR101644915B1 KR1020150022299A KR20150022299A KR101644915B1 KR 101644915 B1 KR101644915 B1 KR 101644915B1 KR 1020150022299 A KR1020150022299 A KR 1020150022299A KR 20150022299 A KR20150022299 A KR 20150022299A KR 101644915 B1 KR101644915 B1 KR 101644915B1
Authority
KR
South Korea
Prior art keywords
film
socket
wafer
conductor
substrate
Prior art date
Application number
KR1020150022299A
Other languages
English (en)
Other versions
KR20160031387A (ko
Inventor
도루 아라마키
미치카즈 모리모토
겐에츠 요코가와
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20160031387A publication Critical patent/KR20160031387A/ko
Application granted granted Critical
Publication of KR101644915B1 publication Critical patent/KR101644915B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

수율을 향상시킨 플라즈마 처리 장치를 제공한다.
처리실 내에 형성한 플라즈마를 이용하여 시료대 상에 놓인 시료를 처리하는 플라즈마 처리 장치에 있어서, 시료대는, 기재 상면에 유전체제의 막과, 이 유전체제의 막의 상방에서 접착제를 사이에 두고 접합되고 그 내부에 고주파 전력이 공급되는 막 형상의 전극을 갖는 소결판을 가지며, 상기 고주파 전력을 공급하는 막 형상의 전극과의 커넥터부가, 상기 관통 구멍 내에 배치되고 상부가 상기 막 형상의 전극과 접합되며 하부가 상기 고주파 전력의 급전 경로의 단부와 접속되는 도체부 및 상기 관통 구멍 내에서 상기 도체부의 외주를 둘러싸서 상기 도체부와 상기 기재의 사이에 배치되고 절연성 재료로 구성된 보스를 구비하며, 도체부의 중심의 막대 형상 부재와 그 주위를 둘러싸는 소켓의 상단이 보스보다 높은 위치에 배치되고, 소켓의 상단에 있어서 소켓과 막대 형상 부재의 사이에의 접착제의 들어감을 방지하는 구성을 구비했다.

Description

플라즈마 처리 장치{PLASMA PROCESSING APPARATUS}
본 발명은, 진공 용기 내부에 배치된 처리실 내에 배치한 시료대 상에 놓인 처리 대상의 웨이퍼를 이 처리실 내에 형성한 플라즈마를 이용하여 에칭 처리하는 플라즈마 처리 장치 또는 플라즈마 처리 방법에 관한 것이고, 특히, 반도체 웨이퍼 등의 기판 형상의 시료를 놓은 시료대 내의 전극에 고주파 전력을 공급하면서 당해 시료를 처리하는 플라즈마 처리 장치에 관한 것이다.
반도체 디바이스의 회로를 반도체 웨이퍼 등의 시료 상에 형성하는 제조 공정에서는, 반도체 웨이퍼 상에 미리 배치된 복수의 막층으로 구성된 막 구조를 플라즈마를 이용하여 에칭하는 드라이 에칭이 행하여져 있다. 이러한 드라이 에칭을 행하는 플라즈마 처리 장치는, 플라즈마를 형성하기 위해 소정의 진공도로 되는 진공 용기를 구비하고, 내부의 공간인 처리실 내에 웨이퍼 등의 시료를 배치하여 처리용의 가스를 공급하여 플라즈마를 형성하며, 이 플라즈마 내에서 형성되는 반응성의 입자와 하전 입자를 이용하여, 막 구조 중 회로의 게이트나 절연층을 구성하는 박막을 마스크층을 따라 에칭하는 것이 일반적이다.
종래의 플라즈마 처리 장치는, 진공 처리 용기의 내부에 배치된 플라즈마가 형성되고 시료가 배치되는 처리실과, 이것에 연결되어 처리실 내에 처리용의 가스를 공급하는 가스 공급 장치와, 처리실 내의 압력을 원하는 값으로 유지하는 터보 분자 펌프 등의 진공 배기 장치, 그 상면에 재치된 피(被)처리재인 반도체 웨이퍼를 정전기력에 의해 흡착하여 유지하는 시료대와, 처리실 내에 플라즈마를 발생시키기 위한 전계, 또는 자계를 공급하는 플라즈마 생성 장치 등을 구비하여 구성된다. 플라즈마 생성 장치에 의해 공급된 전계 또는 자계에 의해, 처리실 내에 그 천장면에 배치된 도입 구멍을 통하여 공급된 처리 가스의 입자를 여기(勵起)하여 플라즈마가 형성되고, 플라즈마 내의 반응성 입자와 웨이퍼 상면의 막 구조의 재료가 상호 작용을 일으켜서 에칭 처리가 진행된다.
최근은, 반도체 디바이스의 집적도의 향상에 수반하여, 더 미세한 가공을 더 높은 정밀도로 실시하는 것, 결국은 가공 정밀도의 향상이 요구됨과 함께, 처리 대상의 막층을 복수의 단계에서 에칭하는 경우에도 더 높은 스루풋으로 처리하는 요구가 높아지고 있다. 이러한 요구에 대응하기 위해, 복수의 단계 각각에서의 에칭에 있어서 최적의 처리의 조건을 단시간에 실현하는, 예를 들면 최적의 웨이퍼의 온도를 실현하는 것이 요구되고 있다. 이러한 다른 조건으로 실시되는 복수의 단계에 있어서 최적의 온도를 스루풋을 가능한 한 손상시키지 않고 실현하기 위해서는, 웨이퍼 또는 이것을 재치하는 시료대의 온도를 단시간에 변화시켜 양호한 정밀도로 조절하는 구성이 필요해진다.
이러한 단시간에 웨이퍼의 온도를 변화시킴에 있어서는, 웨이퍼가 놓이는 시료대의 상부의 열용량을 가능한 한 작게 하는 것이 유효하다. 그것을 위해서는, 시료대의 웨이퍼와 접촉하는 상면과 웨이퍼 또는 시료대의 온도를 조절하기 위해 시료대 내에 배치되는 히터나 열교환 매체가 통류하는 유로 등의 온도 조절 수단과의 거리를 작게 하는 것이나 상부를 구성하는 부재의 점수를 적게 하여 웨이퍼와 온도 조절 수단 사이의 열전달의 효율을 높게 하는 것을 생각할 수 있다.
종래의 플라즈마 처리 장치에 있어서는, 이러한 과제를 달성하는 수단으로서, 웨이퍼를 정전 흡착하기 위해 직류 전력이 공급되는 막 형상의 전극에, 웨이퍼 상에 바이어스 전위를 형성하기 위해 공급되는 고주파 전력을 공급하는 것이 생각되어 왔다. 이러한 종래의 기술로서는, 일본국 공개특허 특개평6-45285호(특허문헌 1)가 알려져 있다. 이 종래 기술에서는, 시료대 내에 배치된 정전 흡착용의 막 형상의 전극을 상방에서 보아 복수 개로 분할하고, 처리의 속도나 가공 후의 형상의 분포가 웨이퍼의 상면의 방향에 대해 편차가 작아지도록, 복수의 전극에 공급되는 고주파 전력의 전압값을 조절함으로써, 에칭 처리의 특성의 편차를 원하는 범위 내로 하는 것이다.
일본국 공개특허 특개평6-45285호 공보
그러나, 상기 종래의 플라즈마 처리 장치에서는, 이하의 점에 대한 고려가 불충분했기 때문에, 문제가 발생하고 있었다.
즉, 상기 종래 기술에서는, 직류의 전압과 고주파 전력(교류 전압)이 정전 흡착용의 막 형상의 전극에 공급되기 때문에, 높은 전압뿐만 아니라 종래의 것보다 큰 전류가 흐르게 된다. 이 때문에, 전극은 당해 전류에 의해 생기는 발열량이 커져, 웨이퍼의 온도의 분포의 편차가 커져 버린다.
이 때문에, 종래의 기술에서는, 처리의 조건을 원하는 값의 것으로 실현할 수 없어 웨이퍼의 처리의 수율이 손상되어 있었다. 본 발명의 목적은, 처리의 수율을 향상시킨 플라즈마 처리 장치를 제공하는 데에 있다.
상기 목적은, 처리실 내에 형성한 플라즈마를 이용하여 시료대 상에 놓인 시료를 처리하는 플라즈마 처리 장치에 있어서, 시료대는, 기재(基材) 상면에 배치되고 용사에 의해 형성된 유전체제(製)의 막과, 이 유전체제의 막의 상방에서 접착제를 사이에 두고 당해 유전체제의 막과 접합되고 내부에 고주파 전력이 공급되는 막 형상의 전극을 갖는 소결판을 가지며, 상기 고주파 전력을 공급하는 막 형상의 전극과의 커넥터부가, 상기 관통 구멍 내에 배치되고 상부가 상기 막 형상의 전극과 접합되며 하부가 상기 고주파 전력의 급전 경로의 단부(端部)와 접속되는 도체부 및 상기 관통 구멍 내에서 상기 도체부의 외주를 둘러싸서 상기 도체부와 상기 기재의 사이에 배치되고 절연성 재료로 구성된 보스를 구비하며, 도체부의 중심의 막대 형상 부재와 그 주위를 둘러싸는 소켓의 상단(上端)이 보스보다 높은 위치에 배치되고, 소켓의 상단에 있어서 소켓과 막대 형상 부재의 사이에의 접착제의 들어감을 방지하는 구성을 구비함으로써 달성된다.
본 발명에 의하면, 고주파가 인가되는 급전부 내부의 접착제의 강(强)전계를 완화시킴으로써 이상(異常) 발열을 없애고, 웨이퍼 핫 스폿이 없어지므로, 급전부 부근의 온도 기인의 디바이스 불량을 없애는 것이 가능해진다.
도 1은 본 발명의 실시예에 관련된 플라즈마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다.
도 2는 도 1에 나타내는 실시예에 관련된 웨이퍼 재치용 전극의 급전부의 구성을 확대하여 나타내는 종단면도이다.
도 3은 도 2에 나타내는 급전부의 주위의 온도의 분포를 수치 시뮬레이션하여 얻어진 결과를 나타내는 도면이다.
도 4는 도 2에 나타내는 실시예에 관련된 웨이퍼 재치용 전극의 급전부를 형성하는 일 단계의 상태를 나타내는 종단면도이다.
도 5는 도 2에 나타내는 본 실시예의 급전부에 고주파 전력이 공급되었을 때의 당해 급전부의 주위에 있어서의 전계의 강도의 분포를 시뮬레이션한 결과를 나타내는 도면이다.
도 6은 도 1에 나타내는 실시예의 변형예에 관련된 플라즈마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다.
도 7은 도 1에 나타내는 실시예의 다른 변형예에 관련된 플라즈마 처리 장치의 웨이퍼 재치용 전극의 막 형상의 전극에의 급전부의 구성의 개략을 모식적으로 나타내는 종단면도이다.
이하, 본 발명의 실시형태를 도면을 이용하여 설명한다.
[실시예 1]
이하, 본 발명의 실시예를 도 1에 의해 설명한다. 도 1은, 본 발명의 실시예에 관련된 플라즈마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다. 특히, 본 예에서는 플라즈마를 형성하는 수단으로서 마이크로파에 의한 ECR(Electron Cyclotron Resonance)을 이용하여 처리 대상의 반도체 웨이퍼 등의 시료를 에칭 처리하는 장치를 설명한다.
진공 용기(101)의 상부의 원통형의 부재의 상단에, 원판 형상을 가지며 마이크로파의 전계가 투과하는 석영 등의 유전체제의 재료로 구성된 유전체창(103)이 놓여 진공 용기(101)가 구성되고, 그 내외가 기밀하게 봉지된다. 봉지된 진공 용기의 내부에는, 반도체 웨이퍼 등의 피처리재인 웨이퍼(109)가 배치되고 플라즈마(116)가 형성되는 원통 형상을 갖는 처리실(104)이 형성된다.
또, 진공 용기(101)의 하방에는 처리실(104)과 연통하는 진공 배기구(110)를 개재하여 진공 배기 장치(도시 생략)가 연결되고, 진공 용기(101)의 상방에는, 유전체창(103)의 상방에 배치되고 내부에 마이크로파의 전계가 전파되는 도파관(105)과 도파관(105)의 단부에 배치된 마그네트론 등의 전자파 발생용 전원(106), 유전체창(103)의 상방을 덮고 진공 용기의 측방 주위를 둘러싸서 배치된 자기장 발생용 코일(107)이 배치되어 있다. 유전체창(103)의 하방이며 처리실(104)의 천장면을 구성하는 위치에, 원판 형상의 중앙부에 에칭 처리용의 가스가 하방의 처리실(104) 내로 도입되는 복수의 관통 구멍이 배치된 석영제의 샤워 플레이트(102)가 배치되어 있다.
전자파 발생용 전원(106)에 의해 발진되어 형성된 전계는, 유전체창(103)의 상방에 배치된 도파관(105)의 내부를 전파하여 처리실(104) 내에 도입되고, 처리실(104) 내의 처리용 가스를 여기하여 플라즈마(116)를 생성한다. 전계의 주파수는 특별히 한정되지 않지만, 본 실시예에서는 2.45㎓의 마이크로파가 이용된다. 원통형의 처리실(104)의 측방의 외주 및 천장면의 외측 상방에 배치되고 자기장을 형성하는 자기장 발생 코일(107)로부터 처리실 내에 공급되는 자계는, 2.45㎓의 전계와의 상호 작용에 의해 ECR를 형성할 수 있는 강도로 조절되어, 처리실(104) 내에 고밀도의 플라즈마(116)가 생성된다.
또, 처리실(104) 내의 플라즈마(116)가 생성되는 공간의 하방에는, 그 상면이 유전체창(103)에 대향하여 배치된 시료대인 웨이퍼 재치용 전극(108)이 구비되어 있다. 웨이퍼 재치용 전극(108)은 내부에 금속제의 원판 또는 원통형의 부재인 기재를 갖고 그 상면에는 알루미나나 이트리아 등의 세라믹스로 구성된 유전체막(120)이 피복되며, 웨이퍼(109)에 맞춰서 대략 원형으로 된 유전체막(120) 상면에 처리 대상의 시료인 웨이퍼(109)가 재치된다. 또한, 웨이퍼 재치용 전극(108)의 측벽의 외주에는, 웨이퍼 재치용 전극(108)이 플라즈마나 처리용 가스의 반응성이 높은 입자와 상호 작용하거나 웨이퍼(109)의 처리 중에 생긴 반응 생성물이 부착되거나 하는 것에 대응하기 위해 석영 등의 유전체 재료로 구성된 원통형의 서셉터(susceptor)(113)가 배치되고 웨이퍼 재치용 전극(108)을 둘러싸고 있다.
유전체막(120)의 내부에는, 웨이퍼(109)를 정전 흡착하기 위한 정전기력을 형성하기 위한 복수의 도전막(111)이 배치되고, 이것에 고주파 필터(125)를 개재하여 전기적으로 접속된 직류 전원(126)으로부터의 직류 전력이 공급된다. 본 실시예에서는, 고주파 필터(125)와 도전막(111) 사이의 급전 경로 상에는, 정합 회로(128)를 개재하여 고주파 전원(124)이 전기적으로 접속되어 있고, 이 구성에 의해 웨이퍼(109)의 처리 중에 있어서 정전 흡착용의 도전막(111)에 고주파 전력이 공급되어, 웨이퍼(109)의 상방의 처리실(104) 내에 형성되는 플라즈마(116)의 전위와의 사이에서 전위차를 갖는 바이어스 전위가 웨이퍼(109) 상에 형성된다.
직류 전원(126)으로부터의 정전 흡착용의 직류 전류만이 도체막(111)에 공급되는 경우에서는, 유전체막(120)에 의해 웨이퍼 재치용 전극(108)의 기재에 흐르고자 하는 전류의 대부분이 차단된다. 이에 대해, 고주파 전원(124)으로부터의 고주파 전력의 전류가 도체막(111)에 공급되는 본 실시예의 구성에서는, 유전체막(120)을 통과하여 기재에 대전류가 흐르기 쉬워진다.
웨이퍼 재치용 전극(108)의 기재 부분에는 그 온도를 검지하는 온도 센서(도시 생략)나 웨이퍼(109)를 유전체막(120) 상방에서 오르내리는 리프팅 핀의 위치를 검지하는 위치 센서(도시 생략) 등의 센서가 배치되어 있고, 이들은 전기적 노이즈가 다발하는 조건하에 있으면 오동작해버려, 웨이퍼(109)의 적절한 처리를 방해해버릴 우려가 있다. 또, 일반적으로 웨이퍼 재치용 전극(108)의 기재의 내부에는 웨이퍼(109)를 통하여 플라즈마(116)로부터 받는 열이나, 도시하고 있지 않지만 웨이퍼 재치용 전극(108)의 기재는 히터를 내장하여 구성된 경우에는 그 히터로부터의 열을 제거하여 웨이퍼(109)의 처리에 적합한 온도로 하는, 즉 냉각하기 위해 열교환 매체(냉매)가 내부를 흐르는 냉매 유로가 배치되어 있다. 도 1에는 도시되어 있지 않지만, 기재 내의 냉매 유로에 공급되는 냉매도 큰 전류가 당해 기재에 공급되어 전계의 내측에 배치된 경우는 정전기를 띠어버린다.
이러한 냉매도 상기 센서의 오동작 나아가서는 웨이퍼(109)의 불량한 처리를 야기해버린다. 그래서, 본 실시예에서는, 도 1과 같이 웨이퍼 재치용 전극(108)의 기재는 어스(112)에 전기적으로 접속되어 접지 전위가 되어 있다.
본 실시예에 있어서, 웨이퍼 재치용 전극(108)은, 상하 방향에 대해 처리실(104)의 중앙부에 배치되고, 그 상방의 공간에 처리용의 가스가 하향으로 공급되어 플라즈마(116)가 형성된다. 처리용 가스나 플라즈마(116)에서 처리에 관련되지 않았던 일부나 처리 중에 형성된 반응 생성물의 입자는 웨이퍼(109)의 처리실(104)의 내측벽과 웨이퍼 재치용 전극(108)의 외측벽 사이의 공간을 통과하여 웨이퍼 재치용 전극(108) 하방의 공간에 유입된다. 또한, 처리실(104)의 바닥면이며 원통형의 웨이퍼 재치용 전극(108)의 하향의 투영 영역(바로 하방)에는 처리실(104) 내의 입자를 배출하기 위한 진공 배기구(110)가 배치되고, 본 실시예는, 이 진공 배기구(110)와 연통된 진공 펌프의 동작에 의해, 처리실(104) 내가 배기되어 감압 가능하게 구성되어 있다.
진공 용기(101)의 측벽과 연결된 도시하지 않은 다른 진공 용기의 내부에 배치된 반송용의 로봇의 아암 상에 놓인 미(未)처리의 웨이퍼(109)는, 당해 아암의 신장에 의해 처리실(104) 내측에 반입되어 웨이퍼 재치용 전극(108)에 수수(授受)된다. 웨이퍼 재치용 전극(108) 상면의 유전체막(120) 상에 놓인 웨이퍼(109)는, 도체막(111)에 직류 전원(126)으로부터 인가되는 직류 전압을 이용하여 형성된 정전기력에 의해 유전체막(120) 상에 흡착되어 유지된다.
이 상태에서, 에칭 처리용의 가스는, 도시하지 않은 가스원으로부터 매스플로우 컨트롤러(도시 생략)에 의해 유량이 조절되어 가스 공급용의 관로를 통과하고, 진공 용기(101) 내의 유전체창(103)과 샤워 플레이트(102) 사이의 간극에 도입되어 당해 간극 내에서 확산한 후, 샤워 플레이트(102)의 관통 구멍을 통과하여 처리실(104) 내에 상방으로부터 도입된다. 진공 펌프의 동작에 의해 처리실(104) 내는 배기되어 있고, 처리용 가스의 도입량 속도와 진공 배기구(110)로부터의 처리실(104) 내의 가스, 입자의 배기량 속도의 밸런스에 의해, 처리실(104)의 압력이 처리에 적합한 범위 내의 값으로 된 것이 도시하지 않은 제어 장치에 의해 검출된 후, 처리실(104) 내에 상기 전계 및 자계가 공급되어 플라즈마(116)가 생성된다.
플라즈마(116)가 생성되어 있는 상태에서, 웨이퍼 재치용 전극(108)의 유전체막(120) 내의 도체막(111)에 전기적으로 접속된 고주파 전원(124)으로부터 웨이퍼(109) 상에 RF 바이어스를 형성하기 위한 고주파 전력이 공급되면, 바이어스 전위와 플라즈마(116)의 전위의 전위차에 따라, 플라즈마(116)로부터 웨이퍼(109)를 향하도록 플라즈마(116) 내의 이온 등 하전 입자가 유인되고 웨이퍼(109) 상면에 형성된 막 구조에 충돌하여 처리가 개시된다. 즉, 이러한 하전 입자의 충돌에 의한 에너지를 이용하여 플라즈마(116) 또는 처리용 가스의 반응성 입자와 웨이퍼(109) 상의 막 구조의 처리 대상의 막의 재료의 반응이 촉진되어 에칭 처리가 진행된다. 가스 중 처리에 제공되지 않았던 일부나 처리 중에 의해 발생한 반응 생성물은, 상기와 같이, 처리용 가스의 흐름을 타고 웨이퍼 재치용 전극(108)의 하방으로 운반되어 진공 배기구(110)로부터 처리실(104) 외부로 배출된다.
본 실시예의 전극 급전부를 도 2를 이용하여 설명한다. 도 2는, 도 1에 나타내는 실시예에 관련된 웨이퍼 재치용 전극의 급전부의 구성을 확대하여 나타내는 종단면도이다. 본 도면은, 도 1의 웨이퍼 재치용 전극(108)을, 도체막(111)에 전기적으로 접속된 고주파 전원(124) 또는 직류 전원(126)과 도체막(111) 사이의 급전 경로가 도체막(111)과 접속되는 커넥터를 중심으로 하여 확대하여 나타낸 도면이고, 커넥터 부분의 주위에 배치되는 유전체막(120), 도체막(111), 전극 기재 헤드(131)의 일부분이 나타내어져 있으며, 도면상 실선에 의해 나타내어진 이들 단연(端緣)은 부재 자체의 외주연을 나타내는 것이 아니다.
본 실시예에서는, 내부에 정전 흡착용의 전극으로서의 기능과 병행하여 고주파 바이어스 전위 형성용의 전극으로서의 기능을 갖는 도전막(111)을 내포하는 소결판(140)이 히터막(143)을 내포하는 유전체 재료가 용사에 의해 형성된 절연성 막(143) 상에 접착제(142)를 사이에 두고 접합된 구성을 구비하고 있다. 도 1에 나타내는 바와 같이, 직류 전원(126)으로부터 출력된 직류 전력의 전압은 고주파 컷 필터(125)를 개재하여 도체막(111)에 도입된다. 또, 고주파 전원(124)으로부터 발생한 고주파 전력이 정합 회로(128)를 개재하여 도체막(111)에 도입된다.
상기의 직류 전력과 고주파 전력은, 급전 경로 상의 고주파 컷 필터(125)보다 웨이퍼 재치용 전극(108)에 가까운 위치에서 중첩되어 급전 경로를 통하여 도체막(111)에 공급된다. 즉, 중첩된 고주파 전력과 직류 전력은 급전 리셉터클(receptacle)(132)을 경유하고, 그것과 접촉한 소켓(135)을 개재하여 당해 소켓(135)의 하단(下端)부와 땜납(133)에 의해 접속된 중심 도체(136)를 지나 당해 중심 도체(136)의 상단에 있어서 이것과 땜납(138)에 의해 접합된 도체막(111)에 공급된다.
도체막(111)에 인가되는 직류 전류의 전압은, 유전체막(120)을 사이에 두고 그 위에 놓인 웨이퍼(109)와의 사이에서 전하를 축적하고 정전기를 형성하여, 웨이퍼(109)를 정전 흡착한다. 또, 중심 도체(136) 및 도체막(111)에 전달되는 고주파 전력은 유전체막(120)을 통과하여, 도시하고 있지 않은 웨이퍼(109) 상에 바이어스 전위를 형성한다. 종래의 기술에서는, 직류 전력만이 도체막(111)에 공급되어 있었기 때문에 절연체인 유전체막(120)이 웨이퍼와의 사이에서 콘덴서로서 기능하여 전압은 일으켜도, 웨이퍼(109), 전극 기재 헤드(131)에는 전류는 거의 흐르지 않았다.
그러나 본 실시예에서는 고주파 전력이 도체막(111)에 공급됨으로써, 콘덴서를 소정의 임피던스로 간주하여 고주파 전력에 의한 전류가 전극 기재 헤드(131)에도 흐르기 쉬워진다. 그 경우에는, 급전 경로에도 이러한 전류가 흐르게 된다.
이러한 커넥터를 포함하는 급전 경로와 도체막(111)의 사이를 접속하는 급전부는 냉매로 냉각되어 있는 전극 기재 헤드(131) 내에 배치된 부분이므로, 진공 혹은 대기에서 떠 있는 부분으로 단열 상태에 가깝기 때문에 열이 퇴피하기 어려운 개소가 되어, 유전체막(120)이 구성하는 웨이퍼(109)의 재치면 상에서 국소적인 고온이 되기 쉬운, 소위, 특이점(핫 스폿)이 되어버릴 우려가 있다. 이 때문에, 급전부의 바로 위의 웨이퍼(109)의 개소에서는 그 에칭 처리의 결과로서의 가공 후의 형상이 다른 개소의 것과 달라져 버려, 이제부터 얻어지는 반도체 디바이스의 성능이 소기의 것으로 되지않는 불량이 되어 웨이퍼(109)의 처리의 수율이 손상되어 버린다.
발명자들은, 이러한 과제를 해결하기 위해, 고주파 전력이 공급되는 상태에서의 급전부에 대해 온도의 분포의 검토를 행하였다. 그 결과를 도 3에 나타낸다. 도 3은, 도 2에 나타내는 급전부의 주위의 온도의 분포를 수치 시뮬레이션하여 얻어진 결과를 나타내는 도면이다.
본 도면에서는, 도 2의 중심 도체(136)의 상하 방향의 중심축의 도면상 우측의 온도에 대해서만 온도의 분포를 수치 연산한 결과를 나타내고 있다. 본 도면과 같이, 급전부, 특히 중심 도체(136)는, 그 부분이 전극 기재 헤드(131)로부터 떨어질수록 온도가 높아져 있는 것을 알 수 있다. 또한, 중심 도체(136)의 도면상 하부의 전극 기재 헤드(131)로부터 거리가 떨어진 부분에 관해서는 웨이퍼(109)로부터도 떨어지기 때문에 웨이퍼에 미치는 영향은 점점 적어진다. 그 때문에, 웨이퍼(109) 근처의 발열을 억제하는 것이 중요하다.
이것을 해결하기 위해 본 실시예는, 접착제가 상대적으로 강한 전계가 형성되는 영역에 배치되는 것을 억제하는 구성을 구비하고 있다. 이 점을 도 4를 이용하여 설명한다. 도 4는, 도 2에 나타내는 실시예에 관련된 웨이퍼 재치용 전극의 급전부를 형성하는 일 단계의 상태를 나타내는 종단면도이다.
웨이퍼(109)에 접하는 유전체막(120)의 표면은, 플라즈마 내성이 높은 것 및 청정한 것이 필요하다. 본 실시예에서는, 예를 들면 알루미나나 이트리아 등의 세라믹스를 소성하여 형성한 소결체에 의한 소결판(140)으로 구성했다. 이러한 웨이퍼(109)에 접하는 부분을 용사에 의해 형성한 막으로 구성했을 경우에는, 표면에 형성된 기공 내에 처리실(104) 내에 부유하는 입자가 들어가서 흡착되기 쉽고, 또 막은 입자에 의해 구성되어 있기 때문에 플라즈마(116)와의 상호 작용에 의해 표면이 변형되기 쉬우며 표면으로부터의 미립자나 부착물의 조각 등이 유리(遊離)되어 웨이퍼(109)의 오염이 증대될 우려가 있다.
소결판(140)은, 그 내부에 도전막(111)을 내포한 상태에서 원판 형상으로 소성되어 형성되기 때문에, 양자의 소결 온도가 가까운 것이 바람직하다. 예를 들면, 도전막(111)에는 텅스텐 등의 재료를 이용한다. 이 소결된 판 형상의 소결판(140) 내에 배치된 구멍을 통하여 중심 도체(136)를 도체막(111)에 접속시키고 땜납(138)에 의해 접합하여 일체화시킨다.
또, 유전체막(120) 중 전극 기재 헤드(111) 상면에 배치되고 상방의 소결판(140)으로 덮여 웨이퍼(109)에 접하지 않는 부분은, 플라즈마에 접하지 않기 때문에 용사여도 되고, 본 예는 히터막(141)과 절연성 막(143)을 용사에 의해 형성한다. 용사로 제작하는 이유는 후에 기술한다.
전극 기재 헤드(131) 측의 급전부를 구성하기 위해서는, 전극 기재 헤드(131)에 미리 형성된 관통 구멍 내에 원통형이고 외측의 형상이 관통 구멍의 내벽에 밀착되는 형상을 갖는 절연성 보스(134)를 감입(嵌入)하여 접착한다. 이때, 절연성 보스(134)의 상단은, 전극 기재 헤드(131)의 상면과 대략 동일한 높이가 되는 면의 형상을 갖고 있다.
절연 보스(134) 상단면과 함께 전극 기재 헤드(131)의 상면에 세라믹스 등의 재료를 용사하고, 절연 보스(134)와 전극 기재 헤드(131) 사이의 경계면이 용사에 의해 형성되는 절연성 막(143)으로 덮이도록 한다. 그 후, 히터막(141)을 용사에 의해 형성한 후 당해 히터막(141)을 덮어 재차 세라믹스 등의 재료를 이용한 용사에 의해 절연성 막(143)이 형성된다. 이러한 구성에 의해, 소결판(140)이 히터막(143)이 내포된 절연성 막(143) 상에 접착될 때에, 접착제(142)가 절연 보스(131)와 전극 기재 헤드(131) 사이의 간극에 들어가지 않도록 된다.
고주파 전력에 의한 높은 전압이 인가되는 중심 도체(136)로부터 어스(112)에 접속되어 접지 전위가 된 전극 기재 헤드(131)와의 사이에는 전위차에 의한 강한 전계가 생겨버려, 소결판(140)과 절연성 막(143)이 접착제를 개재하여 접착된 상태에서 고주파 전력이 도체막(111)에 공급되면, 당해 강한 전계가 형성되는 부분에 접착제(142)가 개재되게 된다. 본 실시예에서는 접착제(142)는 절연성을 갖고 있는 것이 바람직하고, 이러한 재료인 접착제(142)는, 통상 유전 손실이 커서 큰 전계에 노출되면 열을 발생한다.
발열량과 전계의 세기 등의 파라미터는 이하와 같은 관계가 있다. 즉, 발열의 양은, 전계의 세기(E/d)의 2승, 주파수(f), 비(比)유전율(εr), 유전 손실(tanδ)에 비례한다.
접착제(142)의 유전 손실(tanδ)은 주위의 재료와 비교하여 상대적으로 커서, 발열원이 된다. 특히, 중심 도체(136)가 진공 혹은 대기에서 떠 있고 열용량이 작기 때문에 핫 스폿의 요인이 되어버린다. 그래서, 본 실시예에서는 급전 경로가 구성된 상태에서, 도전체제의 소켓(135)의 상방에 배치되고 소켓(135) 상부와 감합(嵌合)하여 접촉한 전계 컨트롤용의 관 형상의 도전성 소켓(137)을 구비하고 있다.
도전성 소켓(137)은 소켓(135)과 동일하게 도전성의 부재에 의해 구성되고, 소켓(135)과 동일하게 전극 기재 헤드(131) 및 절연 보스(134)의 내측벽의 상부와 막대 형상의 부재인 중심 도체(136)의 상부의 사이에서 후자의 외주를 둘러싸서 배치되어 있다. 본 실시예의 도전성 소켓(137)과 소켓(135)은 전자의 하단부의 외주와 후자의 상단부의 내주벽의 각각에 미리 형성된 수나사와 암나사에 의해 감합하여 1개의 도체제의 부재로서 고주파 전력을 전달하는 것이고, 소결판(140)이 절연성 막(143) 상에 접착된 상태에서 각각 관 형상의 내부의 중심부에 중심 도체(136)가 배치되는 관 형상의 구성을 구비하고 있다.
도전성 소켓(137)은, 절연 보스(134)가 전극 기재 헤드(131)의 급전부 내장을 위한 관통 구멍 내에 감입된 상태에서 그 상단면이 전극 기재 헤드(131) 상면과 함께 절연성 막(143)에 의해 피복된 후, 절연성 보스(134)의 상방으로부터 그 내측의 관통 구멍 내에 삽입되어 상하 방향과 수평 방향의 위치가 정해진다. 이 상태에서 도전성 소켓(137)의 수나사가 형성된 하단부는 절연성 보스(134)의 내측의 관통 구멍 내에서 하방으로 돌출되어 있다.
급전부를 배치하기 위한 전극 기재 헤드(131)의 관통 구멍의 하방으로부터 소켓(135)을 삽입하여 그 상부에 미리 형성된 암나사부와 감합시켜 양자를 일체로 연결한다. 이것에 의해, 소켓(135)과 도전성 소켓(137)이 일체로 됨과 함께 나사로 연결되는 양자의 사이에 관 형상의 절연 보스의 내측벽으로부터 내측으로 돌출된 플랜지 부분을 사이에 두고 위치가 고정됨으로써, 일체의 소켓이 전극 기재 헤드(131) 내부에서 당해 전극 기재 헤드(131) 또는 절연 보스(134)에 대해 위치가 고정된다.
원관 모양의 형상을 구비하여 하방에 위치하는 소켓(135)의 하단부는 관의 내부의 중심에 위치하는 중심 도체(136)의 하단부와 땜납(133)에 의해 접합되어, 양자는 전기적으로 접속된다. 이 상태에서, 소켓(135) 및 도전성 소켓(137)의 관의 내주벽면과 막대 형상의 중심 도체(136)의 외주벽의 사이에는 거리가 개방되어 있고, 제조 시의 공차에 의해 양자의 배치의 위치의 편차가 있어도 양자의 표면이 접촉되어 변형이나 외력이 가해져서 손상되거나 변형되거나 하는 것이 억제된다.
소켓(135)의 하부의 외주는 원통 형상을 갖고, 그 외주벽면은 급전 경로에 전기적으로 접속된 원통 형상을 갖는 급전 리셉터클(132)의 내측의 패임부에 삽입되어 당해 급전 경로와 전기적으로 접속된다. 더 상세하게는, 급전 리셉터클(132) 상단에서 상방에 개구를 갖는 패임부의 내주벽에 형성되고 중심 측으로 돌출된 링 형상의 볼록부의 선단(先端)에서 정해지는 볼록부의 내경은, 소켓(135) 하부의 외주벽면의 외형과 같거나 조금 작게 되며, 양자가 감합되어 삽입된 상태에서 양자의 표면이 확실하게 접촉되도록 구성되어 있다.
본 실시예에서는, 도전성 소켓(137)의 상단의 표면이 절연성 막(143)의 표면의 근방에 배치되는 치수를 도전성 소켓(137)이 구비됨으로써, 중심 도체(136) 부근의 강전계를 완화하는 구성을 구비하고 있다. 소켓(135)과 도전성 소켓(137)의 접속은, 나사 고정이어도, 저(低)융점 금속으로의 접합이어도, 도전성 접착제여도 되고, 도전성 소켓(137)의 전위가 소켓(135)과 개략 동(同) 전위가 되는 것이 중요하다.
또, 이 전계 컨트롤성을 결정하는 것이, 도전성 소켓(137)의 높이이고, 전극 소결막에 가까우면 가까울수록 중심 도체(136) 둘레의 전계를 완화하는 효과가 있다. 이 완화 효과를 구체적으로 구하기 위해 도 5에 전계 해석을 한 결과를 나타낸다.
도 5는, 도 2에 나타내는 본 실시예의 급전부에 고주파 전력이 공급되었을 때의 당해 급전부의 주위에 있어서의 전계의 강도의 분포를 시뮬레이션한 결과를 나타내는 도면이다. 본 해석 결과의 윤곽색에 대응하는 수치 폭은 도 6의 (a)∼(c)에서 전부 동일하고 그 값은 0∼8e6(V/m)이다.
이 결과로부터, 소켓이 없을 경우에는 도 5의 (a)와 같이 심선 근처에 강전계를 생기게 하여, 진공 혹은 대기에서 떠 있는 심선이 핫 스폿이 된다. 한편으로, 도 5의 (b)와 같이, 도전성 소켓(137) 상단의 높이를 전극 기재 헤드(131)의 탑(top)면으로부터 1㎜ 아래로 하면, 전계가 완화된 것을 알 수 있다.
또한 도 5의 (c)와 같이, 전극 기재 헤드(131)의 탑면까지 도전성 소켓(137)의 상단의 높이를 가져 오면, 더욱 전계가 완화되어 있는 것을 알 수 있다. 이와 같이 전계 컨트롤용의 도전성 소켓(137)을 전극 기재 헤드(131) 상면으로부터 1㎜ 이하로 함으로써, 실용상 충분히 전계가 완화되어 발열을 억제할 수 있는 것을 알 수 있었다.
또, 전계 컨트롤용의 도전성 소켓(137) 상단부에는 내부가 깔때기 형상으로 움푹 패인 형상을 갖고 있고, 중심 도체(136)와 도전성 소켓(137) 사이의 간극은 도면상 중심 도체(136)의 상하 방향의 축에 대해 아래를 향함에 따라 그 간극의 수평 방향의 크기(간극의 치수)나 단면적이 작아지도록 구성되어 있다. 이와 같은 패임부의 형상을 구비함으로써, 당해 깔때기 형상으로 된 패임부의 내측으로 접착제에 유동하기 쉽게 함으로써, 더 강한 전계가 형성되어 있는 개소인, 도전성 소켓(137)의 외주측벽과 이것을 둘러싸는 절연 보스(134) 사이의 간극으로 접착제가 유입되어 버리는 것이 억제되어, 급전부에 있어서의 발열의 양이 저감된다.
또, 땜납(133) 대신에, 기계적 나사 고정으로 도선을 사이에 두고 고정하여, 경납땜에 의해 고정해도 된다. 또한, 도전성 소켓(137)과 소켓(135)의 주위에는 전기 저항이 낮은 재료로 도금을 실시하는 것이 바람직하다.
왜냐하면, 이 소켓(135)이나 도전성 소켓(137)에는 고주파 전력이 공급되고, 당해 고주파 전력은 표피 효과에 의해 이들 부재의 표면을 전파하기 때문에, 표면 부분의 저항을 낮게 함으로써 더 효율적으로 전력을 전달할 수 있어 발열량도 저감할 수 있다. 그래서, 전기 저항이 낮은 금이나 은, Ni의 도금을 소켓(135)이나 도전성 소켓(137)의 표면에 시공하는 것이 바람직하다. 본 실시예에서는, 바이어스 형성용의 고주파 전력으로서 수 10KHz∼수 100MHz의 범위 내의 값의 것이 이용되고, 이들 주파수에서는 표피 두께가 100㎛ 이하가 되기 때문에, 제작상의 용이함을 고려하여 상기 도금의 두께를 0.1∼10㎛의 범위 내의 값으로 하는 것이 바람직하다.
또한, 본 실시예에서는, 외형은 다른 직경의 원통형이 이어져 있는 관 모양의 형상을 갖는 소켓(135)의 관 내측의 상부에는, 상방에 배치되어 연결되는 도전성 소켓(137)의 선단(도면상 하단)부의 외주 측에 배치된 수나사와 계합(契合)하는 암나사가 배치되어 있다. 또한, 암나사부의 하방의 관 내벽은, 도면상 하방을 향해 직경이 작아지는 깔때기 모양의 형상을 갖고 있고, 중심 도체(136)가 소켓(135) 및 도전성 소켓(137)의 내부의 중심을 통과하여 배치된 상태에서, 중심 도체(136)와 소켓(135) 사이의 간극은 도면상 중심 도체(136)의 상하 방향의 축에 대해 아래를 향함에 따라 그 간극의 수평 방향의 크기(간극의 치수)나 단면적이 작아지도록 구성되어 있다.
깔때기 형상으로 형성된 도전성 소켓(137) 상부의 패임부에 유입된 접착제(142)는, 당해 패임부 내벽과 막대 형상의 중심 도체(136) 측벽 사이의 간극을 무게를 따라 유동하여 하방으로 이동할 우려가 있다. 도 2의 실시예에서는, 상기 소켓(135)의 관 내의 깔때기 형상의 내벽에 의해 간극 단면적이 하방을 향함에 따라 감소하는 구성에 의해, 접착제(142)가 더 하방으로 흐르고자 하는 움직임을 방해하여 더욱 하방의 개소까지 도달하는 것이 억제된다.
접착제(142)가 중심 도체(136) 하단과 소켓(135)을 접속하고 있는 땜납(133)에 도달해버리면, 땜납이 접착제(142)의 온도 상승에 의한 체적의 팽창에 의해 힘을 받아 크리프 변형을 생기게 해버릴 우려가 있다. 도 2의 실시예에서는, 접착제(142)와 땜납(133)의 사이에 접착제(142)의 유동을 방해하여 이것을 멈추는 구성을 구비하고, 이들의 접촉이 생기지 않도록 하고 있다.
이 구성에 의해, 땜납(133)이 힘을 받아 손상되어 소켓(135)과 중심 도체(136)의 접합이 손상되지 않도록 되어 있다. 또, 땜납(133)의 재료로서 Sn·Ni·Cu계의 것을 이용함으로써 열응력에 대한 피로 내성이 높게 되어 있다. 이들 구성을 구비한 본 실시예에서는, 땜납(133)의 상부와 접착제(142)의 접촉이 억제되어 피로 수명을 약 10배로 할 수 있다.
또, 중심 도체(136)와 소켓(135)의 사이에는 접착제(142)에 의해 충전되지 않는 간극이 배치되기 때문에, 소켓(135)의 내벽면이나 중심 도체(136)의 외주벽면의 클리닝을 실시 가능한 구성으로 되어 있다. 상기 깔때기 모양의 형상을 배위하는 것 외에, 소켓(135)의 도중에 접착제(142)를 내측으로부터 빼는 관통 구멍을 배치해도 된다.
도 1의 예에서는, 웨이퍼 전극(108)의 기재 부분을 어스(112)에 전기적으로 접속했지만, 도 6에 나타내는 바와 같이, 기재 부분이 임피던스 소자(127)를 개재하여 어스(112)에 전기적으로 접속되는 구성이어도 된다. 이와 같은 구성에 의해 고주파 전력에 의한 대전을 방지할 수 있어 냉매의 정전기 방지가 된다.
또한, 도 1의 실시예의 다른 변형예에 관련된 플라즈마 처리 장치의 웨이퍼 재치용 전극(108)의 막 형상의 전극에의 급전부의 구성을 도 7을 이용하여 설명한다. 상기와 같이, 소결판(140)과 절연성 막(143)을 접착하는 접착제(142)가 웨이퍼 재치용 전극(108)에 있어서 높은 전계가 형성되는 영역에 존재하는 것이 국소적인 발열의 원인이 되기 때문에, 본 변형예에서는, 도 7에 나타내는 바와 같이, 접착제를 가능한 한 사용하지 않고 급전부를 구성했다.
본 도면에서는, 도 2 또는 4에 나타낸 실시예와 동일한 구성의 부재에는 동일한 부호를 붙이고 있고, 필요가 없는 한 설명은 생략하고 있다. 도 1 내지 4에 관련된 실시예와 도 7에 나타내는 변형예의 차이는, 2개의 다른 반경의 부분이 이어진 도전성 재료제의 원통형의 부재인 도전체 보스(150)를 절연 보스(134)의 관통 구멍에 상방으로부터 끼워 위치를 고정하고, 혹은 1㎜ 이하의 간극에 접착제(142)를 사이에 두고 고정함으로써 발열을 저감하며, 도전체 보스(150) 상면 및 절연성 막(143)의 상면에 용사에 의해 도전체막(151)을 작성한 후에, 그 상면에 소결판(152)을 접착제 등으로 접합하는 점이다.
본 예에 있어서, 도전체 보스(150)의 원형의 상면과 절연성 막(143)의 상면은 상하 방향의 높이 위치는 같거나 이것으로 간주될 정도로 근접해 있는 것이 바람직하다. 이것은, 용사를 이용하여 양자를 덮어 도전체막(151)을 형성할 때에, 도전체 보스(150) 상면과 절연성 용사막(143) 상면의 단차가 크면, 막이 슬릿이나 간극 없이 용사에 의해 형성할 수 없는 것을 피하기 위해서이다. 본 예에서는, 이들 상면의 단차는 0.5㎜ 이하가 바람직하다. 또한, 소결판(152) 대신에 용사에 의해 유전체 또는 절연재에 의해 막을 형성해도 된다.
이와 같은 구성을 이용함으로써, 도 2에 나타낸 실시예와 같이, 중심 도체(136)와 소결판(140) 내의 도체막(111)을 땜납(138)을 이용하여 접합시켜, 소켓(135) 및 도전성 소켓(137)의 내부에 삽입할 필요가 없어진다. 도 2에 나타낸 중심 도체(136)와 도전성 소켓(137) 사이의 간극과 같은 양자의 위치의 어긋남을 흡수하기 위한 간극을 크게 채택할 필요는 없어지고, 만약 접착제(142)를 사용해도 이 간극은 종래보다 작게 할 수 있기 때문에 접착제(142) 양은 소량이어도 되며, 접착제(142)에 의한 발열을 억제하는 것이 가능해진다. 상기의 도전체 보스(150)의 아래에 도전체 소켓(135)의 접합은 나사 고정이어도 금속성의 도전성 접착제나 저융점 금속으로 접합하는 구조여도 되고, 일체물이어도 된다.
상기의 예에서는, 에칭 처리의 대상이 되는 막을 실리콘 산화막으로 하고, 에칭 가스 및 클리닝 가스로서, 예를 들면 상술한 사불화 메탄 가스, 산소 가스, 트리플루오로 메탄 가스를 이용했지만, 피(被)에칭 재료로서는, 실리콘 산화막뿐만 아니라, 폴리실리콘막, 포토 레지스트막, 반사 방지 유기막, 반사 방지 무기막, 유기계 재료, 무기계 재료, 실리콘 산화막, 질화 실리콘 산화막, 질화 실리콘막, Low-k 재료, High-k 재료, 어모퍼스 카본막, Si 기판, 메탈 재료 등에 있어서도 동등한 효과가 얻어진다. 또 에칭을 실시하는 가스로서는, 예를 들면 염소 가스, 브롬화 수소 가스, 사불화 메탄 가스, 삼불화 메탄, 이불화 메탄, 아르곤 가스, 헬륨 가스, 산소 가스, 질소 가스, 이산화탄소, 일산화탄소, 수소, 암모니아, 팔불화 프로판, 삼불화 질소, 육불화황 가스, 메탄 가스, 사불화 실리콘 가스, 사염화 실리콘 가스, 염소 가스, 브롬화 수소 가스, 사불화 메탄 가스, 삼불화 메탄, 이불화 메탄, 아르곤 가스, 헬륨 가스, 산소 가스, 질소 가스, 이산화탄소, 일산화탄소, 수소, 암모니아, 팔불화 프로판, 삼불화 질소, 육불화황 가스, 메탄 가스, 사불화 실리콘 가스, 사염화 실리콘 가스, 헬륨 가스, 네온 가스, 크립톤 가스, 크세논 가스, 라돈 가스 등을 사용할 수 있다.
또, 상기 실시예에서는, 마이크로파 ECR 방전을 이용한 에칭 처리를 실시하는 장치를 설명했지만, 다른 방전(유(有)자기장 UHF 방전, 용량 결합형 방전, 유도 결합형 방전, 마그네트론 방전, 표면파 여기 방전, 트랜스퍼·커플드(transfer coupled) 방전)을 이용한 드라이 에칭 장치에 있어서도 동일한 작용 효과가 있다. 또 상기 각 실시예에서는, 에칭 장치에 대해 기술했지만, 플라즈마 처리를 행하는 그 밖의 플라즈마 처리 장치, 예를 들면 플라즈마 CVD 장치, 애싱(ashing) 장치, 표면 개질 장치 등에 대해서도 동일한 작용 효과가 있다.
101: 진공 용기 102: 샤워 플레이트
103: 유전체창 104: 처리실
105: 도파관 106: 전자파 발생용 전원
107: 코일 108: 웨이퍼 재치용 전극
109: 웨이퍼 110: 진공 배기구
111: 도전체막 112: 어스
113: 서셉터 116: 플라즈마
120: 유전체막 124: 고주파 전원
125: 고주파 컷 필터 126: 직류 전원
127: 임피던스 소자 128: 정합기
131: 전극 헤드 기재 132: 급전 리셉터클
133: 땜납 134: 절연 보스
135: 소켓 1, 136: 중심 도체
137: 도전성 소켓 140: 소결판
141: 히터막 142: 접착제
143: 절연성 막

Claims (10)

  1. 진공 용기 내부에 배치되고 내측이 감압되는 처리실과, 이 처리실 내에 배치되며 그 상면에 처리 대상의 시료가 재치되어 정전 흡착되는 시료대를 구비하고, 상기 처리실 내에 형성한 플라즈마를 이용하여 상기 시료를 처리하는 플라즈마 처리 장치에 있어서,
    상기 시료대는, 접지 전위로 된 금속제의 기재와, 이 기재 상면에 배치되고 용사에 의해 형성된 유전체제의 막과, 이 유전체제의 막의 상방에서 접착제를 사이에 두고 당해 유전체제의 막과 접합되며 내부에 고주파 전력이 공급되는 막 형상의 전극을 갖는 소결판과, 상기 기재의 내부에 배치된 관통 구멍의 내부에 배치되고 상기 막 형상의 전극과 전기적으로 접속되어 상기 고주파 전력을 공급하는 커넥터부를 가지며,
    상기 커넥터부는, 상기 관통 구멍 내에 배치되고 상부가 상기 막 형상의 전극과 접합되며 하부가 상기 고주파 전력의 급전 경로의 단부와 접속되는 도체부 및 상기 관통 구멍 내에서 상기 도체부의 외주를 둘러싸서 상기 도체부와 상기 기재의 사이에 배치되고 절연성 재료로 구성된 보스를 구비하며,
    상기 보스의 상단에 있어서 상기 기재와 당해 보스의 경계가 그 상면과 함께 상기 유전체제의 막으로 덮인 것이고,
    상기 도체부는, 그 상단이 상기 막 형상의 전극과 접속된 도체제의 막대 형상 부재와, 상기 막대 형상 부재와 상기 보스의 사이에서 상기 막대 형상 부재를 둘러싸서 배치되고 상기 급전 경로와 접속되는 도체제의 소켓으로서 그 하부가 당해 막대 형상 부재와 접속되고 또한 그 상부가 상단까지 상기 막대 형상 부재를 외주에서 간극을 두고 둘러싸는 소켓을 구비하고, 상기 소결판이 상기 유전체제의 막 상에 접합된 상태에서 상기 소켓의 상단의 상하 방향의 위치가 상기 보스의 상단과 상기 소결판의 사이에 위치하는 플라즈마 처리 장치.
  2. 제 1 항에 있어서,
    상기 접착제가 상기 소켓의 상단부에 있어서 상기 막대 형상 부재와 상기 소켓 사이의 간극에 배치된 플라즈마 처리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기재가 임피던스 소자를 개재하여 접지된 플라즈마 처리 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 소켓의 상단의 상면이, 상기 기재의 상면보다 상방이며, 상기 유전체제막의 상면과 상기 기재의 상면의 사이에 위치하는 플라즈마 처리 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 소켓의 상단의 상면이 상기 기재의 상면보다 하방에 위치하고, 이들 사이의 상하 방향의 거리가 0∼1㎜인 플라즈마 처리 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 막대 형상 부재와 상기 소켓이 Sn, Ni, Cu를 성분으로서 포함하는 땜납으로 접속된 플라즈마 처리 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 막대 형상 부재를 상기 간극을 두고 둘러싸는 상기 소켓의 상단부의 내측 벽면이 상기 간극의 크기가 하방을 향해 오므라진 깔때기 모양의 형상을 구비한 플라즈마 처리 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 소켓이 그 표면을 피복하는 금 도금을 구비한 플라즈마 처리 장치.
  9. 제 8 항에 있어서,
    상기 금 도금의 두께가 0.1∼10㎛인 플라즈마 처리 장치.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 막 형상의 전극에 상기 시료를 정전 흡착하기 위한 직류 전력이 인가된 후에 상기 고주파 전력이 공급되어 당해 시료의 처리가 되는 플라즈마 처리 장치.
KR1020150022299A 2014-09-12 2015-02-13 플라즈마 처리 장치 KR101644915B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014185851A JP6424049B2 (ja) 2014-09-12 2014-09-12 プラズマ処理装置
JPJP-P-2014-185851 2014-09-12

Publications (2)

Publication Number Publication Date
KR20160031387A KR20160031387A (ko) 2016-03-22
KR101644915B1 true KR101644915B1 (ko) 2016-08-12

Family

ID=55455453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150022299A KR101644915B1 (ko) 2014-09-12 2015-02-13 플라즈마 처리 장치

Country Status (4)

Country Link
US (1) US10037909B2 (ko)
JP (1) JP6424049B2 (ko)
KR (1) KR101644915B1 (ko)
TW (1) TW201611114A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6320282B2 (ja) * 2014-12-05 2018-05-09 東京エレクトロン株式会社 エッチング方法
JP6655310B2 (ja) * 2015-07-09 2020-02-26 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP6711742B2 (ja) * 2016-12-08 2020-06-17 日本特殊陶業株式会社 基材構造及び基材製造方法
US10900907B2 (en) * 2017-02-17 2021-01-26 Radom Corporation Portable plasma source for optical spectroscopy
US11469084B2 (en) 2017-09-05 2022-10-11 Lam Research Corporation High temperature RF connection with integral thermal choke
JP7014821B2 (ja) * 2018-01-29 2022-02-01 京セラ株式会社 試料保持具
JP7002357B2 (ja) * 2018-02-06 2022-01-20 株式会社日立ハイテク プラズマ処理装置
CN112863983B (zh) * 2019-11-28 2023-09-29 中微半导体设备(上海)股份有限公司 用于等离子体处理设备的下电极组件和等离子体处理设备
US20210375599A1 (en) * 2020-05-29 2021-12-02 Applied Materials, Inc. Electrical connector for cooled substrate support assembly
WO2023150478A1 (en) * 2022-02-01 2023-08-10 Lam Research Corporation A wafer chuck assembly with thermal insulation for rf connections
WO2024044240A1 (en) * 2022-08-23 2024-02-29 Applied Materials, Inc. Precision z-stage with nanometer step size

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310945A (ja) 2004-04-20 2005-11-04 Hitachi High-Technologies Corp 半導体製造装置およびウェハの静電吸着方法・除電方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842683A (en) * 1986-12-19 1989-06-27 Applied Materials, Inc. Magnetic field-enhanced plasma etch reactor
JPH0645285A (ja) 1992-07-24 1994-02-18 Hitachi Ltd プラズマ処理装置
US5801915A (en) * 1994-01-31 1998-09-01 Applied Materials, Inc. Electrostatic chuck having a unidirectionally conducting coupler layer
US5459632A (en) * 1994-03-07 1995-10-17 Applied Materials, Inc. Releasing a workpiece from an electrostatic chuck
JP3253002B2 (ja) * 1995-12-27 2002-02-04 東京エレクトロン株式会社 処理装置
JP3499104B2 (ja) * 1996-03-01 2004-02-23 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
JP3911787B2 (ja) * 1996-09-19 2007-05-09 株式会社日立製作所 試料処理装置及び試料処理方法
TW334609B (en) * 1996-09-19 1998-06-21 Hitachi Ltd Electrostatic chuck, method and device for processing sanyle use the same
US6072685A (en) * 1998-05-22 2000-06-06 Applied Materials, Inc. Electrostatic chuck having an electrical connector with housing
US6151203A (en) * 1998-12-14 2000-11-21 Applied Materials, Inc. Connectors for an electrostatic chuck and combination thereof
US20020022403A1 (en) * 1999-08-06 2002-02-21 Wing L. Cheng Connectors for an eletrostatic chuck
JP3870824B2 (ja) * 2001-09-11 2007-01-24 住友電気工業株式会社 被処理物保持体、半導体製造装置用サセプタおよび処理装置
JP4493251B2 (ja) * 2001-12-04 2010-06-30 Ｔｏｔｏ株式会社 静電チャックモジュールおよび基板処理装置
US6875927B2 (en) * 2002-03-08 2005-04-05 Applied Materials, Inc. High temperature DC chucking and RF biasing cable with high voltage isolation for biasable electrostatic chuck applications
US7062161B2 (en) * 2002-11-28 2006-06-13 Dainippon Screen Mfg. Co., Ltd. Photoirradiation thermal processing apparatus and thermal processing susceptor employed therefor
JP4421874B2 (ja) * 2003-10-31 2010-02-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US20070012559A1 (en) * 2005-07-13 2007-01-18 Applied Materials, Inc. Method of improving magnetron sputtering of large-area substrates using a removable anode
JP4767788B2 (ja) * 2006-08-12 2011-09-07 日本特殊陶業株式会社 静電チャック装置
US7672111B2 (en) * 2006-09-22 2010-03-02 Toto Ltd. Electrostatic chuck and method for manufacturing same
JP4858319B2 (ja) * 2007-06-07 2012-01-18 住友電気工業株式会社 ウェハ保持体の電極接続構造
JP5450187B2 (ja) * 2010-03-16 2014-03-26 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP5218865B2 (ja) * 2010-03-26 2013-06-26 Ｔｏｔｏ株式会社 静電チャック
JP5618638B2 (ja) * 2010-06-07 2014-11-05 株式会社日立ハイテクノロジーズ プラズマ処理装置または試料載置台
JP5936361B2 (ja) * 2012-01-12 2016-06-22 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP5975754B2 (ja) * 2012-06-28 2016-08-23 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP5975755B2 (ja) * 2012-06-28 2016-08-23 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310945A (ja) 2004-04-20 2005-11-04 Hitachi High-Technologies Corp 半導体製造装置およびウェハの静電吸着方法・除電方法

Also Published As

Publication number Publication date
TW201611114A (zh) 2016-03-16
US20160079107A1 (en) 2016-03-17
US10037909B2 (en) 2018-07-31
TWI563564B (ko) 2016-12-21
JP6424049B2 (ja) 2018-11-14
KR20160031387A (ko) 2016-03-22
JP2016058670A (ja) 2016-04-21

Similar Documents

Publication Publication Date Title
KR101644915B1 (ko) 플라즈마 처리 장치
TWI679925B (zh) 電漿處理裝置及電漿處理方法
KR101800649B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
CN211578693U (zh) 衬底支撑组件
CN112655069B (zh) 等离子处理装置以及等离子处理方法
KR102092623B1 (ko) 플라스마 처리 장치
US20170025255A1 (en) Plasma processing apparatus
JP2013102236A (ja) プラズマ処理チャンバのパーツのための保護被覆およびその使用方法
US20190006156A1 (en) Plasma Processing Apparatus
KR102432857B1 (ko) 플라즈마 처리 장치 및 이를 이용한 반도체 소자의 제조 방법
TWI717631B (zh) 電漿處理裝置
TWI421975B (zh) 電漿處理裝置用基板載置台、電漿處理裝置及絕緣皮膜之成膜方法
JP6808782B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR20200106091A (ko) 정전 척 (electrostatic chuck, ESC) 페데스탈 전압 분리
US20130008608A1 (en) Plasma processing apparatus
JP2004079820A (ja) プラズマ処理装置
CN108882494B (zh) 等离子体装置
WO2022201351A1 (ja) プラズマ処理装置およびプラズマ処理方法
JP7071008B2 (ja) プラズマ処理装置およびプラズマ処理方法
US20210343501A1 (en) Plasma processing apparatus and plasma processing method
JP2023550342A (ja) 静磁場を使用するプラズマ一様性制御
JP2004356459A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant