KR101608437B1

KR101608437B1 - 원자력 발전소 계통의 비교논리회로의 실시간 건전성 검사 장치 및 방법

Info

Publication number: KR101608437B1
Application number: KR1020140195376A
Authority: KR
Inventors: 백승민; 손세도; 이윤희; 황수연
Original assignee: 한국전력기술 주식회사
Priority date: 2014-12-31
Filing date: 2014-12-31
Publication date: 2016-04-11

Abstract

본 발명은 원자력 발전소의 보호 계통 또는 제어 계통에 적용되는 비교논리회로를 FPGA에 구현하고, 그 비교논리회로에 대한 건전성 검사를 실시간으로 수행하는 장치 및 방법에 관한 발명으로, 구체적으로 하나의 실행주기를 상기 감지기 신호로부터 입력된 공정값을 이용하는 실제 데이터 실행구간, 대기구간, 상기 건전성검사를 위해 저장된 시험값을 이용하여 상기 비교논리회로의 건전성검사를 수행하는 건전성검사구간이 포함되도록 구성한 점에 특징이 있는 발명이다.

Description

원자력 발전소 계통의 비교논리회로의 실시간 건전성 검사 장치 및 방법{Real-time integrity diagnostic apparatus for bistable logic circuit of nuclear plant and method thereof}

본 발명은 비교논리회로의 실시간 진단 장치 및 방법에 관한 것으로, 특히 원자력 발전소 계통의 상태를 나타내는 감지기 신호로부터 입력된 공정값을 설정치와 비교하여 외부로 트립신호를 발생시키는 기능을 수행하는 비교논리회로의 실시간 진단 방법 및 실시간 진단 시스템에 관한 것이다.

비교논리회로는 원자력 발전소의 보호계통이나 제어계통에서 사용되는 디지털 회로이며, 계통의 상태를 나타내는 감지기 신호로부터 입력된 공정 값을 설정치와 비교하여 트립신호를 발생시키는 기능을 수행한다.

발전소에서는 비교논리회로의 건전성을 검사하기 위해서 운전원이 정기적으로 수동시험이나 수동개시 자동시험을 수행한다. 하지만, 시험기간 이외에는 비교논리회로가 정상적으로 동작하고 있는지 확인할 수 없으며, 이와 같은 이유 때문에 비교논리회로의 건전성을 지속적으로 보장할 수 없다.

따라서, 비교논리회로의 동작을 방해하지 않으면서, 실시간으로 비교논리회로의 건전성을 검사할 수 있는 방법에 대한 연구가 요구되고 있다.

한편, CRC, 체크섬, 박동신호, 패리티 비트 검사 등을 통하여 입출력 신호들의 건전성을 실시간으로 확인할 수는 있지만, 상기한 방법은 비교논리회로 자체의 건전성을 검사하는 방법이 아니라는 점에서 한계가 있는 문제점이 있다.

특허문헌 1. 한국공개특허공보 제2006-0055771호(2006.5.24 공개) (원자로의 제어봉의 제어계통의 전력변환부의 고장 검출 장치 및 그 방법) 요약, 청구항 1

상기한 문제를 해결하기 위해서 본 발명에서는 비교논리회로의 동작을 방해하지 않으면서 실시간으로 비교논리회로의 건전성검사를 하는 방법 및 장치를 제공하는 것을 목적으로 한다.

또한, 상기한 문제를 해결하기 위해서 본 발명에서는 상기한 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는 것을 목적으로 한다.

상기한 목적을 달성하기 위해서 본 발명은 원자력 발전소 계통의 상태를 나타내는 감지기 신호로부터 입력된 공정값을 설정치와 비교하여 결과값을 출력하는 비교논리회로에 대하여 실시간으로 건전성검사를 수행하는 방법에 있어서, 상기 비교논리회로에 입력될 공정값을 수신하여 저장하는 입력용 듀얼포트램; 상기 비교논리회로에서 출력되는 값을 저장하고 출력모듈로 출력하는 출력용 듀얼포트램; 상기 비교논리회로의 건전성검사를 위한 시험값을 저장하는 시험값저장부; 상기 비교논리회로의 건전성검사결과를 임시저장하기 위한 레지스터; 및 하나의 실행주기를 상기 감지기 신호로부터 입력된 공정값을 이용하는 실제 데이터 실행구간, 대기구간, 상기 건전성검사를 위해 저장된 시험값을 이용하여 상기 비교논리회로의 건전성검사를 수행하는 건전성검사구간이 포함되도록 구성하고, 상기 건전성검사구간의 결과값이 상기 레지스터에 저장한 후, 상기 건전성검사구간의 다음에 실행되는 실제 데이터 실행구간의 결과값이 상기 출력용 듀얼포트램에 저장될 때 상기 레지스터에 저장된 상기 건전성검사구간의 결과값이 함께 상기 출력용 듀얼포트램에 저장되어 상기 출력모듈로 출력되도록 하는 제어부;를 포함하는 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 장치를 제공한다.

또한, 상기한 목적을 달성하기 위해서 본 발명은 원자력 발전소 계통의 상태를 나타내는 감지기 신호로부터 입력된 공정값을 설정치와 비교하여 결과값을 출력하는 비교논리회로에 대하여 실시간으로 건전성검사를 수행하는 방법에 있어서, 실행주기 중 소정의 실제 데이터 실행 구간 동안 상기 감지기 신호로부터 입력된 공정값을 상기 비교논리회로의 입력 데이터로 하여 실제 데이터에 대하여 상기 비교논리회로가 실행되도록 하는 단계; 상기 비교논리회로에 입력 데이터를 입력하지 않고 대기하도록 하는 단계; 및 상기 실행주기 중 소정의 건전성검사구간 동안 상기 건전성 검사를 위해 저장된 시험값을 이용하여 상기 비교논리회로의 건전성검사가 수행되도록 하는 단계;를 포함하고, 상기 건전성검사구간의 결과값은 레지스터에 저장한 후, 상기 건전성검사구간의 다음에 실행되는 실제 데이터 실행구간의 결과값이 출력될 때 함께 출력모듈로 출력되도록 하는 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 방법을 제공한다.

여기서, 상기 비교논리회로는 FPGA(Field-Programmable Gate Array)에 구현된 것이 바람직하다.

또한, 상기 비교논리회로는 입력된 값을 소정의 셋 설정값과 비교하는 제1비교기; 상기 입력된 값을 소정의 리셋 설정값과 비교하는 제2비교기; 상기 제1비교기의 출력값이 소정의 사이클 횟수동안 소정의 값이 연속하여 입력되는 경우, 상기 입력된 상기 제1비교기의 출력값이 출력되도록 하는 지연회로; 및 상기 지연회로 및 상기 제2비교기의 출력값을 입력값으로 이용하는 SR 플립플롭;를 포함하는 것이 바람직하다.

또한, 상기 건전성검사는 상기 실제 데이터 실행구간을 통하여 실제 데이터에 대한 상기 비교논리회로의 실행이 종료된 후 다음 실행주기가 도래할 때까지의 여유시간에 수행되도록 한다.

또한, 상기 건전성검사는 트립을 발생시키는 시험값과 트립이 발생하지 않는 시험값을 상기 비교논리회로에 입력시키고, 상기 비교논리회로의 결과값이 트립을 발생시키는지 여부에 따라 상기 비교논리회로의 건전성 여부를 판단하는 것이 바람직하다.

또한, 상기 실제 데이터 실행구간에서 트립신호에 해당하는 신호가 상기 지연회로에 입력되는 경우, 상기 제어부는 상기 건전성 검사가 수행되지 않도록 하는 것이 바람직하다.

한편, 상기한 목적을 달성하기 위해서 본 발명은 상기한 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.

본 발명에 따르면, 운전원의 개입 없이도 자동으로 비교논리회로가 실행될 때마다 비교논리회로의 건전성 검사가 이루어져 그 결과가 출력되게 되므로, 실시간으로 비교논리회로의 건전성 여부를 확인할 수 있게 되며, 더 나아가 비교논리회로가 적용되는 보호계통이나 제어계통의 신뢰도를 높이고, 원자력 발전소 운전성을 증대시키는 효과를 가져올 수 있는 장점이 있다.

도 1은 본 발명의 비교논리회로의 내부 구성을 도시한 도면
도 2는 본 발명의 비교논리회로가 FPGA에 구현된 일 예를 도시한 도면
도 3은 본 발명의 비교논리회로의 건전성 검사 장치의 구성을 도시한 블록선도
도 4는 본 발명에서 각 실행주기의 비교논리회로 동작순서를 도시한 도면
도 5는 본 발명에서 비교논리회로를 실행하는 소주기의 클럭 사이클을 설명하기 위한 도면
도 6은 본 발명에서 건전성 검사 구간에서의 건전성 검사 방법을 설명하기 위한 도면
도 7은 본 발명의 방법을 도시한 흐름도

이하의 내용은 단지 본 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 본 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다. 또한, 본 발명의 원리, 관점 및 실시예들 뿐만 아니라 특정 실시예를 열거하는 모든 상세한 설명은 이러한 사항의 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다. 또한, 이러한 균등물들은 현재 공지된 균등물뿐만 아니라 장래에 개발될 균등물 즉 구조와 무관하게 동일한 기능을 수행하도록 발명된 모든 소자를 포함하는 것으로 이해되어야 한다.

따라서, 프로세서 또는 이와 유사한 개념으로 표시된 기능 블록을 포함하는 도면에 도시된 다양한 소자의 기능은 전용 하드웨어뿐만 아니라 적절한 소프트웨어와 관련하여 소프트웨어를 실행할 능력을 가진 하드웨어의 사용으로 제공될 수 있다. 프로세서에 의해 제공될 때, 기능은 단일 전용 프로세서, 단일 공유 프로세서 또는 복수의 개별적 프로세서에 의해 제공될 수 있고, 이들 중 일부는 공유될 수 있다. 또한, 프로세서, 제어 또는 이와 유사한 개념으로 제시되는 용어의 사용은 소프트웨어를 실행할 능력을 가진 하드웨어를 배타적으로 인용하여 해석되어서는 아니 되고, 제한 없이 디지털 신호 프로세서(DSP) 하드웨어, 소프트웨어를 저장하기 위한 롬(ROM), 램(RAM) 및 비휘발성 메모리를 암시적으로 포함하는 것으로 이해되어야 한다. 주지 관용의 다른 하드웨어도 포함될 수 있다.

상술한 목적, 특징 및 장점들은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 더욱 분명해 질 것이다. 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략하거나 간략하게 설명하는 것으로 한다.

한편 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.

도 1은 본 발명에서 적용될 수 있는 비교논리회로의 구성을 도시한 도면이다.

본 발명의 비교논리회로는 도 1과 같이 비교기(101, 104), 지연회로(102) 및 SR 플립플롭(103)의 조합으로 구성된다. 본 발명의 비교논리회로에 대한 건전성 검사 범위는 도 1의 비교기, 지연회로 및 SR 플립플롭을 모두 포함한다.

비교기(101, 104)는 입력된 공정 디지털 값과 셋 설정값 또는 리셋 설정값을 이용하여 출력을 결정한다. 입력된 공정 디지털 값이 설정값을 초과하면 트립신호에 해당하는 하이(1) 신호를 출력하고, 그렇지 않으면 로우(0) 신호를 출력한다. 리셋 설정값은 셋 설정값에 히스테리시스를 적용한 값이다.

지연회로(102)는 비교기(101)의 셋 출력이 설정된 지연 사이클 수 (여기서는 비교논리회로의 실행횟수를 의미함) 동안 입력된 값이 설정된 값으로 일정하게 유지되는지를 감시하여, 설정된 사이클 수만큼 설정된 값으로 일정하게 유지되는 경우에 설정된 값이 출력되도록 한다.

예를 들어, 하이 값이 설정된 값이고, 설정된 지연 사이클 수가 3인 경우에, 비교기(101)의 셋 출력이 3회 연속 하이(1) 신호가 유지되어 입력되는 경우에 지연회로(102)는 설정된 값(예를 들어 하이 신호)이 출력되도록 하고, 3번의 사이클 동안 한번이라도 로우(0) 신호가 입력되면 다시 로우(0) 신호가 출력되도록 한다.

SR 플립플롭(103)은 지연회로(102)의 출력과 비교기(104)의 리셋 출력을 입력으로 하여 최종 결과값이 출력되도록 한다.

도 2는 본 발명의 비교논리회로가 FPGA(Field-Programmable Gate Array)에 구현된 예를 도시한 것이다.

본 발명의 비교논리회로는 FPGA에 구현되도록 하는 것이 바람직하다.

FPGA 소자에 구현된 비교논리회로의 경우 클럭에 기반하여 실시간으로 입력 데이터들을 처리하고, 그 결과들을 출력하므로, 실행속도가 충분히 빨라서 하나의 실행주기 동안 실제 데이터를 처리하는 구간 외의 여유 구간 동안 비교논리회로의 건전성 검사를 할 수 있게 되는 장점이 있다.

PLC와 같은 CPU 기반의 설비에서도 자동 시험을 구현할 수는 있지만, 이와 같은 설비에서는 하나의 실행주기 동안 실제 데이터를 처리한 후 남는 여유구간이 건전성 검사를 할 수 있을 정도로 충분하지 않기 때문에 비교논리회로의 동작을 방해하지 않고 실시간으로 검사를 하는 것이 어렵게 되거나, 실행주기가 늘어나게 되는 문제점이 있다.

그러나, 본 발명의 비교논리회로가 반드시 FPGA에만 구현되어 있을 필요는 없으며, 실제 데이터에 대한 처리를 수행하는 하나의 실행주기 내에 실제 데이터에 대한 처리를 한 후 남는 구간에 건전성 검사를 할 수 있는 경우에는 다른 설비에 비교논리회로가 구현되어 있는 경우에도 적용이 가능할 것이다.

본 발명의 비교논리회로(100)는 도 2와 같이 입력용 듀얼포트램(201)과 출력용 듀얼포트램(203)과 함께 FPGA 소자에 구현되어 원자력 발전소의 보호 및 제어계통에 적용된다.

입력용 듀얼포트램(201)에는 아날로그입력모듈로부터 입력된 데이터들이 저장된다. 출력용 듀얼포트램(203)에는 비교논리회로(202)의 실행결과가 저장되며, 이 데이터들은 출력모듈로 출력된다.

한편, 도 3은 본 발명의 비교논리회로의 건전성 검사장치가 같이 구현된 경우의 구성의 일 예를 도시한 블록선도이다.

본 발명의 비교논리회로 건전성 검사장치는 도 1에서와 같은 비교논리회로(100)의 건전성을 검사하기 위하여 입력용 듀얼포트램(201) 및 출력용 듀얼포트램(203) 외에 시험값저장부(202), 레지스터(204) 및 제어부(205)를 더 포함하는 것을 특징으로 한다.

입력용 듀얼포트램(201)은 앞에서 설명한 바와 같이 아날로그 입력모듈로부터 수신되는 디지털 값을 비교논리회로(100)에 입력될 공정값으로 수신하여 저장한다.

이 입력용 듀얼포트램(201)에 저장된 값은 비교논리회로(100)에 입력되어 실제 데이터에 기반한 처리를 수행하게 되며, 그 결과는 출력용 듀얼포트램(203)에 출력하게 된다.

시험값저장부(202)은 비교논리회로(100)의 건전성 검사를 위한 시험값이 저장된다.

이 시험값은 트립을 발생시키는 값과 트립을 발생시키지 않는 값이 모두 포함되어 있다.

시험값저장부(202)에 저장되어 있는 값은 비교논리회로(100)의 건전성 검사를 하는 경우에 비교논리회로(100)에 입력되게 된다.

출력용 듀얼포트램(203)은 비교논리회로(100)에 의해 처리된 결과값이 저장된다.

이 경우, 실제 데이터 실행하는 구간에서는 비교논리회로(100)의 출력값이 바로 출력용 듀얼포트램(203)에 입력되게 되고, 건전성 검사를 하는 구간에서는 후술하는 레지스터(204)를 거쳐서 출력용 듀얼포트램(203)에 입력되게 된다.

레지스터(204)는 건전성검사구간에서 비교논리회로(100)에 의해 처리되는 값이 임시로 저장된다.

레지스터(204)에 저장되는 값은 건전성검사구간의 뒤에 실제 데이터 실행구간에서 비교논리회로(100)를 통하여 처리되는 값이 출력용 듀얼포트램(203)에 저장될 때 같이 출력용 듀얼포트램(203)에 저장되어 출력모듈을 통하여 외부로 출력되게 된다.

이 때, 실제 데이터를 입력하여 실행시켜 얻은 결과값은 본 발명의 비교논리회로가 연결된 원자력 발전소의 제어 계통 또는 보호 계통으로 전송이 되고, 건전성 검사를 통하여 얻은 결과값은 운전원이 보는 단말기나, 전체 시스템을 감시하고 제어하는 모듈 등으로 전송이 될 수 있다.

제어부(205)는 비교논리회로를 처리하는 하나의 실행주기를 감지기 신호로부터 입력된 공정값을 이용하는 실제 데이터 실행구간, 비교논리회로가 아무 동작도 수행하지 않고 대기하도록 하는 구간인 대기구간, 시험값저장부(202)에 저장된 시험값을 이용하여 비교논리회로(100)의 건전성검사를 수행하는 건전성검사구간이 포함되도록 구성하고, 건전성검사구간의 결과값이 레지스터(204)에 저장한 후, 건전성검사구간의 다음에 실행되는 실제 데이터 실행구간의 결과값이 출력용 듀얼포트램(203)에 저장될 때 레지스터(204)에 저장된 건전성검사구간의 결과값이 함께 출력용 듀얼포트램(203)에 저장되어 아날로그출력모듈로 출력되도록 제어한다.

제어부(205)에 의해 수행되는 동작 및 기능의 구체적인 내용을 도 4 내지 도 6을 참조하여 설명한다.

도 4는 본 발명에 따른 비교논리회로(100)의 실행주기와 순서를 설명하기 위한 도면이다.

본 발명에서 비교논리회로(100)는 도 4에서와 같이 20 ms마다 주기적으로 실행될 수 있으며, 20 ms 마다 수행되는 동작은 다음과 같은 순서로 진행된다.

1) 실제 데이터를 이용한 비교논리회로(100) 실행 : 입력용 듀얼포트램(201)에 저장된 실제 입력 데이터들을 이용하여 비교논리회로(100)를 실행시키고, 그 결과를 출력용 듀얼포트램(203)에 저장한다.

2) 대기구간 : 비교논리회로(100)의 실제 데이터 실행구간과 건전성 검사구간을 분리하기 위해서 1 ms 동안 아무런 동작을 수행하지 않는다.

3) 비교논리회로(100)의 건전성 검사 : 비교논리회로(100)의 건전성을 검사하고, 검사가 완료되면 그 결과를 내부 레지스터(204)에 저장한다. 저장이 완료되면 단계 1)에서 저장된 출력용 듀얼포트램(203)의 출력 데이터들을 아날로그출력모듈로 출력한다. 이와 같은 동작을 반복하기 때문에 레지스터(204)에 저장된 건전성 검사 결과는 다음 실행구간에서 출력용 듀얼포트램(203)에 저장되고, 에러 상태가 운전원에게 보고되게 된다. (건전성 검사 결과에 대한 정보가 운전원에게 제공되는 방법은 단순히 모니터 상의 정해진 위치에 결과값이 출력되도록 하는 방식에서부터, 에러가 발생한 것으로 판단되는 경우 팝업 메시지가 출력되도록 하는 방식, 에러가 발생한 것으로 판단되는 경우 미리 등록된 운전원의 모바일 단말기에 메시지가 전송되도록 하는 방식 등 다양한 방식이 이용될 수 있다. 본 발명에서는 에러 메시지를 전송하는 방식 자체를 특징으로 삼는 것이 아니기 때문에 여기에서는 그에 대한 설명은 생략한다.)

이와 같이 한 실행주기 내에서 비교논리회로(100)를 이용한 실제 데이터 실행, 대기구간, 비교논리회로(100)의 건전성 검사 동작을 모두 수행할 수 있는 이유는, 앞에서 살펴본 바와 같이, 본 발명의 비교논리회로가 FPGA 소자에서 구현되었기 때문이다.

FPGA 소자에서 구현되는 논리회로는 클럭에 기반하여 실시간으로 입력 데이터들을 처리하고, 그 결과들을 출력한다.

즉, 고속으로 다수의 입력 데이터들을 입력 받고 내부 논리회로를 동작시켜서 결과를 출력할 수 있기 때문에 하나의 실행주기 내에서 실제 데이터를 처리하고, 다음 실행주기가 될 때까지 건전성 검사를 수행할 수 있는 여유 구간을 확보할 수 있게 된다.

본 발명에서 건전성 검사 구간이 실제 데이터를 이용한 실행구간 외의 여유 구간에 설정이 되므로, 건전성 검사 구간은 설비의 종류, 처리되는 데이터의 양 등에 따라서 달라질 수 있으며, 장치 운영자 또는 설계자에 의해 미리 설정되게 된다.

도 5는 본 발명에 따른 비교논리회로(100)의 실행주기에 포함되는 클럭 사이클을 보여준다.

비교논리회로(100)의 실행주기는 20 ms이지만 한 번 실행하는 시간은 16 클럭 사이클이다. 즉, 실제 실행은 도 5와 같이 대략 16 클럭 사이클 이내에 완료된다. (이하에서는 비교논리회로를 한 번 실행하는 시간을 실행주기와 구분하기 위하여 '소주기'로 표현한다)

33.3 MHz 클럭을 사용하는 경우에 1 클럭은 약 30 ns이며, 실행시간은 480 ns정도 소요되므로 실제로는 한 실행주기 20 ms동안에 비교논리회로(100)를 약 41,666번을 실행시킬 수 있다.

도 5의 16 클럭 사이클 중에서 2번째 클럭의 상승 에지인 T2에서 비교논리회로(100)를 동작시킨다. 비교논리회로(100)의 동작결과는 T15 이전에 출력되기 때문에 T15에서 회로의 결과를 확인한다.

도 6은 건전성검사구간에서 본 발명에 따른 비교논리회로(100)의 실시간 자동시험을 수행하는 방법을 보여준다.

본 발명에서는 비교논리회로(100)의 실행이 종료된 후에 다음 실행주기가 도래할 때까지의 여유시간을 이용하여 실시간 자동시험을 수행한다.

본 발명에서 비교논리회로(100)의 실시간 자동시험을 수행하는 방법은 도 6에서와 같이 건전성검사구간 동안 대기구간, 비교논리회로(100) 자동시험 구간 및 대기구간 등의 순으로 수행한다.

비교논리회로(100)의 실시간 자동시험은 도 6의 하단과 같이 총 60 소주기 동안 수행된다.

60 소주기에서 처음 20 소주기 동안은 트립을 발생시키지 않는 시험 값을 비교기(101, 104)로 입력하고, 다음 20 소주기 동안은 트립을 발생시키는 시험 값을 입력한다. 마지막 20 소주기 동안은 다시 트립을 발생시키지 않는 시험 값을 입력한다. 트립을 발생시키지 않는 시험 값에 대해서는 트립이 발생되지 않아야 하며, 트립을 발생시키는 시험 값에 대해서는 트립이 발생되어야 한다. 이와 같은 사실을 인지하고 있기 때문에 비교논리회로(100)의 고장 여부를 판단할 수 있다.

대기구간은 도 6의 상단과 같이 총 60 소주기 동안 수행될 수 있다. 대기구간에서는 60 소주기 동안 트립을 발생시키지 않는 시험 값을 비교기(101, 104)로 입력한다. 따라서 대기구간에서는 트립이 발생되지 않아야 한다.

비교기(101, 104)의 입력은 비교논리회로(100)의 건전성을 검사하는 구간에서만 시험값저장부(202)에 저장된 시험값이 입력되고, 그 이외의 경우에는 입력용 듀얼포트램(201)에 저장된 입력 데이터가 입력된다.

따라서 비교논리회로(100)의 건전성을 검사하는 구간은 아래와 같이 총 2,880클럭 사이클이 소요된다.

16 클럭 사이클 * 60 소주기 * 3 = 2,880 클럭 사이클

한편, 도 1에서 비교논리회로(100)의 트립 출력은 입력에 의해 곧 바로 변경되지 않고, 지연회로(102)에 의해 설정된 지연 사이클 수만큼 일정하게 유지되어야 최종 출력된다. 이와 같은 사실을 인지하여 비교논리회로(100)의 고장 여부를 판단한다.

이 때, 지연회로(102)의 지연 사이클 수는 비교논리회로(100)의 실제 데이터 실행구간과 건전성 검사구간에서 서로 다른 단위로 계산된다. 비교논리회로(100)의 실행구간에서는 실행주기 (20 ms) 단위로 계산되고, 건전성 검사구간에서는 소주기 (16 클럭 사이클) 단위로 계산된다.

예를 들어, 지연 사이클 수가 3으로 설정되었다면, 비교논리회로(100)의 실행구간에서는 3번 이상의 실행주기 (60 ms, 3회) 동안 트립 상태가 유지되어야 최종 출력되고, 건전성 검사구간에서는 3번 이상의 소주기 (16 클럭 사이클 * 3회) 동안 트립 상태가 유지되어야 최종 출력된다.

이와 같은 지연회로(102)의 특징 때문에 다음과 같은 상황에서는 비교논리회로(100)의 건전성 검사를 수행하지 않는다.

1) 비교논리회로(100)의 실제 데이터 실행구간에서 비교기(101, 104)의 출력이 이미 트립이거나 SR 플립플롭(103)의 출력이 트립인 경우

2) 운전원에 의해 수동시험이 수행되고 있는 경우

3) 운전원에 의해 수동개시 자동시험이 수행되고 있는 경우

그 이외의 경우에는 비교논리회로(100)가 실행될 때마다 자동으로 건전성 검사를 수행한다.

1)번과 같이 비교논리회로(100)의 실제 데이터 실해 구간에서 트립신호가 발생하는 경우에는, 원자력 발전소의 보호 또는 제어 계통(본 발명의 비교논리회로(100)가 적용되는 계통)에서 보호 또는 제어를 위하여 소정의 조치가 취해져야 하는 상황이고, 비교논리회로의 건전성 여부보다는 해당되는 조치가 취해지는 것이 보다 중요한 상황이고, 또한 지연회로(103)에 실제 데이터를 입력하여 발생한 트립신호에 해당하는 값이 입력된 상태에서 건전성 검사를 위한 시험값을 비교기(101)에 입력하여 출력된 값이 입력되면, 실제 데이터를 이용한 결과와 건전성 검사를 위한 결과가 서로 섞이게 되므로, 이 때에 제어부(205)는 건전성 검사를 실시하지 않고, 지연회로에 의해 최종적인 트립신호가 발생하는지 여부를 판단한다.

예를 들어, 지연 사이클 수가 3으로 설정되어 있는 경우, 처음 실제 데이터 실행 구간에서 지연회로(102)에 입력되는 값이 트립신호인 경우, 건전성 검사는 수행되지 않고, 20ms의 실행주기 후에 다시 그 다음에 입력된 실제 데이터를 이용하여 비교논리회로를 실행하게 된다.

만약, 2번째 실제 데이터 실행구간에서 지연회로(102)에 입력된 값이 트립신호가 아닌 경우에는 건전성 검사가 실행되도록 하고, 2번째 지연회로(102)에 입력된 값도 트립신호인 경우에는 다시 건전성 검사를 실행하지 않고 20ms의 실행주기 후에 다시 실제 데이터를 이용하여 비교논리회로를 실행시키게 된다.

3번째로 지연회로(102)에 입력된 신호도 트립신호인 경우에는 지연회로(102)는 트립신호를 SR 플립플롭(103)에 출력하게 된다. 만약 3번째로 지연회로(102)에 입력된 값이 트립신호가 아닌 경우에는 제어부(205)는 다시 건전성 검사가 되도록 한다.

앞에서 설명한 바와 같이, 비교논리회로(100)의 건전성을 검사하기 전에 항상 실제 입력 데이터에 의해 비교논리회로(100)가 실행되고, 실행결과가 출력용 듀얼포트램(203)에 저장된다.

이때, 이전 실행구간에서 저장된 건전성 검사 결과도 출력용 듀얼포트램(203)에 함께 저장된다.

1 ms의 대기구간 이후에 현재의 건전성 검사가 이루어지고, 그 결과는 다시 내부 레지스터에 저장되어, 다음 실행구간에 출력용 듀얼포트램(203)에 저장된다. 비교논리회로(100)의 건전성 검사가 종료되면, 앞서 저장된 출력용 듀얼포트램(203)의 출력 데이터들이 출력모듈로 출력된다.

이와 같은 동작은 각 구간별로 분리되어 반복되기 때문에 비교논리회로(100)의 건전성 검사는 실제 입력 데이터에 의한 비교논리회로(100)의 실행결과에 영향을 미치지 않는다.

또한, 비교논리회로(100)의 건전성 검사는 비교논리회로(100)의 실행구간 이외의 남는 구간에서 수행되기 때문에 전체 지연시간에도 영향을 미치지 않게 된다.

한편, 도 7은 본 발명의 방법을 도시한 흐름도이다.

본 발명의 방법은 도 1 및 도 3에서와 같이 제1비교기(101), 제2비교기(104), 지연회로(102), SR 플립플롭(103)을 포함하는 비교논리회로(100)와, 입력용 듀얼포트램(201), 시험값저장부(202), 출력용 듀얼포트램(203), 레지스터(204) 및 제어부(205)를 포함한 비교논리회로 건전성 검사 장치를 이용하여 수행된다.

먼저, 제어부(205)는 아날로그 입력모듈로부터 입력용 듀얼포트램(201)에 입력된 실제 데이터가 비교논리회로(100)에 입력되어 처리되도록 한다(301).

실제 데이터가 비교논리회로(100)에 입력되어 처리된 결과는 출력용 듀얼포트램(203)에 저장되어 아날로그 출력모듈을 통해 외부로 출력되게 된다.

제어부(205)는 비교기(101)의 출력값이 트립신호에 해당하는 값(도 1의 경우에는 하이(1) 신호)이 발생하는지를 판단하고(302), 트립신호가 발생하지 않은 것으로 판단되는 경우에는 도 4에서와 같이 대기구간, 건전성 검사구간이 실행되도록 한다.

먼저, 입력용 듀얼포트램(201)에 입력된 데이터를 비교논리회로(100)에 입력하여 처리한 후에는 트립신호가 발생하지 않는 것으로 판단되는 경우에는 소정 시간 동안 대기하는 구간이 진행되도록 하여, 건전성검사구간과 실제 데이터 실행 구간이 명확하게 분리될 수 있도록 한다(303).

대기 구간에는 입력데이터가 입력되지 않도록 하거나, 트립신호가 발생하지 않는 입력데이터가 입력되도록 하는 것이 바람직하다.

대기구간의 길이는 장치 운영자 또는 설계자에 의해 정해질 수 있다. 도 4에서와 같이 한 실행주기가 20ms 일 때 대기구간은 1ms 정도가 될 수 있다

상기 대기구간이 종료된 후에는 시험값저장부(202)에 저장되어 있는 시험값이 비교논리회로(100)에 입력되어 비교논리회로(100)의 건전성 여부를 판단하는 건전성 검사 구간이 진행되도록 한다(304).

시험값저장부(202)은 비교논리회로(100)의 건전성 검사를 위한 시험값이 저장되며, 이 시험값은 트립을 발생시키는 값과 트립을 발생시키지 않는 값이 모두 포함되어 있다는 점은 앞에서 살펴본 바와 같다.

이 건전성 검사는 하나의 실행주기 중 실제 데이터 실행 구간을 수행한 후 남는 여유구간에 수행되도록 하므로, 설비의 성능, 데이터의 양 등에 따라 건전성 검사 구간의 길이는 달라질 수 있다.

건전성 검사는 도 6에 도시된 바와 같이, 대기구간, 비교논리회로 자동시험 구간, 대기구간의 순으로 진행될 수 있으며, 비교논리회로 자동시험구간에서는 트립을 발생시키지 않는 시험값과, 트립을 발생시키는 시험값, 다시 트립을 발생시키지 않는 시험값을 소정 소주기씩(도 6에서는 20 소주기) 입력한다는 점은 앞에서 살펴본 바와 같다.

건전성검사구간에서 비교논리회로(100)에서 출력된 값을 바로 출력용 듀얼포트램(203)에 저장되지 않고, 레지스터(204)에 임시 저장된 후 다음 실행주기에서 실제 데이터 실행 구간에서의 출력값이 출력용 듀얼포트램(203)에 저장될 때 같이 저장된다는 점은 앞에서 살펴본 바와 같다.

이렇게 건전성 검사를 수행한 결과 에러가 있는 것으로 판단되면, 그 정보는 운전원의 단말기에 전달되도록 한다.

한편, 실제데이터 실행 구간에서 비교기(101)가 트립을 나타내는 신호(하이(1) 신호)가 발생한 경우에는 제어부(205)는 건전성 검사를 수행하지 않고, 지연회로(102)에 설정된 사이클 수만큼 실행주기를 반복하면서 계속하여 트립신호가 발생하는지를 확인한다(305).

지연회로(102)는 트립신호가 정해진 사이클 수만큼 연속으로 입력되는 경우에 트립신호를 출력하게 된다. 따라서, 실제 데이터 실행구간에서 비교기(101)에서 트립신호가 발생한 경우에 건전성 검사를 수행하게 되면, 지연회로(102)에서 실제 데이터를 비교기(101)에 입력한 결과와 시험값을 비교기(101)을 입력한 결과가 서로 혼동되게 되므로, 이를 방지하기 위해서 실제 데이터 실행구간에서 트립신호가 발생하는 경우에는 건전성 검사를 수행하지 않고, 다음 실행주기에서도 지연회로에 트립신호에 해당하는 신호가 입력되는지 여부를 관찰하게 된다.

실제 데이터 실행 구간에서 트립신호가 발생된 경우 외에도 운전원에 의해 수동시험이 수행되고 있는 경우, 운전원에 의해 수동개시 자동시험이 수행되고 있는 경우에는 건전성 검사가 수행되지 않도록 할 수 있다는 점은 앞에서 살펴본 바와 같다.

지연회로(102)에 설정된 사이클 수만큼 트립신호에 해당하는 신호가 지연회로(102)에 입력되어, 지연회로(102)에서 최종적으로 트립신호가 출력되면, 그 트립신호에 따라 본 발명이 적용되는 원자력 발전소의 보호 계통 또는 제어 계통에서는 그 트립신호에 해당하는 동작이 수행되게 될 것이다.

본 발명의 상기 방법은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

Claims

원자력 발전소 계통의 상태를 나타내는 감지기 신호로부터 입력된 공정값을 설정치와 비교하여 결과값을 출력하는 비교논리회로에 대하여 실시간으로 건전성검사를 수행하는 장치에 있어서,
상기 비교논리회로에 입력될 공정값을 수신하여 저장하는 입력용 듀얼포트램;
상기 비교논리회로에서 출력되는 값을 저장하고 출력모듈로 출력하는 출력용 듀얼포트램;
상기 비교논리회로의 건전성검사를 위한 시험값을 저장하는 시험값저장부;
상기 비교논리회로의 건전성검사결과를 임시저장하기 위한 레지스터; 및
하나의 실행주기를 상기 감지기 신호로부터 입력된 공정값을 이용하는 실제 데이터 실행구간, 대기구간, 상기 건전성검사를 위해 저장된 시험값을 이용하여 상기 비교논리회로의 건전성검사를 수행하는 건전성검사구간이 포함되도록 구성하고,
상기 건전성검사구간의 결과값이 상기 레지스터에 저장 된 후, 상기 건전성검사구간의 다음에 실행되는 실제 데이터 실행구간의 결과값이 상기 출력용 듀얼포트램에 저장될 때 상기 레지스터에 저장된 상기 건전성검사구간의 결과값이 함께 상기 출력용 듀얼포트램에 저장되어 상기 출력모듈로 출력되도록 하는 제어부;를 포함하고,
상기 비교논리회로는,
입력된 값을 소정의 셋 설정값과 비교하는 제1비교기;
상기 입력된 값을 소정의 리셋 설정값과 비교하는 제2비교기;
상기 제1비교기의 출력값이 소정의 사이클 횟수동안 소정의 값이 연속하여 입력되는 경우, 상기 입력된 상기 제1비교기의 출력값이 출력되도록 하는 지연회로; 및
상기 지연회로 및 상기 제2비교기의 출력값을 입력값으로 이용하는 SR 플립플롭;을 포함하는 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 장치.
제1항에 있어서, 상기 비교논리회로는 FPGA(Field-Programmable Gate Array)에 구현된 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 장치.
제1항에 있어서, 상기 비교논리회로는,
상기 제어부가 상기 하나의 실행주기에 미리 정해진 길이의 상기 실제 데이터 실행구간, 상기 대기구간 및 상기 건전성검사구간이 포함되게 구성하도록 실행속도가 정해진 소자에 구현된 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 장치.
제1항에 있어서, 상기 제어부는
상기 건전성검사가 상기 실제 데이터 실행구간을 통하여 실제 데이터에 대한 상기 비교논리회로의 실행이 종료된 후 다음 실행주기가 도래할 때까지의 여유시간에 수행되도록 하는 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 장치.
제1항에 있어서, 상기 건전성검사는 트립을 발생시키는 시험값과 트립이 발생하지 않는 시험값을 상기 비교논리회로에 입력시키고, 상기 비교논리회로의 결과값이 트립을 발생시키는지 여부에 따라 상기 비교논리회로의 건전성 여부를 판단하는 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 장치.
제1항에 있어서, 상기 실제 데이터 실행구간에서 트립신호에 해당하는 신호가 상기 지연회로에 입력되는 경우, 상기 제어부는 상기 건전성 검사가 수행되지 않도록 하는 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 장치.
원자력 발전소 계통의 상태를 나타내는 감지기 신호로부터 입력된 공정값을 설정치와 비교하여 결과값을 출력하는 비교논리회로에 대하여 실시간으로 건전성검사를 수행하는 방법에 있어서,
실행주기 중 소정의 실제 데이터 실행 구간 동안 상기 감지기 신호로부터 입력된 공정값을 상기 비교논리회로의 입력 데이터로 하여 실제 데이터에 대하여 상기 비교논리회로가 실행되도록 하는 단계;
상기 비교논리회로에 입력 데이터를 입력하지 않고 대기하도록 하는 단계; 및
상기 실행주기 중 소정의 건전성검사구간 동안 상기 건전성 검사를 위해 저장된 시험값을 이용하여 상기 비교논리회로의 건전성검사가 수행되도록 하는 단계;를 포함하고,
상기 건전성검사구간의 결과값은 레지스터에 저장한 후, 상기 건전성검사구간의 다음에 실행되는 실제 데이터 실행구간의 결과값이 출력될 때 함께 출력모듈로 출력되도록 하고,
상기 비교논리회로는,
입력된 값을 소정의 셋 설정값과 비교하는 제1비교기;
상기 입력된 값을 소정의 리셋 설정값과 비교하는 제2비교기;
상기 제1비교기의 출력값이 소정의 사이클 횟수동안 소정의 값이 연속하여 입력되는 경우, 상기 입력된 상기 제1비교기의 출력값이 출력되도록 하는 지연회로; 및
상기 지연회로 및 상기 제2비교기의 출력값을 입력값으로 이용하는 SR 플립플롭;을 포함하는 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 방법.
제7항에 있어서, 상기 비교논리회로는 FPGA(Field-Programmable Gate Array)에 구현된 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 방법.
제7항에 있어서, 상기 건전성검사는 상기 실제 데이터 실행구간을 통하여 실제 데이터에 대한 상기 비교논리회로의 실행이 종료된 후 다음 실행주기가 도래할 때까지의 여유시간에 수행되도록 하는 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 방법.
제7항에 있어서, 상기 건전성검사는 트립을 발생시키는 시험값과 트립이 발생하지 않는 시험값을 상기 비교논리회로에 입력시키고, 상기 비교논리회로의 결과값이 트립을 발생시키는지 여부에 따라 상기 비교논리회로의 건전성 여부를 판단하는 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 방법.
제7항에 있어서, 상기 실제 데이터에 대하여 상기 비교논리회로가 실행되는 구간에서 트립신호에 해당하는 신호가 발생한 것으로 판단되는 경우, 상기 건전성 검사가 수행되지 않도록 하는 것을 특징으로 하는 원자력 발전소 계통의 비교논리회로의 건전성 검사 방법.
제7항 내지 제11항 중 어느 한 항에 기재된 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.