JP5783944B2 - 多重化制御システム - Google Patents
多重化制御システム Download PDFInfo
- Publication number
- JP5783944B2 JP5783944B2 JP2012073894A JP2012073894A JP5783944B2 JP 5783944 B2 JP5783944 B2 JP 5783944B2 JP 2012073894 A JP2012073894 A JP 2012073894A JP 2012073894 A JP2012073894 A JP 2012073894A JP 5783944 B2 JP5783944 B2 JP 5783944B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- unit
- input
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/30—Nuclear fission reactors
Landscapes
- Safety Devices In Control Systems (AREA)
- Monitoring And Testing Of Nuclear Reactors (AREA)
- Testing And Monitoring For Control Systems (AREA)
Description
[第1の実施形態]
第1の実施形態に係る多重化制御システムを、図1乃至図3を用いて説明する。なお、上述した従来の多重化制御システムと同一の構成には同一の符号を付し、重複説明は省略する。
本第1の実施形態に係る多重化制御システムは、制御装置108〜110と出力処理部11との間の入力ケーブル111〜113と、出力処理部114と制御対象116との間の出力ケーブル115の途中にそれぞれ第1の入力信号切替部201〜203と第1の出力信号切替部209を設け、第1の入力信号切替部201〜203から出力処理部114に模擬信号を出力し、出力処理部114からの出力信号が第1の出力信号切替部209を介して入力される試験器207を備えた構成としている。
このように構成された本第1の実施形態において、多重化制御システムの稼働中又は停止中に、試験器207のタイミング生成部212を動作させることにより、試験器207から第1の入力信号切替部201〜203を通して出力処理部114へ、多重化制御システムの制御対象116の指令信号に対する応答時間より短い時間の模擬信号を出力し、出力処理部114がその信号を処理する。そして、出力処理部114から出力された模擬信号に対応する信号は第1の出力信号切替部209を通して試験器207へ入力される(図3参照)。
本第1の実施形態によれば、従来、プラントを停止しなければ実施できなかった多重化制御システムの健全性確認等の試験をプラントの運転中に実施することが可能となるため、定期検査期間を大幅に短縮することが可能となり、これによりプラントの稼働率の向上、運転期間の長期化を図ることができる。
第2の実施形態に係る多重化制御システムを、図4及び図5を用いて説明する。
本第2の実施形態では、第1の実施形態における共通の出力処理部114の試験に加え、制御装置108〜110の試験を実施可能とする。なお、上述した実施形態と同一の構成には同一の符号を付し、重複説明は省略する。
本第2の実施形態では、第1の実施形態の構成に加え、入力ケーブル123〜125にそれぞれ第2の入力信号切替部301〜303を設け、第2の入力信号切替部301〜303と試験器207を出力ケーブル304〜306で接続している。また、図5に示すように、制御装置108〜110内の入力部307〜309と演算部117〜119の間、及び演算部117〜119と出力部310〜312の間に、それぞれ第2の出力信号切替部319〜321と第3の入力信号切替部322〜324を設け、第2の出力信号切替部319〜321及び第3の入力信号切替部322〜324と試験器207をそれぞれケーブル313〜315、316〜318に接続している。
この制御装置108〜110の入力部307〜309と出力部310〜312に試験器207から制御装置の演算周期より短い信号が出入力される。
このように構成された本実施形態において、入力部307〜309の試験を実施する場合は、試験器207のタイミング生成部212を動作させることで、試験器207からケーブル304〜306、第2の入力信号切替部301〜303、外部ケーブル104〜106を介して制御装置108〜110の入力部307〜309へ模擬信号を出力し、入力部307〜309で処理した信号を第2の出力信号切替部319〜321からケーブル313〜315を介して試験器207へ出力することにより、入力部307〜309の試験をそれぞれ実施する。
本第2の実施例実施によれば、上記第1の実施形態の効果に加え、制御装置の機能を維持した状態で制御装置の試験を行うことができるため、この試験をプラントの運転中に実施することが可能となり、定期点検期間を大幅に短縮することが可能となり、これによりプラントの稼働率の向上、運転期間の長期化を図ることができる。
第3の実施形態に係る多重化制御システムを、図6及び図7を用いて説明する。なお、上述した実施形態と同一の構成には同一の符号を付し、重複説明は省略する。
本第3の実施形態では、第1の実施形態の構成に加え、出力処理部114と制御対象116との間の外部ケーブル127に、試験器207のタイミング生成部212から出力される切替信号402に同期して作動する出力保持回路401を設けた構成としている。
上述した第1の実施形態では、試験器207は、多重化制御システムの制御対象116が指令信号に対して追従動作する時間より短い時間の模擬信号を発振することで、システムの運転中に出力処理部114の試験の実施を可能としているが、模擬信号の発振時間が非常に短いため、実施可能な試験が単純なイン/アウトの確認試験に限られていた。
本第3の実施形態によれば、多重化制御システムに対し長時間にわたる試験が実施可能となることにより、種々の試験をプラントの運転中に実施することが可能となるため、定期点検期間を大幅に短縮することが可能となり、これによりプラントの稼働率の向上、運転期間の長期化を図ることができる。
第4の実施形態に係る多重化制御システムを、図8を用いて説明する。なお、上述した実施形態と同一の構成には同一の符号を付し、重複説明は省略する。
本第4の実施形態では、図8に示すように、第2の実施形態の構成に加え、出力処理部114と制御対象116との間の外部ケーブル127に、試験器207のタイミング生成部212から出力される切替信号402に同期して作動する出力保持回路401を設けた構成としている。
上述した第2の実施形態では、試験器207から多重化制御システムの制御対象が指令信号に対して追従動作する時間より短い時間の信号を発振することで、システムの運転中に制御装置108〜110の入力部307〜309と、出力部310〜312の試験を実施可能としているが、模擬信号の発振時間が非常に短いため、実施可能な試験が限られていた。
本第4の実施形態によれば、上記第3の実施形態と同様に、多重化制御システムに対し長時間にわたる試験が実施可能となることにより、種々の試験をプラントの運転中に実施することが可能となるため、定期点検期間を大幅に短縮することが可能となり、これによりプラントの稼働率の向上、運転期間の長期化を図ることができる。
第5の実施形態に係る多重化制御システムを、図9及び図10を用いて説明する。なお、上述した実施形態と同一の構成には同一の符号を付し、重複説明は省略する。
本第5の実施形態では、第3及び第4の実施形態の構成に加え、制御装置108〜110の演算部117〜119に、試験器207のタイミング生成部212からの切替信号500に同期して作動する記憶素子504〜506を備えた構成としている。なお、図9は第3の実施形態の構成に本実施形態の記憶素子504〜506を配置した図で、図10は第4の実施形態の構成に記憶素子504〜506を配置した図である。
上述した第3及び第4の実施形態では、出力保持回路401によって試験時には記憶部403に記憶された制御信号を用いて制御対象116を継続的に制御可能とすることにより、従来まで制御装置の機能停止を行わなければ実施できなかった制御装置108〜110の試験を可能とするものであるが、試験終了時には演算部117〜119の演算結果は試験前とは異なり、保持されていた信号も異なってくるため、制御対象116に変動を与える可能性がある。
本第5の実施形態によれば、上記第3及び第4の実施形態の効果に加え、各制御装置の演算部に記憶素子を設けることにより、試験後の運転再開を円滑に実施することができる。これによりプラントの稼働率、運転期間の長期化をさらに向上させることができる。
Claims (6)
- センサからの信号が入力される入力部と前記入力信号により演算を行う演算部と前記演算結果を出力する出力部から構成される複数の制御装置と、前記複数の制御装置から出力された信号を処理し1つの制御信号を制御対象に出力する出力処理部とを有する多重化制御システムにおいて、
前記各制御装置と出力処理部との間のケーブルに設けられた第1の入力信号切替部と、前記出力処理部と制御対象との間のケーブルに設けられた第1の出力信号切替部と、前記第1の入力信号切替部を介して模擬信号を前記出力処理部に出力し、当該模擬信号に対応する出力信号を前記第1の出力信号切替部を介して受信する試験器と、を備え、
前記試験器は、模擬信号を発生させる模擬信号発振部と、前記模擬信号に対応する出力信号を測定する測定部と、前記第1の入力信号切替部及び第1の出力信号切替部への切替タイミングを作成するタイミング生成部と、前記模擬信号と前記測定部で測定した前記出力信号を比較する判定部と、を有することを特徴とする多重化制御システム。 - 前記センサと各制御装置との間のケーブルに設けられた第2の入力信号切替部と、前記各制御装置の入力部の出力側に設けられた第2の出力信号切替部とを備え、前記試験器は第2の入力信号切替部を介して模擬信号を前記入力部に出力し、当該模擬信号に対応する出力信号を前記第2の出力信号切替部を介して受信することを特徴とする請求項1記載の多重化制御システム。
- 前記各制御装置の演算部と出力部との間に設けられた第3の入力信号切替部とを備え、前記試験器は前記第3の入力信号切替部を介して模擬信号を前記出力部に出力し、当該模擬信号に対応する出力信号を前記第1の出力信号切替部を介して受信することを特徴とする請求項1又は2記載の多重化制御システム。
- 前記出力処理部と前記制御対象との間のケーブルに出力保持回路を設けたことを特徴とする請求項1乃至3のいずれか1項に記載の多重化制御システム。
- 前記出力保持回路は前記出力保持部から出力される制御信号を記憶する記憶部と、前記記憶部からの制御信号と前記出力保持部から出力される制御信号とを切替え可能に前記制御対象に出力する第3の出力信号切替部とを有し、前記記憶部と第3の出力信号切替部は前記試験器から出力される切替信号によって動作することを特徴とする請求項4記載の多重化制御システム。
- 前記各制御装置の演算部に演算状態を記憶する記憶素子を設け、前記記憶素子は前記試験器から出力される切替信号によって動作することを特徴とする請求項1乃至5のいずれか1項に記載の多重化制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012073894A JP5783944B2 (ja) | 2012-03-28 | 2012-03-28 | 多重化制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012073894A JP5783944B2 (ja) | 2012-03-28 | 2012-03-28 | 多重化制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013206087A JP2013206087A (ja) | 2013-10-07 |
JP5783944B2 true JP5783944B2 (ja) | 2015-09-24 |
Family
ID=49525114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012073894A Expired - Fee Related JP5783944B2 (ja) | 2012-03-28 | 2012-03-28 | 多重化制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5783944B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109866784A (zh) * | 2017-12-01 | 2019-06-11 | 比亚迪股份有限公司 | 通道自检装置和方法、存储介质、列车及其牵引控制系统 |
JP7445388B2 (ja) * | 2019-03-01 | 2024-03-07 | 株式会社日立産機システム | デジタル入力装置及びプログラマブルロジックコントローラ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5864501A (ja) * | 1981-10-15 | 1983-04-16 | Hitachi Ltd | 多重制御装置 |
JPS59212902A (ja) * | 1983-05-18 | 1984-12-01 | Hitachi Ltd | 多重化制御装置 |
JP3556443B2 (ja) * | 1997-09-03 | 2004-08-18 | 株式会社東芝 | デジタル制御装置の基板試験装置 |
JP2000353008A (ja) * | 1999-06-11 | 2000-12-19 | Toshiba Corp | 監視制御装置 |
JP4277030B2 (ja) * | 2006-06-30 | 2009-06-10 | 株式会社日立製作所 | 通信制御システム |
-
2012
- 2012-03-28 JP JP2012073894A patent/JP5783944B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013206087A (ja) | 2013-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018173710A (ja) | 制御装置、制御プログラム、および制御システム | |
JP2008250594A (ja) | 装置診断方法および装置診断用モジュールならびに装置診断用モジュールを実装した装置 | |
JP6105236B2 (ja) | マージングユニット | |
KR101137535B1 (ko) | 시험 장치 및 시험 모듈 | |
JP2013171348A (ja) | 制御装置、及びその自己診断方法 | |
KR20150054904A (ko) | 아날로그 변환 장치 및 프로그래머블 컨트롤러 시스템 | |
KR20120020867A (ko) | 이중화 구조를 갖는 제어기 및 그 운용 방법 | |
JP5783944B2 (ja) | 多重化制御システム | |
JP6540473B2 (ja) | デバッグサポートシステム | |
JP2010091482A (ja) | 半導体集積回路装置及びその遅延故障テスト方法 | |
US11836057B2 (en) | Fault location in a redundant acquisition system | |
JP2013258564A (ja) | データポーリング方法及びその方法を用いた原子力プラントのディジタル計装制御システム | |
CN105527957B (zh) | 用于保存故障波数据的方法 | |
JP2018185612A (ja) | 通信回路、通信システム及び通信回路の自己診断方法 | |
KR20150040617A (ko) | 메모리 테스트 장치 및 이의 동작 방법 | |
CN112865996A (zh) | 一种基于仿真卡的设备测试方法、系统和仿真卡 | |
CN106896317B (zh) | 通过扫描测试的扫描链所执行的电路排错方法及电路排错系统 | |
JP2012078166A (ja) | 制御装置および原子力発電プラント制御システム | |
CN111044826B (zh) | 检测方法及检测系统 | |
JP5982845B2 (ja) | トレース制御装置及びトレース制御方法 | |
CN110399258B (zh) | 一种服务器系统的稳定性测试方法、系统及装置 | |
US20140041465A1 (en) | Equipment test method and associated test tool and test system | |
JP2010016960A (ja) | Pcm電流差動保護継電装置 | |
JP6138591B2 (ja) | 制御システム | |
JPWO2018179250A1 (ja) | プレイバックシミュレーション試験システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150721 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5783944 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |