KR20120020867A - 이중화 구조를 갖는 제어기 및 그 운용 방법 - Google Patents

이중화 구조를 갖는 제어기 및 그 운용 방법 Download PDF

Info

Publication number
KR20120020867A
KR20120020867A KR1020100084765A KR20100084765A KR20120020867A KR 20120020867 A KR20120020867 A KR 20120020867A KR 1020100084765 A KR1020100084765 A KR 1020100084765A KR 20100084765 A KR20100084765 A KR 20100084765A KR 20120020867 A KR20120020867 A KR 20120020867A
Authority
KR
South Korea
Prior art keywords
processor module
shared memory
result data
controller
module
Prior art date
Application number
KR1020100084765A
Other languages
English (en)
Inventor
황성재
유관우
이의택
Original Assignee
주식회사 포스코아이씨티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포스코아이씨티 filed Critical 주식회사 포스코아이씨티
Priority to KR1020100084765A priority Critical patent/KR20120020867A/ko
Publication of KR20120020867A publication Critical patent/KR20120020867A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
    • G06Q50/10—Services
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21D—NUCLEAR POWER PLANT
    • G21D3/00—Control of nuclear power plant
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y02E30/30—Nuclear fission reactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)

Abstract

발전소의 안정적인 제어를 위해 이중화 구조를 갖는 본 발명의 일 측면에 따른 제어기는, 프로세서 모듈을 포함하고, 상기 프로세서 모듈은, 마스터 또는 슬레이브로 동작하고, 제1 공유 메모리를 포함하는 제1 프로세서 모듈; 및 상기 제1 프로세서 모듈이 마스터로 동작하면 슬레이브로 동작하고 상기 제1 프로세서 모듈이 슬레이브로 동작하면 마스터로 동작하며, 제2 공유 메모리를 포함하는 제2 프로세서 모듈을 포함하고, 상기 제1 및 제2 프로세서 모듈은, 마스터로 동작하는 경우 응용 프로그램의 실행 또는 상기 응용 프로그램의 동작을 위한 코드의 실행을 통해 결과 데이터를 생성하고, 상기 결과 데이터가 상기 제1 및 제2 공유 메모리에 기록되게 함으로써 상기 결과 데이터를 서로 공유하는 것을 특징으로 한다.

Description

이중화 구조를 갖는 제어기 및 그 운용 방법{Controller with Double Structure and Method for Operating That Controller}
본 발명은 제어기에 관한 것으로, 보다 구체적으로 원자력 발전소의 제어기에 관한 것이다.
다양한 종류의 발전소는 해당 발전소가 안전하게 운행될 수 있도록 하기 위한 제어기를 포함한다.
예컨대, 원자력 발전소의 제어를 담당하는 제어기는 원전 안전계통 내에 사고 발생 시 원자로를 안전하게 정지시키기 위해 제어봉 삽입 및 붕산수 주입을 제어하고, 원자로의 밸브, 펌프, 팬 등의 동작을 제어해 원자력 발전소의 핵심적인 안전을 책임지는 역할을 수행한다.
이러한 제어기는 제어기의 동작을 위한 핵심적인 모듈 중 하나로써 프로세서 모듈을 포함한다.
이러한 프로세서 모듈은, 제어기를 구성하는 핵심적인 모듈로써 작동 모드(Run Mode) 동안 연속 루프내에서 제어기의 동작 수행을 위한 응용 프로그램을 실행하거나, 제어기에 포함된 다른 모듈들을 감시 및 제어하는 기능을 수행한다.
그러나, 일반적인 제어기의 경우 이러한 프로세서 모듈에 대한 이중화 기능을 지원하고 있지 않기 때문에, 프로세서 모듈에 오류가 발생하는 경우 제어기의 동작을 위한 응용 프로그램이 원활하게 수행될 수 없거나 다른 모듈들의 제어도 원활하게 수행될 수 없기 때문에 발전소에 심각한 문제가 발생할 수 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 발전소의 안정적인 제어를 위해 이중화 구조를 갖는 제어기 및 그 제어기의 운용 방법을 제공하는 것을 그 기술적 과제로 한다.
또한, 본 발명은 별도의 메모리 모듈 없이 프로세서 모듈의 이중화를 구현할 수 있는 이중화 구조를 갖는 제어기 및 그 운용 방법을 제공하는 것을 다른 기술적 과제로 한다.
또한, 본 발명은 자가 진단의 수행을 통해 발전소의 오동작을 최소화할 수 있는 이중화 구조를 갖는 제어기 및 그 운용 방법을 제공하는 것을 또 다른 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 제어기는, 프로세서 모듈을 포함하고, 상기 프로세서 모듈은, 마스터 또는 슬레이브로 동작하고, 제1 공유 메모리를 포함하는 제1 프로세서 모듈; 및 상기 제1 프로세서 모듈이 마스터로 동작하면 슬레이브로 동작하고 상기 제1 프로세서 모듈이 슬레이브로 동작하면 마스터로 동작하며, 제2 공유 메모리를 포함하는 제2 프로세서 모듈을 포함하고, 상기 제1 및 제2 프로세서 모듈은, 마스터로 동작하는 경우 응용 프로그램의 실행 또는 상기 응용 프로그램의 동작을 위한 코드의 실행을 통해 결과 데이터를 생성하고, 상기 결과 데이터가 상기 제1 및 제2 공유 메모리에 기록되게 함으로써 상기 결과 데이터를 서로 공유하는 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명의 다른 측면에 따른 제어기의 운용 방법은, 마스터 상태인 제1 프로세서 모듈이 응용 프로그램 또는 상기 응용 프로그램의 동작을 위한 코드를 실행함으로써 결과 데이터를 생성하는 단계; 및 상기 제1 프로세서 모듈이 상기 생성된 결과 데이터를 상기 제1 프로세서 모듈에 포함된 제1 공유 메모리 및 슬레이브 상태인 제2 프로세서 모듈에 포함된 제2 공유 메모리에 기록하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 프로세서 모듈을 이중화함으로써 발전소를 안정적으로 제어할 수 있다는 효과가 있다.
또한, 본 발명에 따르면, 별도의 메모리 모듈 없이 프로세서 모듈의 이중화를 구현할 수 있기 때문에 제어기의 슬롯을 효율적으로 사용할 수 있다는 효과가 있다.
또한, 본 발명은 공유 메모리에 대한 상태를 자가 진단할 수 있어 발전소의 오동작을 최소화할 수 있다는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 원전 제어기의 구성을 개략적으로 보여주는 블록도.
도 2는 도 1에 도시된 통신 모듈의 구성을 개략적으로 보여주는 도면.
도 3는 본 발명의 일 실시예에 따른 원전 제어기의 초기화 과정을 보여주는 플로우차트.
도 4는 본 발명의 다른 실시예에 따른 원전 제어기의 초기화 과정을 보여주는 플로우차트.
이하, 첨부되는 도면을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 제어기의 구성을 개략적으로 보여주는 블록도이다. 이하에서는 설명의 편의를 위해 본 발명에 따른 제어기가 원자력 발전소의 제어에 이용되는 원전 제어기인 것으로 가정하여 설명하지만, 이에 한정되지 않고 다양한 종류의 발전소의 제어를 위해 이용될 수 있을 것이다.
본 발명의 일 실시예에 따른 원전 제어기(100)는 원자력 발전소에서 원자로를 보호하기 위해 사용되는 제어기로써, 원전 안전 등급 기준(예컨대, Safety Class 1)을 만족 시키며, 원자로 보호 계통 RPS(Reactor Protection System), 공학적 안전 계통의 ESF-CCS(Engineered Safety Feature-Core Cooling System), 및 CPCS(Core Protection Calculator System) 등을 구성하는 발전용 설비이다.
여기서, RPS는 원자력 발전소의 안전 관련 변수들을 지속적으로 감시하면서 기 서정된 안전 운전 범위를 벗어날 때 원자로 정지 시호와 공학적인 안전설비 개시신호를 발생시키는 시스템을 의미한다.
또한, ESF-CCS는 원자력 발전소의 설계기준 사고 발생시, 사고 영향 완화를 목적으로 각종 공학적 안전설비들을 가동시키는 시스템을 의미한다.
CPCS는 원자로 중심부의 상태와 핵 반응도를 감시하고 불안정한 상태로부터 원자로 노심을 보호하는 계통을 의미한다.
도 1에 도시된 바와 같이, 원전 제어기(100)는 전원모듈(110), 제1 프로세서 모듈(120), 제2 프로세서 모듈(125), 통신 모듈(130), 입력 모듈(150), 및 출력 모듈(160)을 포함한다.
전원모듈(110)은 외부의 교류 전압을 입력 받아 상기 각 모듈(110~160)을 동작 시키기 위한 직류 전압을 각 모듈(110~160)들로 출력한다. 일 실시예에 있어서, 전원모듈(110)로 입력되는 교류 전압은 85V~264V일 수 있고, 전원모듈(10)에서 출력되는 직류 전압은 5V일 수 있다.
프로세서 모듈(120, 125)는 원전 제어기(100)를 구성하는 핵심적인 모듈로써 작동 모드(Run Mode) 동안 연속 루프내에서 원전 제어기(100)의 동작 수행을 위한 응용 프로그램을 실행할 뿐만 아니라, 자가 진단, 시스템 구성 관리, 상기 모듈(110~160)의 감시 및 제어를 수행한다.
본 발명에 따른 원전 제어기(100)의 경우, 도 1에 도시된 바와 같이, 프로세서 모듈에 오류가 발생하는 경우를 대비하기 위해, 프로세서 모듈이 제1 프로세서 모듈(120)과 제2 프로세서 모듈(125)을 포함하는 이중화 구조로 구현된다.
구체적으로, 제1 프로세서 모듈(120)과 제2 프로세서 모듈(125)는 제1 버스(126)를 통해 연결되어 있고, 제1 프로세서 모듈(120)은 마스터 또는 슬레이브로 동작하고, 제2 프로세서 모듈(125)는 제1 프로세서 모듈(120)이 마스터로 동작하면 슬레이브로 동작하고, 제1 프로세서 모듈(120)이 슬레이브로 동작하면 마스터로 동작하게 된다.
이하에서는 도 2를 참조하여 이러한 제1 프로세서 모듈(120)과 제2 프로세서 모듈(125)에 대해 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 따른 제1 프로세서 모듈(120)과 제2 프로세서 모듈(125)의 구성을 개략적으로 보여주는 도면이다.
도 2에 도시된 바와 같이, 제1 프로세서 모듈(120)은 제1 제어부(210), 제1 공유 메모리(212), 제1 이중화 수행부(214), 및 제1 메모리(216)를 포함한다. 제2 프로세서 모듈(125)은 제2 제어부(220), 제2 공유 메모리(222), 제2 이중화 수행부(224), 및 제2 메모리(226)을 포함한다.
상술한 바와 같이, 제1 프로세서 모듈(120)이 마스터로 동작하면 제2 프로세서 모듈(125)은 슬레이브로 동작하고, 제1 프로세서 모듈(120)이 슬레이브로 동작하면 제2 프로세서 모듈(125)은 마스터로 동작하기 때문에 각 모듈(120, 125)에 포함된 기능은 동일하므로, 이하에서는 설명의 편의를 위해, 프로세서 모듈(120, 125)이 마스터로 동작하거나 슬레이브 동작할 때 프로세서 모듈(120, 125)에 포함된 각 구성요소들의 기능을 제1 프로세서 모듈(120)을 기준으로 설명하기로 한다.
먼저, 제1 프로세서 모듈(120)이 마스터로 동작하는 경우 각 구성요소들의 기능에 대해 설명한다.
제1 제어부(210)는 원전 제어기(100)의 동작을 위한 응용 프로그램 또는 상기 응용 프로그램의 동작을 위한 코드들을 실행함으로써 결과 데이터를 생성한다. 이후, 제1 제어부(210)는 생성된 결과 데이터를 제1 공유 메모리(212)에 기록한다.
또한, 제1 제어부(210)는 제1 및 제2 프로세서 모듈(120, 125)의 이중화를 보다 안정적으로 구현하기 위해 미리 정해진 주기 마다 제1 공유 메모리(212) 및 제2 공유 메모리(222)의 상태를 진단한다.
일 실시예에 있어서, 제1 제어부(210)는 제1 공유 메모리(212) 및 제2 공유 메모리(222)의 어드레스들 중 서로 동일한 어드레스에 기록된 결과 데이터를 비교하는 방법으로 제1 및 제2 공유 메모리(212, 222)의 상태를 진단할 수 있다.
구체적으로, 제1 제어부(210)는 제1 공유 메모리(212) 및 제2 공유 메모리(222)의 어드레스들 중 서로 동일한 어드레스에 기록된 결과 데이터가 서로 다른 경우 제1 공유 메모리(212) 또는 제2 공유 메모리(222) 중 어느 하나에 오류가 발생된 것으로 인지하고, 그렇지 않은 경우 제1 및 제2 공유 메모리(212, 222)가 정상적으로 동작하고 있다고 인지하게 된다.
1 공유 메모리(212) 및 제2 공유 메모리(222)의 어드레스들 중 서로 동일한 어드레스에 기록된 결과 데이터가 서로 다른 경우, 제1 제어부(210)는 제1 공유 메모리(212)에 대한 건전성 검증을 수행한다.
일 실시예에 있어서, 제1 공유 메모리(212)에 대한 건전성 검증은, Read/Write Compare 방법을 이용하여 수행될 수 있다.
여기서, Read/Write Compare 방법이란 특정 값을 제1 공유 메모리(212)에 기록하고 제1 공유 메모리(212)에 기록된 값을 독출한 후, 상기 특정 값과 제1 공유 메모리(212)에서 독출된 값을 서로 비교하여 보는 방법을 의미한다.
비교결과, 상기 특정 값과 제1 공유 메모리(212)에서 독출된 값이 동일하면 제1 공유 메모리(212)는 건전하다는 것을 나타내고 동일하지 않으면 제1 공유 메모리(212)에 오류가 발생하였다는 것을 나타낸다.
일 실시예에 있어서, 제1 공유 메모리(212)의 건전성을 검증하기 위해 제1 공유 메모리에 기록하여 보는 특정 값은 0x55 또는 0xAA일 수 있다.
한편, 제1 공유 메모리(212)의 건전성을 보다 완벽하게 검증하기 위해 제1 공유 메모리(212)에 대해 서로 다른 특정 값을 이용하여 2회에 걸쳐 Read/Write Compare 방식을 수행할 수도 있다.
이러한 경우 제1 공유 메모리(212)에 대해 제1 특정 값을 이용하여 Read/Write Compare 방식을 수행하여 독출된 값이 제1 특정 값과 동일하고, 다시 제2 특정 값을 이용하여 Read/Write Compare 방식을 수행하여 독출된 값이 제2 특정 값과 동일한 경우 제1 공유 메모리(212)가 건전한 것으로 판단하게 된다.
제1 공유 메모리(212)에 대한 건전성 검증 결과, 제1 공유 메모리(212)가 건전한 것으로 판단되면, 제2 공유 메모리(222)가 건전하지 않다는 것을 나타내는 것이므로, 제1 제어부(212)는 제2 공유 메모리(222)의 오류 발생 정보를 제1 이중화 수행부(214)를 통해 제2 프로세서 모듈(125)의 제2 이중화 수행부(224)로 전달한다.
또한, 제1 공유 메모리(212)에 대한 건전성 검증 결과, 제1 공유 메모리(212)가 건전하지 않은 것으로 판단되면, 제1 제어부(212)는 제2 프로세서 모듈(125)이 마스터로 동작될 수 있도록 하기 위해 제1 공유 메모리(212)의 오류 발생 정보를 제1 이중화 수행부(214)를 통해 제2 프로세서 모듈(125)의 제2 이중화 수행부(224)로 전달한다.
이외에도, 제1 제어부(210)는 원전 제어기(100)가 초기화 되거나, 제1 프로세서 모듈(120)이 리셋 되는 경우 제1 프로세서 모듈(120)과 제2 프로세서 모듈(125)의 동기화를 수행한다.
일 실시예에 있어서, 제1 제어부(210)는 제1 공유 메모리(212)와 제2 공유 메모리(222)를 서로 동기화 시키고, 제1 메모리(216) 및 제2 메모리(226)를 서로 동기화시킴으로써 제1 프로세서 모듈(120)과 제2 프로세서 모듈(125)의 동기화를 수행할 수 있다.
다음으로, 제1 공유 메모리(212)에는 제1 제어부(210)에 의해 생성된 결과 데이터가 기록되고, 제1 메모리(216)에는 상기 응용 프로그램 또는 상기 응용 프로그램의 동작을 위한 코드들이 기록된다.
다음으로, 제1 이중화 수행부(214)는 제1 제어부(210)에 의해 생성된 결과 데이터가 제1 공유 메모리(212)에 기록되면, 상기 결과 데이터를 제1 버스(126)를 통해 제2 공유 메모리(222)에 기록한다.
구체적으로 제1 이중화 수행부(214)는, 상기 결과 데이터를 제2 공유 메모리(222)에 기록함에 있어서, 제1 공유 메모리(212)의 어드레스와 동일한 제2 공유 메모리(222)의 어드레스에 기록한다.
이와 같이, 본 발명의 경우 제1 프로세서 모듈(120)에 의해 생성된 결과 데이터가 제1 프로세서 모듈(120) 및 제2 프로세서 모듈(125)에 동시에 기록되기 때문에 마스터로 동작하고 있는 제1 프로세서 모듈(120)에 오류가 발생하더라도 데이터의 손실 없이 제2 프로세서 모듈(125)이 마스터가 되어 지속적으로 서비스를 제공할 수 있게 된다.
또한, 제1 이중화 수행부(214)는 제1 제어부(210)에 의해 생성된 결과 데이터를 제2 버스(218)를 통해 통신 모듈(120) 또는 출력 모듈(160)로 제공하고, 입력 모듈(150)로부터 수신되는 각종 현장 기기들의 입력 데이터를 제1 제어부(210)로 전달한다.
한편, 제1 이중화 수행부(214)는 제1 제어부(210)로부터 제1 프로세서 모듈(120)의 오류 발생 정보가 수신되면, 수신된 오류 발생 정보를 제1 버스(126)를 통해 제2 프로세서 모듈(125)의 제2 이중화 수행부(224)로 전달한다.
이때, 제1 프로세서 모듈(120)의 오류 발생 정보는 제1 공유 메모리(212)에 대한 오류 발생 정보뿐만 아니라, 제1 프로세서 모듈(120)에 포함된 각종 하드웨어에 대한 오류 발생 정보뿐만 아니라 제1 프로세서 모듈(120)을 구동시키기 위한 소프트웨어에 대한 오류 발생 정보를 포함할 수 있다.
제1 메모리(216)에는 원전 제어기(100)를 동작시키기 위한 응용 프로그램 및 상기 응용 프로그램의 동작을 위한 코드들 또는 응용 프로그램의 또는 응용 프로그램의 동작을 위한 코드의 실행으로 생성된 결과 데이터가 압축되어 기록된다.
이러한 제1 메모리(216)에는 응용 프로그램의 또는 응용 프로그램의 동작을 위한 코드의 실행으로 생성된 결과 데이터가 압축되어 저장되는 제1 플래시 메모리와, 응용 프로그램 및 상기 응용 프로그램의 동작을 위한 코드들이 기록되는 제1 휘발성 메모리가 포함된다.
다음으로, 제1 프로세서 모듈(120)이 슬레이브로 동작하는 경우 각 구성요소들의 기능에 대해 설명한다.
제1 제어부(210)는 제1 이중화 수행부(214)를 통해 제2 프로세서 모듈(125)의 오류 발생 정보가 수신되면, 제1 프로세서 모듈(120)의 상태를 슬레이브에서 마스터로 천이시킨다.
이러한 경우, 제1 제어부(210)는 제2 프로세서 모듈(125)의 제2 이중화 수행부(224)에 의해 제1 공유 메모리(212)에 기록된 결과 데이터를 이용하여 응용 프로그램 또는 응용 프로그램의 동작을 위한 코드를 계속하여 실행할 수 있다.
제1 공유 메모리(212)에는 제2 제어부(220)에 의해 생성된 결과 데이터가 제2 이중화 수행부(224)에 의해 기록된다. 이때, 제1 공유 메모리(212)에 기록되는 결과 데이터는 제2 공유 메모리(222)에 기록된 어드레스와 동일한 어드레스에 기록된다.
다음으로, 제1 이중화 수행부(214)는 제2 프로세서 모듈(125)의 제2 이중화 수행부(224)로부터 제1 버스(126)를 통해 제2 프로세서 모듈(125)의 오류 발생 정보가 수신되면, 상기 제2 프로세서 모듈(125)의 오류 발생 정보를 제1 제어부(210)로 전송함으로써 제1 제어부(210)가 제1 프로세서 모듈(120)의 상태를 마스터로 천이시킬 수 있도록 한다.
이와 같이, 본 발명은 제1 프로세서 모듈(120)에 포함된 제1 공유 메모리(212) 및 제2 프로세서 모듈(125)에 포함된 제2 공유 메모리(222)를 이용하여 서로 결과 데이터를 공유할 수 있기 때문에 별도의 제1 및 제2 프로세서 모듈(120)간의 데이터 공유를 위한 별도의 통신 모듈이나 별도의 메모리 모듈이 필요하지 않고, 따라서 공간적인 측면에서, 원전 제어기의 슬롯들을 보다 효과적으로 사용할 수 있다.
이외에도, 제1 및 제2 프로세서 모듈(120, 125)는 각각 마스터 상태로 동작하는 경우, 태스크 스케쥴링 수행, 태스크간 통신, 인터럽트 처리, 온라인 진단, 데드록(Dead Lock) 및 라이브록(Live Lock) 방지, 통신 태스크 수행, 상기 응용 프로그램의 업로드 및 다운로드, 보안-인증 기능 등을 추가로 수행할 수 있다.
다시 도 1을 참조하면, 통신 모듈(130)은 제2 버스(128)를 통해 제1 및 제2프로세서 모듈(120, 125)과 연결되어, 제1 및 제2 프로세서 모듈(120, 125)로부터 전송되는 결과 데이터를 다른 원전 제어기(미도시)나 운용자 단말(미도시)과 같은 외부 장치(미도시)로 제공하고, 상기 외부 장치로부터 수신되는 데이터를 제1 및 제2 프로세서 모듈(120, 125)로 전송함으로써 안전 데이터 링크 통신 기능을 수행한다.
이때, 통신 모듈(130)은 제1 및 제2 프로세서 모듈(120, 125) 중 마스터로 동작하고 있는 모듈로부터만 결과 데이터를 수신하고, 외부 장치로부터 수신되는 데이터를 마스터로 동작하고 있는 모듈에게만 전송한다.
다시 도 2를 참조하면, 입력 모듈(150)은 제2 버스(128)를 통해 상기 제1 또는 제2 프로세서 모듈(120, 125)과 연결되어, 현장의 기기 또는 사용자로부터 전달되는 데이터들을 상기 제1 및 제2 프로세서 모듈(120, 125)이 인식할 수 있는 데이터 형식으로 변환하여 상기 제1 및 제2 프로세서 모듈(120, 125) 중 마스터로 동작하고 있는 모듈로 전송한다.
이러한 입력 모듈(150)은 아날로그 입력 모듈(미도시)과 디지털 입력 모듈(미도시)을 포함할 수 있다.
아날로그 입력 모듈은, 상기 현장의 기기로부터 전송되는 아날로그 데이터인 전압 입력 값을 상기 제1 및 제2 프로세서 모듈(120, 125)이 인식할 수 있는 디지털 데이터로 변환하여 상기 제1 및 제2 프로세서 모듈(120, 125) 중 마스터로 동작하고 있는 모듈로 제공한다.
디지털 입력 모듈은, 상기 현장의 기기의 On/Off 접점 상황을 상기 프로세서 모듈(120)이 인식할 수 있는 디지털 데이터로 변환하여 상기 제1 및 제2 프로세서 모듈(120, 125) 중 마스터로 동작하고 있는 모듈로 제공한다.
다음으로, 출력 모듈(160)은 제2 버스(128)를 통해 상기 제1 또는 제2 프로세서 모듈(120, 125)과 연결되어, 상기 제1 또는 제2 프로세서 모듈(120, 125)에 의한 상기 응용 프로그램의 실행 결과인 결과 데이터를 현장의 기기로 전달하는 것으로서, 아날로그 출력 모듈(미도시) 및 디지털 출력 모듈(미도시)를 포함한다.
아날로그 출력 모듈은 상기 제1 또는 제2 프로세서 모듈(120, 125)에 의해 상기 응용 프로그램이 실행되면, 그 디지털 결과값을 아날로그 값으로 변환하여 상기 현장의 기기에 제공한다.
디지털 출력 모듈은 상기 제1 또는 제2 프로세서 모듈(120, 125)에 의해 상기 응용 프로그램이 실행되면, 그 디지털 결과값을 현장의 기기에 적합한 형태의 디지털 값으로 변환하여 상기 현장의 기기로 제공한다.
한편, 도 1에 도시하지는 않았지만, 원전 제어기(100)는 네트워크 모듈, 펄스 카운트 모듈, TC(Thermocouple)모듈, RTD(Resistance Temperature Detector) 모듈, 버스 모듈 등을 더 포함할 수 있다.
여기서, 네트워크 모듈은 통신 선로(미도시)를 통해 복수개의 다른 원전 제어기(미도시)의 네트워크 모듈(미도시)과 N:N으로 연결되어, 원전 제어기들간에 서로의 정보 데이터를 공유할 수 있도록 한다.
펄스 카운트 모듈은 전기적 펄스 입력 신호를 받아 들여 계수, 샘플링, 및 주기를 측정한다. TC 모듈은 두 종류의 상이한 금속의 접합에 의해 형성된 온도 센서 모듈로써, 고온 접합부와 저온 접합부 사이의 온도 차이에 비례하는 전압을 출력한다.
RTD 모듈은 온도 측정을 위한 중요한 온도 상관계수를 가지고, 낮은 수준의 전류를 통과시켜 전압 강하를 측정하고, 버스 모듈 제어기에 포함된 각 모듈들간의 데이터, 어드레스, 제어라인의 공유를 통한 인터페이스를 제공하거나 각종 접지를 공유, 전원의 공급 통로 등을 지원한다.
이하에서는 도 3을 참조하여, 본 발명에 따른 이중화 구조를 갖는 원전 제어기의 운용 방법에 대해 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 이중화 구조를 갖는 원전 제어기의 운용 방법을 보여주는 플로우차트이다. 이하에서는 설명의 편의를 위해 원전 제어기의 초기화 시 제1 프로세서 모듈이 마스터 상태이고 제2 프로세서 모듈이 슬레이브 상태로 설정되는 경우로 가정하여 설명하기로 한다.
도 3에 도시된 바와 같이, 먼저 제1 프로세서 모듈(120)과 제2 프로세서 모듈(125)의 동기화를 수행한다(S300).
일 실시예에 있어서, 제1 및 제2 프로세서 모듈(120, 125)의 동기화는 제1 및 제2 공유 메모리(212, 222)에 대한 동기화 및 제1 및 제2 메모리(216, 226)에 대한 동기화를 통해 수행될 수 있다.
다음으로, 제1 프로세서 모듈(120)이 응용 프로그램 또는 상기 응용 프로그램의 동작을 위한 코드들을 실행함으로써 결과 데이터를 생성한다(S310).
이후, 제1 프로세서 모듈(125)은 생성된 결과 데이터를 제1 프로세서 모듈(120)의 제1 공유 메모리(212) 및 제2 프로세서 모듈(125)의 제2 공유 메모리(222)에 기록한다(S320).
일 실시예에 있어서, 제1 프로세서 모듈(120)이 결과 데이터를 제1 및 제2 공유 메모리(212, 222)에 기록함에 있어서, 제1 프로세서 모듈(120)은 결과 데이터를 제1 및 제2 공유 메모리의 어드레스들 중 서로 동일한 어드레스에 기록할 수 있다.
이와 같이 본 발명은, 제1 프로세서 모듈(120)에 포함된 제1 공유 메모리(212) 및 제2 프로세서 모듈(125)에 포함된 제2 공유 메모리(222)에 결과 데이터가 모두 기록되도록 함으로 제1 및 제2 프로세서 모듈(120, 125)이 결과 데이터를 서로 공유할 수 있도록 하고, 이를 통해 프로세서 모듈의 이중화를 구현하게 된다.
다음으로, 제1 프로세서 모듈(120)은 미리 정해진 주기가 도래하였는지 여부를 판단하여(S330), 미리 정해진 주기가 도래한 것으로 판단되면, 제1 및 제2 공유 메모리(212, 222)의 상태를 진단한다(S340).
일 실시예에 있어서, 제1 및 제2 공유 메모리(212, 222)의 상태에 대한 진단은, 제1 프로세서 모듈(120)이 제1 및 제2 공유 메모리(212, 222)의 어드레스들 중 서로 동일한 어드레스에 기록된 결과 데이터를 비교함에 의해 수행될 수 있다.
비교결과, 제1 공유 메모리(212)에 기록된 결과 데이터와 제2 공유 메모리(222)에 기록된 결과 데이터가 서로 동일하면 제1 및 제2 공유 메모리(212, 222)의 상태는 정상적으로 동작하고 있다고 판단하게 된다.
비교결과, 제1 공유 메모리(212)에 기록된 결과 데이터와 제2 공유 메모리(222)에 기록된 결과 데이터가 서로 동일하지 않으면, 제1 및 제2 공유 메모리(212, 222) 중 어느 하나에 오류가 발생하였다는 나타내므로, 제1 프로세서 모듈(120)은 제1 공유 메모리(212)에 대한 건전성 검증을 수행한다(S350).
일 실시예에 있어서 제1 공유 메모리(212)에 대한 건전성 검증은 Read/Write Compare 방법을 이용하여 수행될 수 있다.
건전성 검증 결과, 제1 공유 메모리(212)가 건전한 것으로 판단되면, 제2 공유 메모리(222)에 오류가 발생하였다는 것을 나타내므로, 제1 프로세서 모듈(120)은 제2 프로세서 모듈(125)에게 제2 공유 메모리(222)의 오류 발생 정보를 전송한다(S360).
건전성 검증 결과, 제1 공유 메모리(212)가 건전하지 않은 것으로 판단되면, 제1 프로세서 모듈(120)은 제1 프로세서 모듈(120)의 오류 발생 정보를 제2 프로세서 모듈(125)로 전송하고(S370), 제2 프로세서 모듈(125)은 자신의 상태를 슬레이브에서 마스터로 천이시키게 된다(S380).
한편, 도 3에서는 도시하지 않았지만, 상술한 S300 내지 S380의 과정들을 수행하는 도중에 제1 프로세스 모듈(120)에 오류가 발생하는 경우 제1 프로세서 모듈(120)은 제1 프로세서 모듈(120)의 오류 발생 정보를 제2 프로세서 모듈(125)에게 전송함으로써 제2 프로세서 모듈(125)이 마스터 상태로 천이될 수 있도록 한다.
또한, 도 3에 도시하지는 않았지만, 제1 및 제2 프로세서 모듈(120) 중 마스터로 동작하고 있는 프로세서 모듈은 생성된 결과 데이터를 통신 모듈 또는 출력 모듈로 전송할 수도 있다.
상술한 이중화 구조를 갖는 원전 제어기의 운용 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터로 판독 가능한 기록 매체에 기록될 수 있다. 이때, 컴퓨터로 판독 가능한 기록매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 한편, 기록매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 원전 제어기 110: 전원 모듈
120: 제1 프로세서 모듈 125: 제2 프로세서 모듈
130: 통신 모듈 150: 입력 모듈
160: 출력 모듈 210: 제1 제어부
212: 제1 공유 메모리 214: 제1 이중화 수행부
216: 제1 메모리 220: 제2 제어부
222: 제2 공유 메모리 224: 제2 이중화 수행부
226: 제2 메모리

Claims (26)

  1. 프로세서 모듈을 포함하는 제어기에 있어서, 상기 프로세서 모듈은,
    마스터 또는 슬레이브로 동작하고, 제1 공유 메모리를 포함하는 제1 프로세서 모듈; 및
    상기 제1 프로세서 모듈이 마스터로 동작하면 슬레이브로 동작하고 상기 제1 프로세서 모듈이 슬레이브로 동작하면 마스터로 동작하며, 제2 공유 메모리를 포함하는 제2 프로세서 모듈을 포함하고,
    상기 제1 및 제2 프로세서 모듈은, 마스터로 동작하는 경우 응용 프로그램의 실행 또는 상기 응용 프로그램의 동작을 위한 코드의 실행을 통해 결과 데이터를 생성하고, 상기 결과 데이터가 상기 제1 및 제2 공유 메모리에 기록되게 함으로써 상기 결과 데이터를 서로 공유하는 것을 특징으로 하는 제어기.
  2. 제1항에 있어서,
    상기 제1 또는 제2 프로세서 모듈로부터 상기 결과 데이터를 수신하여 외부 장치로 전송하는 통신 모듈;
    현장의 기기들로부터 입력 데이터를 수신하여 상기 제1 또는 제2 프로세서 모듈로 제공하는 입력 모듈; 및
    상기 제1 또는 제2 프로세서 모듈로부터 상기 결과 데이터를 수신하여 상기 현장의 기기들로 출력하는 출력 모듈을 더 포함하는 것을 특징으로 하는 제어기.
  3. 제2항에 있어서,
    상기 제1 및 제2 프로세서 모듈은 마스터로 동작하는 경우 상기 결과 데이터를 상기 통신 모듈 및 출력 모듈로 전송하는 것을 특징으로 하는 제어기.
  4. 제2항에 있어서,
    상기 입력 모듈은 상기 제1 및 제2 프로세서 모듈 중 마스터로 동작하고 있는 프로세서 모듈로 상기 입력 데이터를 제공하는 것을 특징으로 하는 제어기.
  5. 제1항에 있어서, 상기 제1 프로세서 모듈은,
    상기 제1 프로세서 모듈이 마스터로 동작하는 경우, 상기 응용 프로그램 또는 상기 응용 프로그램의 동작을 위한 코드를 실행함으로써 상기 결과 데이터를 생성하고, 상기 결과 데이터를 상기 제1 공유 메모리에 기록하는 제어부; 및
    상기 제1 프로세서 모듈이 마스터로 동작하는 경우, 상기 제어부에 의해 생성된 상기 결과 데이터를 상기 제2 공유 메모리에 기록하는 이중화 수행부를 더 포함하는 것을 특징으로 하는 제어기.
  6. 제5항에 있어서,
    상기 이중화 수행부는, 상기 결과 데이터가 기록되어 있는 제1 공유 메모리의 어드레스와 동일한 제2 공유 메모리의 어드레스에 상기 결과 데이터를 기록하는 것을 특징으로 하는 제어기.
  7. 제5항에 있어서,
    상기 이중화 수행부는, 상기 제1 프로세서 모듈이 마스터로 동작하는 경우, 상기 제어부로부터 오류 발생 정보가 수신되면, 상기 오류 발생 정보를 상기 제2 프로세서 모듈로 전송하는 것을 특징으로 하는 제어기.
  8. 제5항에 있어서,
    상기 제어부는, 상기 제1 프로세서 모듈이 마스터 동작하는 경우, 미리 정해진 주기 마다 상기 제1 공유 메모리 및 제2 공유 메모리의 상태를 진단하는 것을 특징으로 하는 제어기.
  9. 제5항에 있어서,
    상기 제어부는, 상기 제1 프로세서 모듈이 마스터로 동작하는 경우, 상기 제1 및 제2 공유 메모리의 어드레스들 중 서로 동일한 어드레스에 기록된 결과 데이터를 서로 비교하여 결과 데이터가 다른 경우 상기 제1 공유 메모리에 대한 건전성을 검증하는 것을 특징으로 하는 제어기.
  10. 제9항에 있어서, 상기 제어부는,
    상기 제1 공유 메모리의 건전성 검증 결과 상기 제1 공유 메모리가 건전하지 않은 것으로 판단되면 상기 제1 공유 메모리에 대한 오류 발생 정보를 상기 이중화 수행부로 제공하고,
    상기 제1 공유 메모리의 건전성 검증 결과 상기 제1 공유 메모리가 건전한 것으로 판단되면 상기 제2 공유 메모리에 대한 오류 발생 정보를 상기 이중화 수행부로 제공하는 것을 특징으로 하는 제어기.
  11. 제9항에 있어서,
    상기 제어부는, Read/Write Compare 방법을 이용하여 상기 제1 공유 메모리에 대한 건전성을 검증하는 것을 특징으로 하는 제어기.
  12. 제5항에 있어서,
    상기 이중화 수행부는, 상기 제1 프로세서 모듈이 슬레이브로 동작하는 경우, 상기 제2 프로세서 모듈로부터 제2 프로세서 모듈의 오류 발생 정보가 전송되면, 상기 제2 프로세서 모듈의 오류 발생 정보를 상기 제어부로 전달하는 것을 특징으로 하는 제어기.
  13. 제5항에 있어서,
    상기 제어부는, 상기 제1 프로세서 모듈이 슬레이브로 동작하는 경우, 상기 이중화 수행부로부터 상기 제2 프로세서 모듈의 오류 발생 정보가 수신되면 상기 제1 프로세서 모듈을 마스터 상태로 천이시키는 것을 특징으로 하는 제어기.
  14. 제1항에 있어서,
    상기 제1 및 제2 프로세서 모듈은, 상기 제1 및 제2 공유 메모리에 대한 동기화를 통해 서로 동기화되는 것을 특징으로 하는 제어기.
  15. 제1항에 있어서,
    상기 제1 프로세서 모듈은 상기 응용 프로그램 또는 상기 응응 프로그램의 동작을 위한 코드들이 기록되는 제1 메모리를 더 포함하고,
    상기 제2 프로세서 모듈은 상기 응용 프로그램 또는 상기 응용 프로그램의 동작을 위한 코드들이 기록되는 제2 메모리를 더 포함하며,
    상기 제1 및 제2 프로세서 모듈은, 상기 제1 및 제2 메모리에 대한 동기화를 통해 서로 동기화되는 것을 특징으로 하는 제어기.
  16. 마스터 상태인 제1 프로세서 모듈이 응용 프로그램 또는 상기 응용 프로그램의 동작을 위한 코드를 실행함으로써 결과 데이터를 생성하는 단계; 및
    상기 제1 프로세서 모듈이 상기 생성된 결과 데이터를 상기 제1 프로세서 모듈에 포함된 제1 공유 메모리 및 슬레이브 상태인 제2 프로세서 모듈에 포함된 제2 공유 메모리에 기록하는 단계를 포함하는 것을 특징으로 하는 제어기의 운용 방법.
  17. 제16항에 있어서, 상기 결과 데이터를 생성하는 단계 이전에,
    상기 제1 프로세서 모듈 및 제2 프로세서 모듈에 대한 동기화를 수행하는 단계를 더 포함하는 것을 특징으로 하는 제어기의 운용 방법.
  18. 제17항에 있어서, 상기 제1 및 제2 프로세서 모듈에 대한 동기화는,
    상기 제1 및 제2 공유 메모리를 서로 동기화 시키고, 상기 제1 프로세서 모듈에 포함된 제1 메모리와 상기 제2 프로세서 모듈에 포함된 제2 메모리를 동기화시킴으로써 수행되는 것을 특징으로 하는 제어기의 운용 방법.
  19. 제17항에 있어서, 상기 동기화를 수행하는 단계 이후에,
    상기 제2 프로세서 모듈은, 상기 제1 프로세서 모듈로부터 상기 제1 프로세서 모듈의 오류 발생 정보가 전달되면 슬레이브 상태에서 마스터 상태로 천이하는 단계를 더 포함하는 것을 특징으로 하는 제어기의 운용 방법.
  20. 제16항에 있어서,
    상기 제1 프로세서 모듈은, 상기 결과 데이터를 상기 제1 및 제2 공유 메모리의 어드레스들 중 서로 동일한 어드레스에 기록하는 것을 특징으로 하는 제어기의 운용 방법.
  21. 제16항에 있어서,
    상기 제1 프로세서 모듈이 미리 정해진 주기가 되면 상기 제1 및 제2 공유 메모리의 상태를 진단하는 단계를 더 포함하는 것을 특징으로 하는 제어기의 운용 방법.
  22. 제21항에 있어서, 상기 제1 및 제2 공유 메모리의 상태를 진단하는 단계는,
    상기 제1 프로세서 모듈이 상기 제1 및 제2 공유 메모리의 어드레스들 중 서로 동일한 어드레스에 기록된 결과 데이터를 비교하는 단계;
    비교결과 결과 데이터가 서로 다른 경우, 상기 제1 프로세서 모듈이 상기 제1 공유 메모리의 건전성을 검증하는 단계; 및
    검증결과 상기 제1 공유 메모리가 건전하면 상기 제1 프로세서 모듈이 상기 제2 프로세서 모듈로 상기 제2 공유 메모리의 오류 발생을 통지하고, 상기 제1 공유 메모리가 건전하지 않으면 상기 제1 프로세서 모듈이 상기 제2 프로세서 모듈로 상기 제1 공유 메모리의 오류 발생을 통지하는 단계를 더 포함하는 것을 특징으로 하는 제어기의 운용 방법.
  23. 제22항에 있어서,
    상기 제1 공유 메모리의 건전성 검증은, Read/Write Compare 방법을 통해 수행되는 것을 특징으로 하는 제어기의 운용 방법.
  24. 제22항에 있어서,
    검증 결과 상기 제1 공유 메모리가 건전하지 않은 경우, 상기 제1 프로세서 모듈이 상기 제2 프로세서 모듈로 상기 제1 프로세서 모듈의 오류 발생을 통지하는 단계를 더 포함하는 것을 특징으로 하는 제어기의 운용 방법.
  25. 제16항에 있어서, 상기 결과 데이터를 생성하는 단계 이후에,
    상기 제1 프로세서 모듈이 상기 결과 데이터를 출력 모듈 또는 통신 모듈로 제공하는 단계를 더 포함하는 것을 특징으로 하는 제어기의 운용 방법.
  26. 제16항 내지 제25항 중 어느 하나의 항에 기재된 방법을 수행하기 위한 프로그램이 기록되어 있는 컴퓨터로 판독 가능한 기록 매체.
KR1020100084765A 2010-08-31 2010-08-31 이중화 구조를 갖는 제어기 및 그 운용 방법 KR20120020867A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100084765A KR20120020867A (ko) 2010-08-31 2010-08-31 이중화 구조를 갖는 제어기 및 그 운용 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100084765A KR20120020867A (ko) 2010-08-31 2010-08-31 이중화 구조를 갖는 제어기 및 그 운용 방법

Publications (1)

Publication Number Publication Date
KR20120020867A true KR20120020867A (ko) 2012-03-08

Family

ID=46129383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100084765A KR20120020867A (ko) 2010-08-31 2010-08-31 이중화 구조를 갖는 제어기 및 그 운용 방법

Country Status (1)

Country Link
KR (1) KR20120020867A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016108588A1 (ko) * 2014-12-29 2016-07-07 주식회사 효성 이중화 제어기의 운전방법
WO2016108577A1 (ko) * 2014-12-29 2016-07-07 주식회사 효성 이중화 제어 시스템
KR20160082040A (ko) * 2014-12-30 2016-07-08 주식회사 포스코아이씨티 에너지 및 공정 제어를 위한 이중화된 산업용 제어 시스템 및 그 제어 방법
KR20160081575A (ko) 2014-12-31 2016-07-08 주식회사 효성 제어기의 이중화 시스템
KR20190079911A (ko) * 2017-12-28 2019-07-08 주식회사 제니스텍 고속 직렬 버스를 갖는 다중 저장 메모리 공유 방식의 전력 제어 시스템
KR20190087214A (ko) * 2018-01-16 2019-07-24 씨제이포디플렉스 주식회사 상영관 내 응급 상황 대처 방법 및 서버
KR20200083017A (ko) * 2018-12-31 2020-07-08 주식회사 포스코아이씨티 멀티코어 프로세서 기반의 이중화된 plc 제어시스템
KR20210093655A (ko) * 2020-01-20 2021-07-28 효성중공업 주식회사 Hvdc 시스템의 vbe 클록 동기화 장치 및 방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3242171A4 (en) * 2014-12-29 2018-09-05 Hyosung Corporation Redundant control system
WO2016108577A1 (ko) * 2014-12-29 2016-07-07 주식회사 효성 이중화 제어 시스템
KR20160080026A (ko) 2014-12-29 2016-07-07 주식회사 효성 이중화 제어기의 운전방법
WO2016108588A1 (ko) * 2014-12-29 2016-07-07 주식회사 효성 이중화 제어기의 운전방법
KR20160082040A (ko) * 2014-12-30 2016-07-08 주식회사 포스코아이씨티 에너지 및 공정 제어를 위한 이중화된 산업용 제어 시스템 및 그 제어 방법
US10866583B2 (en) 2014-12-31 2020-12-15 Hyosung Heavy Industries Corporation Dual controller system
KR20160081575A (ko) 2014-12-31 2016-07-08 주식회사 효성 제어기의 이중화 시스템
KR20190079911A (ko) * 2017-12-28 2019-07-08 주식회사 제니스텍 고속 직렬 버스를 갖는 다중 저장 메모리 공유 방식의 전력 제어 시스템
KR20190087214A (ko) * 2018-01-16 2019-07-24 씨제이포디플렉스 주식회사 상영관 내 응급 상황 대처 방법 및 서버
KR20200083017A (ko) * 2018-12-31 2020-07-08 주식회사 포스코아이씨티 멀티코어 프로세서 기반의 이중화된 plc 제어시스템
KR20210093655A (ko) * 2020-01-20 2021-07-28 효성중공업 주식회사 Hvdc 시스템의 vbe 클록 동기화 장치 및 방법
WO2021149957A1 (ko) * 2020-01-20 2021-07-29 효성중공업 주식회사 Hvdc 시스템의 vbe 클록 동기화 장치 및 방법
US11953937B2 (en) 2020-01-20 2024-04-09 Hyosung Heavy Industries Corporation Apparatus and method for synchronizing VBE clock in HVDC system

Similar Documents

Publication Publication Date Title
KR20120020867A (ko) 이중화 구조를 갖는 제어기 및 그 운용 방법
JP6015178B2 (ja) 安全システム
JP6171386B2 (ja) コントローラ、情報処理装置およびプログラム
KR101022606B1 (ko) 원자력 발전소의 디지털 신호 전자제어 처리를 위한 장치 및 방법
CN105209982B (zh) 用于控制自动化系统中的物理单元的方法和设备
KR101149685B1 (ko) 원자력 발전소 디지털 안전계통의 실시간 진단기능을 갖춘 제어장치
JP2012123537A (ja) 計算機システム
JP5422448B2 (ja) 制御装置
KR101199625B1 (ko) 원자력 발전소의 디지털 신호 전자제어 처리를 위한 장치 및 방법
JP2012051551A (ja) パワーエレクトロニクス制御回路装置
KR101168508B1 (ko) 원전 제어기 및 원전 제어기의 데이터 송신 또는 수신 방법
JP4102814B2 (ja) 入出力制御装置，情報制御装置及び情報制御方法
Venzi et al. Improved FBD and RBD generation for system reliability assessment
Yang et al. Development of NPP digital I&C system closed-loop online test system based on signal transmission array
KR20120020859A (ko) 원전 제어기 및 원전 제어기의 데이터 갱신 방법
Gonçalves et al. Engineering design of ITER prototype fast plant system controller
KR101371891B1 (ko) 원전 안전계통을 위한 연산모듈 및 동작 방법
JP6138591B2 (ja) 制御システム
CN105468495A (zh) 复杂式可程序逻辑控制装置
JP2012160021A (ja) デジタル制御装置およびその実行方法
JP6167516B2 (ja) 中継装置、中継方法及び電力制御システム
JP5588807B2 (ja) 環境試験装置用コントローラ、及びこれを有する環境試験装置、並びにこの環境試験装置用デバッガ
JP5783944B2 (ja) 多重化制御システム
KR20120021043A (ko) 이중화 구조를 갖는 제어기 및 그 운용 방법
Sridevi et al. Embedded System Design for I&C of Prototype Fast Breeder Reactor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination