JP5422448B2 - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP5422448B2 JP5422448B2 JP2010053742A JP2010053742A JP5422448B2 JP 5422448 B2 JP5422448 B2 JP 5422448B2 JP 2010053742 A JP2010053742 A JP 2010053742A JP 2010053742 A JP2010053742 A JP 2010053742A JP 5422448 B2 JP5422448 B2 JP 5422448B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- gate
- logic
- numerical
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
- G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
- G05B23/0227—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
- G05B23/0235—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions based on a comparison with predetermined threshold or range, e.g. "classical methods", carried out during normal operation; threshold adaptation or choice; when or how to compare with the threshold
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
-
- G—PHYSICS
- G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
- G21D—NUCLEAR POWER PLANT
- G21D3/00—Control of nuclear power plant
- G21D3/001—Computer implemented control
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24042—Signature analysis, compare recorded with current data, if error then alarm
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/30—Nuclear fission reactors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Plasma & Fusion (AREA)
- High Energy & Nuclear Physics (AREA)
- Safety Devices In Control Systems (AREA)
- Monitoring And Testing Of Nuclear Reactors (AREA)
Description
例えば、沸騰水型原子力発電プラントにおける非常用炉心冷却装置は、原子炉の水位が異常に低下したり格納容器の圧力が異常に上昇したりすると自動的に起動し、またはプラント運転員の手動操作によっても起動することができる。
このようなロジックは、かつてハードウェアの比較器、リレー及びタイマーによって実現されていたが、近年のコンピュータ技術の進歩に伴ってCPUを使用したプログラマブルコントローラ(PLC;Programmable Logic Device)によって実現されるようになってきた。
このFPGAによれば、半導体のベンダに頼ることなく安全保護装置のベンダが任意のロジックを組むことができる。そして、SRAMタイプ又はフラッシュタイプのFPGAを用いれば、ロジック変更も比較的容易である。
このように、FPGAでは、割り当てられた専用回路により演算処理を実行するために、CPUよりもブール値の演算処理を効率的に実行することができる。
FPGAにおいても、数値比較のための数値演算の実行は原理的に可能であるが、論理演算をする場合に比べて数十倍以上のゲートが必要となる。このため安全保護装置で実行される全ての数値演算をFPGAで実行しようとすると専用回路の割り当てに伴いハードウェア規模が大きくなり経済的ではない。
例えばPLCのOSが、実行モードの作動中に誤って保守モードのプログラムコードを作動させると、プログラム又は定数を変更する可能性があり、誤動作の原因となる。
もしくは、前記論理処理部は、各種の前記プロセス信号に由来するブール値及び前記安全保護動作の手動起動手段に由来するブール値を入力する第1ORゲートと、前記安全保護動作の手動停止手段に由来する前記ブール値を入力するとともに前記制御信号を出力させるANDゲートと、前記第1ORゲートが出力するブール値及び前記ANDゲートの帰還信号を入力して前記ANDゲートに出力する第2ORゲートと、を備えることを特徴とする
以下、本発明の実施形態を添付図面に基づいて説明する。
図1に示されるように第1実施形態に係るプラントの安全保護に係る制御装置10(以下、単に「安全保護装置10」という)は、CPU、ROM及びRAMの機能を備える数値演算部11と、プラント運転員が操作する手動操作部12と、プラントからのプロセス信号Tを入力して一時記憶する入力手段13と、CPUの演算結果を一時記憶して論理処理部20に出力する出力手段14と、ウォッチドッグタイマー15と、論理処理部20とから構成されている。
入力手段13及び出力手段14は、バッファ機能を有し、例えばデュアルポートメモリーを用いることでCPUに負荷をかけることなく、外部からプロセス信号Tを入力し、CPUの演算結果を論理処理部20にデータ伝送することができる。
また出力手段14は、数値演算部11が処理状態であるか非処理状態であるかを表すビットを有し、非処理状態になるとCPUはこのビットの設定をTRUEからFALSEに変更し、一時保持されているブール値を論理処理部20に転送し論理処理を開始する。
この数値演算部11は、論理処理部20におけるブール値の論理処理が終了してから次に入力される一群の各種プロセス信号Tの演算処理を開始する。そして、数値演算部11は、これら複数のプロセス信号Tに対しシーケンシャルに演算処理を実行し最後に演算終了信号を出力する。
この定数には、入力したプロセス信号に、true又はfalseのいずれのブール値を対応させるかを判断するための基準値も含まれる。そしてプログラムは、入力したプロセス信号Tとこれに対応する基準値とを対比して、true信号(1)又はfalse信号(0)のいずれかを出力させる。
CPUは、このRAMに常駐するプログラムに従い、入力手段13に一時記憶されているプロセス信号Tに対し、次の数値演算を実行し、演算結果を出力手段14に保持させる。CPUはこれら一連の処理を、安全保護動作で要求される応答時間を考慮して、数十ms程度の間隔で周期的に実行する。
原子炉水位信号T 500-501番地
基準値L 3000-3001番地
判定結果 2001番地の5ビット目
A1: LD R0, 500 ; 500-501番地のデータをR0にロードする
A2: LD R1, 3000 ; 3000-3001番地のデータをR1にロードする
A3: SUB R0, R1 ; R0 - R1 (原子炉水位 - L)
A4: BGE A7 ; 結果が正、原子炉水位 ≧ Lなら、A7へ分岐
A5: LDX #1 ; Xレジスタに1を入れる
A6: BRA A8 ; A8 に分岐
A7: LDX #0 ; Xレジスタに0を入れる
A8: STX 2001:5 ; Xレジスタの値を2001番地の5ビット目にストア
そして、複数の例えば500個のプロセス信号Tの入力信号に対して、このような比較演算処理を実行する場合は、入力信号の番地(A1のオペランド)、基準値の番地(A2のオペランド)、入力信号と基準値の大小関係(A4のオペレータ)、及び演算結果の出力先の番地(A8のオペランド)を変更した上記のプラグラムを500個並べ、シーケンシャルに処理する。
このために、複数のプロセス信号Tを処理するためにこのプロセス信号Tの数に比例する長さのプログラムを配列させることになるが、複雑さが増すことはなく、処理時間も十分に予測可能となる。
また、本実施形態の安全保護装置10で適用されるCPUは、汎用CPUよりも要求される機能が少ないために、専用CPUの設計が容易である。
これによりCPU及び論理処理部20の作動状態を高い信頼度で診断でき、プラントの安全性の向上に寄与する。
このウォッチドッグタイマー15は、例えば、ワンショットマルチバイブレータによって実現される。
なお、数値演算部11及び論理処理部20は、互いに相手の処理状態を確認してから処理を開始するため、一方が停止すると、他方も停止する。従って、CPU及び論理処理部20のいずれか一方の処理が停止しても、ウォッチドッグタイマー15により異常が通知される。
この論理処理部20は、ブール値の演算、およびブール値の時間遅延を実行するものでFPGA(Field Programmable Gate Array)で実現される。このFPGAの論理素子はプログラミングにより配線される。
手動停止手段12aは、起動した安全保護動作をプラント運転員の手動操作によって停止させるものである。
これら手動起動手段12b及び手動停止手段12aの機能は、手動操作部12(図1)に組み込まれており、常時FALSEを出力し、プラント運転員の手動操作によって出力がTRUEに切り替わる。ただし、手動起動手段12b及び手動停止手段12aは、同時にTRUEになることはないようなスイッチ構造となっている。
判定手段11aは、原子炉水位を検出する水位センサからのプロセス信号T1に関する判定を行う。この水位センサによって検出された原子炉水位が設定値Lより小さくなると異常と判定されTRUE、それ以外の時は正常と判定されFALSEが出力される。
判定手段11bは、格納容器の圧力を検出する圧力センサからのプロセス信号T2に関する判定を行うものである。この圧力センサによって検出された圧力が設定値Pより大きくなると異常と判定されTRUE、それ以外の時は正常と判定されFALSEが出力される。これは原子炉圧力容器に漏洩が発生した場合、原子炉圧力容器を取り囲む格納容器の圧力が上昇するため、これを検出することを想定したものである。
ここで、ブール値はTRUEとFALSEを取るものとし、通常電気信号としては、それぞれ高電位、低電位に対応するが、フェールセーフの観点から、電圧の対応を逆にすることもある。
この遅延回路は、リセット機能付きのカウンタ回路を実装し、入力信号がTRUEになった時、クロックによってカウントアップすることで容易に実現できる。ブール値の時間遅延は、回路が複雑となり論理素子を多く使用するが、使用頻度は少ない。
またFPGAで構成される論理処理部20は、同期設計され、10MHz程度のクロックで作動させた場合、図2に示される程度の組合せ回路の論理ゲートを1クロックで100段程度処理することができる。
ただし、FPGAのクロック周波数は、信号遅延による誤動作を起こさないように考慮されるため、必ずしも1クロックでブール演算、およびブール値の遅延処理を全て実行するものではない。
また第1ORゲート21は、図4に示されるように、入力するブール値の数に応じた複数段のOR素子で構成され、この段数に応じて処理時間も長くなるが通常は数ナノ秒から数十ナノ秒である。
これにより、第2ORゲート22は、第1ORゲート21からTRUEを一旦入力するとそのままTRUEを出力するとともに、その後に第1ORゲート21からFALSEを入力することになっても、そのままTRUEを出力し続けることになる。
そして、手動停止手段12aが作動して、NOTゲート23からFALSEを入力すると、ANDゲート24はFALSEを出力しポンプPを停止させる制御信号が出力される。
まず、安全保護装置10を立ち上げると、ROMに格納されているプログラム及び定数(基準値)がRAMに読み込まれて起動する(S11)。そして、数値演算部11が数値処理を実行していることを示す入力手段13上のビットがTRUEに設定され(S12)、後述する数値演算処理が実行される(S13)。
なお、数値演算処理(S13)は、論理処理(S17)がFALSEに設定されていることが確認されてから、開始される。
なお、論理演算処理(S16)は、数値処理(S14)がFALSEに設定されていることが確認されてから、開始される。
そして、ウォッチドッグタイマー15で設定された時間が経過したところで(S18:No)、入力手段13上のビットをTRUEに設定し(S12)、数値演算部11による数値処理を実行する(S13)。これにより、ウォッチドッグタイマー15の設定時間に関連付けされた周期で、(S12)〜(S17)のループが繰り返される。
一方、ウォッチドッグタイマー15の設定時間内に論理処理のFALSEが設定されないとタイムアウトとなり(S18:Yes)、信号処理のエラーが出力される(S19)。
しかし、そのような処理エラーの発生が危惧されない場合は、論理処理のFALSE設定(S17)及び数値処理のFALSE設定(S14)を確認することなく、数値演算処理(S13)及び論理演算処理(S16)を進めても良い。
図5に示された一連の動作フローにおいて、数値演算部11における処理(S13)が開始されると、まず入力手段13に複数(N個)の各種センサからプロセス信号Tが入力され、それぞれ順番にCPUにロードされる(S21)。そしてCPUは、前記A1〜A8に例示される命令を実行し(S22,S23)、ロードされたプロセス信号Tとこれに対応する基準値を対比して、正常/異常を判定したブール値(FALSE/TRUE)を出力手段14に設定する(S24,S25)。
まず、図2(A)に示されるように、プラントに異常が無い正常運転状態では、出力手段14に格納されている各手段12a,12b,11a,11bのブール値は全てFALSEであるために、論理処理部20からはポンプPの停止命令を示すFALSEが制御信号として出力される。
NOTゲート23は常時TRUEを出力しているので、第2ORゲート22からTRUEが出力されると、この二つのTRUEを入力したANDゲート24からは、ポンプPの起動命令を示すTRUEが制御信号として出力される。
しかし、ANDゲート24から出力されているTRUEが、第2ORゲート22の入力側に帰還しているので、ANDゲート24はそのままポンプPの起動命令を示すTRUEを制御信号として出力し続ける。
これにより、NOTゲート23から出力されるブール値はFALSEに切り替わり、ANDゲート24は、ポンプPの停止命令を示すFALSEを制御信号として出力することになる。
これに伴い、安全保護装置10を安価な部品で構成することができ、また発熱の多い高性能CPUを使用する必要が無いので、安全保護装置10の信頼性を向上させることができる。また、CPU処理が単純化され、保守モードを機能させるソフトウェアの構成を簡略化することができる。
図7(A)は、第2実施形態に係る安全保護装置10のブロック図を示している。なお、図7(A)に記載されている機能部のうち、図1に記載されているものと共通するものについては、同一の符号を付し前記した説明を引用して記載を省略する。
従って、ハッシュ値が変化するとすれば、それはメモリーエラー、プログラムエラー、あるいはまた悪意のある意図的な変更によるものであり、いずれにしても異常状態が発生したといえる。
プラント運転員は安全保護装置10の起動時に、アラームリセット手段17によりアラームをリセットする。これによりプラント運転員は、ハッシュ値比較機能が正常に作動するか否かについて確認することができる。
また実行モード中にアラームが発生した場合は、RAMに記憶されるプログラムあるいは定数が変化したことを認識できる。このアラームをセットしたりリセットしたりする手段は、フリップフロップによって容易に実現される。
このリセット回路は、出力手段14から読み出されるハッシュ値がハッシュ値保存手段16に記録されている前回のハッシュ値と一致した時にリセットされるフリップフロップ25と、このフリップフロップ25の反転出力とハッシュ値一致の反転とのANDを計算するANDゲート26とからなる。フリップフロップ25の反転出力は、ハッシュ値が少なくとも一度一致しない限りTRUEにならないため、初回のアラームは発生しない。
ここで、第2実施形態における図8のS11からS19までのフローは、第1実施形態における図5のS11からS19までのフローと同じであるので、説明を省略する。
第2実施形態では、論理演算処理(S16)と並行してプログラム及び定数のハッシュ値の計算が実行される(S31)。そして計算されたハッシュ値は、次の周期で数値演算処理された結果とともに出力手段14に格納される。
一方、前回ハッシュ値と今回ハッシュ値とが同一で無い場合は(S33:No)、異常発生と判定されてエラーが出力される(S19)。
また、ハッシュ値の計算(S31)は、CPUで実行する場合の他、専用のハッシュ値計算手段(図示略)を設けて実行させてもよい。
また、特にハッシュ値の計算(S31)を実行せずに、プログラム及び定数をそのまま論理処理部20に転送して、論理演算処理(S16)を実行させる度に、前回転送されたものと今回転送されたものとを直接対比してもよい。
この第2実施形態によれば、CPUの処理に必要なプログラム及び定数にエラーが発生した場合に検知が可能になる。また、悪意のある改変を確実に検知できる。
図9(A)は、第3実施形態に係る安全保護装置10のブロック図を示している。図9(B)は、プラント信号Tのパケット構造を示している。なお、図9(A)に記載されている機能部のうち、図1に記載されているものと共通するものについては、同一の符号を付し前記した説明を引用して記載を省略する。
なおこの受信部41は、FPGA又はASICを用いたハードウェアで実現することができる。
このヘッダの後には、各種プロセス信号T1〜TNが各16ビットのデータとして格納され、終端には符号EODが設けられている
受信部41は、各種プロセス信号T1〜TNを、内部にその数だけ用意されているレジスタに保存する。そして受信部41はこのレジスタに保存された信号から巡回符号を計算し、ヘッダに含まれている巡回符号と比較し、一致しない場合はエラーを通知する。
そして、入力手段13に書き込まれた各種プロセス信号T1〜TNは、数値演算部11において演算処理が施され、その後、論理処理部20において論理処理が施される。
図10は、第4実施形態に係る安全保護装置10のブロック図を示している。なお、図10に記載されている機能部のうち、図1に記載されているものと共通するものについては、同一の符号を付し前記した説明を引用して記載を省略する。
第1拡張基板51には手動操作部12が実装され、第2拡張基板52にはバックプレーン50にデータ送信するコントローラ(図示略)及び入力手段12が実装され、第3拡張基板53には数値演算部11及び第1送受信手段55が実装され、第4拡張基板54には第2送受信手段56、論理処理部20及びウォッチドッグタイマー15が実装されている。
数値演算部11で出力されたブール値は、第1送受信手段55から、バックプレーン50のバスを経由して、第2基板54の第2送受信手段56に転送される。
第2基板54に転送されたブール値は、論理処理部20において処理されてプラントの安全保護動作に係る制御信号を出力させる。
この終了信号は、RAMの定められたアドレスに記録され、数値演算部11における演算処理の条件として用いられる。なお、この終了信号に限らず、論理処理部20における処理結果を、送受信手段55,56を介して数値演算部11にフィードバックし、演算処理の条件として用いることができる。
Claims (7)
- プラントから送信されるプロセス信号を入力する入力手段と、
プログラムに基づくCPUの演算処理によって前記プロセス信号の正常/異常を判定したブール値を出力する数値演算部と、
ハードウェアのゲートで実現される論理素子で構成された論理回路に基づき前記ブール値を論理処理し前記プラントの安全保護動作に係る制御信号を出力させる論理処理部と、を備え、
前記数値演算部は、前記論理回路における前記論理処理が終了してから前記演算処理を開始し、
前記論理処理部は、前記数値演算部における前記演算処理が終了してから前記論理処理を開始することを特徴とする制御装置。 - プラントから送信されるプロセス信号を入力する入力手段と、
プログラムに基づくCPUの演算処理によって前記プロセス信号の正常/異常を判定したブール値を出力する数値演算部と、
ハードウェアのゲートで実現される論理素子で構成された論理回路に基づき前記ブール値を論理処理し前記プラントの安全保護動作に係る制御信号を出力させる論理処理部と、を備え、
前記論理処理部は、
各種の前記プロセス信号に由来するブール値及び前記安全保護動作の手動起動手段に由来するブール値を入力する第1ORゲートと、
前記安全保護動作の手動停止手段に由来する前記ブール値を入力するとともに前記制御信号を出力させるANDゲートと、
前記第1ORゲートが出力するブール値及び前記ANDゲートの帰還信号を入力して前記ANDゲートに出力する第2ORゲートと、を備えることを特徴とする制御装置。 - 請求項1又は請求項2に記載の制御装置において、
前記数値演算部は、各種の前記プロセス信号に対しシーケンシャルに前記演算処理を実行し最後に演算終了信号を出力することを特徴とする制御装置。 - 請求項1から請求項3のいずれか1項に記載の制御装置において、
前記論理処理部における論理処理の開始から終了までの期間、又は前記数値演算部における数値演算の開始から前記論理処理部における論理処理の終了までの期間が、所定時間をタイムアウトしたことを通知するウォッチドッグタイマーを備えることを特徴とする制御装置。 - 請求項1から請求項4のいずれか1項に記載の制御装置において、
前記数値演算部は、前記プログラム及び定数のハッシュ値を演算し、前記ブール値とともに前記ハッシュ値も出力し、
前記論理処理部は、入力した前記ハッシュ値と前回入力されたハッシュ値との同一性を判断することを特徴とする制御装置。 - 請求項1から請求項5のいずれか1項に記載の制御装置において、
各種の前記プロセス信号は巡回符号とともに多重化されており
前記多重化されたプロセス信号を受信して前記巡回符号から誤りをチェックする受信部と、
前記チェックされたプロセス信号を前記入力手段に所定の時間間隔で保持させるタイマーと、を備えることを特徴とする制御装置。 - 請求項1から請求項6のいずれか1項に記載の制御装置において、
前記入力手段、数値演算部及び論理処理部は、それぞれ別々の拡張基板に実装され、
それぞれの拡張基板は、コネクタを介してバスに連結されることを特徴とする制御装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010053742A JP5422448B2 (ja) | 2010-03-10 | 2010-03-10 | 制御装置 |
PCT/JP2011/055052 WO2011111620A1 (ja) | 2010-03-10 | 2011-03-04 | 制御装置 |
US13/582,202 US9256223B2 (en) | 2010-03-10 | 2011-03-04 | Safety interlock device for a plant |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010053742A JP5422448B2 (ja) | 2010-03-10 | 2010-03-10 | 制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011185875A JP2011185875A (ja) | 2011-09-22 |
JP5422448B2 true JP5422448B2 (ja) | 2014-02-19 |
Family
ID=44563424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010053742A Active JP5422448B2 (ja) | 2010-03-10 | 2010-03-10 | 制御装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9256223B2 (ja) |
JP (1) | JP5422448B2 (ja) |
WO (1) | WO2011111620A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5675256B2 (ja) * | 2010-10-12 | 2015-02-25 | 三菱重工業株式会社 | 原子力施設の制御システム |
CN102420020A (zh) * | 2011-11-08 | 2012-04-18 | 厦门大学 | 一种磁约束核聚变实验装置的数字化安全联锁系统 |
DE102013201937A1 (de) * | 2013-02-06 | 2014-08-07 | Areva Gmbh | Vorrichtung und Verfahren zur Erkennung von unbefugten Manipulationen des Systemzustandes einer Steuer- und Regeleinheit einer kerntechnischen Anlage |
CN103605593B (zh) * | 2013-12-02 | 2016-08-24 | 东软集团股份有限公司 | 异构系统的故障诊断、恢复方法及装置 |
JP6811928B2 (ja) * | 2017-03-17 | 2021-01-13 | 浩二 増井 | センサデバイスの動作規則の同一性を検証するための装置 |
CN110085333B (zh) * | 2019-04-15 | 2020-12-04 | 中广核研究院有限公司 | 一种适用于小型反应堆的保护系统 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4843537A (en) | 1986-07-04 | 1989-06-27 | Hitachi, Ltd. | Control system |
JPH0795241B2 (ja) * | 1986-07-04 | 1995-10-11 | 株式会社日立製作所 | 原子炉安全保護装置 |
JPH0254121A (ja) * | 1988-08-18 | 1990-02-23 | Toshiba Corp | プラント事象認識装置 |
JP2964810B2 (ja) * | 1993-01-06 | 1999-10-18 | 横河電機株式会社 | 制御装置 |
JPH09138703A (ja) * | 1995-11-15 | 1997-05-27 | Yokogawa Electric Corp | プラントマクロ監視装置 |
JP3595661B2 (ja) * | 1997-09-19 | 2004-12-02 | 株式会社東芝 | 原子力プラントの安全保護系制御装置 |
JP2002014703A (ja) * | 2000-06-29 | 2002-01-18 | Toshiba Corp | プラント制御装置 |
NZ508052A (en) * | 2000-11-09 | 2003-06-30 | Derek Ward | Programmable controller |
JP2002198825A (ja) * | 2000-12-22 | 2002-07-12 | Nec Toshiba Space System Kk | データ操作回路 |
JP4382300B2 (ja) * | 2001-03-30 | 2009-12-09 | セコム株式会社 | 車両の盗難検出装置 |
JP2004118265A (ja) * | 2002-09-24 | 2004-04-15 | Toshiba Corp | プラント保護装置 |
JP4225925B2 (ja) * | 2004-01-20 | 2009-02-18 | 株式会社東芝 | ディジタル制御装置 |
JP2007283448A (ja) * | 2006-04-18 | 2007-11-01 | Nachi Fujikoshi Corp | ロボット制御装置 |
JP2008171154A (ja) * | 2007-01-10 | 2008-07-24 | Fujitsu Ten Ltd | シミュレーション装置 |
US8402536B2 (en) * | 2008-04-15 | 2013-03-19 | Nokia Corporation | Signature based authentication of the configuration of a configurable logic component |
JP2009282751A (ja) * | 2008-05-22 | 2009-12-03 | Toyota Infotechnology Center Co Ltd | プログラム検査システムおよび方法 |
-
2010
- 2010-03-10 JP JP2010053742A patent/JP5422448B2/ja active Active
-
2011
- 2011-03-04 US US13/582,202 patent/US9256223B2/en active Active
- 2011-03-04 WO PCT/JP2011/055052 patent/WO2011111620A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20120323341A1 (en) | 2012-12-20 |
WO2011111620A1 (ja) | 2011-09-15 |
US9256223B2 (en) | 2016-02-09 |
JP2011185875A (ja) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5422448B2 (ja) | 制御装置 | |
JP4711197B2 (ja) | デュアルcpuの安全システムにおける安全タイマクロスチェック診断 | |
ES2866885T3 (es) | Sistema y procedimiento para la vigilancia protegida criptográficamente de al menos un componente de un aparato o de una instalación | |
JP5911922B2 (ja) | 安全関連制御ユニットおよび自動化設備の制御方法 | |
WO2009155993A1 (en) | A safety system for a machine | |
JP7202448B2 (ja) | 安全性が要求されるプロセスを監視する自動化システム | |
JP6139386B2 (ja) | プログラマブルコントローラ | |
US7966536B2 (en) | Method and apparatus for automatic scan completion in the event of a system checkstop | |
KR20120020867A (ko) | 이중화 구조를 갖는 제어기 및 그 운용 방법 | |
JP2006157482A (ja) | プログラマブル・ロジック・デバイス、情報処理装置、プログラマブル・ロジック・デバイスの制御方法 | |
JP2013175118A (ja) | 制御装置、及びそのメモリ故障検出方法、その自己診断方法 | |
RU2647684C2 (ru) | Устройство и способ обнаружения несанкционированных манипуляций системным состоянием блока управления и регулирования ядерной установки | |
JP5653391B2 (ja) | データポーリング方法及びその方法を用いた原子力プラントのディジタル計装制御システム | |
JP5348418B2 (ja) | コントローラ | |
JP7073285B2 (ja) | 動作検証プログラム、動作同期方法及び異常検出装置 | |
JP2009053752A (ja) | ウォッチドッグ処理方法および異常検出回路 | |
JP2008267999A (ja) | 制御中に自己診断できるプログラム可能な制御装置 | |
JP5352815B2 (ja) | 制御装置および制御方法 | |
Sridevi et al. | Embedded System Design for I&C of Prototype Fast Breeder Reactor | |
Iber et al. | Dynamic adaption to permanent memory faults in industrial control systems | |
JP5407382B2 (ja) | 出力モジュールの誤出力防止方式 | |
JP2018032230A (ja) | Cpuの異常検出回路 | |
JP2014225110A (ja) | 安全コントローラ | |
JP2006011991A (ja) | コンピュータ制御装置およびこのソフトウェア実行記録方式 | |
JP2022548014A (ja) | ピーエルシーシステムのエラー状態制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110811 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20111220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5422448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |