JP2006011991A - コンピュータ制御装置およびこのソフトウェア実行記録方式 - Google Patents

コンピュータ制御装置およびこのソフトウェア実行記録方式 Download PDF

Info

Publication number
JP2006011991A
JP2006011991A JP2004190606A JP2004190606A JP2006011991A JP 2006011991 A JP2006011991 A JP 2006011991A JP 2004190606 A JP2004190606 A JP 2004190606A JP 2004190606 A JP2004190606 A JP 2004190606A JP 2006011991 A JP2006011991 A JP 2006011991A
Authority
JP
Japan
Prior art keywords
software
software execution
abnormality
cpu
wdt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004190606A
Other languages
English (en)
Inventor
Tetsuya Kawada
哲也 河田
Kenichi Ito
憲一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2004190606A priority Critical patent/JP2006011991A/ja
Publication of JP2006011991A publication Critical patent/JP2006011991A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

【課題】コンピュータ制御装置で構成するSSU19のCPUにオートリスタートが発生したときのソフトウェア実行記録を得て異常原因特定を可能にする。
【解決手段】ロギング機能19Aは、コンピュータ制御装置がもつソフトウェアWDTまたはハードウェアWDTによる異常検出もしくはソフトウェアエラーの異常検出がされたとき、CPUにNMI割り込みを行い、この割り込みの発生時に、コンピュータ制御装置のOSにもつ例外ハンドラを使用して異常検出時のソフトウェア実行記録を行い、このソフトウェア実行記録をバックアップメモリ19Bに保存する。
パソコン8は、ハブ11を介して、バックアップメモリからソフトウェア実行記録を収集し、異常原因特定に使用する。
【選択図】 図1

Description

本発明は、ディジタル形保護制御装置や遠方監視制御装置などに搭載され、内蔵ROM(読出し専用メモリ)等に格納されたプログラムの実行で制御対象装置を起動および動作させるリアルタイム型のコンピュータ制御装置に係り、特にCPUのオートリスタート発生直前のソフトウェア実行記録方式に関する。
図4は、配電変電所用のディジタル形遠方監視制御システムにおける子局側の構成例を示す。中央装置1は、バンク盤2、3、4で収集した監視計測情報をネットワークを介して収集し、これら情報および中央装置位置で収集した監視計測情報を、上位システムになるHDLC(ハイレベル・データ・リンク制御方式)総合制御所5、CDT(サイクリック・ディジタル情報伝送方式)総合制御所6および配電システム7へネットワークを介して送信する。そして、中央装置1は、各制御所5、6、7からの制御情報を受信し、各バンク盤2、3、4へ制御情報を送信し、各バンク盤2、3、4が開閉器などの現場機器を制御する。
中央装置1は、ヒューマンマシンインタフェース(HMI)としてのパソコン8が接続可能にされ、さらにリモートメンテナンス用コンピュータ9との間のLAN接続を可能としている。各バンク盤2、3、4は、バンク盤2に代表して示すように、ヒューマンマシンインタフェースとしてのパソコン10が接続可能にされる。中央装置1と各バンク盤2、3、4、コンピュータ9およびパソコン8、10間の通信媒体として、中央装置1には共通ハブ11が設けられ、各バンク盤2、3、4にはバンク集線用ハブ12が設けられる。
各バンク盤2、3、4は、変圧器設備の監視情報収集と保護制御機能をもつ変圧器PDAC(Protection Data Acquisition & Control)13、母線設備の監視情報収集と保護制御機能をもつ母線PDAC14、配電線設備の監視情報収集と保護制御機能をもつフィーダPDAC15などが設備される。
中央装置1は、変電所受電端機器の監視制御機能をもつ共通DAC(Data Acquisition & Control)16、受電DAC17、受電PDAC18、および子局機能と上位システムとのネットワーク機能をもつSSU(Station Sarver Unit)19などが設備される。
上記のようなPDACやDAC、SSUは、それぞれマイクロコンピュータとそのソフトウェアを搭載したユニット構成にされ、各ユニットに内蔵のROMに格納されたプログラムやフラッシュメモリからRAM上にロードされたプログラムの実行でオートスタートおよび情報処理動作するコンピュータ制御装置に構成される。
ここで、各コンピュータ制御装置は、その目的とする監視制御機能の信頼性を高めるための異常動作監視機能を設けている。この異常動作監視機能としては、従来から、WDT(Watch Dog Timer)機能が知られており、ソフトウェアの停止や暴走、またはCPUのクロック停止や故障を時間監視の基に異常検出を行う。他の異常監視機能としては、停電などの電源電圧低下やリセット要求発生を異常として検出する機能が設けられる。これらの異常検出がなされたときには、その後に異常原因を解明するための動作状態情報(ログ)を記録するロギング機能が設けられる。
例えば、CPUの動作中に、アドレスバスおよびデータバス上の情報を専用RAMに保存・更新しておき、WDTが異常検出したときに専用RAMへの情報の書き込みを停止させ、この異常検出直前の情報から、CPUがどのような命令を実行中に異常発生したかを特定可能にする(例えば、特許文献1参照)。
特開2003−256402号公報
従来のWDTを使った異常動作検出方式において、異常動作検出項目は設計時に登録してある異常に限られ、また、記録される情報は起動時刻とソフトウェア異常終了記録に限られるもので、オートリスタート要因発生時のソフトウェア実行記録は残していない。
ソフトウェアの停止や暴走の監視をするためのWDT(以下、S/W−WDT)が異常を検出したとき、CPUをリセットスタートさせる。このとき、S/W−WDTが異常検出した時に動作していたソフトウェアの動作状態記録を残していなかったために、停止や暴走をしたソフトウェアの特定ができなかった。このため、リセットスタートのきっかけとなったソフトウェアの絞り込み、及び原因特定をすることが困難であった。
本発明の目的は、CPUにオートリスタートが発生したときのソフトウェア実行記録を得ることができるコンピュータ制御装置およびこのソフトウェア実行記録方式を提供することにある。
本発明は、前記の課題を解決するため、WDTまたはS/Wエラーによる異常が検出されたとき、CPUをリセットスタートさせることなく、NMI割り込みを行い、これによりコンピュータのOSがもつ例外ハンドラを利用してソフトウェア実行記録をバックアップメモリに保存し、このソフトウェア実行記録をパソコンに収集し、その後にNMI割り込みによってCPUをリセットスタートさせて異常原因の解析に利用できるようにしたもので、以下の装置および方式を特徴とする。
(コンピュータ制御装置の発明)
(1)内蔵ROM等に格納されたプログラムの実行で制御対象装置を起動および動作させるコンピュータ制御装置であって、
ソフトウェアWDTまたはハードウェアWDTによる異常検出もしくはソフトウェアエラーの異常検出がされたとき、CPUにNMI割り込みを行い、この割り込みの発生時に、コンピュータ制御装置のOSにもつ例外ハンドラを使用して異常検出時のソフトウェア実行記録を行い、このソフトウェア実行記録をバックアップメモリに保存する手段を備えたことを特徴とする。
(2)NMI割り込みによってCPUをリセットスタートさせる手段を備えたことを特徴とする。
(ソフトウェア実行記録方式の発明)
(3)内蔵ROM等に格納されたプログラムの実行で制御対象装置を起動および動作させるコンピュータ制御装置のソフトウェア実行記録方式であって、
ソフトウェアWDTまたはハードウェアWDTによる異常検出もしくはソフトウェアエラーの異常検出を行う異常検出手段と、
前記異常検出手段による異常検出でコンピュータ制御装置のCPUにNMI割り込みを行う割り込み手段と、
前記割り込みの発生時に、コンピュータ制御装置のOSにもつ例外ハンドラを使用して異常検出時のソフトウェア実行記録を行うロギング手段と、
前記ロギング手段によるソフトウェア実行記録を保存するバックアップメモリと、
コンピュータ制御装置に接続し、前記バックアップメモリに保存するソフトウェア実行記録を収集し、異常原因解析データとして得るパソコンとを備えたことを特徴とする。
以上のとおり、本発明によれば、WDTまたはS/Wエラーによる異常が検出されたとき、CPUをリセットスタートさせることなく、NMI割り込みを行い、これによりコンピュータのOSがもつ例外ハンドラを利用してソフトウェア実行記録をバックアップメモリに保存し、このソフトウェア実行記録をパソコンに収集し、CPUをリセットスタートさせて異常原因の解析に利用できるようにしたため、以下の効果がある。
・CPUリセットスタート発生時、ソフトウェア実行記録の有無及び内容から原因究明をする。これによって発生頻度・再現性のの少ない障害の原因究明が容易になる。
・従来現地で発生したリセットスタートなどについて、非再現様子見、ハードの推定交換までした処置できなかったケースについて、パソコンの接続によって、更に調査・対策を進めることができる可能性が高くなる。
・コンピュータ制御装置は、ソフトウェア実行記録の収集に、それが搭載するNMI割り込み機能と例外ハンドラを利用することができ、機能的な増設や追加が不要になる。
図1は、本発明の実施形態を示すロギング方式の全体構成図であり、図4の中央装置1に搭載するSSU19のロギングの場合を示すが、DAC16、17、各種PDAC13〜15、18にも同様に適用できる。
図1において、ロギング機能19Aは、WDT等による異常監視や電源リセットスイッチの操作等により異常検出を行い、バックアップメモリ19Bは異常検出時のソフトウェア実行ステップと各種変数データを記録する。このソフトウェア実行記録は中央装置1に接続したパソコン8によりハブ11を介して取り込み、パソコン8による異常原因の特定に供される。
図2は、ロギング機能19Aに設ける機能ロジックであり、WDTまたはS/Wエラーによる異常検出時にソフトウェア実行記録を得るためのブロック構成を示す。
CPUのリセットスタート要因としては、従来では、パワーオンリセットとして、コンピュータの電源立ち上げ時、電源遮断時に電源電圧低下を検出したとき(R1)、またはリセットスイッチを押し下げたとき(R2)とする。また、CPUのリセットスタート要因としては、オンボードリセットとして、BTO(不使用)、アドオンボードリスタート要求、スレーブボードからのリスタート要求が発生した時(R3)、S/Wリセットレジスタを制御した時(R4)、S/W−WDTのタイムアップ(R5)、H/W−WDTのタイムアップ(R6)、S/Wエラー発生時(R7)としている。
これらリセットスタート要因R1〜R7のうち、R1〜R4の発生では、論理ORゲートG1,G2によってCPU19Cのリセットスタートを実行する出力を得る。リセットスタート要因R5〜R7の発生では、論理ORゲートG3と論理抑止ゲートG4および論理ANDゲートG5によりCPU19Cの強制リセットまたはNMI(ノンマスカブル・インターラプト)に切り替え可能にされる。
このNMI機能および切り替え機能は、ソフトウェア的にNMI有効/無効データとして予め設定可能に構成され、従来では製品出荷前のデバッグ時にNMI有効に設定されて使用されるが、出荷時にはNMI無効と設定されて、リセットスタート要因R5〜R7の発生にもCPU19Cをリセットスタートする設定としていた。
これに対し、本実施形態では、出荷時にもNMIを有効に設定しておき、リセットスタート要因R5〜R7の発生にCPU19Cをリセットすることなく、NMI割り込みを行わせる。このNMI割り込みによって、OS19Dがソフトウェアとしてもつ例外ハンドラ19Eを実行させ、その時のソフトウェア実行記録をバックアップメモリ19Bに記録する。
この例外ハンドラ19Eは、その起動により一時的に例外処理ルーチンに処理を移し、タスクの動作状態を記録する機構であり、例外ハンドラログとしては、動作していた各タスクの強制終了で、タスク番号、CPUレジスタ情報(命令、アドレス、演算データ)、プログラムカウンタ値などを記録できる。
これまでの処理により、リセットスタート要因R5〜R7の発生時には、例外ハンドラによるソフトウェア実行記録がバックアップメモリ19Bに記録されており、この状態でパソコン8を接続し、ソフトウェア実行記録をパソコンに収集し、異常原因を解析する。
この解析に際して、NMI割り込み処理機能19Fを用いてS/Wリセットレジスタ制御を実行し、リセットスタート要因R4を発生させ、CPU19Cをリセットスタートさせる。
図3は、リセットスタート要因R5〜R7発生時のロギング処理フローを示す。リセットスタート要因R5〜R7が発生したとき(S1)、CPU19CがNMI割り込みを発生し(S2)、OSの例外ハンドラ19Eによってその時のソフトウェア実行記録をバックアップメモリ19Bに記録する(S3)。この後、パソコンを当該ユニット(SSU)に接続し、バックアップメモリからソフトウェア実行記録をパソコンに収集し、その異常原因を解析する(S4)。
異常原因の解析には、例外ハンドラログやユニット起動時刻ログをHMI(ヒューマン・マシン・インタフェース)異常履歴画面上に表示して行う。例えば、S/W−WDT、H/W−WDTによるリセットスタート要因R5,R6には、ソフトウェア実行記録からソフトウェアの動作状態解析を行う。また、S/Wエラーによるリセットスタート要因R7には、当該HMI異常履歴の発生要因調査を行う。また、これら要因R4〜R6以外によるリセットスタート要因R1〜R4ではハードウェアの故障を調査する。
本発明の実施形態を示すブロック構成図。 実施形態におけるロギング機能ロジック。 実施形態におけるロギング処理フロー。 配電変電所用子局の構成例。
符号の説明
1 中央装置
2、3、4 バンク盤
8、10 パソコン
11、12 ハブ
19 SSU
19A ロギング機能
19B バックアップメモリ
19C CPU
19D OS
19E 例外ハンドラ
19F NMI割り込み処理

Claims (3)

  1. 内蔵ROM等に格納されたプログラムの実行で制御対象装置を起動および動作させるコンピュータ制御装置であって、
    ソフトウェアWDTまたはハードウェアWDTによる異常検出もしくはソフトウェアエラーの異常検出がされたとき、CPUにNMI割り込みを行い、この割り込みの発生時に、コンピュータ制御装置のOSにもつ例外ハンドラを使用して異常検出時のソフトウェア実行記録を行い、このソフトウェア実行記録をバックアップメモリに保存する手段を備えたことを特徴とするコンピュータ制御装置。
  2. NMI割り込みによってCPUをリセットスタートさせる手段を備えたことを特徴とする請求項1に記載のコンピュータ制御装置。
  3. 内蔵ROM等に格納されたプログラムの実行で制御対象装置を起動および動作させるコンピュータ制御装置のソフトウェア実行記録方式であって、
    ソフトウェアWDTまたはハードウェアWDTによる異常検出もしくはソフトウェアエラーの異常検出を行う異常検出手段と、
    前記異常検出手段による異常検出でコンピュータ制御装置のCPUにNMI割り込みを行う割り込み手段と、
    前記割り込みの発生時に、コンピュータ制御装置のOSにもつ例外ハンドラを使用して異常検出時のソフトウェア実行記録を行うロギング手段と、
    前記ロギング手段によるソフトウェア実行記録を保存するバックアップメモリと、
    コンピュータ制御装置に接続し、前記バックアップメモリに保存するソフトウェア実行記録を収集し、異常原因解析データとして得るパソコンとを備えたことを特徴とするコンピュータ制御装置のソフトウェア実行記録方式。
JP2004190606A 2004-06-29 2004-06-29 コンピュータ制御装置およびこのソフトウェア実行記録方式 Pending JP2006011991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004190606A JP2006011991A (ja) 2004-06-29 2004-06-29 コンピュータ制御装置およびこのソフトウェア実行記録方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004190606A JP2006011991A (ja) 2004-06-29 2004-06-29 コンピュータ制御装置およびこのソフトウェア実行記録方式

Publications (1)

Publication Number Publication Date
JP2006011991A true JP2006011991A (ja) 2006-01-12

Family

ID=35779170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004190606A Pending JP2006011991A (ja) 2004-06-29 2004-06-29 コンピュータ制御装置およびこのソフトウェア実行記録方式

Country Status (1)

Country Link
JP (1) JP2006011991A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011177390A (ja) * 2010-03-02 2011-09-15 Sophia Co Ltd 遊技機
JP2015516637A (ja) * 2012-05-07 2015-06-11 マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated リセット条件トレース能力を伴うプロセッサデバイス
JP2019185276A (ja) * 2018-04-05 2019-10-24 株式会社デンソー アプリケーションプログラム、機能プログラムモジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011177390A (ja) * 2010-03-02 2011-09-15 Sophia Co Ltd 遊技機
JP2015516637A (ja) * 2012-05-07 2015-06-11 マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated リセット条件トレース能力を伴うプロセッサデバイス
JP2019185276A (ja) * 2018-04-05 2019-10-24 株式会社デンソー アプリケーションプログラム、機能プログラムモジュール
JP7102883B2 (ja) 2018-04-05 2022-07-20 株式会社デンソー アプリケーションプログラム、機能プログラムモジュール

Similar Documents

Publication Publication Date Title
KR101944874B1 (ko) 오류 처리 방법, 관련 장치 및 컴퓨터
US11687391B2 (en) Serializing machine check exceptions for predictive failure analysis
CN100458692C (zh) 开机自我测试除错系统及方法
CN111324192A (zh) 一种系统板卡电源检测方法、装置、设备及存储介质
JP2006309760A (ja) データプロセッサの異常動作を検出するためのモニタリング論理及びモニタリング方法
CN108549591A (zh) 一种嵌入式系统的黑匣子装置及其实现方法
CN104320308A (zh) 一种服务器异常检测的方法及装置
US6598170B1 (en) Power supply control based on preset schedule with independent schedule monitor and backup system for executing schedule operation when malfunction occurs
JP4973205B2 (ja) 情報処理装置及びログ取得方法並びにプログラム
JP2008225929A (ja) 情報処理装置
JP6880961B2 (ja) 情報処理装置、およびログ記録方法
CN1329839C (zh) 一种计算机cpu抗干扰的设计方法
JP2006011991A (ja) コンピュータ制御装置およびこのソフトウェア実行記録方式
JP2009223714A (ja) 演算回路及び演算回路の異常解析方法
JP5627414B2 (ja) 動作ログ収集システム及びプログラム
CN100369009C (zh) 使用系统管理中断信号的监控系统及方法
JP2008134838A (ja) バスデバイス
JP2002182951A (ja) 情報処理装置のメンテナンス方法および情報処理装置
US20060230196A1 (en) Monitoring system and method using system management interrupt
JPH10228395A (ja) 制御用コントローラの異常診断装置
JP2005327045A (ja) 演算処理装置の障害情報記録システム、障害情報の記録方法
CN115168097A (zh) 异常时自动溯源端口受控情况的方法、装置、设备、介质
JP5768434B2 (ja) 相互監視システム
JPS6170645A (ja) 障害原因解析用デ−タ収集装置
CN114356708A (zh) 一种设备故障监控方法、装置、设备及可读存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209