KR101605352B1 - 셋틀링 시간의 취득 방법 - Google Patents

셋틀링 시간의 취득 방법 Download PDF

Info

Publication number
KR101605352B1
KR101605352B1 KR1020140032634A KR20140032634A KR101605352B1 KR 101605352 B1 KR101605352 B1 KR 101605352B1 KR 1020140032634 A KR1020140032634 A KR 1020140032634A KR 20140032634 A KR20140032634 A KR 20140032634A KR 101605352 B1 KR101605352 B1 KR 101605352B1
Authority
KR
South Korea
Prior art keywords
pattern
settling time
shot
evaluation
width size
Prior art date
Application number
KR1020140032634A
Other languages
English (en)
Other versions
KR20140116016A (ko
Inventor
리에코 니시무라
미치히로 사카이
Original Assignee
가부시키가이샤 뉴플레어 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 뉴플레어 테크놀로지 filed Critical 가부시키가이샤 뉴플레어 테크놀로지
Publication of KR20140116016A publication Critical patent/KR20140116016A/ko
Application granted granted Critical
Publication of KR101605352B1 publication Critical patent/KR101605352B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31752—Lithography using particular beams or near-field effects, e.g. STM-like techniques
    • H01J2237/31754—Lithography using particular beams or near-field effects, e.g. STM-like techniques using electron beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31776—Shaped beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31793—Problems associated with lithography
    • H01J2237/31798—Problems associated with lithography detecting pattern defects

Landscapes

  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명의 일 태양의 셋틀링 시간의 취득 방법은, 제 1 및 제 2 성형 애퍼쳐와, 제 1 및 제 2 성형 애퍼쳐 간을 통과하는 하전 입자 빔을 편향하는 편향기를 이용하여 성형된 적어도 1 쇼트의 하전 입자 빔에 의한 기준 패턴을 1 개 이상 시료 상에 묘화하고, 제 1 및 제 2 성형 애퍼쳐와 편향기를 이용하여, 사이즈가 다른 제 1 및 제 2 패턴으로 성형된 2 쇼트의 하전 입자 빔의 조합에 의한, 해상 후의 패턴 폭 사이즈가 설계 상 기준 패턴과 같아지는 평가 패턴을, 2 쇼트째의 빔 성형에 대해 편향기를 제어하는 DAC(디지털?아날로그 컨버터) 앰프의 셋틀링 시간을 가변으로 하면서 셋틀링 시간마다 시료 상에 묘화하고, 기준 패턴의 패턴 폭 사이즈를 측정하고, 셋틀링 시간마다의 평가 패턴의 패턴 폭 사이즈를 측정하고, 셋틀링 시간마다, 기준 패턴의 패턴 폭 사이즈와 평가 패턴의 패턴 폭 사이즈와의 차분을 산출하여, 차분이 역치 이하가 되는 DAC 앰프의 셋틀링 시간을 취득하는 것을 특징으로 한다.

Description

셋틀링 시간의 취득 방법{METHOD FOR ACQUIRING SETTLING TIME}
본 발명은, 셋틀링 시간(settling time)의 취득 방법에 관한 것이며, 예를 들면, 전자 빔 묘화 장치에서의 전자 빔의 성형 편향을 행하는 편향용의 앰프의 셋틀링 시간의 취득 방법에 관한 것이다.
반도체 디바이스의 미세화의 진전을 담당하는 리소그래피 기술은 반도체 제조 프로세스 중에서도 유일 패턴을 생성하는 매우 중요한 프로세스이다. 최근, LSI의 고집적화에 따라, 반도체 디바이스에 요구되는 회로 선 폭은 해마다 미세화되고 있다. 이들 반도체 디바이스에 원하는 회로 패턴을 형성하기 위해서는, 고정밀도의 원화(原畵) 패턴(레티클 또는 마스크라고도 한다.)이 필요하다. 여기서, 전자 선(전자 빔) 묘화 기술은 본질적으로 우수한 해상성을 가지고 있어, 고정밀도의 원화 패턴의 생산에 이용된다.
도 10은, 가변 성형형 전자 선 묘화 장치의 동작을 설명하기 위한 개념도이다. 가변 성형형 전자 선(EB：Electron beam) 묘화 장치는, 이하와 같이 동작한다. 제 1 애퍼쳐(410)에는, 전자 선(330)을 성형하기 위한 직사각형의 개구(411)가 형성되어 있다. 또한, 제 2 애퍼쳐(420)에는, 제 1 애퍼쳐(410)의 개구(411)를 통과한 전자 선(330)을, 원하는 직사각형 형상으로 성형하기 위한 가변 성형 개구(421)가 형성되어 있다. 하전 입자 소스(430)로부터 조사되어, 제 1 애퍼쳐(410)의 개구(411)를 통과한 전자 선(330)은, 편향기에 의해 편향되고, 제 2 애퍼쳐(420)의 가변 성형 개구(421)의 일부를 통과하여, 소정의 일 방향(예를 들면, x 방향으로 한다)으로 연속적으로 이동하는 스테이지 상에 탑재된 시료(340)에 조사된다. 즉, 제 1 애퍼쳐(410)의 개구(411)와 제 2 애퍼쳐(420)의 가변 성형 개구(421)와의 양쪽 모두를 통과할 수 있는 직사각형 형상이, x 방향으로 연속적으로 이동하는 스테이지 상에 탑재된 시료(340)의 묘화 영역에 묘화된다. 제 1 애퍼쳐(410)의 개구(411)와 제 2 애퍼쳐(420)의 가변 성형 개구(421)와의 양쪽 모두를 통과시켜, 임의 형상을 작성하는 방식을 가변 성형 방식(VSB 방식)이라고 한다.
묘화 장치에서는, 전자 빔 등의 하전 입자 빔을 편향기로 편향시켜 묘화하지만, 이러한 빔 편향에는 DAC(디지털·아날로그 컨버터) 앰프가 이용되고 있다. 이러한 DAC 앰프를 이용한 빔 편향의 역할로서는, 예를 들면, 빔 쇼트의 형상이나 사이즈의 제어, 쇼트 위치의 제어, 및 빔의 블랭킹을 들 수 있다. 빔 편향을 실시하기 위해서는, 설정되는 이동량을 오차없이 편향시키기 위해 필요한 DAC 앰프의 셋틀링 시간이 설정될 필요가 있다. 셋틀링 시간이 부족하면 편향 이동량에 오차가 생긴다. 또한, 셋틀링 시간이 너무 길면 스루풋이 열화해 버린다. 이 때문에, 오차가 생기지 않는 범위에서 가능한 한 짧은 셋틀링 시간으로 설정되는 것이 바람직하다.
여기서, 최근의 반도체 장치로 대표되는 회로 패턴의 고정밀화 및 미세화가 진행됨에 따라, 전자 빔 묘화 장치에서도, 고정밀도 및 고스루풋이 요구되고 있다. 종래, 위치 측정기를 이용하여, 묘화 위치를 측정하고, 위치 측정기로 측정 가능한 범위에서 위치 이탈이 생기지 않도록 셋틀링 시간을 설정하는 등(예를 들면, 일본특허공개공보 2010-74039호 참조), 쇼트 위치의 제어를 행하는 빔 편향에 대해서는 셋틀링 시간의 최적화가 주목받고 있다. 그러나, 고정밀도 및 고(高)스루풋에 따라, 편향 영역 및 성형 빔의 최대 쇼트 사이즈의 미세화가 진행되고 있다. 또한, 패턴의 미세화에 의해 도형 사이즈의 미세화도 마찬가지로 진행되고 있다. 때문에, 종래, 그다지 주목받고있지 않았던 성형 편향, 특히, 도형 사이즈를 변경할 때의 셋틀링 시간의 최적화 및 정확화가 요구되고 있다.
본 발명은, 도형 사이즈를 변경하는 성형 편향에서의 바람직한 셋틀링 시간을 취득하는 방법을 제공한다.
본 발명의 일 태양의 셋틀링 시간의 취득 방법은,
제 1 및 제 2 성형 애퍼쳐와, 제 1 및 제 2 성형 애퍼쳐 간을 통과하는 하전 입자 빔을 편향하는 편향기를 이용하여 성형된 적어도 1 쇼트의 하전 입자 빔에 의한 기준 패턴을 1 개 이상 시료 상에 묘화하고,
제 1 및 제 2 성형 애퍼쳐와 편향기를 이용하여, 사이즈가 다른 제 1 및 제 2 패턴으로 성형된 2 쇼트의 하전 입자 빔의 조합에 의한, 해상 후의 패턴 폭 사이즈가 설계 상 기준 패턴과 같아지는 평가 패턴을, 2 쇼트째의 빔 성형에 대해 편향기를 제어하는 DAC(디지털·아날로그 컨버터) 앰프의 셋틀링 시간을 가변으로 하면서 셋틀링 시간마다 시료 상에 묘화하고,
기준 패턴의 패턴 폭 사이즈를 측정하고, 셋틀링 시간마다의 평가 패턴의 패턴 폭 사이즈를 측정하고,
셋틀링 시간마다, 기준 패턴의 패턴 폭 사이즈와 평가 패턴의 패턴 폭 사이즈와의 차분을 산출하여,
차분이 역치 이하가 되는 DAC 앰프의 셋틀링 시간을 취득하는 것을 특징으로 한다.
본 발명의 다른 태양의 셋틀링 시간의 취득 방법은,
제 1 및 제 2 성형 애퍼쳐와, 제 1 및 제 2 성형 애퍼쳐 간을 통과하는 하전 입자 빔을 편향하는 편향기를 이용하여 제 1 패턴 폭 사이즈의 패턴으로 성형된 1 쇼트의 하전 입자 빔에 의한 기준 패턴을 1 개 이상 시료 상에 묘화하고,
제 1 및 제 2 성형 애퍼쳐와 편향기를 이용하여, 해상 한계 미만의 제 2 패턴 폭 사이즈의 패턴으로 성형된 1 쇼트째의 하전 입자 빔과 제 1 패턴 폭 사이즈의 패턴으로 성형된 2 쇼트째의 하전 입자 빔과의 중합에 의해 구성된 평가 패턴을, 2 쇼트째의 빔 성형에 대해 편향기를 제어하는 DAC(디지털·아날로그 컨버터) 앰프의 셋틀링 시간을 가변으로 하면서 셋틀링 시간마다 시료 상에 묘화하고,
기준 패턴의 패턴 폭 사이즈를 측정하고, 셋틀링 시간마다의 평가 패턴의 패턴 폭 사이즈를 측정하고,
셋틀링 시간마다, 기준 패턴의 패턴 폭 사이즈와 평가 패턴의 패턴 폭 사이즈와의 차분을 산출하여,
차분이 역치 이하가 되는 DAC 앰프의 셋틀링 시간을 취득하는 것을 특징으로 한다.
도 1은 실시예 1에서의 묘화 장치의 구성을 나타내는 개념도이다.
2는 실시예 1에서의 각 영역을 설명하기 위한 개념도이다.
3A 및 도 3B는 실시예 1에서의 사이즈 변경량이 작을 때의 최적인 셋틀링 시간을 취득하기 위한 기준 패턴과 평가 패턴의 일례를 나타내는 도면이다.
도 4A 및 도 4B는 실시예 1에서의 사이즈 변경량이 클 때의 최적인 셋틀링 시간을 취득하기 위한 기준 패턴과 평가 패턴의 일례를 나타내는 도면이다.
도 5는 실시예 1에서의 셋틀링 시간의 취득 방법의 요부 공정의 일부를 나타내는 플로우 차트도이다.
도 6은 실시예 1에서의 셋틀링 시간의 취득 방법의 요부 공정의 잔부를 나타내는 플로우 차트도이다.
도 7은 실시예 1에서의 묘화 영역과 패턴 배열의 일례를 나타내는 도면이다.
도 8은 실시예 1에서의 차분과 셋틀링 시간과의 관계를 나타내는 그래프의 일례이다.
도 9는 실시예 1에서의 셋틀링 시간과 편향량(사이즈 이동량)과의 관계를 나타내는 그래프의 일례이다.
도 10은 가변 성형형 전자 선 묘화 장치의 동작을 설명하기 위한 개념도이다.
이하, 실시예에서는, 도형 사이즈를 변경하는 성형 편향에서의 바람직한 셋틀링 시간을 취득하는 수법에 대해 설명한다.
또한, 실시예에서는, 하전 입자 빔의 일례로서 전자 빔을 이용한 구성에 대해 설명한다. 단, 하전 입자 빔은, 전자 빔에 한정되는 것이 아니며, 이온 빔 등의 하전 입자를 이용한 빔이여도 상관없다. 또한, 하전 입자 빔 장치의 일례로서, 가변 성형형의 묘화 장치에 대해 설명한다.
실시예 1
도 1은, 실시예 1에서의 묘화 장치의 구성을 나타내는 개념도이다. 도 1에서, 묘화 장치(100)는, 묘화부(150)와 제어부(160)를 구비하고 있다. 묘화 장치(100)는, 하전 입자 빔 묘화 장치의 일례이다. 특히, 가변 성형형의 묘화 장치의 일례이다. 묘화부(150)는, 전자 경통(102)과 묘화실(103)을 구비하고 있다. 전자 경통(102) 내에는, 전자 총(201), 조명 렌즈(202), 블랭킹 편향기(212), 블랭킹 애퍼쳐(214), 제 1 애퍼쳐(203), 투영 렌즈(204), 편향기(205), 제 2 애퍼쳐(206), 대물 렌즈(207), 주편향기(208) 및 부편향기(209)가 배치되어 있다. 묘화실(103) 내에는 XY 스테이지(105)가 배치된다. XY 스테이지(105) 상에는, 묘화 시에는 묘화 대상이 되는 마스크 등의 시료(101)가 배치된다. 시료(101)에는, 반도체 장치를 제조할 때의 노광용 마스크가 포함된다. 또한, 시료(101)에는, 글라스 기판 상에 크롬(Cr) 등의 차광막이 형성되고, 차광막 상에 레지스트가 도포된, 아직 아무 것도 묘화되어 있지 않은 마스크 블랭크스가 포함된다.
제어부(160)는, 제어 계산기(110), 메모리(112), 편향 제어 회로(120), 제어 회로(122), DAC(디지털·아날로그 컨버터) 앰프(130), 및 자기 디스크 장치 등의 기억 장치(140, 142)를 가지고 있다. 제어 계산기(110), 메모리(112), 편향 제어 회로(120), 제어 회로(122), 및 기억 장치(140, 142)는, 도시하지 않은 버스를 개재하여 접속되어 있다.
제어 계산기(110) 내에는, 묘화 데이터 처리부(114), 및 묘화 제어부(116)가 배치된다. 묘화 데이터 처리부(114), 및 묘화 제어부(116)라고 하는 기능은, 전기 회로 등의 하드웨어로 구성되어도 좋으며, 이들 기능을 실행하는 프로그램 등의 소프트웨어로 구성되어도 좋다. 또는, 하드웨어와 소프트웨어의 조합에 의해 구성되어도 좋다. 묘화 데이터 처리부(114), 및 묘화 제어부(116)에 입출력되는 정보 및 연산 중의 정보는 메모리(112)에 그때마다 저장된다.
여기서, 도 1에서는, 실시예 1을 설명함에 있어서 필요한 구성을 기재하고 있다. 묘화 장치(100)에 있어서, 통상, 필요한 그 밖의 구성을 구비하고 있어도 상관없다. 예를 들면, 위치 편향용으로는, 주편향기(208)와 부편향기(209)의 주부 2 단의 다단 편향기를 이용하고 있으나, 1 단의 편향기 또는 3 단 이상의 다단 편향기에 의해 위치 편향을 행하는 경우여도 좋다. 또한, 묘화 장치(100)에는, 마우스나 키보드 등의 입력 장치, 모니터 장치, 및 외부 인터페이스 회로 등이 접속되어 있어도 상관없다.
또한, 성형 편향용의 편향기(205)는, 예를 들면, x 방향과 y 방향으로 편향하도록, 예를 들면, 4 극 이상의 전극에 의해 구성된다. DAC 앰프(130)는, 각 전극용으로 각각 설치된다.
도 2는, 실시예 1에서의 각 영역을 설명하기 위한 개념도이다. 도 2에서, 시료(101)의 묘화 영역(10)은, 주편향기(208)의 편향 가능 폭으로, 예를 들면 y 방향을 향해 직사각형 형상으로 복수의 스트라이프 영역(20)으로 가상 분할된다. 또한, 각 스트라이프 영역(20)은, 부편향기(209)의 편향 가능 사이즈로, 메쉬 형상으로 복수의 서브 필드(SF)(30)(소영역)로 가상 분할된다. 그리고, 각 SF(30)의 각 쇼트 위치에 쇼트 도형이 되는 패턴(52, 54)이 묘화된다.
편향 제어 회로(120)로부터 도시하지 않은 블랭킹 제어용의 DAC 앰프에 대해, 블랭킹 제어용의 디지털 신호가 출력된다. 그리고, 블랭킹 제어용의 DAC 앰프에서는, 디지털 신호를 아날로그 신호로 변환하고, 증폭시킨 후에 편향 전압으로 하여, 블랭킹 편향기(212)에 인가한다. 이러한 편향 전압에 의해 전자 빔(200)이 편향되어, 각 쇼트의 빔이 형성된다.
편향 제어 회로(120)로부터 성형 편향 제어용의 DAC 앰프(130)에서, 성형 편향 제어용의 디지털 신호가 출력된다. 그리고, 성형 편향 제어용의 DAC 앰프(130)에서는, 디지털 신호를 아날로그 신호로 변환하고, 증폭시킨 후에 편향 전압으로 하여, 성형 편향용의 편향기(205)에 인가한다. 이러한 편향 전압에 의해 제 1 애퍼쳐(203)를 통과한 전자 빔(200)이 편향되어, 제 2 애퍼쳐(206)를 통과시킴으로써, 도형종 및 도형 사이즈를 가변으로 한 각 쇼트의 빔이 성형된다.
편향 제어 회로(120)로부터 도시하지 않은 주편향 위치 제어용의 DAC 앰프에 대해, 주편향 제어용의 디지털 신호가 출력된다. 그리고, 주편향 위치 제어용의 DAC 앰프에서는, 디지털 신호를 아날로그 신호로 변환하고, 증폭시킨 후에 편향 전압으로 하여, 주편향기(208)에 인가한다. 이러한 편향 전압에 의해 전자 빔(200)이 편향되어, 각 쇼트의 빔이 메쉬 형상으로 가상 분할된 소정의 서브 필드(SF)(30)의 기준 위치로 편향된다.
편향 제어 회로(120)로부터 도시하지 않은 부편향 위치 제어용의 DAC 앰프에 대해, 부편향 제어용의 디지털 신호가 출력된다. 그리고, 부편향 위치 제어용의 DAC 앰프에서는, 디지털 신호를 아날로그 신호로 변환하고, 증폭시킨 후에 편향 전압으로 하여, 부편향기(209)에 인가한다. 이러한 편향 전압에 의해 전자 빔(200)이 편향되어, 각 쇼트의 빔이 메쉬 형상으로 가상 분할된 소정의 서브 필드(SF) 내의 각 쇼트 위치로 편향된다.
묘화 장치(100)에서는, 편향기(205)와 제 1 애퍼쳐(203) 및 제 2 애퍼쳐(206)를 이용하여, 전자 빔(200)의 도형 사이즈를 변경하면서, 스트라이프 영역(20)마다 묘화 처리를 진행시켜간다. 성형된 전자 빔(200)은, 위치 제어용의 복수 단의 편향기를 이용하여, 시료 상으로 편향됨으로써 묘화가 행해진다. 여기에서는, 일례로서, 주편향기(208), 및 부편향기(209)라고 하는 2 단 편향기가 이용된다. XY 스테이지(105)가, 예를 들면 -x 방향을 향해 연속 이동하면서, 1 번째의 스트라이프 영역(20)에 대해 x 방향을 향해 묘화를 진행시켜간다. 그리고, 1 번째의 스트라이프 영역(20)의 묘화 종료 후, 마찬가지로 역방향을 향해 2 번째의 스트라이프 영역(20)의 묘화를 진행시켜간다. 이후, 마찬가지로 3 번째 이후의 스트라이프 영역(20)의 묘화를 진행시켜간다. 그리고, 주편향기(208)가, XY 스테이지(105)의 이동에 추종하도록, SF(30)의 기준 위치(A)에 전자 빔(200)을 순서대로 편향한다. 또한, 부편향기(209)가, 각 SF(30)의 기준 위치(A)로부터 당해 SF(30) 내에 조사되는 빔의 각 쇼트 위치에 전자 빔(200)을 편향한다. 이와 같이, 주편향기(208) 및 부편향기(209)는, 사이즈가 다른 편향 영역을 가진다. 그리고, SF(30)는, 이러한 복수 단의 편향기의 편향 영역 중, 최소 편향 영역이 된다.
실시예 1에서는, 빔 성형 시에 도형 사이즈를 변경하도록 전자 빔(200)을 편향하는 편향기(205)용의 DAC 앰프(130)로 설정되어야 하는 최적인 셋틀링 시간을 취득하는 수법에 대해, 이하, 중점을 두고 설명한다. 셋틀링 시간은 빔의 편향량(이동량)이 크면 그 만큼 길어진다. 때문에, 최대 사이즈 변경량에 맞추어 셋틀링 시간을 임의로 설정하고 있으면, 그보다 작은 사이즈 변경에서는 불필요한 시간이 걸리게 된다. 작금의 패턴의 미세화에 따른 도형 사이즈의 미세화에 따라, 성형되는 도형종도 직사각형이 많아졌다. 그리고, 쇼트마다 각 직사각형의 사이즈를 변경하는 경우가 많아지고 있다. 따라서, 사이즈의 변경량(빔 이동량)에 맞추어, 쇼트마다, 최적화된 셋틀링 시간으로 변경함으로써, 불필요한 셋틀링 시간을 절약할 수 있다. 이에, 실시예 1에서는, 사이즈의 변경량(빔 이동량)에 맞추어, 최적인 셋틀링 시간을 취득하는 수법에 대해 설명한다.
도 3A 및 도 3B는, 실시예 1에서의 사이즈 변경량이 작을 때의 최적인 셋틀링 시간을 취득하기 위한 기준 패턴과 평가 패턴의 일례를 나타내는 도면이다. 도 3A에서는 기준 패턴(50)을 나타내고 있다. 도 3B에서는 평가 패턴(60)을 나타내고 있다.
도 3A에서, 기준 패턴(50)은, 인접하는 2 쇼트의 전자 빔(200)의 조합에 의해 구성된다. 인접하는 2 쇼트의 전자 빔(200)은, 사이즈가 모두 N1/2라고 하는 동일한 패턴 폭 사이즈(제 1 패턴 폭 사이즈의 일례)의 패턴(52, 54)으로 성형된다. 1 쇼트째에 패턴(52)이 묘화된다. 2 쇼트째에 패턴(54)이 묘화된다. 따라서, 기준 패턴(50)은, 패턴 폭 사이즈 N1(=N1/2＋N1/2)의 패턴이 된다. 기준 패턴(50)에서는, 성형되는 빔의 1 쇼트째와 2 쇼트째로 사이즈 변경이 없으므로, 2 쇼트째의 성형 편향에 대해 1 쇼트째로부터의 빔 이동이 불필요해진다.
도 3B에서, 평가 패턴(60)은, 인접하는 2 쇼트의 전자 빔(200)의 조합에 의해 구성된다. 인접하는 2 쇼트의 전자 빔(200) 중, 1 쇼트째는, 사이즈가 N1/2(제 1 패턴 폭 사이즈의 일례)와는 치수 측정기의 측정 한계 미만의 치수(R1)만큼 서로 대소로 어긋난 N1/2＋R1의 패턴 폭 사이즈(제 2 패턴 폭 사이즈의 일례)의 패턴(62)으로 성형된다. 2 쇼트째는, N1/2－R1의 패턴 폭 사이즈(제 3 패턴 폭 사이즈의 일례)의 패턴(64)으로 성형된다. 따라서, 평가 패턴(60)은, 해상 후의 패턴 폭 사이즈가, 설계 상, 기준 패턴(50)과 같은 치수 N1(=(N1/2＋R1)＋(N1/2－R1))의 패턴이 된다. 평가 패턴(60)에서는, 성형되는 빔의 1 쇼트째와 2 쇼트째에서 사이즈 변경이 생기므로, 2 쇼트째의 성형 편향에 대해 1 쇼트째로부터의 2R1분의 빔 이동이 필요하다. 따라서, 빔 편향량(이동량)(2R1)분의 셋틀링 시간이 필요하다.
치수(R1)는, 치수 측정기의 측정 한계 미만의 치수이므로, 실측되는 기준 패턴(50)의 해상 후의 패턴 폭 사이즈(Ls)와 평가 패턴(60)의 해상 후의 패턴 폭 사이즈(Ls＇)는, 평가 패턴(60)의 2 쇼트째의 빔 성형에 걸리는 셋틀링 시간 의존의 오차를 제외하면, 설계 상 같은 치수(N1)가 된다고 생각된다. 또한, 기준 패턴(50)과 평가 패턴(60)은, 쇼트 순서도 같으므로, 위치 편향에 따른 위치 오차를 캔슬할 수 있다. 기준 패턴(50)에 있어서, 만일 위치 편향의 차이가 생겼다고 해도, 평가 패턴(60)에 있어서도 마찬가지로 위치 편향의 이탈이 생기므로 상쇄할 수 있다.
치수(N1)로서, 예를 들면, 묘화 장치(100)의 최대 쇼트 사이즈를 이용하면 바람직하다. 단, 이에 한정되는 것은 아니다. 치수 측정기로 측정 가능한 치수이면 좋다. 치수(R1)는, 0＜R1≤0.1·N1를 충족하면 바람직하다. 치수(R1)가, 예를 들면, 1nm의 경우, 성형 게인 이탈이 10% 있어도 사이즈 오차가 0.2nm가 되므로, 선 폭에 대한 영향은 무시할 수 있다.
도 4A 및 도 4B는, 실시예 1에서의 사이즈 변경량이 클 때의 최적인 셋틀링 시간을 취득하기 위한 기준 패턴과 평가 패턴의 일례를 나타내는 도면이다. 도 4A에서는 기준 패턴(51)을 나타내고 있다. 도 4B에서는 평가 패턴(61)을 나타내고 있다.
도 4A에서, 기준 패턴(51)은, 1 쇼트의 전자 빔(200)에 의해 구성된다. 1 쇼트의 전자 빔(200)은, 사이즈가 N2의 패턴 폭 사이즈(제 1 패턴 폭 사이즈의 다른 일례)의 패턴(51)에 성형된다. 따라서, 1 쇼트로 패턴(51)이 묘화된다.
도 4B에서, 평가 패턴(61)은, 2 쇼트의 전자 빔(200)의 중합에 의해 구성된다. 2 쇼트의 전자 빔(200) 중, 1 쇼트째는, 전자 빔(200)의 해상 한계 미만의 치수(R2)의 패턴 폭 사이즈(제 2 패턴 폭 사이즈의 일례)의 패턴(63)으로 성형된다. 2 쇼트째는, 기준 패턴(51)과 같은 N2의 패턴 폭 사이즈(제 3 패턴 폭 사이즈의 일례)의 패턴(65)으로 성형된다. 1 쇼트째에 패턴(63)이 묘화된다. 2 쇼트째에 패턴(65)이 묘화된다. 패턴(63)의 사이즈(R2)는, 전자 빔(200)의 해상 한계 미만의 치수이므로, 평가 패턴(61)은, 설계 상, 기준 패턴(51)과 같은, 패턴 폭 사이즈(N2)의 패턴이 된다. 패턴(63)이 패턴(65)의 단부의 위치과 겹쳐지도록 묘화되면, 해상 한계 미만에서도 빔 둔화로 치수에 영향을 미칠 가능성이 있다. 따라서, 치수에 대한 영향을 배제하기 위해, 패턴(63)은, 패턴(65)의 중앙부의 위치와 겹쳐지도록 묘화되면 바람직하다. 평가 패턴(61)에서는, 성형되는 빔의 1 쇼트째와 2 쇼트째에서 사이즈 변경이 생기므로, 2 쇼트째의 성형 편향에 대해 1 쇼트째로부터의 (N2－R2)분의 빔 이동이 필요하다. 따라서, 빔 편향량(이동량)(N2－R2)분의 셋틀링 시간이 필요하다.
치수(R2)는, 전자 빔의 해상 한계 미만의 치수이므로, 실측되는 기준 패턴(51)의 치수(LL)와, 평가 패턴(60)의 치수(LL＇)와는, 평가 패턴(61)의 2 쇼트째의 빔 성형에 걸리는 셋틀링 시간 의존의 오차를 제외하면, 똑같아진다고 생각된다. 또한, 후술하는 바와 같이, 기준 패턴(51)과 평가 패턴(61)은, 각 묘화 대상 SF(30) 내의 같은 위치에 묘화함으로써, 위치 편향에 따른 위치 오차를 캔슬할 수 있다. 기준 패턴(51)에서 만일 위치 편향의 이탈(부편향 오차)이 생겼다고 해도, 평가 패턴(61)에서도 마찬가지로 위치 편향의 이탈(부편향 오차)이 생기므로 상쇄할 수 있다.
치수(N2)로서, 예를 들면, 묘화 장치(100)의 최대 쇼트 사이즈를 이용하면 바람직하다. 단, 이에 한정되는 것은 아니다. 치수 측정기로 측정 가능한 치수이면 좋다. 치수(R2)는, 0보다 크고 전자 빔의 해상 한계 미만이면 좋다. 치수(R2)가, 예를 들면, 1nm를 이용한다.
도 5는, 실시예 1에서의 셋틀링 시간의 취득 방법의 요부 공정을 나타내는 플로우 차트도이다. 도 6은, 실시예 1에서의 셋틀링 시간의 취득 방법의 요부 공정의 잔부를 나타내는 플로우 차트도이다. 실시예 1에서는, x 방향과 y 방향에 대해, 도 3A 및 도 3B에서 도시한 기준 패턴(50)과 평가 패턴(60)을 이용한 작은 편향량(이동량)(단거리용)의 셋틀링 시간의 취득과, 도 4A 및 도 4B에서 도시한 기준 패턴(51)과 평가 패턴(61)을 이용한 큰 편향량(이동량)(롱 레인지)의 셋틀링 시간의 취득을 행한다. x 방향과 y 방향의 일방에 대해만 셋틀링 시간을 취득하는 경우여도 상관없다.
방향 설정 공정(S102)에서, 묘화 제어부(116)는, 측정 대상이 되는 패턴 폭의 방향으로서, x 방향(제 1 방향)과, x 방향과 직교하는 y 방향(제 2 방향) 중, 어느 일방을 설정한다. 여기에서는, 예를 들면, x 방향으로 설정한다.
셋틀링 시간 초기 설정 공정(S104)에서, 묘화 제어부(116)는, 숏 레인지의 셋틀링 시간(ts)의 초기값(t1)을 설정한다. 실시예 1에서는, 숏 레인지의 기준 패턴(50)의 1 쇼트째의 패턴(52)의 성형 편향과, 평가 패턴(60)의 1 쇼트째의 패턴(62)의 성형 편향에 걸리는 셋틀링 시간은 충분히 긴 시간으로 설정한다. 그리고, 평가 패턴(60)의 2 쇼트째의 패턴(64)의 성형 편향에 대해, 셋틀링 시간(ts)의 초기값을 설정한다.
기준 패턴 묘화 공정(S106)에서, 제 1 및 제 2 성형 애퍼쳐(203, 206)와, 편향기(205)를 이용하여 성형된 2 쇼트의 전자 빔에 의한 기준 패턴(50)을 1 개 이상 시료(101) 상에 묘화한다.
기준 패턴(50)을 묘화하기 위해, 묘화 데이터 처리부(114)는, 기억 장치(140)로부터 숏 레인지용의 기준 패턴 데이터를 판독하고, 복수 단의 데이터 변환 처리를 실시하여, 장치 고유의 쇼트 데이터를 생성한다. 기준 패턴 데이터에는, 도 3A에 도시한 기준 패턴(50)이 정의된다. 묘화 데이터 처리부(114)는, 실제로 묘화하기 위해, 1 쇼트째의 쇼트 도형의 패턴(52)과 2 쇼트째의 쇼트 도형의 패턴(54)을 생성하고, 쇼트 도형마다 쇼트 데이터를 생성한다. 쇼트 데이터에는, 예를 들면, 도형종, 도형 사이즈, 및 조사 위치라고 하는 도형 데이터가 정의된다. 그 밖에, 조사량에 따른 조사 시간이 정의된다. 생성된 쇼트 데이터는 기억 장치(142)에 저장된다.
도 7은, 실시예 1에서의 묘화 영역과 패턴 배열의 일례를 나타내는 도면이다. 기준 패턴 묘화 공정(S106)에서는, 도 7에 도시한 시료(101)의 영역(A)에, 2 쇼트의 전자 빔에 의한 기준 패턴(50)을 묘화한다. 여기에서는, 번호 1, 2로 나타내는 위치에 번호 1, 2의 순서로 패턴(52, 54)을 묘화한다.
편향 제어 회로(120)에서는, 쇼트 데이터를 기억 장치(142)로부터 판독하고, 쇼트 데이터로 정의되는 성형 데이터에 따라, 쇼트 도형마다, 도형종 및 도형 사이즈에 따라 성형 데이터를 생성한다. 성형 데이터는, DAC 앰프(130)로 출력된다. 또한, 편향 제어 회로(120)는, 쇼트 데이터로 정의되는 조사 시간에 따라, 쇼트 도형마다, 블랭킹 데이터를 생성하여, 도시하지 않은 블랭킹용의 DAC 앰프로 출력한다. 또한, 편향 제어 회로(120)는, 쇼트 데이터로 정의되는 위치 좌표에 따라, 주편향 위치 데이터와 부편향 위치 데이터를 생성하고, 주편향 위치 데이터를 도시하지 않은 주위치 제어용의 DAC 앰프로 출력한다. 부편향 위치 데이터를 도시하지 않은 부위치 제어용의 DAC 앰프로 출력한다. 묘화 제어부(116)에 제어된 제어 회로(122)와 편향 제어 회로(120)에 제어된 각 DAC 앰프로부터의 신호에 기초하여, 묘화부(150)는, 전자 빔(200)을 이용하여, 상기 도형 패턴을 시료(100)에 묘화한다. 구체적으로는, 이하와 같이 동작한다.
전자 총(201)(방출부)으로부터 방출된 전자 빔(200)은, 블랭킹 편향기(212) 내를 통과할 때에 블랭킹용의 DAC 앰프로부터의 편향 신호에 의해 제어되는 블랭킹 편향기(212)에 의해, 빔 ON 상태에서는, 블랭킹 애퍼쳐(214)를 통과하도록 제어되고, 빔 OFF 상태에서는, 빔 전체가 블랭킹 애퍼쳐(214)로 차폐되도록 편향된다. 빔 OFF 상태로부터 빔 ON이 되고, 그 후, 빔 OFF가 되기까지 블랭킹 애퍼쳐(214)를 통과한 전자 빔(200)이 1 회의 전자 빔의 쇼트가 된다. 블랭킹 편향기(212)는, 통과하는 전자 빔(200)의 방향을 제어하고, 빔 ON 상태와 빔 OFF 상태를 교대로 생성한다. 예를 들면, 빔 ON 상태에서는 전압을 인가하지 않고, 빔 OFF 시에 블랭킹 편향기(212)에 전압을 인가하면 좋다. 이러한 각 쇼트의 조사 시간으로 시료(101)에 조사되는 전자 빔(200)의 쇼트 당의 조사량이 조정되게 된다.
이상과 같이 블랭킹 편향기(212)와 블랭킹 애퍼쳐(214)를 통과함으로써 생성된 각 쇼트의 전자 빔(200)은, 조명 렌즈(202)에 의해 직사각형의 홀을 가지는 제 1 성형 애퍼쳐(203) 전체를 조명한다. 여기서, 전자 빔(200)을 우선 직사각형으로 성형한다. 그리고, 제 1 성형 애퍼쳐(203)를 통과한 제 1 애퍼쳐 상의 전자 빔(200)은, 투영 렌즈(204)에 의해 제 2 성형 애퍼쳐(206) 상에 투영된다.
편향기(205)에 의해, 이러한 제 2 성형 애퍼쳐(206) 상에서의 제 1 애퍼쳐상은 편향 제어되고, 빔 형상과 치수를 변화시키는(가변 성형을 행하는) 경우가 생긴다. 이러한 가변 성형은 쇼트마다 행해져, 실제의 제품 시료를 묘화할 때에는 통상 쇼트마다 다른 빔 형상과 치수로 성형된다. 단, 여기에서는, 기준 패턴의 각 쇼트 도형과 평가 패턴의 각 쇼트 도형 중, 묘화 대상이 되는 쇼트 도형으로 성형된다. 그리고, 제 2 성형 애퍼쳐(206)를 통과한 제 2 애퍼쳐 상의 전자 빔(200)은, 대물 렌즈(207)에 의해 초점을 맞추고, 주편향기(208) 및 부편향기(209)에 의해 편향되어, XY 스테이지(105)에 배치된 시료(101)의 원하는 위치에 조사된다. 도 1에서는, 위치 편향에, 주부 2 단의 다단 편향을 이용했을 경우를 나타내고 있다. 이러한 경우에는, 주편향기(208)에서 SF(30)의 기준 위치에 해당 쇼트의 전자 빔(200)을 편향하고, 부편향기(209)에서 SF 내의 각 조사 위치에 이러한 해당 쇼트의 빔을 편향하면 좋다. 이러한 동작을 반복해, 각 쇼트의 쇼트 도형을 서로 연결함으로써, 기준 패턴 또는 평가 패턴을 묘화한다.
평가 패턴 묘화 공정(S108)에서, 제 1 및 제 2 성형 애퍼쳐(203, 206)와, 편향기(205)를 이용하여 성형된 2 쇼트의 전자 빔에 의한 평가 패턴(60)을, 2 쇼트째의 빔 성형에 대해 DAC 앰프(130)의 셋틀링 시간을 가변으로 하면서 셋틀링 시간마다 시료(101) 상에 묘화한다.
평가 패턴(60)을 묘화하기 위해, 묘화 데이터 처리부(114)는, 기억 장치(140)로부터 숏 레인지인 평가 패턴 데이터를 판독하고, 복수 단의 데이터 변환 처리를 실시해 장치 고유의 쇼트 데이터를 생성한다. 평가 패턴 데이터에는, 도 3B에 도시한 평가 패턴(60)이 정의된다. 묘화 데이터 처리부(114)는, 실제로 묘화하기 위해, 1 쇼트째의 쇼트 도형의 패턴(62)과 2 쇼트째의 쇼트 도형의 패턴(64)을 생성하고, 쇼트 도형마다 쇼트 데이터를 생성한다. 쇼트 데이터에는, 예를 들면, 도형종, 도형 사이즈, 및 조사 위치라고 하는 도형 데이터가 정의된다. 그 밖에, 조사량에 따른 조사 시간이 정의된다. 생성된 쇼트 데이터는 기억 장치(142)에 저장된다.
평가 패턴 묘화 공정(S108)에서는, 도 7에 도시한 시료(101)의 영역(A)에, 2 쇼트의 전자 빔에 의한 평가 패턴(60)을 묘화한다. 여기에서는, 번호 3, 4로 나타낸 위치에 번호 3, 4의 순서로 패턴(62, 64)을 묘화한다. 2 쇼트째의 셋틀링 시간이 t1인 평가 패턴(60)은, 묘화가 끝난 기준 패턴(50)의 위치로부터 x 방향으로 약간 이격된 위치에 묘화된다. 이격된 거리는 패턴 폭의 치수 측정을 실시할 수 있는 정도로 이격되어 있으면 좋다.
판정 공정(S110)에서, 묘화 제어부(116)는, 평가 패턴(60)의 2 쇼트째의 셋틀링 시간(ts)이 허용 시간(tk)보다 큰지의 여부를 판정한다. 셋틀링 시간(ts)이 허용 시간(tk)보다 큰 경우에는, 롱 레인지용의 셋틀링 시간 초기 설정 공정(S114)으로 진행한다. 셋틀링 시간(ts)이 허용 시간(tk)보다 크지 않은 경우에는, 셋틀링 시간 변경 공정(S112)으로 진행한다. 여기에서는, 셋틀링 시간(ts)을 서서히 크게 하는 경우를 나타내고 있으나, 서서히 작게 해도 좋다. 이러한 경우에는, 판정 공정(S110)에서, 묘화 제어부(116)는, 평가 패턴(60)의 2 쇼트째의 셋틀링 시간(ts)이 허용 시간(tk)보다 작은지의 여부를 판정하면 좋다.
셋틀링 시간 변경 공정(S112)에서, 묘화 제어부(116)는, 평가 패턴(60)의 2 쇼트째의 셋틀링 시간(ts)을 t1에서 t2로 변경한다. 그리고, 기준 패턴 묘화 공정(S106)으로 되돌아와, 평가 패턴(60)의 2 쇼트째의 셋틀링 시간(ts)이 허용 시간(tk)보다 커질 때까지, 기준 패턴 묘화 공정(S106)으로부터 셋틀링 시간 변경 공정(S112)까지의 각 공정을 반복한다.
평가 패턴(60)의 2 쇼트째의 셋틀링 시간(ts)을 가변으로 하면서 묘화를 반복할 때, 도 7의 영역(A)에 도시한 바와 같이, 기준 패턴(50)은, 그 때까지 묘화한 패턴과 겹치지 않게, 예를 들면, y 방향으로, 위치를 이탈시켜 묘화한다. 그리고, 평가 패턴(60)도 마찬가지로, 그 때까지 묘화한 패턴과 겹치지 않게, 예를 들면, y 방향으로, 위치를 이탈시켜 묘화한다. 도 7의 영역(A)에 도시한 번호는, 기준 패턴(50)의 2 쇼트와 평가 패턴(60)의 2 쇼트의 묘화 순서를 나타내고 있다. 평가 패턴(60)의 2 쇼트의 패턴(62, 64)은, 기준 패턴(50)의 2 쇼트의 패턴(52, 54)과, 항상 쇼트 순서가 똑같이 묘화가 반복된다. 따라서, 위치 편향에 따른 위치 오차를 캔슬할 수 있다.
셋틀링 시간 초기 설정 공정(S114)에서, 묘화 제어부(116)는, 롱 레인지의 셋틀링 시간(tL)의 초기값(t1)을 설정한다. 실시예 1에서는, 롱 레인지의 기준 패턴(51)의 성형 편향과, 평가 패턴(61)의 1 쇼트째의 패턴(63)의 성형 편향에 걸리는 셋틀링 시간은 충분히 긴 시간으로 설정한다. 그리고, 평가 패턴(61)의 2 쇼트째의 패턴(65)의 성형 편향에 대해, 셋틀링 시간(tL)의 초기값을 설정한다.
기준 패턴 묘화 공정(S116)에서, 제 1 및 제 2 성형 애퍼쳐(203, 206)와, 편향기(205)를 이용하여 성형된 1 쇼트의 전자 빔에 의한 기준 패턴(51)을 1 개 이상 시료(101) 상에 묘화한다.
기준 패턴(51)을 묘화하기 위하여, 묘화 데이터 처리부(114)는, 기억 장치(140)로부터 롱 레인지용의 기준 패턴 데이터를 판독하고, 복수 단의 데이터 변환 처리를 실시하여, 장치 고유의 쇼트 데이터를 생성한다. 기준 패턴 데이터에는, 도 4A에 도시한 기준 패턴(51)이 정의된다. 묘화 데이터 처리부(114)는, 실제로 묘화하기 위하여, 1 쇼트째의 쇼트 도형의 패턴(51)을 생성하여, 쇼트 데이터를 생성한다. 쇼트 데이터에는, 예를 들면, 도형종, 도형 사이즈, 및 조사 위치라고 하는 도형 데이터가 정의된다. 그 밖에, 조사량에 따른 조사 시간이 정의된다. 생성된 쇼트 데이터는 기억 장치(142)에 저장된다.
기준 패턴 묘화 공정(S116)에서는, 도 7에 도시한 시료(101)의 영역(C)에, 1 쇼트의 전자 빔에 의한 기준 패턴(51)을 묘화한다. 여기에서는, 번호 1, 2, ···로 나타내는 위치에 번호 1, 2, ···의 순서로 기준 패턴(51)을 묘화한다. 기준 패턴(51)은, 그 때까지 묘화한 패턴과 겹치지 않게, 어느 SF(30a) 내에서, 예를 들면, y 방향으로, 위치를 이탈시켜 반복 묘화한다.
평가 패턴 묘화 공정(S118)에서, 제 1 및 제 2 성형 애퍼쳐(203, 206)와, 편향기(205)를 이용하여 성형된 2 쇼트의 전자 빔에 의한 평가 패턴(61)을, 2 쇼트째의 빔 성형에 대해 DAC 앰프(130)의 셋틀링 시간을 가변으로 하면서 셋틀링 시간마다 시료(101) 상에 묘화한다.
평가 패턴(61)을 묘화하기 위하여, 묘화 데이터 처리부(114)는, 기억 장치(140)로부터 롱 레인지용인 평가 패턴 데이터를 판독하고, 복수 단의 데이터 변환 처리를 실시하여, 장치 고유의 쇼트 데이터를 생성한다. 평가 패턴 데이터에는, 도 4B에 도시한 평가 패턴(61)이 정의된다. 묘화 데이터 처리부(114)는, 실제로 묘화하기 위하여, 1 쇼트째의 쇼트 도형의 패턴(63)과, 2 쇼트째의 쇼트 도형의 패턴(65)을 생성하고, 쇼트 도형마다 쇼트 데이터를 생성한다. 쇼트 데이터에는, 예를 들면, 도형종, 도형 사이즈, 및 조사 위치라고 하는 도형 데이터가 정의된다. 그 밖에, 조사량에 따른 조사 시간이 정의된다. 생성된 쇼트 데이터는 기억 장치(142)에 저장된다.
평가 패턴 묘화 공정(S118)에서는, 도 7에 도시한 시료(101)의 영역(C)에, 2 쇼트의 전자 빔에 의한 평가 패턴(61)을 묘화한다. 여기에서는, 번호 1, 2, ···로 나타낸 위치에 번호 1, 2, ···의 순서로 패턴(63, 65)을 묘화한다. 2 쇼트째의 셋틀링 시간이 t1인 평가 패턴(61)은, 기준 패턴(51)이 묘화되는 SF(30a)와는 다른 SF(30b)에서, 대응하는 기준 패턴(51)이 묘화된 위치와 같은 위치에 묘화된다. 환언하면, 평가 패턴(61)의 2 쇼트째의 셋틀링 시간마다, 대응하는 기준 패턴(51)이 묘화되어 있다. 기준 패턴(51)과 평가 패턴(61)으로 SF(30) 내의 묘화 위치를 조정함으로써, 선 폭 측정 시, 부편향 오차를 캔슬할 수 있다.
판정 공정(S120)에서, 묘화 제어부(116)는, 평가 패턴(61)의 2 쇼트째의 셋틀링 시간(tL)이 허용 시간(tk)보다 큰지의 여부를 판정한다. 셋틀링 시간(tL)이 허용 시간(tk)보다 큰 경우에는, 현상 공정(S130)으로 진행한다. 셋틀링 시간(tL)이 허용 시간(tk)보다 크지 않은 경우에는, 셋틀링 시간 변경 공정(S122)으로 진행한다. 여기에서는, 셋틀링 시간(tL)을 서서히 크게 하는 경우를 나타내고 있으나, 서서히 작게 해도 좋다. 이러한 경우에는, 판정 공정(S120)에서, 묘화 제어부(116)는, 평가 패턴(60)의 2 쇼트째의 셋틀링 시간(tL)이 허용 시간(tk)보다 작은지의 여부를 판정하면 좋다.
셋틀링 시간 변경 공정(S122)에서, 묘화 제어부(116)는, 평가 패턴(60)의 2 쇼트째의 셋틀링 시간(tL)을 t1에서 t2로 변경한다. 그리고, 평가 패턴 묘화 공정(S118)으로 되돌아와, 평가 패턴(60)의 2 쇼트째의 셋틀링 시간(tL)이 허용 시간(tk)보다 커질 때까지, 평가 패턴 묘화 공정(S118)으로부터 셋틀링 시간 변경 공정(S122)까지의 각 공정을 반복한다.
이상과 같이, 측정 대상이 되는 패턴 폭의 방향이 x 방향에서의, 적어도 1 쇼트의 전자 빔(200)에 의한 숏 레인지의 기준 패턴(50)과 롱 레인지의 기준 패턴(51)을 1 개 이상 시료 상에 묘화한다. 이와 함께, 사이즈가 다른 2 개의 패턴으로 성형된 2 쇼트의 전자 빔의 조합에 의한, 해상 후의 패턴 폭 사이즈가 설계 상 기준 패턴(50)과 같아지는 숏 레인지인 평가 패턴(60)을 2 쇼트째의 빔 성형에 대해 셋틀링 시간을 가변으로 하면서 셋틀링 시간마다 시료 상에 묘화한다. 또한, 사이즈가 다른 2 개의 패턴으로 성형된 2 쇼트의 전자 빔의 조합에 의한, 해상 후의 패턴 폭 사이즈가 설계 상 기준 패턴(51)과 같아지는 롱 레인지의 평가 패턴(61)을, 2 쇼트째의 빔 성형에 대해 셋틀링 시간을 가변으로 하면서 셋틀링 시간마다 시료 상에 묘화한다.
판정 공정(S124)에서, 묘화 제어부(116)는, x, y 양 방향에 대해 묘화가 종료했는지의 여부를 판정한다. x, y 양 방향에 대해 묘화가 종료한 경우에는 현상 공정(S130)으로 진행한다. x, y 양 방향에 대해 묘화가 종료하지 않은 경우에는 방향 변경 공정(S126)으로 진행한다.
방향 변경 공정(S126)에서, 묘화 제어부(116)는, 측정 대상이 되는 패턴 폭의 방향으로서, x 방향(제 1 방향)과 y 방향(제 2 방향)의 타방을 설정한다. 여기에서는, 예를 들면, y 방향으로 변경한다. 그리고, 셋틀링 시간 초기 설정 공정(S104)으로 되돌아와, 셋틀링 시간 초기 설정 공정(S104)으로부터 판정 공정(S124)까지를 반복한다.
여기서, 측정 대상이 되는 패턴 폭의 방향이 y 방향이 되는 경우에는, x 방향의 경우와 기준 패턴(50, 51)과 평가 패턴(60, 61)의 방향을 90 도 회전시킨다. 그리고, 숏 레인지의 경우에는, 도 7의 영역(B)에 도시한 바와 같이, y 방향으로 1 쇼트째와 2 쇼트째가 늘어서도록 기준 패턴(50)과 평가 패턴(60)을 묘화한다. 또한, 평가 패턴(60)의 2 쇼트째의 셋틀링 시간(ts)을 가변으로 하면서 묘화를 반복할 때, 도 7의 영역(B)에 도시한 바와 같이, 기준 패턴(50)은, 그 때까지 묘화한 패턴과 겹치지 않게, 예를 들면, x 방향으로, 위치를 이탈시켜 묘화한다. 그리고, 평가 패턴(60)도 마찬가지로, 그 때까지 묘화한 패턴과 겹치지 않게, 예를 들면, x 방향으로, 위치를 이탈시켜 묘화한다. 도 7의 영역(B)에 도시한 번호는, 기준 패턴(50)의 2 쇼트와 평가 패턴(60)의 2 쇼트의 묘화 순서를 나타내고 있다. 평가 패턴(60)의 2 쇼트의 패턴(62, 64)은, 기준 패턴(50)의 2 쇼트의 패턴(52, 54)과 항상, 쇼트 순서가 똑같이 묘화가 반복된다. 따라서, 위치 편향에 따른 위치 오차를 캔슬할 수 있다.
롱 레인지의 경우에는, 도 7에 도시한 시료(101)의 영역(D)에, 1 쇼트의 전자 빔에 의한 기준 패턴(51)을 묘화한다. 여기에서는, 번호 1, 2, ···로 나타낸 위치에 번호 1, 2, ···의 순서로 기준 패턴(51)을 묘화한다. 기준 패턴(51)은, 그 때까지 묘화한 패턴과 겹치지 않게, 어느 SF(30c) 내에서, 예를 들면, x 방향으로, 위치를 이탈시켜 반복 묘화한다. 또한, 도 7에 도시한 시료(101)의 영역(D)에, 2 쇼트의 전자 빔에 의한 평가 패턴(61)을 묘화한다. 여기에서는, 번호 1, 2, ···로 나타낸 위치에 번호 1, 2, ···의 순서로 패턴(63, 65)을 묘화한다. 2 쇼트째의 셋틀링 시간이 t1인 평가 패턴(61)은, 기준 패턴(51)이 묘화되는 SF(30c)와는 다른 SF(30d)에서, 대응하는 기준 패턴(51)이 묘화된 위치와 같은 위치에 묘화된다. 환언하면, 평가 패턴(61)의 2 쇼트째의 셋틀링 시간마다, 대응하는 기준 패턴(51)이 묘화되어 있다. 기준 패턴(51)과 평가 패턴(61)으로 SF(30) 내의 묘화 위치를 조정함으로써, 폭 측정 시, 부편향 오차를 캔슬할 수 있다.
이상과 같이, 측정 대상이 되는 패턴 폭의 방향이 y 방향에서의, 적어도 1 쇼트의 전자 빔(200)에 의한 숏 레인지의 기준 패턴(50)과 롱 레인지의 기준 패턴(51)을 1 개 이상 시료 상에 묘화한다. 이와 함께, 사이즈가 다른 2 개의 패턴에 성형된 2 쇼트의 전자 빔의 조합에 의한, 해상 후의 패턴 폭 사이즈가 설계 상 기준 패턴(50)과 같아지는 숏 레인지인 평가 패턴(60)을 2 쇼트째의 빔 성형에 대해 셋틀링 시간을 가변으로 하면서 셋틀링 시간마다 시료 상에 묘화한다. 또한, 사이즈가 다른 2 개의 패턴으로 성형된 2 쇼트의 전자 빔의 조합에 의한, 해상 후의 패턴 폭 사이즈가 설계 상 기준 패턴(51)과 같아지는 롱 레인지의 평가 패턴(61)을, 2 쇼트째의 빔 성형에 대해 셋틀링 시간을 가변으로 하면서 셋틀링 시간마다 시료 상에 묘화한다.
현상 공정(S130)에서, 묘화된 시료(101)를 현상한다.
에칭 공정(S132)에서, 현상된 레지스트 패턴을 마스크로 하여, 노출한 차광막을 에칭한다. 에칭 후는 레지스트 패턴을 애싱 등에 의해 제거하는 것은 말할 것도 없다. 이에 의해, 차광막에 의해 패턴 형성된 시료(101)가 형성된다.
기준 패턴 측정 공정(S140)에서, 치수 측정기를 이용하여, 숏 레인지의 x 방향의 기준 패턴(50)의 패턴 폭 사이즈(Lsx)를 측정한다.
평가 패턴 측정 공정(S142)에서, 치수 측정기를 이용하여, 숏 레인지의 x 방향의 평가 패턴(60)의 패턴 폭 사이즈(Lsx＇)를 측정한다.
차분 연산 공정(S144)에서, 측정된 셋틀링 시간(ts)에서의 기준 패턴(50)의 패턴 폭 사이즈(Lsx)와 평가 패턴(60)의 패턴 폭 사이즈(Lsx＇)와의 차분(ΔLsx)을 산출한다.
기준 패턴 측정 공정(S140)으로부터 차분 연산 공정(S144)까지의 각 공정을 셋틀링 시간(ts)마다 반복한다. 이에 의해, 셋틀링 시간(ts)마다의 기준 패턴(50)의 패턴 폭 사이즈(Lsx)와 평가 패턴(60)의 패턴 폭 사이즈(Lsx＇)와의 차분(ΔLsx)을 취득한다.
셋틀링 시간 취득 공정(S146)에서, 셋틀링 시간(ts)마다의 차분(ΔLsx) 내, 차분(ΔLsx)이 역치 이하가 되는 DAC 앰프(130)의 셋틀링 시간(ts)을 취득한다.
기준 패턴 측정 공정(S240)에서, 치수 측정기를 이용하여, 숏 레인지의 y 방향의 기준 패턴(50)의 패턴 폭 사이즈(Lsy)를 측정한다.
평가 패턴 측정 공정(S242)에서, 치수 측정기를 이용하여, 숏 레인지의 y 방향의 평가 패턴(60)의 패턴 폭 사이즈(Lsy＇)를 측정한다.
차분 연산 공정(S244)에서, 측정된 셋틀링 시간(ts)에서의 기준 패턴(50)의 패턴 폭 사이즈(Lsy)와 평가 패턴(60)의 패턴 폭 사이즈(Lsy＇)와의 차분(ΔLsy)을 산출한다.
기준 패턴 측정 공정(S240)으로부터 차분 연산 공정(S244)까지의 각 공정을 셋틀링 시간(ts)마다 반복한다. 이에 의해, 셋틀링 시간(ts)마다의 기준 패턴(50)의 패턴 폭 사이즈(Lsy)와 평가 패턴(60)의 패턴 폭 사이즈(Lsy＇)와의 차분(ΔLsy)을 취득한다.
셋틀링 시간 취득 공정(S246)에서, 셋틀링 시간(ts)마다의 차분(ΔLsy) 내, 차분(ΔLsy)이 역치 이하가 되는 DAC 앰프(130)의 셋틀링 시간(ts)을 취득한다.
기준 패턴 측정 공정(S340)에서, 치수 측정기를 이용하여, 롱 레인지의 x 방향의 기준 패턴(51)의 패턴 폭 사이즈(LLX)를 측정한다.
평가 패턴 측정 공정(S342)에서, 치수 측정기를 이용하여, 롱 레인지의 x 방향의 평가 패턴(61)의 패턴 폭 사이즈(LLX＇)를 측정한다.
차분 연산 공정(S344)에서, 측정된 셋틀링 시간(tL)에서의 기준 패턴(51)의 패턴 폭 사이즈(LLX)와 평가 패턴(61)의 패턴 폭 사이(LLX＇)와의 차분(ΔLLX)을 산출한다.
기준 패턴 측정 공정(S340)으로부터 차분 연산 공정(S344)까지의 각 공정을 셋틀링 시간(tL)마다 반복한다. 이에 의해, 셋틀링 시간(tL)마다의 기준 패턴(51)의 패턴 폭 사이즈(LLX)와 평가 패턴(61)의 패턴 폭 사이즈(LLX＇)와의 차분(ΔLLX)을 취득한다.
셋틀링 시간 취득 공정(S346)에서, 셋틀링 시간(tL)마다의 차분(ΔLLX) 내, 차분(ΔLLX)이 역치 이하가 되는 DAC 앰프(130)의 셋틀링 시간(tL)을 취득한다.
기준 패턴 측정 공정(S440)에서, 치수 측정기를 이용하여, 롱 레인지의 y 방향의 기준 패턴(51)의 패턴 폭 사이즈(LLY)를 측정한다.
평가 패턴 측정 공정(S442)에서, 치수 측정기를 이용하여, 롱 레인지의 y 방향의 평가 패턴(61)의 패턴 폭 사이즈(LLY＇)를 측정한다.
차분 연산 공정(S444)에서, 측정된 셋틀링 시간(tL)에서의 기준 패턴(51)의 패턴 폭 사이즈(LLY)와 평가 패턴(61)의 패턴 폭 사이즈(LLY＇)와의 차분(ΔLLY)을 산출한다.
기준 패턴 측정 공정(S440)으로부터 차분 연산 공정(S444)까지의 각 공정을 셋틀링 시간(tL)마다 반복한다. 이에 의해, 셋틀링 시간(tL)마다의 기준 패턴(51)의 패턴 폭 사이즈(LLY)와 평가 패턴(61)의 패턴 폭 사이즈(LLY＇)와의 차분(ΔLLY)을 취득한다.
셋틀링 시간 취득 공정(S446)에서, 셋틀링 시간(tL)마다의 차분(ΔLLY) 내, 차분(ΔLLY)이 역치 이하가 되는 DAC 앰프(130)의 셋틀링 시간(tL)을 취득한다.
도 8은, 실시예 1에서의 차분과 셋틀링 시간과의 관계를 나타내는 그래프의 일례이다. 도 8에서, 종축에 차분을 나타낸다. 횡축에 셋틀링 시간을 나타낸다. 도 8에서는, 예를 들면, x 방향의 패턴 폭 사이즈에 대해, 숏 레인지의 차분(ΔLsx)과 롱 레인지의 차분(ΔLLX)이 셋틀링 시간마다 표시되어 있다. y 방향의 패턴 폭 사이즈에 대해서도 차분과 셋틀링 시간과의 관계를 나타내는 도시하지 않은 그래프가 얻어진다고 함은 말할 것도 없다. 셋틀링 시간을 길게해가면, 숏 레인지의 차분(ΔLsx)은 서서히 작아진다. 마찬가지로 롱 레인지의 차분(ΔLLX)은 서서히 작아진다. 그리고, 모두 역치(ΔLth)를 밑돈다. 롱 레인지 쪽이 이동량이 크기 때문에, 필요한 셋틀링 시간도 오래 필요하다. 따라서, 도 8에 도시한 바와 같이, 숏 레인지의 차분(ΔLsx)에 비해, 롱 레인지의 차분(ΔLLX)은, 역치(ΔLth)를 밑돌 때까지의 셋틀링 시간이 오래 걸린다.
이상과 같이 하여, 숏 레인지의 x 방향 폭의 셋틀링 시간(ts)과 y 방향 폭의 셋틀링 시간(ts)과, 롱 레인지의 x 방향 폭의 셋틀링 시간(tL)과 y 방향 폭의 셋틀링 시간(tL)을 취득할 수 있다.
이상과 같이 하여, 실시예 1에 의하면, 도형 사이즈를 변경하는 성형 편향에서의 숏 레인지(2R1 이동)의 바람직한 셋틀링 시간을 취득할 수 있다. 마찬가지로, 실시예 1에 의하면, 도형 사이즈를 변경하는 성형 편향에서의 롱 레인지(N2－R2 이동)의 바람직한 셋틀링 시간을 취득할 수 있다.
실시예 1에서는, x 방향의 사이즈 변경과 y 방향의 사이즈 변경에 대해, 사이즈에 따라 통일된 셋틀링 시간으로 설정한다. 따라서, 숏 레인지의 X 방향 폭의 셋틀링 시간(ts)과 y 방향 폭의 셋틀링 시간(ts)의 일방을 선택한다. 마찬가지로, 롱 레인지의 x 방향 폭의 셋틀링 시간(tL)과 y 방향 폭의 셋틀링 시간(tL)과의 일방을 선택한다.
셋틀링 시간(ts) 선택 공정(S250)으로서, 숏 레인지의 x 방향 폭의 셋틀링 시간(ts)과 y 방향 폭의 셋틀링 시간(ts) 중, 긴 쪽을 선택한다. 이에 의해, 셋틀링 시간(ts)에 기인하는 형태 오차를 배제할 수 있다.
셋틀링 시간(tL) 선택 공정(S450)으로서, 롱 레인지의 x 방향 폭의 셋틀링 시간(tL)과 y 방향 폭의 셋틀링 시간(tL) 중, 긴 쪽을 선택한다. 이에 의해, 셋틀링 시간(tL)에 기인하는 형태 오차를 배제할 수 있다.
피팅 공정(S500)에서, 얻어진 숏 레인지의 셋틀링 시간(ts)과 롱 레인지의 셋틀링 시간(tL)을 피팅(근사)하여, 셋틀링 시간과 편향량(사이즈 이동량)과의 관계식을 구한다.
도 9는, 실시예 1에서의 셋틀링 시간과 편향량(사이즈 이동량)과의 관계를 나타내는 그래프의 일례이다. 도 9에서, 종축에 셋틀링 시간, 횡축에 편향량(사이즈 이동량)을 나타낸다. 사이즈 이동이 작은 숏 레인지의 셋틀링 시간(ts)과 사이즈 이동이 큰 롱 레인지의 셋틀링 시간(tL)을 직선으로 이은 1 차 비례의 함수식을 연산한다. 그리고, 얻어진 관계식, 또는 관계식의 계수는 편향 제어 회로(120)로 설정된다. 이에 의해, 실제의 제품의 묘화 시, 사이즈 변경할 때의 사이즈 이동량에 따른 셋틀링 시간을 쇼트마다 구할 수 있다.
이상과 같이 하여, 실시예 1에 따르면, 도형 사이즈를 변경하는 성형 편향에서의 바람직한 셋틀링 시간을 취득할 수 있다. 그리고, 쇼트마다, 성형 편향의 셋틀링 시간을 가변으로 함으로써, 묘화 시간을 단축할 수 있다.
이상, 구체적인 예를 참조하면서 실시예에 대하여 설명하였다. 그러나, 본 발명은, 이러한 구체적인 예에 한정되는 것은 아니다.
또한, 장치 구성이나 제어 수법 등, 본 발명의 설명에 직접 필요하지 않은 부분 등에 대해서는 기재를 생략하였으나, 필요시되는 장치 구성이나 제어 수법을 적절히 선택하여 이용할 수 있다. 예를 들면, 묘화 장치(100)를 제어하는 제어부 구성에 대해서는 기재를 생략하였으나, 필요시되는 제어부 구성을 적절히 선택하여 이용하는 것은 말할 것도 없다.
그 밖에, 본 발명의 요소를 구비하여, 당업자가 적절히 설계 변경할 수 있는 모든 하전 입자 빔 묘화 장치 및 방법, 및 셋틀링 시간의 취득 방법은, 본 발명의 범위에 포함된다.
본 발명의 여러 실시예를 설명하였으나, 이들 실시예는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시예는, 그 밖의 여러 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시예 또는 그 변형은, 발명의 범위나 요지에 포함되며, 또한 특허 청구의 범위에 기재된 발명과 그 균등 범위에 포함된다.

Claims (10)

  1. 제1 및 제2 성형 애퍼쳐와, 제1 및 제2 성형 애퍼쳐 간을 통과하는 하전 입자 빔을 편향하는 편향기를 이용하여 성형된 적어도 1 쇼트의 하전 입자 빔에 의한 기준 패턴을 1개 이상 시료 상에 묘화하는 단계;
    상기 제1 및 제2 성형 애퍼쳐와 상기 편향기를 이용하여, 사이즈가 다른 제1 및 제2 패턴으로 성형된 2 쇼트의 하전 입자 빔의 조합에 의한, 해상 후의 패턴 폭 사이즈가 설계 상 상기 기준 패턴과 같아지는 평가 패턴을, 2 쇼트째의 빔 성형에 대해 상기 편향기를 제어하는 DAC(디지털-아날로그 컨버터) 앰프의 셋틀링 시간을 가변으로 하면서 셋틀링 시간마다 상기 시료 상에 묘화하는 단계;
    상기 기준 패턴의 패턴 폭 사이즈를 측정하는 단계;
    셋틀링 시간마다의 상기 평가 패턴의 패턴 폭 사이즈를 측정하는 단계; 및
    셋틀링 시간마다, 상기 기준 패턴의 패턴 폭 사이즈와 상기 평가 패턴의 패턴 폭 사이즈와의 차분을 산출하는 단계; 및
    상기 차분이 역치 이하가 되는 상기 DAC 앰프의 셋틀링 시간을 취득하는 단계를 포함하는 셋틀링 시간의 취득 방법.
  2. 제1항에 있어서,
    측정 대상이 되는 패턴 폭의 방향이 제1 방향이 되는 상기 기준 패턴과, 측정 대상이 되는 패턴 폭의 방향이 상기 제1 방향과 직교하는 제2 방향이 되는 상기 기준 패턴이, 각각 묘화되고,
    측정 대상이 되는 패턴 폭의 방향이 상기 제1 방향이 되는 상기 평가 패턴과, 측정 대상이 되는 패턴 폭의 방향이 상기 제2 방향이 되는 상기 평가 패턴이, 셋틀링 시간마다 각각 묘화되고,
    상기 제1 및 제2 방향에 대해, 상기 기준 패턴의 패턴 폭 사이즈가 측정되고,
    상기 제1 및 제2 방향에 대해, 셋틀링 시간마다의 상기 평가 패턴의 패턴 폭 사이즈가 측정되고,
    상기 제1 및 제2 방향에 대해, 각각 셋틀링 시간마다, 상기 차분이 산출되고,
    상기 제1 및 제2 방향에 대해, 각각 상기 DAC 앰프의 셋틀링 시간이 취득되고,
    상기 제1 방향에 대해 취득된 상기 DAC 앰프의 셋틀링 시간과, 상기 제2 방향에 대해 취득된 상기 DAC 앰프의 셋틀링 시간 중, 긴 쪽을 선택하는 스텝을 추가로 구비한 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 기준 패턴은, 같은 제1 패턴 폭 사이즈의 패턴으로 성형된 인접하는 2 쇼트의 하전 입자 빔의 조합에 의해 구성되고,
    상기 평가 패턴은, 상기 제1 패턴 폭 사이즈와는 치수 측정기의 측정 한계 미만의 치수만큼 서로 대소로 어긋난 제2 및 제3 패턴 폭 사이즈의 패턴으로 성형된 인접하는 2 쇼트의 하전 입자 빔의 조합에 의해 구성되는 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    상기 기준 패턴은, 제1 패턴 폭 사이즈의 패턴으로 성형된 1 쇼트의 하전 입자 빔에 의해 구성되고,
    상기 평가 패턴은, 해상 한계 미만의 제2 패턴 폭 사이즈의 패턴으로 성형된 1 쇼트째의 하전 입자 빔과,
    상기 제1 패턴 폭 사이즈의 패턴으로 성형된 2 쇼트째의 하전 입자 빔과의 중합에 의해 구성되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서,
    측정 대상이 되는 패턴 폭의 방향으로서, 제1 방향과, 제1 방향과 직교하는 제2 방향 중, 일방을 설정하는 것을 특징으로 하는 방법.
  6. 제5항에 있어서,
    상기 평가 패턴의 2 쇼트째의 빔 성형을 위한 셋틀링 시간의 제1 값을 설정하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서,
    측정 대상이 되는 패턴 폭의 방향이 상기 제1 방향이 되는 상기 기준 패턴이 상기 제1 방향으로 늘어선 동일한 사이즈의 2 쇼트의 하전 입자 빔의 조합에 의해 묘화되고,
    상기 평가 패턴의 2 쇼트째의 빔 성형에 대해 상기 편향기를 제어하는 상기 DAC 앰프의 셋틀링 시간이 상기 제1 값으로 설정된 상태에서, 측정 대상이 되는 패턴 폭의 방향이 상기 제1 방향이 되는 상기 평가 패턴이 묘화되는 것을 특징으로 하는 방법.
  8. 제7항에 있어서,
    상기 평가 패턴의 2 쇼트째의 빔 성형을 위한 셋틀링 시간이 상기 제1 값으로 설정된 상태에서, 상기 평가 패턴이 묘화된 후, 상기 평가 패턴의 2 쇼트째의 빔 성형을 위한 셋틀링 시간을 상기 제1 값으로부터 제2 값으로 변경하는 것을 특징으로 하는 방법.
  9. 제7항에 있어서,
    상기 기준 패턴의 1 쇼트째의 빔 성형을 위한 셋틀링 시간과, 상기 평가 패턴의 1 쇼트째의 빔 성형의 빔 성형을 위한 셋틀링 시간은, 상기 제1 값보다 충분히 큰 값으로 설정되는 것을 특징으로 하는 방법.
  10. 제1 및 제2 성형 애퍼쳐와, 상기 제1 및 제2 성형 애퍼쳐 간을 통과하는 하전 입자 빔을 편향하는 편향기를 이용하여, 제1 패턴 폭 사이즈의 패턴으로 성형된 1 쇼트의 하전 입자 빔에 의한 기준 패턴을 1개 이상 시료 상에 묘화하는 단계;
    상기 제1 및 제2 성형 애퍼쳐와 상기 편향기를 이용하여, 해상 한계 미만의 제2 패턴 폭 사이즈의 패턴으로 성형된 1 쇼트째의 하전 입자 빔과, 상기 제1 패턴 폭 사이즈의 패턴으로 성형된 2 쇼트째의 하전 입자 빔과의 중합에 의해 구성된 평가 패턴을, 2 쇼트째의 빔 성형에 대해 상기 편향기를 제어하는 DAC(디지털-아날로그 컨버터) 앰프의 셋틀링 시간을 가변으로 하면서 셋틀링 시간마다 상기 시료 상에 묘화하는 단계;
    상기 기준 패턴의 패턴 폭 사이즈를 측정하는 단계;
    셋틀링 시간마다의 상기 평가 패턴의 패턴 폭 사이즈를 측정하는 단계;
    셋틀링 시간마다, 상기 기준 패턴의 패턴 폭 사이즈와 상기 평가 패턴의 패턴 폭 사이즈와의 차분을 산출하는 단계;
    상기 차분이 역치 이하가 되는 상기 DAC 앰프의 셋틀링 시간을 취득하는 스텝을 가지는 셋틀링 시간의 취득 방법.
KR1020140032634A 2013-03-21 2014-03-20 셋틀링 시간의 취득 방법 KR101605352B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-058125 2013-03-21
JP2013058125A JP6057797B2 (ja) 2013-03-21 2013-03-21 セトリング時間の取得方法

Publications (2)

Publication Number Publication Date
KR20140116016A KR20140116016A (ko) 2014-10-01
KR101605352B1 true KR101605352B1 (ko) 2016-03-22

Family

ID=51568427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140032634A KR101605352B1 (ko) 2013-03-21 2014-03-20 셋틀링 시간의 취득 방법

Country Status (4)

Country Link
US (1) US8872139B2 (ko)
JP (1) JP6057797B2 (ko)
KR (1) KR101605352B1 (ko)
TW (1) TWI525661B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6285660B2 (ja) * 2013-08-09 2018-02-28 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画方法、および荷電粒子ビーム描画装置
JP6262007B2 (ja) * 2014-02-13 2018-01-17 株式会社ニューフレアテクノロジー セトリング時間の取得方法
US9583305B2 (en) * 2014-04-23 2017-02-28 Samsung Electronics Co., Ltd. Exposure method using control of settling times and methods of manufacturing integrated circuit devices by using the same
JP2016149400A (ja) 2015-02-10 2016-08-18 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置の評価方法
JP6477229B2 (ja) * 2015-05-19 2019-03-06 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
US9997329B2 (en) * 2015-11-26 2018-06-12 Nuflare Technology, Inc. Evaluation method, correction method, recording medium and electron beam lithography system
JP6884059B2 (ja) * 2017-07-18 2021-06-09 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP7087964B2 (ja) * 2018-11-29 2022-06-21 株式会社ニューフレアテクノロジー セトリング時間の取得方法及びマルチ荷電粒子ビーム描画方法
JP7310466B2 (ja) * 2019-09-10 2023-07-19 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム評価方法
JP2021100105A (ja) * 2019-12-20 2021-07-01 株式会社ニューフレアテクノロジー セトリング時間決定方法及びマルチ荷電粒子ビーム描画方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007271919A (ja) 2006-03-31 2007-10-18 Nuflare Technology Inc 荷電粒子ビーム装置、ｄａ変換装置の異常検出方法、荷電粒子ビーム描画方法及びマスク
JP2009088202A (ja) 2007-09-28 2009-04-23 Nuflare Technology Inc 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法
JP2009272366A (ja) 2008-05-01 2009-11-19 Nuflare Technology Inc 偏向アンプのセトリング時間検査方法及び偏向アンプの故障判定方法
JP2010267842A (ja) 2009-05-15 2010-11-25 Nuflare Technology Inc 荷電粒子ビーム描画の主偏向セトリング時間の決定方法、荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186070A (ja) * 1996-01-08 1997-07-15 Toshiba Corp 可変成形ビーム評価方法
JP2010073732A (ja) * 2008-09-16 2010-04-02 Nuflare Technology Inc 荷電粒子ビーム描画装置の評価方法および荷電粒子ビーム描画装置
JP2010074039A (ja) * 2008-09-22 2010-04-02 Nuflare Technology Inc 描画エラーの検出方法及び描画方法
JP5199921B2 (ja) * 2009-03-06 2013-05-15 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビームの光軸ずれ補正方法
JP2010245099A (ja) * 2009-04-01 2010-10-28 Jeol Ltd パターンの評価方法及び装置
JP5480555B2 (ja) * 2009-08-07 2014-04-23 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5819144B2 (ja) * 2011-09-09 2015-11-18 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置の評価方法及び荷電粒子ビーム描画装置
JP5977629B2 (ja) * 2012-04-05 2016-08-24 株式会社ニューフレアテクノロジー 荷電粒子ビームの偏向形状誤差取得方法及び荷電粒子ビーム描画方法
JP6043125B2 (ja) * 2012-08-23 2016-12-14 株式会社ニューフレアテクノロジー セトリング時間の取得方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007271919A (ja) 2006-03-31 2007-10-18 Nuflare Technology Inc 荷電粒子ビーム装置、ｄａ変換装置の異常検出方法、荷電粒子ビーム描画方法及びマスク
JP2009088202A (ja) 2007-09-28 2009-04-23 Nuflare Technology Inc 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法
JP2009272366A (ja) 2008-05-01 2009-11-19 Nuflare Technology Inc 偏向アンプのセトリング時間検査方法及び偏向アンプの故障判定方法
JP2010267842A (ja) 2009-05-15 2010-11-25 Nuflare Technology Inc 荷電粒子ビーム描画の主偏向セトリング時間の決定方法、荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置

Also Published As

Publication number Publication date
JP6057797B2 (ja) 2017-01-11
TW201503229A (zh) 2015-01-16
US20140284500A1 (en) 2014-09-25
TWI525661B (zh) 2016-03-11
US8872139B2 (en) 2014-10-28
JP2014183267A (ja) 2014-09-29
KR20140116016A (ko) 2014-10-01

Similar Documents

Publication Publication Date Title
KR101605352B1 (ko) 셋틀링 시간의 취득 방법
JP6043125B2 (ja) セトリング時間の取得方法
KR101495684B1 (ko) 하전 입자빔의 편향 형상 오차 취득 방법 및 하전 입자빔 묘화 방법
KR101598161B1 (ko) 하전 입자빔 묘화 장치, 시료면에의 빔 입사각 조정 방법 및 하전 입자빔 묘화 방법
US9653262B2 (en) Method of measuring beam position of multi charged particle beam, and multi charged particle beam writing apparatus
TWI464776B (zh) Charge particle beam rendering device and charged particle beam rendering method
JP5616674B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5123730B2 (ja) 偏向アンプのセトリング時間検査方法及び偏向アンプの故障判定方法
KR101670976B1 (ko) 세틀링 시간의 취득 방법
US9812284B2 (en) Charged particle beam drawing apparatus and charged particle beam drawing method
JP2018073978A (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2016149400A (ja) 荷電粒子ビーム描画装置の評価方法
JP6174862B2 (ja) 荷電粒子ビーム描画方法および荷電粒子ビーム描画装置
JP6478782B2 (ja) ビームドリフト量の測定方法
JP2011066236A (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP6590542B2 (ja) 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
JP2015216278A (ja) 荷電粒子ビーム描画装置及び荷電粒子ビームのドーズ量異常検出方法
JP2014041862A (ja) 荷電粒子ビーム補正方法および荷電粒子ビーム描画装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 5