KR101571138B1 - 실리콘 웨이퍼의 패시베이션을 위한 증착 방법 - Google Patents

실리콘 웨이퍼의 패시베이션을 위한 증착 방법 Download PDF

Info

Publication number
KR101571138B1
KR101571138B1 KR1020107029909A KR20107029909A KR101571138B1 KR 101571138 B1 KR101571138 B1 KR 101571138B1 KR 1020107029909 A KR1020107029909 A KR 1020107029909A KR 20107029909 A KR20107029909 A KR 20107029909A KR 101571138 B1 KR101571138 B1 KR 101571138B1
Authority
KR
South Korea
Prior art keywords
wafer
carrier plate
substrate
substrate carrier
silicon wafer
Prior art date
Application number
KR1020107029909A
Other languages
English (en)
Other versions
KR20110050598A (ko
Inventor
크란씨 아쿠라티
마그누스 쿠노브
론 제르비스
안드레아스 짐머만
Original Assignee
에이비비 테크놀로지 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이비비 테크놀로지 아게 filed Critical 에이비비 테크놀로지 아게
Publication of KR20110050598A publication Critical patent/KR20110050598A/ko
Application granted granted Critical
Publication of KR101571138B1 publication Critical patent/KR101571138B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using dc or ac discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판(3)은 기판 캐리어 플레이트(3)의 상승된 기판 지지부(31)상에 장착된다. 기판을 갖는 기판 캐리어 플레이트는 그후 플라즈마 반응기(8) 내에 놓인다. 상승된 기판 지지부로 인해, 기판의 대향하는 두 측면은 플라즈마(6)에 노출되고, 따라서 전기적인 패시베이션 층(7)으로 코팅된다.

Description

실리콘 웨이퍼의 패시베이션을 위한 증착 방법{DEPOSITION METHOD FOR PASSIVATION OF SILICON WAFERS}
본 명세서에 개시된 요지는 일반적으로 고전압, 고전력 반도체의 기술분야에 관한 것이고, 보다 상세하게는 전력용 반도체를 위한 반도체 웨이퍼 상에 전기적인 패시베이션 층의 단일-단계의 양면 증착을 위한 방법 및 장치에 관한 것이다.
일반적으로, 다이오드, 다이리스터, GTO 및 GCT와 같은 바이폴라 전력용 반도체는 실리콘 웨이퍼로부터 만들어진다. 이들 실리콘 웨이퍼가 다른 주입, 확산, 포토리쏘그라피 및 금속화 처리를 겪은 후, 원형 디스크로 절단되고, 고전압 차단 PN-접합 상에 음 또는 양의 경사면이 깍여 형성된다. 이들 경사면은 주로 전기적인 패시베이션 층으로 보호될 필요가 있다. 현재 사용되고 있는 최신 기술의 패시베이션 재질 중 하나는 통상적으로 평행 플레이트 플라즈마 반응기 내에서 플라즈마 강화 화학 증기 증착(PECVD : Plasma Enhanced Chemical Vapor Deposition) 공정으로 증착된 비정질의 수소화된 탄소(a-C:H, 또한 다이아몬드형 탄소(DLC)로도 알려져 있음)이지만, 일반적으로 다른 기하학적 구조의 PECVD 반응기 내에서, 또는 이온 빔, 스퍼터링, 음극 아크, 펄스형 레이저 증착 또는 저압 CVD에 의해 증착될 수도 있다.
일반적인 PECVD 공정의 단순화된 그림이 도 1에 주어졌다. 실리콘 웨이퍼는 기판의 캐리어 플레이트를 통해 반응 챔버 내에서 제 2의 하부 전극과 접촉한다. 탄화수소 전구체 가스(예, 메탄, 아세틸렌)가 제 1의 상부 전극 내의 개구를 통해 플라즈마 반응기의 반응 챔버로 들어가고, 고주파에 의해 이온화되어, 벌크 플라즈마(bulk plasma)를 형성한다. 가장자리 플라즈마 층은, 플라즈마 이온이 두 개의 전극 사이에 인가된 DC 바이어스 전압으로 인해 기판과 기판 캐리어 플레이트의 방향으로 가속되는 공간이다.
일반적인 공정은 도 1에 도시된 알루미늄 기판 캐리어 플레이트상의 오목부 내에 실리콘 웨이퍼를 위치시키는 것이다. 이러한 기판 캐리어 플레이트는 실리콘 웨이퍼(기판)를 위한 홀더로서만 작용하는 것이 아니라, 반응 챔버 내에서 능동적으로 냉각된 제 2 (하부) 전극에 대한 디스크의 열적 및 전기적 접촉을 형성하기도 한다. 제 1 (상부) 전극을 향하는 실리콘 웨이퍼 상의 경사면은, 실리콘 웨이퍼의 나머지 상부 표면이 알루미늄 새도우 마스크에 의해 덮혀 있는 동안, a-C:H 증착 플라즈마에 노출된다. 증착 공정 도중에 실리콘 웨이퍼의 능동 냉각은 만족스럽지 못한 전기적 특성을 갖는 패시베이션 층을 회피하기 위하여 필요하다. a-C:H의 열적 열화는 J. Robertson에 의한 "다이아몬드형 비정질 탄소"{Materials Science and Engineering : R: Reports 37,(2002) 129}에서 보고되었다.
두 개의 고전압 차단 pn-접합을 갖는 실리콘 웨이퍼는 마주보는 면의 각각에 깍여 형성된 하나의 음의 경사면을 가질 수 있다(예를 들어, 다이리스터). 위에서 기술된 일반적인 공정을 통해 오직 상부 경사면만이 단일 공정의 진행을 통해 a-C:H로 코팅된다. 결과적으로, 실리콘 웨이퍼의 수동 뒤집음(flipping-over)과 제 2의 a-C:H 증착 공정의 실행이 요구된다. 제 2 공정 단계에서 코팅된 경사면이 제 1 공정 단계 도중에 면을 아래로 하여 보호되지 않고 매우 민감한 상태로 오목부 내에 놓이기 때문에, 상기 경사면은 오염되어 감소된 차단 수율을 초래할 위험이 크다.
본 발명의 목적은 웨이퍼의 양면에 균질의 a-C:H 층과 같은 전기적인 패시베이션 층으로서 양면 증착층의 증착을 위한 단일 단계의 방법을 보이는 것이다. 본 발명의 다른 목적은 반도체 웨이퍼 상의 전기적인 패시베이션 층의 증착을 위한 이러한 단일 단계의 공정을 허용하도록 기존의 증착 장치를 개선하는 것이다.
본 발명의 방법은 개선된 기판-홀더 장치와 조합한 플라즈마 강화 화학 증기 증착(PECVD : Plasma Enhanced Chemical Vapor Deposition)에 기초한다. 특히, 본 발명의 방법은 기판 캐리어 플레이트의 상승된 기판 지지부 상에 실리콘 웨이퍼를 장착하고, 실리콘 웨이퍼를 갖는 기판 캐리어 플레이트를 플라즈마 반응기 내에 위치시키는 단계를 포함한다. 기판 지지부는, 웨이퍼의 제 2의 메인 측면의 중앙 영역이 기판 지지부와 접촉하는 상태로만 웨이퍼가 기판 지지부 상에 놓이도록, 형성된다. 이러한 상승된 기판 지지부로 인해, 실리콘 웨이퍼의 마주보는 양측면은 플라즈마에 노출되고, 따라서 전기적인 패시베이션 층으로 코팅된다. 전기적인 패시베이션 층에 의해 웨이퍼는 전기적인 패시베이션 층의 영역 내에서 전기적으로 비활성화된다(본 발명의 패시베이션 층은 부분적으로 전도성인 한 전기적으로 완전히 비활성은 아니다.).
본 발명의 방법은 이전의 방법에 비해 유리한데, 왜냐하면 a-C:H 층이 한 공정 단계에서 웨이퍼, 예컨대 실리콘 웨이퍼의 두 면상에, 한 실리콘 웨이퍼의 양면 상에, 또는 배면이 접촉하여 적층된 두 개의 실리콘 웨이퍼 상에 증착되기 때문이다. 웨이퍼는 제 1 메인 측면과 제 2 메인 측면을 포함하고, 제 1 메인 측면은 그 경계 상에 제 1 경사면을 갖고, 제 2 메인 측면은 중앙 영역과, 중앙 영역을 둘러싸는 제 2 메인 측면의 경계상에 제 2 경사면을 갖고, 제 2 메인 측면은 제 1 메인 측면과 대향되게 배치된다. 웨이퍼는 기판 캐리어 플레이트의 기판 지지부상에 장착되고, 기판 지지부는, 웨이퍼의 제 2의 메인 측면의 중앙 영역이 기판 지지부에 접촉하는 상태로만 웨이퍼가 기판 지지부 상에 놓이도록, 형성된다. 그 후, 기판 캐리어 플레이트는 플라즈마 반응기의 반응 챔버 내에 웨이퍼와 함께 놓인다. 이를 통해, 제 1 및 제 2 경사면은 전기적인 패시베이션 층을 형성하기 위하여 플라즈마에 동시에 노출된다. 예시적인 실시예에 있어서, 비정질의 수소화된 탄소는 플라즈마로서 인가되어, 웨이퍼 상에 전기적인 패시베이션 층을 형성한다.
기판 캐리어 플레이트의 상승된 기판 지지부 상에서 지지된 실리콘 웨이퍼와 능동적으로 냉각된 하부 전극 사이의 증가된 거리로 인해 발생할 수 있는 악화된 열 전달을 회피하기 위하여, 본 발명은 또한 상기 새로운 기판 캐리어 플레이트 설계와 개선된 실리콘 웨이퍼 냉각 메커니즘의 조합에 관한 것이다. 이는 증착 공정에서 중요한 합리적인 열 소산을 허용하는데, 왜냐하면 만족스럽지 못한 전기 특성을 갖는 흑연형 탄소층이 대략 200℃보다 높은 기판 온도에서 더 많이 증착될 수 있기 때문이다.
기술된 발명은 오목부 대신에 주춧대형 기판 캐리어 플레이트의 중요성을 강조한다. 그러므로, 실리콘 웨이퍼의 양측면이 플라즈마에 노출된다. 그럼에도 불구하고, 균질의 증착은 특히 하부 전극에 인접한 경사면에 대해 상당히 평범하지 않다. 평탄한 플라즈마 플럭스율과 균질의 전기장 둘 모두가 균일한 a-C:H-층의 증착을 위하여 필요하기 때문에, 상승된 기판 지지부의 버섯형(예, 오목하고, 뒤집힌 절두 원추형, 등) 설계는 순수한 원통형 설계보다 유리한 경향이 있다.
또 다른 실시예에서, 본 발명은 또한 DC 바이어스 전압의 조절된 증착-공정 파라메터에 관한 것이다.
본 발명의 보다 완벽한 이해는 첨부된 도면과 함께 이루어지는 다음의 상세한 설명을 참조하여 얻어질 수 있다.
본 발명의 방법에 따라, 웨이퍼의 양면에 균질의 a-C:H 층과 같은 전기적인 패시베이션층으로서 양면 증착층의 증착이 단일 단계로 이루어진다. 또한 본 발명에 따라 반도체 웨이퍼 상의 전기적인 패시베이션 층의 증착을 위한 이러한 단일 단계의 공정을 허용하도록 기존의 증착 장치가 개선된다.
도 1은 종래 기술의 단일 면의 증착 공정에서 평행 플레이트 반응기 내에서 실리콘 웨이퍼를 갖는 조립체를 개략적으로 도시하는 도면.
도 2는 평행 플레이트 반응기 내에서 본 발명의 상승된 기판 지지부상에 실리콘 웨이퍼를 갖는 조립체를 개략적으로 도시하는 도면.
도 3은 본 발명의 상승된 기판 지지부의 제 1 실시예(원통형)를 통해 도 2의 조립체를 보다 상세하게 도시하는 도면.
도 4는 본 발명의 상승된 기판 지지부의 제 2 실시예(절두 원추형)를 통해 도 2의 조립체를 보다 상세하게 도시하는 도면.
도 5는 평행 플레이트 반응기 내에서 본 발명의 상승된 기판 지지부상에 적층된 실리콘 웨이퍼를 갖는 조립체를 개략적으로 도시하는 도면.
도 1은 한 쌍의 평행 플레이트 전극(1 및 2), 반응 챔버(8), 벌크 플라즈마(6), 가장자리 플라즈마 층(7), 실리콘 웨이퍼(4), 새도우 마스크(5), 및 오목부(33)를 갖는 기판 캐리어 플레이트(3)를 구비하는, 종래 기술의 PECVD-공정에서 사용된 평행 플레이트 반응기의 개략도를 제공한다. 전자 에너지(플라즈마)는 실리콘 웨이퍼 상에 a-C:H 증착을 가능케 하는 활성화 방법으로서 사용된다. 탄화수소 전구체 가스(예, 메탄, 아세틸렌)는 상부 전극(1) 내의 개구(11)를 통해 반응 챔버(8)로 들어간다. 탄화수소 전구체 가스는 고주파에 의해 이온화되어 벌크 플라즈마(6)를 형성한다. 가장자리 플라즈마 층(7)은, 플라즈마 이온이 두 개의 전극(1 및 2) 사이에 인가된 DC 바이어스 전압으로 인해 실리콘 웨이퍼 또는 기판 캐리어플레이트로 가속되는 반응 챔버(8) 내의 공간이다. 기판으로서 실리콘 웨이퍼(4)는 기판 캐리어 플레이트(3) 상의 오목부(33) 내에 놓인다. 이러한 기판 캐리어 플레이트(3)은 기계적인 기판 홀더로서만 작용하는 것이 아니라, 플라즈마 반응기의 반응 챔버(8) 내에서 실리콘 웨이퍼와 하부 전극(2) 사이의 열적 및 전기적 접촉을 형성하기도 한다. 패시베이션되어야 할 실리콘 웨이퍼 상의 하나의 경사면은 상부 전극(1)을 향한다. 이러한 경사면은 a-C:H 증착 플라즈마(6 및/또는 7)에 노출된다. 패시베이션되지 않는 실리콘 웨이퍼의 상부 표면상의 영역은 새도우 마스크(5)로 덮인다. 현재의 공정에서, 오직 상부 경사면만이 단일 공정의 실행으로 a-C:H로 코팅된다. 결과적으로, 실리콘 웨이퍼의 수동 뒤집음 및 제 2의 a-C:H 증착-공정의 실행이 두 개의 고전압 차단 pn-접합을 갖는 실리콘 웨이퍼에 대해 필요하며, 이러한 pn 접합은 각각의 대향 측면상에 하나의 경사면을 갖는다(예, 다이리스터). 상술한 바와 같이, 제 2 공정 단계에서 코팅되는 경사면은 제 1 공정 단계 도중에 면을 아래로 하여(보호되지 않고 따라서 매우 민감한 상태로) 오목부(33) 내에 놓이고, 따라서 오염되어 감소된 차단 수율을 초래할 위험성이 크다.
도 2는 본 발명의 단일 단계의 양면 PECVD-공정에서 사용되는 평행 플레이트 반응기의 개선된 형태의 개략도를 제공한다. 이 장치는 새로 개발된 기판 캐리어 플레이트(3)가 사용된다는 점에서 도 1에서 사용된 장치와 다르다. 이러한 플레이트는 알루미늄 또는 다른 금속과 같은 전기적으로 또한 열적으로 전도성인 재질로 만들어지는 것이 바람직하다. 오직 단면의 a-C:H-증착의 제한을 극복하기 위하여, 실리콘 웨이퍼(기판)는 더 이상 기판 캐리어 플레이트(3) 내의 오목부 내에 놓이지 않는다. 대신에, 실리콘 웨이퍼는 상승된 기판 지지부(31)로 언급되는 "버섯형" 또는 "주춧대형" 돌출부의 상부에 놓인다. 웨이퍼는 그러한 설계의 접촉 영역을 갖는 기판 캐리어 플레이트(3) 상에 놓이는데, 접촉 영역의 설계는, 웨이퍼의 제 2 메인 측면이 기판 캐리어 플레이트(31)에 접촉하고, 제 1 및 제 2 경사면이 기판 캐리어 플레이트(31)에 의해 덮이거나, 둘러싸이거나, 감싸여지지 않는, 설계이다.
상기 상승된 기판 지지부(31)는 기판 캐리어 플레이트(3)의 상부에 배치되고, 기판 캐리어 플레이트(3)와 일체로 되거나, 선택적으로 별도의 부품으로 배치된다. 이러한 기판 캐리어 플레이트는 실리콘 웨이퍼를 위한 기계적인 기판 홀더로서만 작용하는 것이 아니라, 반응 챔버(8) 내에서 실리콘 웨이퍼와 하부 전극(2) 사이의 열적 및 전기적 접촉을 형성하기도 한다. 실리콘 웨이퍼의 위치를 들어올림으로써, 평행 플레이트 전극(1)을 통해 반응 챔버(8) 내로 흐르는 전구체 가스로부터 다시 생성되는 플라즈마의 흐름은 실리콘 웨이퍼 기판의 상부 경사면(41)에만 더 이상 제한되지 않는다. a-C:H-증착은 실리콘 웨이퍼의 상부 경사면(41)과 하부 경사면(42)상에서 동시에 발생한다. 실리콘 웨이퍼의 코팅될 수 없는 상부 표면 영역은 다시 새도우 마스크(5)로 덮인다. 실리콘 웨이퍼의 온도를 대략 200℃ 아래의 레벨로 간접적으로 제한하기 위하여, 하부 전극(2)은 예컨대 대략 15 내지 20℃의 온도로 동작하는 수냉식 디바이스(22)에 의해 능동적으로 냉각된다.
도 3은 상부에 웨이퍼 예컨대 실리콘 웨이퍼를 갖는 기판 캐리어 플레이트(3)의 본 발명의 "주춧대형" 상승된 기판 지지부(31)에 대한 제 1 실시예의 보다 상세한 도면을 제공한다. 벌크 플라즈마(6)로부터의 이온은 전기적으로 바닥 전극(2)에 연결되는 기판 근처의 가장자리 플라즈마 층(7) 내에서 실리콘 웨이퍼(4)로 가속된다. 다른 영역(A 및 B)의 실리콘 웨이퍼(4)상에서 균질의 a-C:H 증착은 특히 실리콘 웨이퍼상의 하부 경사면에 대해 상당히 평범하지 않다. 그 이유는 고르게 분포된 플라즈마 플럭스율과 균질의 전기장이 균일한 a-C:H-층의 증착을 위해 필요하기 때문이다. 그러나, 극히 얇은 플라즈마 가장자리 층 두께를 제외하고, 플라즈마 플럭스-밀도와 함께 가속 전기장은 영역(A 및 B)에 대해 다를 수 있어, 이들 영역에서의 약간 이질적인 a-C:H 증착을 초래한다. 어느 정도까지, 이러한 이질성은 처리 파라미터의 약간의 조정에 의해 보상될 수 있는데, 왜냐하면 플라즈마 가장자리 층의 두께가 대략 500 Volt의 최소값으로 감소할 수 있는 DC 바이어스 전압의 제곱근으로 비례하기 때문이다. 이러한 최소 DC 바이어스 전압은 많은 다른 파라미터에 의존하기 때문에 일부 반응기를 위하여 변경될 수 있다.
도 4는 본 발명의 기판 캐리어 플레이트(3), 특히 상승된 기판 지지부(31)의 제 2 실시예의 보다 상세한 도면을 제공한다. 기판 캐리어 플레이트(3)의 상승된 기판 지지부(31)로서 단순히 원통형 돌출부를 사용하는 대신에, 베이스에서 부가적인 회전 절단은 상승된 기판 지지부(31)의 오목한 단면을 초래한다. 이러한 유형의 기하학적 측면을 고려하여, 이들 상승된 기판 지지부는 본 명세서에서 "버섯형"으로 언급된다. 가능한 기하학적 절단부, 즉 버섯형 측면은 직선에 제한되지 않는다. 원칙적으로, 플라즈마 플럭스율이 충분히 높고, 실리콘 웨이퍼의 바닥 경사면상에서 전기/자기장이 가능한한 균질한 증착율을 제공하도록 이루어진다면, 상승된 기판 지지부(31)의 임의의 기하학적 측면, 예컨대 오목하고 뒤집한 절두원추형 등이 사용될 수 있다. 이들 경우에 있어서, 다른 영역(A 및 B)의 실리콘 웨이퍼(4)상에서 균질의 a-C:H 증착이 촉진된다. 나머지 가능한 이질성은 처리 파라미터의 약간의 조정에 의해 다시 보상될 수 있는데, 왜냐하면 플라즈마 가장자리 층의 두께가 대략 500 Volt의 최소값으로 감소할 수 있는 DC 바이어스 전압의 제곱근으로 비례하기 때문이다. 실리콘 웨이퍼의 개선되고 보다 직접적인 냉각은 기판 캐리어 플레이트(3) 내에 또는 이에 인접하여 배치되거나, 기판 캐리어 플레이트의 상승된 기판 지지부(31) 내에 또는 이에 인접하여 배치된 냉각 디바이스(32)를 통한 능동적인 냉각에 의해 선택적으로 달성될 수 있다. 냉각 디바이스로서 예컨대 15 내지 20℃의 온도에서 동작하는 수냉식이 사용될 수 있다. 실리콘 웨이퍼 및/또는 기판 캐리어 플레이트의 선택적인 사전냉각 절차와 조합하여 이렇게 최적화된 원위치의 냉각 전략은 200℃ 미만의 실리콘 웨이퍼의 최대 처리 온도를 초래한다. 증착 공정 도중에 실리콘 웨이퍼의 온도를 더 줄이기 위하여, 실리콘 웨이퍼의 상부 표면을 덮는 새도우 마스크에 냉각 수단이 선택적으로 배치된다. 상술한 바와 같이, 200℃ 초과의 실리콘 웨이퍼 온도가 만족스럽지 못한 전기적 특성을 갖는 흑연형 탄소 층의 증착을 초래할 수 있기 때문에, 만족스러운 열 소산은 증착 공정을 위해 중요하다.
실리콘 웨이퍼(4)와 기판 캐리어 플레이트(3)의 상승된 기판 지지부(31)를 적절히 정렬시키기 위하여, 즉 동심으로 정렬시키기 위하여, 정렬 수단, 즉 중심 맞춤 수단이 조립체를 플라즈마 반응기의 반응 챔버 안으로 적재하기 전에 사용될 수 있다.
선택적으로, 도 5에 개략적으로 도시된 바와 같이, 상승된 기판 지지부(31) 상에서 지지된 하나의 실리콘 웨이퍼(4)의 상부에 추가 실리콘 웨이퍼(4')가 적층될 수 있다. 인접한 실리콘 웨이퍼상에 균질의 a-C:H 증착을 허용하기 위하여, 적층 내의 인접한 실리콘 웨이퍼(4 및 4') 사이에 상승된 기판 지지부(31')가 배치된다. 선택적으로, 이러한 추가적인 상승 기판 지지부는 생략되어, 각각이 다이오드, GTO 및 GCT와 같이 하나의 고전압 차단 pn-접합을 갖는, 따라서 패시베이션될 오직 하나의 경사면을 갖는, 두 개의 실리콘 웨이퍼의 배면 맞춤 적층을 허용할 수 있다.
선택적으로, 냉각 수단은 추가적인 상승 기판 지지부(31') 내에 및/또는 적층의 상부에 배치된 새도우 마스크(5) 내에 배치될 수 있다. 선택적으로, 추가적인 상승 기판 지지부(31')와, 하부 전극(2)에 전기적으로 연결된 하나 또는 수 개의 또는 모든 부품, 즉 상승된 기판 지지부(31), 기판 캐리어 플레이트(3) 또는 하부 전극(2) 자체 사이에 전기적으로 전도성 연결부(34)가 배치될 수 있다.
1, 2 : 전극 3 : 기판 캐리어 플레이트
4, 4' : 실리콘 디스크/기판 5 : 새도우 마스크
6 : 벌크 플라즈마 7 : 가장자리 플라즈마 층
8 : 플라즈마 반응기의 반응 챔버 22, 32 : 냉각기
31,31' : 상승된 기판 지지부 33 : 오목부
34 : 전기적으로 전도성 연결부 42 : 하부 경사면

Claims (16)

  1. 비정질의 수소화된 탄소의 양면 증착층(7)을 실리콘 웨이퍼(4)상에 도포하는(applying) 방법으로서, 웨이퍼(4)는 제 1 메인 측면과 제 2 메인 측면을 포함하고, 제 1 메인 측면은 경계상에 제 1 경사면을 갖고, 제 2 메인 측면은 중앙 영역과, 중앙 영역을 둘러싸는 제 2 메인 측면의 경계상에 제 2 경사면을 갖고, 제 2 메인 측면은 제 1 메인 측면과 대향하여 배치되는, 비정질의 수소화된 탄소의 양면 증착층(7)을 실리콘 웨이퍼(4)상에 도포하는 방법에 있어서,
    기판 캐리어 플레이트(3)의 기판 지지부(31)상에 웨이퍼(4)를 장착하는 단계로서, 기판 지지부(31)는, 웨이퍼(4)의 제 2의 메인 측면의 중앙 영역이 기판 지지부(31)와 접촉하는 상태로만 웨이퍼(4)가 기판 지지부(31) 상에 놓이도록 형성되는, 웨이퍼(4)를 장착하는 단계와,
    웨이퍼(4)를 갖는 기판 캐리어 플레이트를 플라즈마 반응기의 반응 챔버(8) 내에 위치시키는 단계를 포함하되,
    제 1 및 제 2 경사면은 증착층(7)을 생성하기 위하여 플라즈마(6)에 동시에 노출되고, 비정질 수소화된 탄소가 플라즈마로서 인가되고,
    추가적인 기판 지지부(31')가 인접 웨이퍼(4,4') 사이에 적층되어 배치될 수 있고, 각 쌍의 이웃 웨이퍼로부터의 웨이퍼는 추가적인 기판 지지부(31')만큼 서로로부터 분리되는, 비정질의 수소화된 탄소의 양면 증착층을 실리콘 웨이퍼상에 도포하는 방법.
  2. 제 1항에 있어서, 웨이퍼 내의 온도는 증착 공정 도중에 200℃ 미만으로 유지되는, 비정질의 수소화된 탄소의 양면 증착층을 실리콘 웨이퍼상에 도포하는 방법.
  3. 제 1항에 있어서, 웨이퍼(4)가 기판 캐리어 플레이트(3)상에 장착되기 전에 냉각되거나, 기판 캐리어 플레이트(3)가 반응 챔버(8) 내에 위치되기 전에 냉각되거나, 웨이퍼(4)와 기판 캐리어 플레이트(3)가 반응 챔버(8) 내에 놓이기 전에 냉각되는, 비정질의 수소화된 탄소의 양면 증착층을 실리콘 웨이퍼상에 도포하는 방법.
  4. 제 1항에 있어서, 반응 챔버(8)는 두 개의 평행 플레이트 전극(1, 2)을 포함하고, 웨이퍼(4)가 증착 공정 도중에 반응 챔버(8)의 전극(2) 내에 배치된 냉각 수단(22)에 의해 능동적으로 냉각되거나, 웨이퍼(4)가 증착 공정 도중에 기판 캐리어 플레이트(3) 내에 또는 기판 캐리어 플레이트(3)의 기판 지지부(31) 내에 배치된 냉각 수단(32)에 의해 능동적으로 냉각되는, 비정질의 수소화된 탄소의 양면 증착층을 실리콘 웨이퍼상에 도포하는 방법.
  5. 플라즈마 반응기 챔버(8) 내의 실리콘 웨이퍼(4)의 표면상에 양면 증착층(7)을 증착하기 위한 증착 공정 도중에 반도체 디바이스의 제작을 위해 실리콘 웨이퍼(4)를 지지하기 위한 기판 캐리어 플레이트(3)로서, 웨이퍼(4)는 제 1 메인 측면과 제 2 메인 측면을 포함하고, 제 1 메인 측면은 경계상에 제 1 경사면을 갖고, 제 2 메인 측면은 중앙 영역과, 중앙 영역을 둘러싸는 제 2 메인 측면의 경계상에 제 2 경사면을 갖고, 제 2 메인 측면은 제 1 메인 측과 대항하게 배치되는, 실리콘 웨이퍼(4)를 지지하기 위한 기판 캐리어 플레이트(3)에 있어서,
    웨이퍼(4)를 지지하기 위한 기판 지지부(31)를 포함하되, 상기 기판 지지부(31)는, 웨이퍼(4)의 제 2의 메인 측면의 중앙 영역이 기판 지지부(31)와 접촉하는 상태로만 웨이퍼(4)가 기판 지지부(31) 상에 놓일 수 있도록 형성되고,
    추가적인 기판 지지부(31')가 인접 웨이퍼(4,4') 사이에 적층되어 배치될 수 있고, 각 쌍의 이웃 웨이퍼로부터의 웨이퍼는 추가적인 기판 지지부(31')만큼 서로로부터 분리되는 것을 특징으로 하는, 실리콘 웨이퍼를 지지하기 위한 기판 캐리어 플레이트.
  6. 제 5항에 있어서, 웨이퍼의 중앙 영역이 놓일 수 있는 표면 평면 내의 표면 영역을 갖는, 원통형 기판 지지부(31) 또는 기판 지지부(31)를 포함하고, 기판 캐리어 플레이트(3)는 표면 평면으로부터 적어도 제 1 깊이까지 거리를 통해 감소하는 단면을 갖는, 실리콘 웨이퍼를 지지하기 위한 기판 캐리어 플레이트.
  7. 제 5항 또는 제6항에 있어서, 각각이 웨이퍼(4)를 지지하기 위한 수 개의 기판 지지부(31)를 포함하는, 실리콘 웨이퍼를 지지하기 위한 기판 캐리어 플레이트.
  8. 제 5항 또는 제 6항에 있어서, 상기 기판 지지부(31)는 상기 기판 캐리어 플레이트(3)에 부착된 별도의 부품인, 실리콘 웨이퍼를 지지하기 위한 기판 캐리어 플레이트.
  9. 제 5항 또는 제 6항에 있어서, 상기 기판 캐리어 플레이트(3)는 기판 지지부(31)를 포함하고, 제 1 웨이퍼가 기판 지지부(31)상에서 지지될 수 있고, 적어도 하나의 추가 웨이퍼가 제 1 웨이퍼상에 적층될 수 있는, 실리콘 웨이퍼를 지지하기 위한 기판 캐리어 플레이트.
  10. 삭제
  11. 제 5항에 있어서, 냉각 수단(32)이 상기 추가적인 기판 지지부(31') 내에 배치되는, 실리콘 웨이퍼를 지지하기 위한 기판 캐리어 플레이트.
  12. 제 5항에 있어서, 전기적 전도성 연결부(34)가 상기 추가적인 기판 지지부(31')와 기판 지지부(31) 또는 기판 캐리어 플레이트(3) 또는 전극(2)을 지지하는 기판 캐리어 플레이트(3) 사이에 배치되는, 실리콘 웨이퍼를 지지하기 위한 기판 캐리어 플레이트.
  13. 실리콘 웨이퍼(4)상에 양면 증착층(7)을 증착하기 위한 증착 장치로서,
    플라즈마 반응기의 반응 챔버(8) 내부의 두 개의 평행 플레이트 전극(1,2)과, 기판 지지부(31)상에 놓인 적어도 하나의 웨이퍼(4)를 갖는 제 5항 또는 제 6항에 따른 기판 캐리어 플레이트(3)를 포함하고, 기판 캐리어 플레이트(3)는 한 전극(2)상에 놓일 수 있는, 실리콘 웨이퍼상에 양면 증착층을 증착하기 위한 증착 장치.
  14. 제 13항에 있어서, 증착 처리 도중에 웨이퍼(4)를 냉각시키기 위한 냉각 수단(22,32)을 포함하는, 실리콘 웨이퍼상에 양면 증착층을 증착하기 위한 증착 장치.
  15. 제 14항에 있어서, 상기 냉각 수단(22)은 전극(2)을 지지하는 상기 기판 캐리어 플레이트(3) 내에 또는 기판 캐리어 플레이트(3)에 인접하여 배치되는, 실리콘 웨이퍼상에 양면 증착층을 증착하기 위한 증착 장치.
  16. 제 14항에 있어서, 상기 냉각 수단(32)은 상기 기판 캐리어 플레이트(3) 내에 또는 기판 캐리어 플레이트(3)의 상기 기판 지지부(31) 내에 배치되거나, 상기 냉각 수단(32)은 두 개의 플레이트 전극 중 다른 전극(1)과 마주하는 표면상에서 상기 웨이퍼(4)를 덮는 새도우 마스크(5) 내에 배치되는, 실리콘 웨이퍼상에 양면 증착층을 증착하기 위한 증착 장치.
KR1020107029909A 2008-07-04 2009-07-03 실리콘 웨이퍼의 패시베이션을 위한 증착 방법 KR101571138B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08159693.4 2008-07-04
EP08159693.4A EP2141259B1 (en) 2008-07-04 2008-07-04 Deposition method for passivation of silicon wafers

Publications (2)

Publication Number Publication Date
KR20110050598A KR20110050598A (ko) 2011-05-16
KR101571138B1 true KR101571138B1 (ko) 2015-11-24

Family

ID=39831869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107029909A KR101571138B1 (ko) 2008-07-04 2009-07-03 실리콘 웨이퍼의 패시베이션을 위한 증착 방법

Country Status (7)

Country Link
US (1) US8541317B2 (ko)
EP (1) EP2141259B1 (ko)
JP (1) JP2011526736A (ko)
KR (1) KR101571138B1 (ko)
CN (1) CN102084029B (ko)
RU (1) RU2509175C2 (ko)
WO (1) WO2010000830A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107002224B (zh) * 2014-11-17 2019-07-02 夏普株式会社 蒸镀装置、蒸镀方法及有机电致发光元件的制造方法
RU2607110C1 (ru) * 2015-07-09 2017-01-10 Общество с ограниченной ответственностью "СВД.Спарк" Держатель подложки
DE112016005077T5 (de) 2015-11-05 2018-08-30 Abb Schweiz Ag Leistungshalbleitervorrichtung und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
RU2614080C1 (ru) * 2015-12-16 2017-03-22 Общество с ограниченной ответственностью "НТЦ тонкопленочных технологий в энергетике при ФТИ им. А.Ф. Иоффе", ООО "НТЦ ТПТ" Пассивация поверхности кремниевых пластин методом магнетронного распыления

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US623405A (en) * 1899-04-18 Vehicle-wheel
JPH043926A (ja) * 1990-04-20 1992-01-08 Sony Corp 半導体装置の製造方法
JPH06283500A (ja) * 1993-03-30 1994-10-07 Hitachi Ltd 半導体製造装置および半導体装置
JPH06333916A (ja) * 1993-05-21 1994-12-02 Fuji Electric Co Ltd 非晶質カーボン膜の硬化方法
US5384008A (en) * 1993-06-18 1995-01-24 Applied Materials, Inc. Process and apparatus for full wafer deposition
US5822171A (en) * 1994-02-22 1998-10-13 Applied Materials, Inc. Electrostatic chuck with improved erosion resistance
US5883778A (en) * 1994-02-28 1999-03-16 Applied Materials, Inc. Electrostatic chuck with fluid flow regulator
JPH08209352A (ja) * 1995-02-06 1996-08-13 Hitachi Ltd プラズマ処理装置および方法
US6641673B2 (en) * 2000-12-20 2003-11-04 General Electric Company Fluid injector for and method of prolonged delivery and distribution of reagents into plasma
NL1017849C2 (nl) * 2001-04-16 2002-10-30 Univ Eindhoven Tech Werkwijze en inrichting voor het deponeren van een althans ten dele kristallijne siliciumlaag op een substraat.
JP4714384B2 (ja) * 2001-08-23 2011-06-29 株式会社アルバック ウエハエッジ部分の処理方法及びプラズマ処理装置
US20030072639A1 (en) 2001-10-17 2003-04-17 Applied Materials, Inc. Substrate support
US20040112544A1 (en) * 2002-12-16 2004-06-17 Hongwen Yan Magnetic mirror for preventing wafer edge damage during dry etching
US20050284371A1 (en) * 2004-06-29 2005-12-29 Mcfadden Robert S Deposition apparatus for providing uniform low-k dielectric
US20070068623A1 (en) * 2005-09-27 2007-03-29 Yunsang Kim Apparatus for the removal of a set of byproducts from a substrate edge and methods therefor
US7575982B2 (en) * 2006-04-14 2009-08-18 Applied Materials, Inc. Stacked-substrate processes for production of nitride semiconductor structures

Also Published As

Publication number Publication date
CN102084029B (zh) 2013-07-24
WO2010000830A1 (en) 2010-01-07
RU2509175C2 (ru) 2014-03-10
EP2141259B1 (en) 2018-10-31
RU2011103924A (ru) 2012-08-10
US8541317B2 (en) 2013-09-24
US20110189861A1 (en) 2011-08-04
KR20110050598A (ko) 2011-05-16
CN102084029A (zh) 2011-06-01
EP2141259A1 (en) 2010-01-06
JP2011526736A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
TWI747033B (zh) 具有嵌入式射頻屏蔽的半導體基板支撐件
KR101790103B1 (ko) 플라즈마 처리 장치
JP5893516B2 (ja) 被処理体の処理装置及び被処理体の載置台
KR20120120272A (ko) 웨이퍼 엣지 및 경사면 증착을 수정하기 위한 쉐도우 링
TWI685916B (zh) 用於靜電夾盤表面之徑向向外的墊設計
KR102165695B1 (ko) 정전 척 표면을 위한 패드 설계
TWI757242B (zh) 用於晶圓處理系統的熱管理系統及方法
KR20010032700A (ko) 프로세싱 챔버 및 플라즈마 구속방법
KR101571138B1 (ko) 실리콘 웨이퍼의 패시베이션을 위한 증착 방법
TWI385725B (zh) A structure that reduces the deposition of polymer on the backside of the substrate
JP2019504473A (ja) 融合されたカバーリング
WO2011065965A2 (en) An electrostatic chuck with an angled sidewall
KR20230085191A (ko) 베벨 증착 감소를 위한 후면 가스 누출
JP2001093863A (ja) ウェーハ裏面スパッタリング方法及び半導体製造装置
JP2018190813A (ja) 炭化珪素エピタキシャル成長装置、炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
US20200258753A1 (en) Plasma processing apparatus
KR102543933B1 (ko) 냉각제 가스 존들 및 대응하는 그루브 및 단극성 정전 클램핑 전극 패턴들을 갖는 정전 척들
CN201266602Y (zh) 衬底承载板和沉积设备
US20220223452A1 (en) Chuck assembly, semiconductor device fabricating apparatus including the same, and method of fabricating semiconductor device
KR20080076432A (ko) 플라즈마 처리 장치
US20220293397A1 (en) Substrate edge ring that extends process environment beyond substrate diameter
TWI423368B (zh) A device for reducing the backside polymer of a substrate
CN114551202A (zh) 一种静电卡盘、处理腔室及半导体处理设备
KR20070099964A (ko) 정전척
JP2004134725A (ja) 半導体ウエハ保持治具および半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181113

Year of fee payment: 4