JPH06283500A

JPH06283500A - 半導体製造装置および半導体装置

Info

Publication number: JPH06283500A
Application number: JP7154093A
Authority: JP
Inventors: Katsuaki Saito; 克明齊藤; Masanori Takada; 正典高田; Masataka Magara; 正隆真柄; Yasuhiro Mochizuki; 康弘望月
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-03-30
Filing date: 1993-03-30
Publication date: 1994-10-07

Abstract

(57)【要約】【目的】高耐圧半導体装置の端面部の絶縁保護膜をポ
リイミ等の有機膜やＳｉＯ₂膜と水分の侵入を防ぐため
のＳｉＮ膜との積層膜とし、素子の信頼性を確保する。
素子の端面部においても、良好な膜を形成できる成膜装
置を提供する。【構成】プラズマＣＶＤ半導体製造装置において、電
極１０８の形状または反応ガス吹き出し方向を半導体基
板１１０の輪郭と略相似形でありかつ前記基板１１０の
輪郭を囲むような形状とする。【効果】半導体基板１１０の端面部にも、均一で膜質
が優れた絶縁膜を形成できる。ＳｉＮ膜を端面保護膜と
するサイリスタ等の高耐圧半導体装置の信頼性が向上す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体製造装置および
高耐圧半導体装置に係り、特に、半導体側面部におい
て、良質で耐水性および絶縁性に優れた膜を形成する手
段に関する。

【０００２】

【従来の技術】電力変換装置や車両駆動素子等に用いら
れる高耐圧半導体装置は、高電圧かつ大電流を扱うの
で、高温多湿等の劣悪な環境下においても、長期間に亘
り、高い信頼性が要求される。このような半導体装置に
おいては、素子の高耐圧化に伴って、半導体としての信
頼性とともに、半導体を保護し絶縁する絶縁膜の信頼性
が非常に重要となる。素子を構成する基板の表面部や端
面部に形成される絶縁物には、素子使用期間中に、１０
ｋＶ／ｃｍ以上の高い電界が印加されるから、素子の信
頼性を確保するために、高い絶縁破壊電界強度が求めら
れる。

【０００３】従来の高耐圧半導体装置においては、絶縁
破壊電界強度の高い物質であるポリイミド，レジン等に
より、素子の端面部および表面を覆っていた。ポリイミ
ド，レジン等の有機物質は、液体またはゲル状流体の状
態で素子端面部に流し込まれまたは塗布され、熱処理や
紫外線照射等の処理を受け、重合または縮合等の化学変
化を伴って硬化し、保護物質として用いられていた。

【０００４】また、特開昭６０−６６４６９号に記載の
ように、素子周辺部を熱酸化させて形成した二酸化珪素
ＳｉＯ₂を保護膜として用いる技術があった。

【０００５】一方、半導体素子表面の保護膜としては、
前記ポリイミド，レジン等の有機物質やガラス等を用い
る保護膜以外にも、特開昭５６−３６５７５号に記載の
ように、材料ガスをグロー放電によりプラズマ化し、Ｓ
ｉ(ｘ)−Ｎ(ｙ)−Ｈ(ｚ)−Ｏ(ｗ)(ｘ，ｙ，ｚ，ｗはい
ずれも整数)という成分の膜ＳｉＮＯＨを保護膜として
用いている。

【０００６】このグロー放電を利用して材料ガスをプラ
ズマ化する技術では、特開昭６１−６５２８１号に記載
のように、基板面上部に導入した反応ガスを電界または
紫外線等によりプラズマ化し、基板表面上をプラズマ処
理していた。

【０００７】さらに、特開平４−９９３１８号に記載の
ように、基板面と平行にそれぞれ対向する電極を設け、
基板表面を均一に処理する技術があった。

【０００８】

【発明が解決しようとする課題】上記従来技術において
保護膜として用いられているポリイミド膜，レジン膜，
ＳｉＯ₂膜，プラズマにより形成されたＳｉＮＯＨ膜等
の物質には、それぞれ次のような利点と欠点とがある。

【０００９】ポリイミド，レジン等の有機物質は、絶縁
破壊電界強度が高いが、他の膜と比較して、エネルギー
バンドギャップ中の準位が多い。そのため、可動イオン
等の不純物が膜を通過しやすい。また、空気中の水分が
膜に吸収されやすい。有機物質は、吸収した水分が温度
上昇などにより膨張すると、保護膜として十分に機能し
なくなってしまう。

【００１０】ＳｉＯ₂膜は、上記有機物に次ぐまたは同
等の絶縁破壊電界強度を有するが、エネルギーバンドギ
ャップ中の準位が少なく、長期間の絶縁性については信
頼性が高い。反面、有機物と同様に水分を通しやすく、
また、ナトリウムイオン等の可動イオンが半導体界面の
電位を変化させてしまう。

【００１１】プラズマＣＶＤ処理装置により形成された
ＳｉＮＯＨ膜は、上記の膜とは異なり、水分の侵入を防
ぎ、ＳｉＯ₂膜の場合とと比較してナトリウムイオン等
の可動イオンも動きにくいという利点をもっている。し
かし、絶縁耐圧が、上記２種の膜と比較して低い。

【００１２】これらの欠点を解消するために、上記特開
昭５６−３６５７５号に記載のように、半導体素子の保
護膜として、ＳｉＯ₂またはレジンなどの有機物質とＳ
ｉＮ膜との積層膜を用い、ＳｉＯ₂またはレジンに絶縁
耐圧を負担させ、ＳｉＮ膜に水分の侵入を防止させる構
造が知られている。

【００１３】大電流かつ高耐圧半導体素子のうち、アノ
ード電極とカソード電極とは、半導体基板を介してそれ
ぞれ反対側に設けられている。同様に、エミッタ電極と
コレクタ電極とは、半導体基板を介してそれぞれ反対側
に設けられている。この構造は、電流密度を有効に獲得
するために用いられている。したがって、保護膜のうち
最も信頼性を要求される部位は、最も電界強度が高くな
る両電極間すなわち基板側面部である。

【００１４】上記特開昭６１−６５２８１号と特開平４
−９９３１８号のグロー放電を利用し材料ガスのプラズ
マを得る技術においては、基板面と平行にそれぞれ対向
する電極を設けているので、基板表面を均一に処理でき
る。しかし、高耐圧半導体素子において重要となる基板
側面部に均一にかつ高品質な膜を形成することに関して
は、配慮が無かった。

【００１５】本発明の目的は、半導体側面部においても
良質で耐水性に優れた絶縁膜を形成できる半導体製造装
置および半導体製造方法と、耐水性および絶縁性に優れ
た半導体装置およびその製造方法とを提供することであ
る。

【００１６】

【課題を解決するための手段】本発明は、上記目的を達
成するために、真空容器と、真空容器内で半導体基板を
保持する手段と、真空容器に開口し反応ガスを導入する
手段と、導入された反応ガスをプラズマ化させる手段と
を備え、プラズマを用い半導体基板を処理する半導体製
造装置において、プラズマ化手段が、半導体基板の輪郭
と略相似形であり少なくとも半導体基板の輪郭を囲む位
置に主たるプラズマを生成させる手段を含む半導体製造
装置を提案するものである。

【００１７】プラズマ生成手段は、半導体基板の輪郭と
略相似形でありかつ少なくとも半導体基板の輪郭を囲む
位置に配置された電極としてもよいし、半導体基板の輪
郭と略相似形でありかつ少なくとも半導体基板の輪郭を
囲む位置に配置され反応ガスを半導体基板の輪郭に向か
って導入するガスノズルを備えた電極とすることもでき
る。

【００１８】本発明は、また、上記目的を達成するため
に、真空容器と、真空容器内で半導体基板を保持する手
段と、真空容器に開口し反応ガスを導入する手段と、導
入された反応ガスをプラズマ化させる手段とを用い、プ
ラズマにより半導体基板を処理する半導体製造方法にお
いて、半導体基板の輪郭を囲む位置に主たるプラズマを
生成させる手順を含む半導体製造方法を提案するもので
ある。

【００１９】半導体基板の輪郭を囲む位置に主たるプラ
ズマを生成させる手順とは、具体的には、半導体基板の
輪郭を囲む位置に高周波電界を印加し主たるプラズマを
生成させる手順である。また、半導体基板の輪郭に向か
って反応ガスを導入しつつ、半導体基板の輪郭を囲む位
置に高周波電界を印加し主たるプラズマを生成させる手
順としてもよい。

【００２０】本発明は、さらに、上記目的を達成するた
めに、真空容器と、真空容器内で半導体基板を保持する
手段と、真空容器に開口し反応ガスを導入する手段と、
導入された反応ガスをプラズマ化させる手段とを備え、
プラズマを用い半導体基板を処理する半導体製造装置に
おいて、生成されたプラズマ中の粒子を電界および／ま
たは磁界により半導体基板面と略平行にドリフトさせ半
導体基板の端面部に導く手段を含む半導体製造方法を提
案するものである。この場合、プラズマ中の粒子のドリ
フト中に半導体基板を基板面と略垂直な軸のを中心とし
て回転させる手段を備えることが望ましい。

【００２１】本発明は、上記目的を達成するために、真
空容器と、真空容器内で半導体基板を保持する手段と、
真空容器に開口し反応ガスを導入する手段と、導入され
た反応ガスをプラズマ化させる手段とを用い、プラズマ
により半導体基板を処理する半導体製造方法において、
生成されたプラズマ中の粒子を電界および／または磁界
により半導体基板面と略平行にドリフトさせ半導体基板
の端面部に導く半導体製造方法を提案するものである。

【００２２】本発明は、半導体基板中に少なくともひと
つのＮ型半導体層とＰ型半導体層との接合部分を持ち、
基板の上面および下面に電極を有し、電極から電圧を印
加される半導体装置において、半導体基板の端面部が、
絶縁膜と当該絶縁膜中への外部からの水分の混入を防止
する膜との積層膜により覆われている半導体装置も併せ
て提案する。水分混入防止膜とは、例えば非晶質の窒化
珪素膜である。

【００２３】本発明は、半導体基板中に少なくともひと
つのＮ型半導体層とＰ型半導体層との接合部分を持ち、
基板の上面および下面に電極を有し、電極から電圧を印
加される半導体装置の製造方法において、半導体基板の
端面部に、パッシベーションにより絶縁膜を形成し、半
導体基板の輪郭と略相似形であり少なくとも半導体基板
の輪郭を囲む位置に主たるプラズマを生成させる手段に
より非晶質の窒化珪素膜を形成し、パッシベーションに
よりレジン膜を形成する半導体装置の製造方法を提案す
るものである。

【００２４】

【作用】本発明においては、主たるプラズマの生成位置
を、半導体基板の輪郭と相似形とし、しかも、半導体基
板の側面輪郭を囲むような形状にしてあるので、プラズ
マと基板輪郭とが近接し、基板端面部に効率良くプラズ
マ処理を施すことができる。したがって、成膜処理にお
いては成膜速度が上がり、エッチング処理においてはエ
ッチング速度が上がり、プラズマ洗浄処理においては洗
浄時間を短縮できる。また、基板輪郭部のみを処理でき
るため、例えば基板の上面または下面部に成膜処理を施
す必要がない場合、例えば成膜工程後に表面に電極を形
成するような場合に、表面に形成される膜厚が薄いの
で、除去工程を簡略化可能である。

【００２５】また、ガスノズルを基板と相似形とし、こ
のガスノズルから導入された反応ガスに方向性を持た
せ、この方向を基板周辺の輪郭部に向けると、反応ガス
は基板端面部に向い、端面部に至る前にプラズマ中の荷
電粒子等に衝突し励起される。この励起粒子は、基板端
面部に到達し、基板端面部を効率良く処理する。

【００２６】さらに、プラズマ中の粒子を磁界および／
または電界によりドリフトさせ、このドリフト方向を基
板の端面部方向とさせると、基板端面部にプラズマ中の
励起状態の粒子を効率良く到達させることができる。こ
の粒子は、基板端面部を効率良く処理する。プラズマ中
の粒子のドリフト方向が単一方向の場合、基板面と略垂
直な軸について基板を回転させ、均一な端面処理を施
す。

【００２７】本発明においては、半導体装置の絶縁膜周
囲に接して、絶縁膜への水分の混入を防止する膜を形成
し、絶縁膜中に混入した水分が素子の急激な温度変化等
によって膨張したり爆発することにより素子端面部が絶
縁不良を起こすことを未然に防止できる。

【００２８】水分混入を防止する物質を非晶質の窒化珪
素膜とすると、非晶質窒化珪素の水分の侵入や不純物で
ある可動イオンなどの動きを防止できる。さらに、窒化
珪素は、レジンＳｉＯ₂等には劣るものの絶縁性に優れ
ているため、レジン，ＳｉＯ₂等と積層し、絶縁耐圧に
優れかつ高信頼性の高耐圧半導体素子を実現できる。

【００２９】

【実施例】《実施例１》図１は、プラズマの主生成位置
を基板の輪郭部を囲むような形状とし、プラズマを発生
させる電極が基板周囲を囲むようにした本発明によるプ
ラズマＣＶＤ半導体製造装置の実施例の縦断面を示す図
である。本実施例のプラズマＣＶＤ半導体製造装置は、
真空容器１０１と、真空容器１０１内を排気する排気装
置１０２と、真空容器１０１に反応ガスを導入するガス
ノズル１０３，１０４と、処理すべき基板１１０を載せ
る基板ホルダ１０５と、真空容器１０１を接地するアー
ス１０６と、真空容器１０１とは絶縁され基板ホルダ１
０５に高周波電界を印加する高周波電源１０７と、基板
１１０の輪郭部を囲むように設置された電極１０８と、
基板ホルダ１０５とは対向する真空容器１０１の上部に
配置され石英やアルミナ等からなる絶縁物質のふた１０
９とにより構成されている。なお、ここでは図示してい
ないが、ガスノズル１０３，１０４には、反応ガスの流
量制御装置やガスボンベ等が接続されている。

【００３０】図２は、図１のプラズマＣＶＤ半導体製造
装置の横断面を示す図である。例えば６インチのシリコ
ン基板１０１の場合、内直径約１７０ｍｍの筒上の電極
１０８が、シリコン基板１０１の輪郭部を囲むように配
置される。電極１０８は、真空容器１０１と電気的に接
続されており、常にア−ス１０６の電位になっている。

【００３１】このような構成のプラズマＣＶＤ半導体製
造装置を用い、半導体基板１０１の端部に成膜処理を施
すプロセスを説明する。基板ホルダ１０５上に基板１１
０を載せ、真空容器１０１内を１×１０の−６乗Ｔｏｒ
ｒ程度まで真空排気する。次に、ガスノズル１０４から
モノシランガスを真空容器１０１内に導入するととも
に、ガスノズル１０３から酸素ガスを真空容器１０１内
に導入する。その後、高周波電源１０７から例えば１
３．６ＭＨｚの高周波電力１００Ｗを印加する。この高
周波電源１０７から印加される電界は、半導体基板１１
０と電極１０８間との間に集中し、先に導入されている
反応ガスをプラズマ状態にする。このとき生成されたプ
ラズマは、ちょうど半導体基板の端面部を囲むように形
成されて、半導体基板の端面部にのみＳｉＯ₂膜を形成
する。所望の膜厚のＳｉＯ₂膜を形成した後に、酸素ガ
スに代えて、窒素ガスを導入すると、ＳｉＯ₂膜と窒化
珪素ＳｉＮ膜との積層膜を形成できる。

【００３２】図３は、半導体基板１１０の端面部付近を
拡大して示す図である。この半導体基板は、比抵抗５０
０Ω・ｃｍの低濃度のＮ型シリコンからなるＮベ−ス層
３０４と、その下面３１３側に不純物としてアルミニウ
ムがド−プされたＰ型シリコン層のＰエミッタ３０５
と、上面側に不純物としてアルミニウムがド−プされた
Ｐ型シリコン層のＰベ−ス３０３と、高濃度にド−プさ
れたＮ型層からなるＮエミッタ３０１とを有し、上面に
は、電極となるアルミニウム３０２の膜が形成され、サ
イリスタ動作を示す構造となっている。また、基板１１
０の端面部は、この端面部での電界を緩和するために、
負ベベル状に形成されている。

【００３３】図４は、従来のプラズマＣＶＤ装置の構造
の一例の縦断面を示す図である。この従来のＣＶＤ装置
においては、半導体基板１１０の表面部に形成する膜を
高品質かつ均一に成膜することについては考慮されてい
るが、半導体基板１１０の端面部の膜を高品質かつ均一
に成膜することについては配慮が無い。すなわち、プラ
ズマを発生させるための電極４０１が基板１１０の面と
対向しており、反応ガスの吹き出し口４０２も基板１１
０の面に向かっているだけである。

【００３４】これに対し、図１および図２に示した本発
明のプラズマＣＶＤ半導体製造装置によれば、図３にお
いて、負ベベル形状が始まる３０９および３１２付近か
ら周辺部に向かってプラズマと接しており、ベベル形状
周囲に主な成膜処理を実行できる。

【００３５】図５は、アルミニウム電極３０８から基板
端面部を通過しＰエミッタ下面３１３に至るまでの表面
に成膜されたＳｉＮ膜の膜厚の変化を示す図である。図
４の従来のプラズマＣＶＤ装置により成膜された膜厚の
分布と比べ、本実施例のプラズマＣＶＤ半導体製造装置
によれば、端面部において高品質かつ均一な膜を高速に
成膜できる。

【００３６】また、本実施例のプラズマＣＶＤ半導体製
造装置によれば、導入するガス種を例えばモノシランガ
スと酸素との組合せからモノシランガスとアンモニアと
の組合せに代えると、１台のプラズマＣＶＤ半導体製造
装置のみで、しかも形成された絶縁膜面を大気中の水分
や異物等の汚染物質にさらすことなく、上記のような積
層絶縁膜を形成できる。

【００３７】《実施例２》図６は、図１の実施例の構造
に加えて、特に、ガスノズルから導入されガスが基板端
面部に向うようにした本発明によるプラズマＣＶＤ半導
体製造装置の実施例の縦断面を示す図であり、図７は、
そのプラズマＣＶＤ半導体製造装置の横断面を示す図で
ある。

【００３８】本実施例の真空容器１０１，排気装置１０
２，基板ホルダ１０５は、図１に示したプラズマＣＶＤ
半導体製造装置と同様である。本実施例においては、真
空容器１０１と電気的に接続された筒上のガス管を基板
１１０の周囲を囲むように配置し、基板１１０の端面部
に向ってガスノズル６０１を形成してある。外部より導
入された反応ガスは、基板１１０の周囲を囲むガスノズ
ル６０１の直径０．５ｍｍ程度の多数の小孔から、基板
１１０の端面部に向かって、真空容器１０１内に放出さ
れる。また、図１のプラズマＣＶＤ半導体製造装置と同
様の位置にも、ガスノズル６０２が設けられている。ガ
スノズル６０１から導入されたガスは、高周波電源１０
７から高周波電界が印加されると、基板１１０の端面部
とガスノズル６０１との間に集中した電界によりプラズ
マ状態となり、基板１１０の端面部に成膜できる。

【００３９】本実施例によれば、実施例１と同様に、基
板１１０の端面部において、均一な膜厚で膜を形成でき
る。導入するガス種を代えると、１台のプラズマＣＶＤ
半導体製造装置のみで、しかも形成された絶縁膜面を大
気中の水分や異物等の汚染物質にさらさすことなく、積
層の絶縁膜を形成できる。さらに、実施例１の場合と比
べて、ガスの流れに方向性があるので、基板１１０の端
面部に向かう成膜種の密度が高くなり、高速に成膜でき
る。

【００４０】《実施例３》次に、プラズマ１１１中の励
起粒子を磁界または電界によりドリフトさせ、このドリ
フト方向を基板１１０の端面部方向とし、基板１１０の
端面部にプラズマ１１１中の励起状態の粒子を効率良く
到達させ、基板端面部を能率的にプラズマ処理する実施
例を説明する。

【００４１】図８は、本実施例におけるプラズマと基板
端面部との関係を示す図である。プラズマ生成位置で発
生したプラズマ１１１の中の荷電粒子は、基板１１０に
直流バイアス電界を印加すると、この直流バイアス電界
により引き出され、基板１１０の端面部に到達し、この
基板１１０の端面部を処理する。なお、磁界を印加する
と、プラズマ１１１の中の荷電粒子が、磁力線に沿って
ドリフトする性質を利用し、基板１１０の端面部を処理
できる。直流バイアス電界を印加する前者の方式では、
印加されるバイアス電界方向を基板１１０の端面方向に
すると、基板１１０の端面部のプラズマ処理効率を上げ
ることができる。また、磁界を印加する方式では、磁力
線の方向をやはり基板端面方向にすると、基板１１０の
端面部のプラズマ処理効率を上げることができる。この
ように、電界または磁界によりプラズマ中の荷電粒子を
引き出すと、上記実施例１および２の場合と比べて、基
板に到達する荷電粒子のエネルギが高くなるので、より
高品質な膜を形成できる。

【００４２】図９は、磁界と電界とによりプラズマを発
生させるとともに、プラズマ中の荷電粒子を磁力線に沿
って輸送し、基板端面部を処理するプラズマＣＶＤ半導
体製造装置の全体構造を示す図である。本実施例のプラ
ズマＣＶＤ半導体製造装置は、ステンレス等の金属から
なる真空容器９０１と、真空容器９０１内を排気する真
空ポンプ９０２と、石英製のマイクロ波導入窓９０３と
マイクロ波導波管９０２とを介して真空容器９０１に連
結したマイクロ波発生装置９０４と、真空容器９０１を
取り囲むように配置され最大例えば１０００ガウスまで
発生可能な磁界コイル９０５とからなる。半導体基板９
０６は、マイクロ波の進行方向とほぼ平行に配置され、
成膜中、真空容器９０１外部に備えられたモ−タ９０８
により回転する。

【００４３】マイクロ波発生装置９０４は、周波数２．
４５ＧＨｚのマイクロ波電界を発生させ、マイクロ波導
波管９０２および石英窓９０３を透過させ、真空容器９
０１内に照射する。一方、磁界コイル９０５は、真空容
器９０１に磁界を印加する。導入されたガスは、これら
マイクロ波電界および磁界により、プラズマ状態とな
る。プラズマの発生位置は、２．４５ＧＨｚの電界周波
数と電子サイクロトロン共鳴条件となる８７５ガウスの
位置である。この共鳴位置で生成されたプラズマ中の荷
電粒子は、磁力線に沿って磁束密度が減少する方向に拡
がる。本実施例のプラズマＣＶＤ半導体製造装置では、
この磁束密度が減少する方向を基板９０６の面と平行と
し、荷電粒子のドリフト方向を基板９０６の端面方向と
なるように、基板９０６を配置してある。基板９０６は
モ−タ９０８により回転させられるので、基板９０６の
端面部には膜厚および膜質がより均質な膜を形成でき
る。また、荷電粒子のドリフトエネルギーを利用してい
るので、高エネルギーの粒子が基板の端面部に到達し、
この粒子が成膜に寄与するため、高品質の膜を形成でき
る。

【００４４】これまでの実施例においては、半導体基板
の端面部への成膜についてのみ述べてきたが、端面部の
ドライエッチング，アッシング，異物の除去等の作業に
関しても、同様の効果が得られる。

【００４５】《実施例４》図１０は、半導体基板端面部
にポリイミドを形成した後に、実施例１から３のいずれ
かに記載のプラズマＣＶＤ半導体製造装置によりＳｉＮ
膜を形成したサイリスタ素子端面部の横断面を示す図で
ある。

【００４６】図１１は、ポリイミド膜を形成した後にＳ
ｉＮ膜を形成していない従来構造のサイリスタ素子を湿
度５０％，４０％，２０％の室温環境に最大４０時間放
置した場合のサイリスタ素子の質量変化と、ポリイミド
膜形成後に本発明によりＳｉＮ膜を形成したサイリスタ
素子を湿度８０％の室温環境に最大４０時間放置した場
合のサイリスタ素子の質量変化とを比較して示す特性図
である。

【００４７】このような質量の変化は、ポリイミド膜が
大気中の水分を吸収して生ずると考えられる。本発明に
よりＳｉＮ膜を形成したサイリスタ素子では、８０％の
多湿条件においても、低湿中に保存された従来構造の素
子と比べて、質量の変化が少なく、水分の吸収が著しく
抑制されていることがわかる。水分を吸収した半導体基
板の場合、素子をパッケ−ジする際などに、素子が一時
的に高温となる条件下では、吸収されていた水分が膨張
し、場合によっては局所的に爆発する等の現象を引き起
こし、素子の不良を発生させる。このような不良を起こ
す水分吸収のしきい値は、図１１の特性図において、相
対質量が約１付近である。これに対し、本発明のプラズ
マＣＶＤ半導体製造装置によりポリイミド上にＳｉＮ膜
を形成すれば、上記素子の不良を著しく低下させること
ができる。

【００４８】《実施例５》図１２は、本発明により製造
されるサイリスタ素子の一実施例の構造を示す縦断面図
である。サイリスタ素子は、３個以上のｐｎ接合を有
し、電気的トリガ手段または光学的トリガ手段等によ
り、電流阻止状態から導通状態に切り替られ、その逆に
切り替えられる半導体装置である。

【００４９】高耐圧半導体装置の主電流が流れる主サイ
リスタ部Ｍは、ｎ型ベ-ス層１２０１，ｐ型ベ-ス層１２
０２，ｐ型エミッタ層１２０３，ｎ型エミッタ層１２０
４の４つの半導体層と、ｐ型エミッタ層１２０３に接続
されたアノード電極１２０５と、ｐ型ベ-ス層１２０２
に部分的に短絡されてｎ型エミッタ層１２０４に接続さ
れたカソード電極１２０６とからなる。

【００５０】補助サイリスタ部Ａは、ｎ型ベ-ス層１２
０１，ｐ型ベ-ス層１２０２，ｐ型エミッタ層１２０
３，ｎ型エミッタ層１２４２の４つの半導体層と、ｐ型
エミッタ層１２０３に接続されたアノード電極１２０５
と、ｐ型ベ-ス層１２０２に部分的に短絡されてｎ型エ
ミッタ層１２４２に接続されたカソード電極１２６２と
からなる。

【００５１】受光部サイリスタＴは、ｎ型ベ-ス層１２
０１，ｐ型ベ-ス層１２０２，ｐ型エミッタ層１２０
３，ｎ型エミッタ層１２４１の４つの半導体層と、ｐ型
エミッタ層１２０３に接続されたアノード電極１２０５
と、ｐ型ベ-ス層１２０２に部分的に短絡されてｎ型エ
ミッタ層１２４１に接続されたカソード電極１２６１と
からなる。

【００５２】高耐圧半導体装置の基板端面部には、第１
のパッシベーション膜であるポリイミド１２８０と、第
２のパッシベーション膜であるＳｉＮ膜である１２８１
と、第３のパッシベ−ション膜であるレジン１２８２と
が形成されている。

【００５３】図１２のような構造の高耐圧半導体装置に
順方向電圧が印加され、その印加電圧が高くなると、ｐ
型ベ-ス層およびｎ型ベ-ス層に空乏層が拡がる。この状
態が長時間に亘り継続すると、パッシベーション膜中に
可動電荷が多く含まれる場合に、電荷がｎ型ベ-ス層の
表面に偏析し、ｎ型ベ-ス層１２０１の表面がｐ型に反
転し、半導体表面に反転層が形成され、電流のリ−クま
たはサイリスタの誤点弧を引き起こす。

【００５４】また、膜中に水分が多く含まれると、やは
り水分が偏り、サイリスタ素子に流れる電流が雷サ−ジ
等のように急激に増加する際などに、素子の温度が急激
に上昇し、絶縁膜中にボイドを発生させるなどの現象が
発生し、サイリスタの電極間の絶縁不良を引き起こす。

【００５５】これに対して、本発明の絶縁膜形成方法に
よれば、ＳｉＮ膜が不純物または水分の移動を妨げ、レ
ジン中の可動電荷の移動も妨げるので、上記の電荷偏析
による反転層の形成を抑制できる。また、膜中の水分が
少なくなり、水分の偏りも抑えられるため、絶縁膜中の
ボイド形成を防止できる。その結果、漏れ電流が経時的
に増大する劣化が生じない。

【００５６】図１３は、従来構造のサイリスタと本発明
によるサイリスタとに８０００Ｖの順方向阻止電圧を１
２５℃の高温で１０００時間印加した信頼性試験の前後
における阻止状態での電圧−電流特性を示す図である。
本発明による素子構造では、特性がほとんど変化しない
のに対して、従来の素子構造においては、リ−ク電流が
著しく増加している。

【００５７】本実施例においては、サイリスタ素子につ
いて説明したが、本発明の効果は、サイリスタ素子に限
られるものではなく、半導体基板の上面と下面とに電圧
を印加し、導通状態と絶縁状態との間でスイッチング，
整流，増幅等のいずれかを行なう素子の場合、リ−ク電
流が低下し、電極間の絶縁性が確保され、長期に亘たる
素子の信頼性が大幅に向上する。

【００５８】《実施例６》図１４は、本発明のサイリス
タ素子を他励式整流回路に適用した電力変換装置の実施
例の回路構成を示す図である。３相交流電源ＶＲ，Ｖ
Ｓ，ＶＴからの電力は、上ア−ムのスイッチ群Ｔ１，Ｔ
３，Ｔ５と下ア−ムのスイッチ群Ｔ２，Ｔ４，Ｔ６とか
らなる３相ブリッジ整流回路により整流され、負荷イン
ダクタンスＬおよび負荷抵抗Ｒに供給される。各スイッ
チ群には、本発明による高耐圧半導体装置を複数個直列
に接続して用いる。

【００５９】このような電力変換装置に本発明のサイリ
スタを用いると、素子が長期の使用に耐えることから、
素子交換や素子故障による電力変換所の停止回数を大幅
に削減でき、安定な電力供給が可能になる。

【００６０】本実施例においては、他励式ＡＣ−ＤＣ電
力変換装置について述べたが、本発明の効果は、ＤＣ−
ＡＣ電力変換装置，自励式変換装置，直流送電装置，周
波数変換装置等についても、同様である。

【００６１】

【発明の効果】本発明によれば、端面部の絶縁保護膜を
ポリイミ等の有機膜やＳｉＯ₂膜と水分の侵入を防ぐＳ
ｉＮ膜との積層膜とし、高信頼性の高耐圧半導体装置を
製造できる。この高信頼性の高耐圧半導体装置を用いる
と、電力変換器を小型化，大容量化でき、信頼性を著し
く上げることが可能である。

【００６２】また、素子の端面部にも良好な膜を形成で
きる成膜装置を備えた半導体製造装置が得られる。

【図面の簡単な説明】

【図１】プラズマの主生成位置を基板の輪郭部を囲むよ
うな形状とし、プラズマを発生させる電極が基板周囲を
囲むようにした本発明によるプラズマＣＶＤ半導体製造
装置の実施例の縦断面を示す図である。

【図２】図１のプラズマＣＶＤ半導体製造装置の横断面
を示す図である。

【図３】半導体基板の端面部付近を拡大して示す図であ
る。

【図４】従来のプラズマＣＶＤ装置の構造の一例の縦断
面を示す図である。

【図５】アルミニウム電極から基板端面部を通過しＰエ
ミッタ下面に至るまでの表面に成膜されたＳｉＮ膜の膜
厚の変化を示す図である。

【図６】図１の実施例の構造に加えて、特に、ガスノズ
ルから導入されガスが基板端面部に向うようにした本発
明によるプラズマＣＶＤ半導体製造装置の実施例の縦断
面を示す図である。

【図７】図６のプラズマＣＶＤ半導体製造装置の横断面
を示す図である。

【図８】本実施例におけるプラズマと基板端面部との関
係を示す図である。

【図９】磁界と電界とによりプラズマを発生させるとと
もに、プラズマ中の荷電粒子を磁力線に沿って輸送し、
基板端面部を処理するプラズマＣＶＤ半導体製造装置の
全体構造を示す図である。

【図１０】半導体基板端面部にポリイミドを形成した後
に、実施例１から３のいずれかに記載のプラズマＣＶＤ
半導体製造装置によりＳｉＮ膜を形成したサイリスタ素
子端面部の横断面を示す図である。

【図１１】ポリイミド膜を形成した後にＳｉＮ膜を形成
していない従来構造のサイリスタ素子を湿度５０％，４
０％，２０％の室温環境に最大４０時間放置した場合の
サイリスタ素子の質量変化と、ポリイミド膜形成後に本
発明によりＳｉＮ膜を形成したサイリスタ素子を湿度８
０％の室温環境に最大４０時間放置した場合のサイリス
タ素子の質量変化とを比較して示す特性図である。

【図１２】本発明により製造されるサイリスタ素子の一
実施例の構造を示す縦断面図である。

【図１３】従来構造のサイリスタと本発明によるサイリ
スタとに８０００Ｖの順方向阻止電圧を１２５℃の高温
で１０００時間印加した信頼性試験の前後における阻止
状態での電圧−電流特性を示す図である。

【図１４】本発明のサイリスタ素子を他励式整流回路に
適用した電力変換装置の実施例の回路構成を示す図であ
る。

【符号の説明】

１０１真空容器１０２排気装置１０３ガスノズル１０４ガスノズル１０５基板ホルダ１０６ア−ス１０７高周波電源１０８電極１０９真空容器ふた１１０基板１１１プラズマ３０１Ｎエミッタ３０２カソ−ド電極アルミ３０３Ｐベ−ス層３０４Ｎベ−ス層３０５Ｐエミッタ層３０６ＳｉＮ膜３０８カソ−ド電極３０９負ベベル開始点３１０負ベベル終了点３１１負ベベル終了点３１２負ベベル開始点４０１電極４０２ガス吹き出し口６０１ガスノズル６０２ガスノズル９０１真空容器９０２マイクロ波導波管９０３石英９０４マイクロ波発生装置９０５磁界コイル９０６基板９０７電子サイクロトロン共鳴位置９０８モ−タ９０９ガス導入口９１０ポンプ１２０１Ｎベ−ス層１２０２Ｐベ−ス層１２０３Ｐエミッタ層１２０４Ｎエミッタ１２０６カソ−ド電極１２４１Ｎエミッタ１２４２Ｎエミッタ１２６１カソード１２６２カソード１２８０ポリイミド１２８１ＳｉＮ膜１２８２レジン

フロントページの続き (72)発明者望月康弘茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】真空容器と、前記真空容器内で半導体基
板を保持する手段と、前記真空容器に開口し反応ガスを
導入する手段と、導入された前記反応ガスをプラズマ化
させる手段とを備え、プラズマを用い前記半導体基板を
処理する半導体製造装置において、前記プラズマ化手段が、前記半導体基板の輪郭と略相似
形であり少なくとも前記半導体基板の輪郭を囲む位置に
主たるプラズマを生成させる手段を含むことを特徴とす
る半導体製造装置。
【請求項２】請求項１に記載の半導体製造装置におい
て、前記プラズマ生成手段が、前記半導体基板の輪郭と略相
似形でありかつ少なくとも前記半導体基板の輪郭を囲む
位置に配置された電極であることを特徴とする半導体製
造装置。
【請求項３】請求項１に記載の半導体製造装置におい
て、前記プラズマ生成手段が、前記半導体基板の輪郭と略相
似形でありかつ少なくとも前記半導体基板の輪郭を囲む
位置に配置され前記反応ガスを前記半導体基板の輪郭に
向かって導入するガスノズルを備えた電極であることを
特徴とする半導体製造装置。
【請求項４】真空容器と、前記真空容器内で半導体基
板を保持する手段と、前記真空容器に開口し反応ガスを
導入する手段と、導入された前記反応ガスをプラズマ化
させる手段とを用い、プラズマにより前記半導体基板を
処理する半導体製造方法において、前記半導体基板の輪郭を囲む位置に主たるプラズマを生
成させる手順を含むことを特徴とする半導体製造方法。
【請求項５】請求項４に記載の半導体製造方法におい
て、前記半導体基板の輪郭を囲む位置に高周波電界を印加し
前記主たるプラズマを生成させる手順を含むことを特徴
とする半導体製造方法。
【請求項６】請求項１に記載の半導体製造方法におい
て、前記半導体基板の輪郭に向かって前記反応ガスを導入し
つつ、前記半導体基板の輪郭を囲む位置に高周波電界を
印加し前記主たるプラズマを生成させる手順を含むこと
を特徴とする半導体製造方法。
【請求項７】真空容器と、前記真空容器内で半導体基
板を保持する手段と、前記真空容器に開口し反応ガスを
導入する手段と、導入された前記反応ガスをプラズマ化
させる手段とを備え、プラズマを用い前記半導体基板を
処理する半導体製造装置において、前記生成されたプラズマ中の粒子を電界および／または
磁界により前記半導体基板面と略平行にドリフトさせ前
記半導体基板の端面部に導く手段を含むことを特徴とす
る半導体製造装置。
【請求項８】請求項７に記載の半導体製造装置におい
て、前記プラズマ中の粒子のドリフト中に前記半導体基板を
基板面と略垂直な軸のを中心として回転させる手段を備
えたことを特徴とする半導体製造装置。
【請求項９】真空容器と、前記真空容器内で半導体基
板を保持する手段と、前記真空容器に開口し反応ガスを
導入する手段と、導入された前記反応ガスをプラズマ化
させる手段とを用い、プラズマにより前記半導体基板を
処理する半導体製造方法において、前記生成されたプラズマ中の粒子を電界および／または
磁界により前記半導体基板面と略平行にドリフトさせ前
記半導体基板の端面部に導くことを特徴とする半導体製
造方法。
【請求項１０】半導体基板中に少なくともひとつのＮ
型半導体層とＰ型半導体層との接合部分を持ち、前記基
板の上面および下面に電極を有し、前記電極から電圧を
印加される半導体装置において、前記半導体基板の端面部が、絶縁膜と当該絶縁膜中への
外部からの水分の混入を防止する膜との積層膜により覆
われていることを特徴とする半導体装置。
【請求項１１】請求項１０に記載の半導体装置におい
て、前記水分混入防止膜が、非晶質の窒化珪素膜であること
を特徴とする半導体装置。
【請求項１２】請求項１０または１１に記載の半導体
装置をブリッジ整流回路の整流素子として用い交流電力
を直流電力に変換する電力変換装置。
【請求項１３】半導体基板中に少なくともひとつのＮ
型半導体層とＰ型半導体層との接合部分を持ち、前記基
板の上面および下面に電極を有し、前記電極から電圧を
印加される半導体装置の製造方法において、前記半導体基板の端面部に、パッシベーションにより絶縁膜を形成し、前記半導体基板の輪郭と略相似形であり少なくとも前記
半導体基板の輪郭を囲む位置に主たるプラズマを生成さ
せる手段により非晶質の窒化珪素膜を形成し、パッシベーションによりレジン膜を形成することを特徴
とする半導体装置の製造方法。