KR101513292B1 - 도체 패턴 형성방법 - Google Patents

도체 패턴 형성방법 Download PDF

Info

Publication number
KR101513292B1
KR101513292B1 KR1020130030376A KR20130030376A KR101513292B1 KR 101513292 B1 KR101513292 B1 KR 101513292B1 KR 1020130030376 A KR1020130030376 A KR 1020130030376A KR 20130030376 A KR20130030376 A KR 20130030376A KR 101513292 B1 KR101513292 B1 KR 101513292B1
Authority
KR
South Korea
Prior art keywords
forming
conductor pattern
support
primary
corrosion
Prior art date
Application number
KR1020130030376A
Other languages
English (en)
Other versions
KR20140115615A (ko
Inventor
임병준
김덕현
Original Assignee
(주)파트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)파트론 filed Critical (주)파트론
Priority to KR1020130030376A priority Critical patent/KR101513292B1/ko
Publication of KR20140115615A publication Critical patent/KR20140115615A/ko
Application granted granted Critical
Publication of KR101513292B1 publication Critical patent/KR101513292B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 특정 영역만 선택적으로 도금하여 도체 패턴을 형성하는 방법에 관한 것으로, 수지로 형성된 지지체에 미세하고 복잡한 패턴을 용이하게 형성할 수 있는 효과가 있다. 또한, 초박형의 지지체에도 패턴 형성이 가능한 효과가 있고, 도체 패턴을 형성하는 것에 있어서 제조 단가가 낮고 공정이 간소하다는 장점이 있다.
본 발명의 도체 패턴 형성방법은 지지체의 표면 중 적어도 일부를 부식처리하여 부식면(腐蝕面)을 형성하는 단계, 상기 부식면 중 적어도 일부를 포함하는 지지체의 표면 중 적어도 일부에 레이저를 조사하여 조화면(粗化面)을 형성하는 단계 및 상기 조화면 중 적어도 일부에 도금층을 형성하는 단계를 포함한다.

Description

도체 패턴 형성방법{METHOD FOR STRUCTURING CONDUCTIVE PATTERN}
본 발명은 도체 패턴 형성방법에 관한 것이다. 더욱 상세하게는, 특정 영역만 선택적으로 도금하여 도체 패턴을 형성하는 방법에 관한 것이다.
정보통신 기술이 발달함에 따라, 전자 기기에 실장되는 패키지 소자의 크기도 점차 소형화, 경량화되고 있다. 패키지 소자란, 예를 들어, 패키지 형태로 실장된 안테나, 회로 기판, 각종 센서, 반도체 칩 등을 의미한다.
패키지 소자에 있어서, 각종 소자 또는 단자의 전기적 연결을 위하여, 각종 소자 또는 단자를 와이어링하는 대신에 패키지 소자의 지지체의 표면에 도체 패턴을 형성하여 전기적으로 연결하는 것은 패키지 소자의 소형화에 특히 유리하다. 또한, 패턴의 피치 및 폭이 미세화된 회로나 안테나 패턴 등을 형성하는데 있어서도 지지체의 표면에 도체 패턴을 형성하는 것이 더욱 정교한 패턴을 구현할 수 있고, 높은 수율을 달성할 수 있다.
지지체에 도체 패턴을 구현하는 방법으로 마스크를 이용하여 특정 부분만 노출시키고 도금하는 방법, 에칭 레지스트 막을 형성하여 특정 부분만 에칭하여 도금하는 방법(이상, 일본 공개특허공보 특개평11-17442에 개시됨.), 이중 사출 공정을 이용하는 방법, 레이저에 의해 지지내료 내에서 부분적으로 금속핵을 노출시켜 도금하는 방법(대한민국 등록특허 10-0716486에 개시됨.)등이 알려져 있다.
그러나 마스크를 이용하여 특정 부분만 노출시키고 도금하는 방법과 에칭 레지스트 막을 형성하여 특정 부분만 에칭하여 도금하는 방법은 정교한 도체 패턴을 형성하는데 한계가 있고 도금의 경계면이 고르지 못하다는 단점이 있었다.
이중 사출 공정을 이용하는 방법은 패턴의 경계면을 고르게 형성할 수 있다는 장점이 있지만, 사출물을 얇게 만들 수 없어 초박형 패키지 소자 등에 사용할 수 없고, 미세하고 복잡한 패턴을 구현하는데 한계가 있었다. 또한, 패턴을 수정하기 위해서는 금형을 새로 제작해야 하므로 패턴의 수정이 어렵다는 단점이 있었다.
레이저에 의해 지지내료 내에서 부분적으로 금속핵을 노출시켜 도금하는 방법은 이중 사출 공정의 단점인 초박형 패키지 소자 문제와 미세하고 복잡한 패턴을 구현하는 문제점을 해결하였다. 그러나 지지체의 굴곡진 부분에는 레이저가 정상적으로 도달하지 못해 금속핵이 노출되지 않는 문제점이 발생하였다.
따라서 일반적으로 통용되는 수지로 제작된 구조물로서 초박형으로 제작될 수 있고, 미세하고 복잡한 패턴을 용이하게 형성할 수 있으면서 그 제조 단가가 낮은 도체 패턴 형성방법에 대한 요구가 증대되어 왔다.
본 발명은 수지로 형성된 지지체에 미세하고 복잡한 패턴을 용이하게 형성하면서도 지지체를 초박형으로 제작할 수 있고 제조 단가가 낮은 도체 패턴 형성방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명의 도체 패턴 형성방법은 표면이 1차 조화(粗化)처리되어 1차 디펙트(defect)가 형성된 1차 조화면(粗化面)을 포함하는 지지체를 형성하는 단계, 상기 1차 조화면 중 적어도 일부에 레이저를 조사하여 상기 1차 디펙트보다 작고 상기 1차 디펙트 내부에 위치하고 2차 디펙트가 형성된 2차 조화면을 형성하는 단계, 상기 2차 조화면 중 적어도 일부에 도금 촉매를 처리하는 단계 및 상기 2차 조화면 중 적어도 일부에 도금층을 형성하는 단계를 포함하되, 상기 지지체를 형성하는 단계는, 상기 1차 조화면이 대응되는 부분의 금형의 표면이 부식(腐蝕)처리된 금형으로부터 사출되어 형성된다.
삭제
상기 도체 패턴 형성방법에 있어서, 상기 부식처리된 금형의 표면은 부식용액과 반응하여 상기 금형의 표면이 조화된 것을 특징으로 할 수 있다.
상기 도체 패턴 형성방법에 있어서, 상기 부식처리된 금형의 표면은 샌딩입자와 충돌하여 상기 금형의 표면이 조화된 것을 특징으로 할 수 있다.
상기 도체 패턴 형성방법에 있어서, 상기 부식처리된 금형의 표면은 상기 표면에 전기가 방전되어 상기 금형의 표면이 조화된 것을 특징으로 할 수 있다.
상기 도체 패턴 형성방법에 있어서, 상기 1차 조화면은 상기 지지체의 굴곡된 표면에 형성된 것을 특징으로 할 수 있다.
삭제
상기 도체 패턴 형성방법에 있어서, 상기 1차 디펙트 및 상기 2차 디펙트는 표면에 형성된 균열(crack) 또는 홀(hole)을 포함 할 수 있다.
삭제
삭제
상기 도체 패턴 형성방법에 있어서, 상기 1차 조화면은 상기 1차 조화면이 아닌 지지체의 표면보다 상기 레이저의 반사율이 낮을 수 있다.
삭제
상기 도체 패턴 형성방법에 있어서, 상기 도금 촉매는 귀금속 촉매 또는 희토류 촉매를 포함할 수 있다.
상기 도체 패턴 형성방법에 있어서, 상기 도금 촉매는 팔라듐을 포함할 수 있다.
상기 도체 패턴 형성방법에 있어서, 상기 도금 촉매를 처리하는 단계는, 상기 2차 조화면의 디펙트 내부에 도금 촉매가 침투되어 촉매 도금층이 형성될 수 있다.
상기 도체 패턴 형성방법에 있어서, 상기 도금층을 형성하는 단계는, 상기 촉매 도금층에 밀착되어 형성되는 도금층을 형성할 수 있다.
상기 도체 패턴 형성방법에 있어서, 상기 지지체는 ABS(Acrylonitrile-Butadiene-Styrene)수지, PC(polycarbonate)수지 또는 LCP(Liquid Crystal Polymer) 중 선택된 하나 또는 둘 이상의 조합의 수지를 포함할 수 있다.
상기 도체 패턴 형성방법에 있어서, 상기 지지체는 0.1% 내지 50% 중량비의 유리섬유(glass fiber)를 포함할 수 있다.
삭제
상기 도체 패턴 형성방법에 있어서, 상기 지지체를 형성하는 단계는 상기 지지체의 표면을 화학적 부식, 샌딩 부식 또는 전기방전 부식 중 선택된 하나 또는 둘 이상의 조합으로 이루어진 부식 처리를 하여 상기 1차 조화면을 형성하는 단계를 포함할 수 있다.
본 발명에 따르면, 수지로 형성된 지지체에 미세하고 복잡한 패턴을 용이하게 형성할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 초박형의 지지체에도 패턴 형성이 가능한 효과가 있다.
또한, 본 발명에 따르면, 도체 패턴을 형성하는 것에 있어서 제조 단가가 낮고 공정이 간소하다는 장점이 있다.
도 1은 본 발명의 도체 패턴이 형성된 지지체의 사시도이다.
도 2는 본 발명의 도체 패턴 형성방법을 설명하기 위한 순서도이다.
도 3은 본 발명의 지지체 형성 단계를 나타낸 공정 단면도이다.
도 4는 본 발명의 2차 조화면 형성 단계를 나타낸 공정 단면도이다.
도 5는 본 발명의 도금 촉매 처리 단계를 나타낸 공정 단면도이다.
도 6은 본 발명의 도금층 형성 단계를 나타낸 공정 단면도이다.
도 7은 본 발명의 각 단계에 따른 지지체 표면의 변화를 나타낸 단면도들이다.
본 발명의 설명에 있어서, 각 층 또는 면 등이 각 층 또는 면 "상(on)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"은 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다. 또한, 도면의 1차 조화면(110), 2차 조화면(130), 촉매 도금층(190) 및 도금층(200) 등의 모양 또는 두께 등은 설명의 편의성을 위해 과장되거나 모식적으로 도시될 수 있으며 실제로 도시된 것에 제한되어 해석되는 것은 아니다.
이하에서는 하기의 도면을 참조하여 본 발명에 따른 도체 패턴 형성방법을 상세하게 설명한다.
본 발명은 도체 패턴 형성방법에 관한 것이다. 도 1은 본 발명의 도체 패턴(200)이 형성된 지지체(100)의 사시도이고, 도 2는 본 발명의 도체 패턴 형성방법을 설명하기 위한 순서도이다. 도 7은 본 발명의 각 단계에 따른 지지체 표면의 변화를 나타낸 단면도들이다.
본 발명의 도체 패턴 형성방법은 지지체(100)를 형성하는 단계(S100), 2차 조화면(粗化面)(130)을 형성하는 단계(S200) 및 도금층(200)을 형성하는 단계(S400)를 포함한다.
본 발명에 따른 도체 패턴 형성방법이 수행되기 위해서, 먼저 소정의 패턴을 갖는 도금층(200)이 형성될 지지체(100)가 준비된다. 지지체(100)는 수지로 형성될 수 있다. 더욱 구체적으로, 지지체(100)는 ABS(Acrylonitrile-Butadiene-Styrene)수지, PC(polycarbonate)수지 또는 LCP(Liquid Crystal Polymer) 중 선택된 하나 또는 둘 이상의 조합의 수지를 포함할 수 있다. 또한 지지체(100)는 상기 수지를 포함하면서 일정 비율의 유리 섬유(glass fiber)를 더 포함할 수 있다. 지지체(100)가 유리 섬유를 포함하게 되면 지지체(100)의 강도가 강해지는 효과가 있다.
지지체(100)는 비도전성 금속화합물을 함유할 수도 있다. 비도전성 금속화합물은 레이저(140)가 조사되는 것에 의해 파괴될 수 있다. 비도전성 금속화합물은 레이저(140)에 의해 파괴되면서 금속화합물의 금속 이온 중 적어도 일부가 금속으로 환원될 수 있다. 환원된 금속을 중심으로 이후 단계에서 도금층(200)이 형성될 수 있다. 더욱 구체적으로, 비도전성 금속화합물은 스피넬(spinel), 페로브스카이트(perovskite), 델라포사이트(delafossite) 또는 이와 유사한 구조를 갖는 금속화합물일 수 있다. 예를 들면, 구리크롬스피넬(Copper chromite spinel, CuCr2O4)이 사용될 수 있다. 비도전성 금속화합물은 지지체(100)의 수지 등에 비해 상대적으로 소량 첨가될 수 있다. 더욱 구체적으로, 15중량% 미만으로 첨가될 수 있다. 구리크롬스피넬의 경우 5중량% 미만으로 첨가될 수 있다. 그러나 본 발명에서 비도전성 금속화합물의 첨가 비율은 일정한 범위로 제한되는 것은 아니다. 비도전성 금속화합물에 대한 더욱 상세한 설명은 대한민국 등록특허 10-0716486에 개시되어 있다.
첨부한 도 3을 참조하여, 본 발명의 지지체(100)를 형성 단계(S100)를 설명한다. 도 3은 본 발명의 지지체(100)를 형성하는 단계를 나타낸 공정 단면도이다. 도 3은 도 1의 도체 패턴이 형성된 지지체(100)를 A-A'선으로 절단한 단면도이다.
본 발명의 도체 패턴 형성방법의 지지체(100)를 형성 단계(S100)는 표면이 1차 조화(粗化)처리된 1차 조화면(110)을 포함하는 지지체를 형성하는 단계이다.
도 3을 참조하면, 1차 조화면(110)은 표면에 1차 디펙트가 형성되어 있을 수 있다. 1차 디펙트는 균열(crack) 또는 홀(hole)과 같은 표면상의 물리적 형태를 포함한다. 조화처리되지 않은 지지체(100)의 표면은 디펙트 등이 형성되지 않고 매끄러운 표면을 갖는다. 1차 조화면(110)은 조화처리되어 조화처리되지 않은 지지체(100)의 표면보다 거칠어지도록 형성된다.
1차 조화면(110)은 1차 조화면이 아닌 지지체(100)의 표면보다 레이저의 반사율이 낮을 수 있다. 2차 조화면(130)을 형성하는 단계(S200)에서, 1차 조화면(110)이 아닌 부분에 레이저(140)를 조사하여 지지체(100)의 표면을 조화처리하는 경우 지지체(100)의 표면에서 레이저(140)가 흡수되지 못하고 반사되는 비율이 높을 수 있다. 이러한 경우, 지지체(100)의 표면이 충분히 조화되지 않아 이후의 단계에서 도금층(200)이 잘 형성되지 못한다는 문제점이 있었다. 1차 조화면(110)은 디펙트 등에 의해 표면이 거칠게 형성되어 2차 조화면(130)을 형성하는 단계(S200)에서 레이저가 조사되었을 때, 흡수되는 비율이 높고, 일부가 반사되더라도 1차 조화면(110)의 다른 부분에 다시 조사되는 비율이 높을 수 있다. 따라서 1차 조화면(110)을 통해 레이저에 의한 2차 조화면(130)의 형성을 도울 수 있다.
특히, 지지체(100)의 굴곡진 부분에 레이저가 조사되는 경우 레이저의 반사율이 높을 수 있다. 또한, 지지체(100)의 굴곡진 부분에 레이저가 조사되는 경우 단위면적당 레이저에 의해 가해지는 에너지가 충분하지 못해 표면이 충분히 조화되지 않을 수 있다. 지지체(100)는 소정의 패턴을 갖는 도금층(200)이 형성되어 다른 디바이스에 실장될 수 있으므로, 하나 이상의 굴곡진 부분을 포함할 수 있다. 또한, 한정된 지지체(100) 표면을 효율적으로 활용하여 소정의 패턴을 갖는 도금층(200)을 형성하기 위해서는 지지체(100)의 굴곡진 부분에도 도금층(200)이 형성될 필요가 있다. 굴곡진 지지체(100)의 표면에 레이저를 효과적으로 조사하기 위해서는 지지체의 표면에 수직이 되도록 지지체 또는 레이저 다이오드를 회전 또는 이동시키는 것이 바람직하다. 그러나 제조 공정의 간소화 등을 위해서 지지체 또는 레이저 다이오드의 회전 또는 이동이 제한적일 수 있다. 이러한 경우 굴곡진 부분에서 충분한 표면 조화가 이루어지기 위해서는 표면의 레이저 반사율을 낮출 필요가 있다. 따라서 본 발명의 1차 조화면은 도금층이 형성될 부분 중 특히 굴곡된 지지체의 표면에 형성될 수 있다.
1차 조화면(110)은 1차 조화면(110)이 대응되는 부분의 금형의 표면이 부식(腐蝕)처리된 금형으로부터 사출되어 형성될 수 있다. 지지체(100)를 사출하는 금형의 특정 부분을 부식처리할 경우, 그 부분에 대응되어 사출되는 사출물의 표면은 다른 부분보다 거칠게 형성될 수 있다.
금형의 표면을 부식처리하여 부식면을 형성하는 방법은 화화적 부식처리 방법, 샌딩 부식처리 방법 또는 전기방전 부식처리 방법 중 선택된 하나 또는 둘 이상의 조합에 의해 이루어 질 수 있다.
화학적 부식처리 방법은 부식면을 형성하고자 하는 표면을 부식용액과 반응시켜 부식면을 형성하는 방법이다. 부식용액은 산성 또는 알칼리의 성질을 갖는 용액일 수 있다. 부식용액의 종류, 농도, 노출 시간 등을 조절하여 부식정도를 조절할 수 있다.
샌딩 부식처리 방법은 부식면을 형성하고자 하는 표면에 샌딩입자를 충돌시켜 부식면을 형성하는 방법이다. 샌딩입자는 지지체의 표면과 충돌하여 지지체의 표면에 디팩트를 형성할 수 있는 입자이다. 샌딩 입자의 종류, 충돌 강도 및 처리 시간 등을 고려하여 부식정도를 조절할 수 있다.
화학적 부식처리 방법 및 샌딩 부식처리 방법은 부식처리를 하고자하는 표면만 노출되도록 마스킹을 한 후 부식처리를 하여 원하는 부분만 부식처리를 할 수 있다.
전기방전 부식처리 방법은 부식면을 형성하고자 하는 표면에 전기를 방전시켜 부식면을 형성하는 방법이다. 방전 부식은 부식면을 형성하고자 하는 표면 형상의 단자를 표면에 접촉하여 전기를 방전시키는 방법으로 수행될 수 있다. 방전되는 전력 및 시간 등에 의해 부식정도를 조절할 수 있다.
첨부한 도 4를 참조하여, 본 발명의 2차 조화면(130) 형성 단계(S200)에 대해 설명한다. 도 4는 본 발명의 2차 조화면(130) 형성 단계를 나타낸 공정 단면도이다. 도 4는 도 1의 도체 패턴이 형성된 지지체(100)를 A-A'선으로 절단한 단면도이다.
본 발명의 도체 패턴 형성방법 중 2차 조화면(130)을 형성하는 단계(S200)는 1차 조화면(110) 중 적어도 일부에 레이저(140)를 조사하여 2차 조화면(130)을 형성하는 단계이다. 1차 조화면(110)은 도금층(200)이 형성되는 면 중 일부에만 형성될 수 있기 때문에 도금층(200)이 형성되는 면 중 1차 조화면(110)이 아닌 부분에도 레이저(140)가 조사되어 2차 조화면(130)이 형성될 수 있다. 레이저(140)는 도금층(200)이 형성되는 면에만 조사되는 것이 바람직하다.
레이저(140)가 조사되면 표면은 2차 조화면(130)이 형성된다. 2차 조화면(130)은 그 표면에 형성된 2차 디펙트를 포함할 수 있다. 2차 디펙트는 1차 디펙트와 같이, 표면상에 형성된 균열 또는 홀 등의 물리적 형상을 포함할 수 있다. 2차 디펙트는 1차 디펙트보다 작게 형성될 수 있다. 더욱 구체적으로, 2차 조화면(130)을 형성하는 단계에서, 레이저(140)가 1차 디펙트에 조사되어 레이저가 조사된 1차 디펙트 부분에 2차 디펙트를 형성할 수 있다. 레이저(140)가 1차 디펙트 내부로 조사되는 경우에 2차 디펙트는 1차 디펙트의 내부에 형성될 수 있다.
상술한 것과 같이, 지지체(100)에 비도전성 금속화합물이 함유되어 있는 경우, 레이저(140)가 조사되면 지지체(100)의 표면에 2차 조화면(130)이 형성될뿐만 아니라 환원된 금속이 형성된다. 환원된 금속은 2차 조화면(130)의 2차 디펙트 사이에 침투된 상태로 석출되어 지지체(100)의 표면과 견고하게 결합될 수 있다. 특히, 1차 조화면(110)에 레이저(140)가 조사되어 형성된 2차 조화면(130)에는 1차 조화면(110)이 아닌 표면에 레이저(140)가 조사되어 형성된 조화면보다 금속이 지지체(100)의 표면과 더욱 견고하게 결합된다.
이후의 단계에서 레이저(140)가 조사된 2차 조화면(130)에는 도금 촉매가 침투될 수 있다. 특히, 상술한 비도전성 금속화합물이 함유되지 않은 지지체(100)의 경우 도금 촉매를 처리하는 과정이 반드시 포함될 수 있다. 도금 촉매는 지지체(100)의 표면 중 레이저(140)가 조사된 2차 조화면(130)에만 선택적으로 침투될 수 있다.
본 발명의 도체 패턴 형성방법은 2차 조화면을 형성하는 단계가 수행된 후에, 도금층을 형성하는 단계가 수행되기 전에, 2차 조화면 중 적어도 일부에 도금 촉매를 처리하는 단계(S300)를 더 포함할 수 있다.
첨부한 도 5를 참조하여, 본 발명의 도금 촉매 처리 단계(S300)에 대해 설명한다. 도 5는 본 발명의 도금 촉매 처리 단계를 나타낸 공정 단면도이다. 도 5는 도 1의 도체 패턴이 형성된 지지체(100)를 A-A'선으로 절단한 단면도이다.
도금 촉매를 처리하면 레이저(140)가 조사된 2차 조화면(130)에만 선택적으로 도금 촉매가 침투될 수 있다. 도금 촉매가 2차 조화면(130)에 침투되면 촉매 도금층(190)이 형성될 수 있다. 조화면(130)에 침투된 촉매 도금층(190)은 지지체(100)의 표면과 견고하게 결합될 수 있다. 특히, 1차 조화면(110)에 레이저(140)가 조사되어 형성된 2차 조화면(130)에는 1차 조화면(110)이 아닌 부분에 레이저가 조사된 표면 보다 촉매 도금층(190)이 더욱 견고하게 결합된다.
1차 조화면(110)과 2차 조화면(130)은 그 디펙트의 크기가 달라서 도금 촉매가 선택적으로 침투할 수 있다. 상대적으로 큰 디펙트를 갖는 1차 조화면(110)에는 도금 촉매가 침투되어 견고하게 결합되지 못할 수 있다. 2차 조화면(130)의 2차 디펙트는 상대적으로 크기가 작아 도금 촉매가 침투되어 견고하게 결합될 수 있다.
도금 촉매는 이후의 도금층(200)을 형성하는 단계에서 금속 이온이 환원되고 지지체(100)에 접착되는 것을 촉진한다. 이후의 도금 단계에서 도금 촉매가 침투된 2차 조화면(130)에만 선택적으로 도금층(200)이 형성된다.
도금 촉매는 귀금속 촉매 또는 희토류 촉매를 포함할 수 있다. 더욱 구체적으로, 도금 촉매는 팔라듐을 포함하는 촉매일 수 있다.
첨부한 도 6을 참조하여, 본 발명의 도금층(200) 형성 단계(S400)에 대해 설명한다. 도 6은 본 발명의 도금층(200) 형성 단계(S400)를 나타낸 공정 단면도이다. 도 6은 도 1의 도체 패턴이 형성된 지지체(100)를 A-A'선으로 절단한 단면도이다.
본 발명의 도체 패턴 형성방법의 도금층(200)을 형성하는 단계(S400)는 2차 조화면(130) 중 적어도 일부에 도금층(200)을 형성하는 단계이다. 2차 조화면(130) 전부에 도금층(200)이 형성될 수 있지만, 선택적으로 일부에만 도금층(200)이 형성될 수도 있다.
지지체(100)가 비전도성 금속화합물을 함유하고 있어, 레이저(140)에 의해 금속이 형성되어 있는 경우 도금용액이 금속을 중심으로 석출되어 지지체(100)와 견고하게 결합된다.
지지체(100)의 표면 중 적어도 일부가 촉매 도금 처리되어 촉매 도금층(190)이 형성된 경우, 도금용액이 촉매 도금층(190)에 밀착되며 석출되어 지지체(100)와 견고하게 결합된다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 지지체 110 : 1차 조화면
130 : 2차 조화면 140 : 레이저
190 : 촉매 도금층 200 : 도금층

Claims (20)

  1. 표면이 1차 조화(粗化)처리되어 1차 디펙트(defect)가 형성된 1차 조화면(粗化面)을 포함하는 지지체를 형성하는 단계;
    상기 1차 조화면 중 적어도 일부에 레이저를 조사하여 상기 1차 디펙트보다 작고 상기 1차 디펙트 내부에 위치하고 2차 디펙트가 형성된 2차 조화면을 형성하는 단계;
    상기 2차 조화면 중 적어도 일부에 도금 촉매를 처리하는 단계; 및
    상기 2차 조화면 중 적어도 일부에 도금층을 형성하는 단계를 포함하되,
    상기 지지체를 형성하는 단계는, 상기 1차 조화면이 대응되는 부분의 금형의 표면이 부식(腐蝕)처리된 금형으로부터 사출되어 형성되는
    도체 패턴 형성방법.
  2. 제1항에 있어서,
    상기 부식처리된 금형의 표면은,
    부식용액과 반응하여 상기 금형의 표면이 부식된 것을 특징으로 하는
    도체 패턴 형성방법.
  3. 제1항에 있어서,
    상기 부식처리된 금형의 표면은,
    샌딩입자와 충돌하여 상기 금형의 표면이 부식된 것을 특징으로 하는
    도체 패턴 형성방법.
  4. 제1항에 있어서,
    상기 부식처리된 금형의 표면은,
    상기 표면에 전기가 방전되어 상기 금형의 표면이 부식된 것을 특징으로 하는
    도체 패턴 형성방법.
  5. 제1항에 있어서,
    상기 1차 조화면은 상기 지지체의 굴곡된 표면에 형성된 것을 특징으로 하는
    도체 패턴 형성방법.
  6. 제1항에 있어서,
    상기 1차 디펙트 및 상기 2차 디펙트는 표면에 형성된 균열(crack) 또는 홀(hole)을 포함하는
    도체 패턴 형성방법.
  7. 제1항에 있어서,
    상기 1차 조화면은 상기 1차 조화면이 아닌 지지체의 표면보다 상기 레이저의 반사율이 낮은
    도체 패턴 형성방법.
  8. 제1항에 있어서,
    상기 도금 촉매는 귀금속 촉매 또는 희토류 촉매를 포함하는
    도체 패턴 형성방법.
  9. 제1항에 있어서,
    상기 도금 촉매는 팔라듐을 포함하는
    도체 패턴 형성방법.
  10. 제1항에 있어서,
    상기 도금 촉매를 처리하는 단계는,
    상기 2차 조화면의 디펙트 내부에 도금 촉매가 침투되어 촉매 도금층이 형성되는
    도체 패턴 형성방법.
  11. 제10항에 있어서,
    상기 도금층을 형성하는 단계는,
    상기 촉매 도금층에 밀착되어 형성되는 도금층을 형성하는
    도체 패턴 형성방법.
  12. 제1항에 있어서,
    상기 지지체는 ABS(Acrylonitrile-Butadiene-Styrene)수지, PC(polycarbonate)수지 또는 LCP(Liquid Crystal Polymer) 중 선택된 하나 또는 둘 이상의 조합의 수지를 포함하는
    도체 패턴 형성방법.
  13. 제1항에 있어서,
    상기 지지체는 0.1% 내지 50% 중량비의 유리섬유(glass fiber)를 포함하는
    도체 패턴 형성방법.
  14. 제1항에 있어서,
    상기 지지체를 형성하는 단계는,
    상기 지지체의 표면을 화학적 부식, 샌딩 부식 또는 전기방전 부식 중 선택된 하나 또는 둘 이상의 조합으로 이루어진 부식 처리를 하여 상기 1차 조화면을 형성하는 단계를 포함하는
    도체 패턴 형성방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020130030376A 2013-03-21 2013-03-21 도체 패턴 형성방법 KR101513292B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130030376A KR101513292B1 (ko) 2013-03-21 2013-03-21 도체 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130030376A KR101513292B1 (ko) 2013-03-21 2013-03-21 도체 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20140115615A KR20140115615A (ko) 2014-10-01
KR101513292B1 true KR101513292B1 (ko) 2015-04-16

Family

ID=51989896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130030376A KR101513292B1 (ko) 2013-03-21 2013-03-21 도체 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR101513292B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011017069A (ja) * 2009-07-10 2011-01-27 Sankyo Kasei Co Ltd 成形回路部品の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011017069A (ja) * 2009-07-10 2011-01-27 Sankyo Kasei Co Ltd 成形回路部品の製造方法

Also Published As

Publication number Publication date
KR20140115615A (ko) 2014-10-01

Similar Documents

Publication Publication Date Title
US8373071B2 (en) Embedded wiring board and method for manufacturing the same
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
JP2020120125A (ja) 特定用途向け電子機器パッケージングシステム、方法及びデバイス
TWI667950B (zh) 立體配線基板的製造方法、立體配線基板以及立體配線基板用基材
TW201322849A (zh) 塑膠金屬化立體線路製造方法
JP2007051336A (ja) 金属板パターン及び回路基板の形成方法
JP2007180089A (ja) 回路導体パターンを有する樹脂成形部品の製造方法
CN110798988B (zh) 制作高频天线封装基板的加成法工艺和AiP封装天线结构
US20040040739A1 (en) Multilayer wiring board and method of manufacturing the same
JP4964974B2 (ja) 回路構造
KR20120069987A (ko) 인쇄회로기판의 제조방법
US9549465B2 (en) Printed circuit board and method of manufacturing the same
US9585258B2 (en) Method and device of manufacturing printed circuit board having a solid component
KR101513292B1 (ko) 도체 패턴 형성방법
KR101262486B1 (ko) 인쇄회로기판 및 그의 제조 방법
US9433107B2 (en) Printed circuit board and method of manufacturing the same
JP5145036B2 (ja) セラミック導体路板の形成方法
CN101894823A (zh) 复合材料结构、包括复合材料的电路板结构与其形成方法
TWI423751B (zh) Method of manufacturing three - dimensional circuit
KR101180366B1 (ko) 회로기판 및 그 제조방법
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
US11357112B2 (en) Molded interconnect device
KR101513293B1 (ko) 도체 패턴 형성 방법
CN113133195A (zh) 三维电路的制作方法和电子元件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee