KR101511161B1 - 인터페이스부를 갖는 반도체 소자 검사 장치 및 이를 이용한 반도체 소자 검사 방법 - Google Patents
인터페이스부를 갖는 반도체 소자 검사 장치 및 이를 이용한 반도체 소자 검사 방법 Download PDFInfo
- Publication number
- KR101511161B1 KR101511161B1 KR20090004645A KR20090004645A KR101511161B1 KR 101511161 B1 KR101511161 B1 KR 101511161B1 KR 20090004645 A KR20090004645 A KR 20090004645A KR 20090004645 A KR20090004645 A KR 20090004645A KR 101511161 B1 KR101511161 B1 KR 101511161B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- signal
- frequency
- comparator
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31932—Comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명의 반도체 소자 검사 장치는 제1 주파수의 테스트 신호를 주파수 체배부에 입력하는 자동 테스트 설비부와, 상기 주파수 체배부에서 주파수가 체배되어 제2 주파수의 테스트 신호가 입력되고 반도체 소자가 위치하는 피검사부와, 상기 피검사부의 상기 반도체 소자에서 출력되는 제2 주파수의 테스트 결과 신호와 상기 주파수 체배부를 통해 제2 주파수의 테스트 신호가 입력되고, 상기 테스트 결과 신호와 상기 테스트 신호를 비교하여 상기 제1 주파수로 고 레벨 및 저 레벨의 테스트 판정 신호를 출력하는 제1 비교기와, 상기 피검사부의 반도체 소자에서 출력되는 제2 주파수의 테스트 결과 신호와 상기 주파수 체배부를 통해 제2 주파수의 테스트 신호가 입력되고, 위상 선택기를 포함하여 상기 테스트 결과 신호와 상기 테스트 신호간의 위상을 비교하여 상기 제1 주파수의 테스트 판정 신호를 출력하는 제2 비교기와, 및 상기 자동 테스트 설비부로부터의 선택 신호에 따라 상기 제1 비교기 및 제2 비교기중 어느 하나를 선택하는 선택기를 포함한다.
Description
본 발명은 반도체 소자 검사 장치 및 이를 이용한 반도체 소자 검사 방법에 관한 것으로, 보다 상세하게는 인터페이스부를 갖는 반도체 소자 검사 장치 및 이를 이용한 반도체 소자 검사 방법에 관한 것이다.
일반적으로, 반도체 소자(디바이스)는 사용자에게 전달하기에 앞서 고유 기능을 반도체 소자 검사 장치를 통해 검증 받게 된다. 반도체 소자 검사 장치는 매우 고가이며, 아날로그 소자용 검사 장치, 디지털 소자용 검사 장치 및 믹스트 신호(Mixed signal) 소자용 검사장치로 크게 구분된다. 디지털 소자용 검사장치는 메모리 소자용 검사 장치와 로직 소자용 검사 장치로 구분되기도 한다.
도 1은 종래 기술에 의한 반도체 소자 검사 장치의 구성을 도시한 블록도이다.
구체적으로, 종래 기술에 의한 반도체 소자 검사 장치(10)는 자동 테스트 설비부(Automatic test equipment(ATE) unit, 12)와 검사할 반도체 소자(device under test(DUT), 14)가 마련되는 피검사부(16)로 구성된다. 자동 테스트 설비부(12)는 피검사부(16)의 반도체 소자(14)에 일정 주파수의 테스트 신호를 쓰고(입력하고) 피검사부(16)의 반도체 소자(14)로부터 출력되는 일정 주파수의 테스트 결과 신호를 읽어 반도체 소자의 양호 및 불량을 판정한다.
그런데, 도 1과 같은 반도체 소자 검사 장치는 단순하게 피검사부의 반도체 소자의 양호 및 불량을 판정할 수 있으나, 자세하게 피검사부 반도체 소자 내의 불량 비트의 분석이 어렵다. 또한, 마이크로 프로세서의 성능이 향상됨에 따라 반도체 소자, 예컨대 메모리 반도체 소자의 동작 속도, 즉 동작 주파수가 200MHz에서 400MHz, 및 800Hz 등으로 증가하고 있다. 따라서, 낮은 동작 속도를 갖는 반도체 소자 검사 장치로는 높은 동작 속도를 갖는 피검사부의 반도체 소자를 검사할 수 없게 된다.
본 발명이 해결하고자 하는 과제는 인터페이스부를 구비하여 피검사부의 반도체 소자 내의 불량 비트도 분석할 수 있고, 피검사부의 반도체 소자의 동작 속도가 향상되더라도 피검사부의 반도체 소자의 양호 및 불량을 판정할 수 있는 반도체 소자 검사 장치를 제공하는 데 있다.
또한, 본 발명이 해결하고자 하는 다른 과제는 상술한 반도체 소자 검사 장치를 이용한 반도체 소자 검사 방법을 제공하는 데 있다.
상술한 과제를 해결하기 위하여, 본 발명의 일 예에 의한 반도체 소자 검사 장치는 제1 주파수의 테스트 신호를 주파수 체배부에 입력하는 자동 테스트 설비부와, 주파수 체배부에서 주파수가 체배되어 제2 주파수의 테스트 신호가 입력되고 반도체 소자가 위치하는 피검사부를 포함한다. 그리고, 본 발명의 반도체 소자 검사 장치는 피검사부의 반도체 소자에서 출력되는 제2 주파수의 테스트 결과 신호와 주파수 체배부를 통해 제2 주파수의 테스트 신호가 입력되고, 테스트 결과 신호와 테스트 신호를 비교하여 제1 주파수로 고 레벨 및 저 레벨의 테스트 판정 신호를 출력하는 제1 비교기와, 피검사부의 반도체 소자에서 출력되는 제2 주파수의 테스트 결과 신호와 주파수 체배부를 통해 제2 주파수의 테스트 신호가 입력되고, 위상 선택기를 포함하여 테스트 결과 신호와 테스트 신호간의 위상을 비교하여 제1 주파수의 테스트 판정 신호를 출력하는 제2 비교기와, 자동 테스트 설비부로부터의 선택 신호에 따라 제1 비교기 및 제2 비교기중 어느 하나를 선택하는 선택기를 포함한다.
삭제
삭제
주파수 체배부, 제1 비교기 및 제2 비교기는 피검사부와 자동 테스트 설비부를 매개하는 인터페이스부일 수 있다. 제1 비교기를 통해 출력되는 테스트 판정 신호는 피검사부의 반도체 소자의 양호 및 불량에 관한 신호일 수 있다. 제2 비교기를 통해 출력되는 테스트 판정 신호는 비트 단위로 피검사부의 반도체 소자의 양호 비트 및 불량 비트에 관한 신호일 수 있다.
상술한 다른 과제를 해결하기 위하여, 본 발명의 일 예에 의한 반도체 소자 의 검사 방법은 자동 테스트 설비부로부터 제1 주파수의 테스트 신호를 주파수 체배부에 입력하는 것을 포함한다. 제1 주파수보다 체배된 제2 주파수의 테스트 신호를 반도체 소자가 장착되는 피검사부와, 제1 비교기 및 제2 비교기에 입력한다. 피검사부로부터 제2 주파수의 테스트 결과 신호를 출력한다. 출력된 테스트 결과 신호를 제1 비교기 및 제2 비교기에 입력하여 제1 주파수의 테스트 판정 신호를 출력한다. 자동 테스트 설비부에서 선택기를 통해 제1 비교기 및 제2 비교기중에서 어느 하나를 선택한다. 선택된 비교기의 테스트 판정 신호는 자동 테스트 설비부로 입력되어 피검사부의 반도체 소자의 양호 및 불량을 판정하거나 비트 단위로 양호 비트 및 불량 비트를 분석한다.
제1 비교기는 피검사부의 반도체 소자의 양호 및 불량에 관한 테스트 판정 신호를 출력하고, 제2 비교기는 비트 단위로 피검사부의 반도체 소자의 양호 비트 및 불량 비트에 관한 테스트 판정 신호를 출력할 수 있다.
본 발명의 반도체 소자 검사 장치는 자동 검사 설비부와 피검사부 사이에 비교기를 포함하는 인터페이스부를 구비하여 피검사부의 반도체 소자 내의 불량 비트를 분석할 수 있다. 이렇게 될 경우, 타 장비를 이용하여 피검사부의 반도체 소자의 불량 비트를 분석하지 않아도 되므로 반도체 소자의 제조 단가를 낮출 수 있다.
또한, 본 발명의 반도체 소자 검사 장치는 피검사부의 반도체 소자의 동작 속도가 증가하더라도 자동 검사 설비부와 피검사부 사이에 인터페이스부를 통해 피검사부의 반도체 소자를 검사하여 양부 및 불량을 판정할 수 있다. 이렇게 할 경우, 피검사부의 반도체 소자의 동작 속도에 맞추어 별도로 반도체 소자 검사 장치를 구입하지 않아도 되기 때문에, 반도체 소자의 단가 증가를 방지할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예들에 한정되는 것은 아니고, 서로 다른 다양한 형태로 구현될 수 있다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 이하의 도면들에서, 동일한 참조번호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일 예에 의한 반도체 소자 검사 장치의 구성을 도시한 블록도이다.
구체적으로, 본 발명에 의한 반도체 소자 검사 장치(600)는 자동 테스트 설비부(Automatic test equipment(ATE) unit, 100), 검사할 반도체 소자(device under test(DUT), 302)가 마련되는 피검사부(300)와, 자동 테스트 설비부(100)와 피검사부(300)를 매개하는 인터페이스부(200)로 구성된다. 피검사부(300)에 장착되는 반도체 소자(302)는 반도체 칩 형태일 수도 있고, 웨이퍼 상태일 수 있다. 피검사부(300)는 반도체 소자(302)가 장착되는 테스트 보드일 수 있다. 반도체 소자 검사 장치는 반도체 소자, 예컨대 DDR SDRAM(double-data-rate synchronous random access memory)와 같은 메모리 소자를 검사하는 검사 장치일 수 있다.
자동 테스트 설비부(100)는 피검사부(300)의 반도체 소자(302)에 일정 주파 수의 테스트 신호를 쓰고(입력하고), 피검사부(300)의 반도체 소자(302)로부터 출력되는 테스트 결과 신호를 읽어 분석하는 역할을 수행한다. 특히, 자동 테스트 설비부(100)는 테스트 결과 신호를 읽어 피검사부(300)의 반도체 소자(302)의 양호 및 불량을 판정함과 아울러 불량 비트를 분석하는 역할을 수행한다.
테스트 신호는 일정 주파수의 테스트 파형이 피검사부(300)의 반도체 소자(302)가 실제로 구동될 수 있는 충분한 전류 레벨을 가지도록 드라이브된 신호이다. 테스트 신호는 반도체 소자(302)가 DDR SDRAM일 경우, 클록(CLK), 주소(ADDR), 데이터(DQs), 제어신호(/RAS, /CAS) 등을 포함한다.
인터페이스부(200)는 자동 테스트 설비부(100)와 피검사부(300) 사이에 개재되고 피검사부(300)의 반도체 소자(302)로부터의 테스트 결과 신호와 자동 테스트 설비부(100)로부터 입력되는 테스트 신호(예상 테스트 신호)를 비교하여 출력하는 제1 비교기(first comparator, 206) 및 제2 비교기(208)와, 제1 비교기(206) 및 제2 비교기(208)를 선택할 수 있는 선택기(212)를 포함한다. 비교기(206, 208) 및 선택기(212)는 비교기 회로 및 선택기 회로를 의미한다.
제1 비교기(206)는 자동 테스트 설비부(100)로부터 입력되는 테스트 신호(예상 테스트 신호)와 피검사부(300)의 반도체 소자(302)로부터 입력되는 테스트 결과 신호를 비교하여 고 레벨(양호 신호, pass signal) 및 저 레벨(불량 신호, fail signal)의 테스트 판정 신호를 선택기(212)를 통해 자동 테스트 설비부(100)로 출력한다. 이렇게 전송된 테스트 판정 신호를 근거로 자동 테스트 설비부(100)에서 양호 및 불량을 판정한다.
제2 비교기(208)는 위상 선택기(210)를 포함한다. 따라서, 제2 비교기(208)는 자동 테스트 설비부(100)로부터 입력되는 테스트 신호와 피검사부(300)의 반도체 소자(302)로부터 입력되는 테스트 결과 신호를 비교하되 위상 선택기(210)를 이용하여 피검사부(300)의 반도체 소자(302) 내의 양호 및 불량 비트에 관한 테스트 판정 신호를 비트 단위로 선택기(212)를 통해 자동 테스트 설비부(100)로 출력한다. 이렇게 비트 단위로 출력된 테스트 판정 신호를 근거로 자동 테스트 설비부(100)에서 비트 단위로 양호 비트 및 불량 비트에 관한 분석을 수행한다.
특히, 제2 비교기(208)에서는 피검사부의 반도체 소자(302)로부터 출력되는 테스트 결과 신호의 위상을 그대로 선택기(212)를 통해 자동 테스트 설비부(100)로 전송하여 비트 단위로 반도체 소자(302)의 양호 및 불량에 대한 분석을 수행한다. 제1 비교기(206) 및 제2 비교기(208)는 자동 테스트 설비부(100)에서 선택 신호를 선택기(212)에 입력함으로써 제1 비교기(206) 및 제2 비교기(208)중에서 어느 하나가 선택된다.
그리고, 인터페이스부(200)는 테스트 신호 및 테스트 결과 신호의 동작(전송) 속도, 즉 주파수를 체배하거나 분주시키는 역할을 수행한다. 인터페이스부(200)는 피검사부(300)의 반도체 소자(302)의 동작 속도에 맞추어 테스트 신호의 주파수를 N배, 예컨대 2배 체배하는 주파수 체배부(202)를 포함한다. 인터페이스부(200)는 테스트 신호, 예컨대 10 나노초(nano second, NS)의 동작 속도를 N배, 예컨대 2배 체배하여 5 나노초의 동작 속도로 입력하여 피검사부(300)의 반도체 소자(302)의 동작 속도에 맞추게 된다. 주파수 체배부(202)는 테스트 신호의 주파수 를 N배 체배하여 신호의 속도를 증가시키는 PLL(phase locked loop)회로로 구현될 수 있다.
자동 테스트 설비부(100)로부터 낮은 주파수인 제1 주파수, 예컨대 200MHz 이하의 테스트 신호가 주파수 체배부(202)에 입력되고, 주파수 체배부(202)에서 주파수가 N배 체배되어 N배 체배된 높은 제2 주파수, 예컨대 400MHz 이상의 테스트 신호가 피검사부(300)의 반도체 소자(302)에 입력되고, 테스트가 수행될 경우 제2 주파수의 테스트 결과 신호가 출력된다. 테스트 결과 신호가 제1 비교기(206) 및 제2 비교기(208)를 통과하게 되면 주파수가 분주되어 제1 주파수를 갖는 테스트 판정 신호가 선택기(212)에 전달된다.
그리고, 도 2의 인터페이스부(200)에서, 자동 테스트 설비부(100)와 인테페이스부(200)간의 입출력부(미도시)나 인테페이스부(200)와 피검사부(300)간의 입출력부(미도시)가 더 포함되어 있을 수 있다.
도 3 및 도 4는 도 2의 반도체 소자 검사 장치의 제2 비교기를 통한 동작 관계를 설명하기 위한 블록도이다.
구체적으로, 도 3은 제2 비교기(208)를 통해 피검사부(300)의 반도체 소자(302)의 양호 비트에 관한 것이고, 도 4는 제2 비교기(208)를 통해 피검사부(300)의 반도체 소자(302)가 불량 비트에 관한 것이다. 자동 테스트 설비부(100)는 제1 주파수의 테스트 신호를 주파수 체배부(202)에 입력된다. 주파수 체배부(202)는 피검사부(300)의 반도체 소자(302)의 동작 속도에 맞추어 테스트 신호의 주파수를 체배하여 제2 주파수의 테스트 신호를 피검사부(300)의 반도체 소자(302) 및 제2 비교기(208)에 입력한다. 반도체 소자(302)를 테스트하여 제2 주파수의 테스트 결과 신호가 피검사부(300)로부터 출력된다.
피검사부(300)로부터 출력된 테스트 결과 신호는 제2 비교기(208)에 입력되어 테스트 신호와 비교한다. 제2 비교기(208)에서는 화살표로 표시한 테스트 결과 신호의 특정한 위상을 선택하고 주파수는 1/N으로 분주하여 선택기(212)로 테스트 판정 신호를 출력한다. 제2 비교기(208)를 통해 출력되는 테스트 판정 신호의 주파수는 낮아지게 된다.
도 3에서는 테스트 결과 신호와 테스트 신호의 위상이 동일하여 비트 단위로 피검사부의 반도체 소자의 불량이 없는 것을 나타낸다. 도 4에서는 테스트 결과 신호와 테스트 신호의 위상이 달라 특정 비트에서 피검사부(300)의 반도체 소자(302)에 불량이 생긴 것을 나타낸다. 결과적으로, 제2 비교기(208)를 통해 주파수가 낮아진 특정 위상을 갖는 테스트 판정 신호가 선택기(212)에 전달되고, 선택기(212)를 통해 테스트 판정 신호가 자동 테스트 설비부(100)로 전송되어 비트 단위로 반도체 소자(302)의 양호 및 불량에 대한 분석이 수행된다.
도 5는 본 발명에 의한 반도체 소자 검사 장치를 이용한 피검사부의 반도체 소자의 검사 방법을 설명하기 위한 흐름도이다.
구체적으로, 자동 테스트 설비부(100)는 제1 주파수의 테스트 신호를 주파수 체배부(202)에 입력한다(스텝 400). 피검사부의 반도체 소자의 동작 속도에 맞추어 테스트 신호의 주파수를 체배하여 제2 주파수의 테스트 신호를 피검사부, 제1 비교기 및 제2 비교기에 입력한다(스텝 410).
피검사부의 반도체 소자를 테스트하여 제2 주파수의 테스트 결과 신호를 피검사부로부터 출력한다(스텝 420). 출력된 테스트 결과 신호는 제1 비교기 및 제2 비교기에 입력되어 제1 주파수의 테스트 판정 신호를 출력한다(스텝 430). 즉, 제1 비교기에서는 테스트 신호(예상 테스트 신호)와 테스트 결과 신호를 비교하여 제2 주파수는 1/N으로 분주하여 고 레벨(양호 신호, pass signal) 및 저 레벨(불량 신호, fail signal)의 제1 주파수의 테스트 판정 신호를 출력한다. 제2 비교기에서는 테스트 결과 신호의 특정한 위상을 선택하고 제2 주파수는 1/N으로 분주하여 선택기(210)로 제1 주파수의 테스트 판정 신호를 출력한다.
자동 테스트 설비부(100)에서 선택기를 통해 선택 신호를 입력하여 제1 비교기 및 제2 비교기중에서 어느 하나를 선택한다(스텝 440). 선택된 비교기를 통해 출력되는 테스트 판정 신호는 자동 테스트 설비부로 입력되어 반도체 소자(302)의 양호 및 불량을 판정하거나, 양호 및 불량 비트를 분석한다(스텝 450). 즉, 제1 비교기를 선택할 경우에는 반도체 소자의 양호 및 불량을 판정할 수 있고, 제2 비교기를 선택할때에는 비트 단위로 반도체 소자의 양호 및 불량 비트에 대한 분석을 수행한다.
도 1은 종래 기술에 의한 반도체 소자 검사 장치의 구성을 도시한 블록도이다.
도 2는 본 발명의 일 예에 의한 반도체 소자 검사 장치의 구성을 도시한 블록도이다.
도 3 및 도 4는 도 2의 반도체 소자 검사 장치의 제2 비교기를 통한 동작 관계를 설명하기 위한 블록도이다.
도 5는 본 발명에 의한 반도체 소자 검사 장치를 이용한 피검사부의 반도체 소자의 검사 방법을 설명하기 위한 흐름도이다.
Claims (10)
- 삭제
- 삭제
- 삭제
- 삭제
- 제1 주파수의 테스트 신호를 주파수 체배부에 입력하는 자동 테스트 설비부;상기 주파수 체배부에서 주파수가 체배되어 제2 주파수의 테스트 신호가 입력되고 반도체 소자가 위치하는 피검사부;상기 피검사부의 상기 반도체 소자에서 출력되는 제2 주파수의 테스트 결과 신호와 상기 주파수 체배부를 통해 제2 주파수의 테스트 신호가 입력되고, 상기 테스트 결과 신호와 상기 테스트 신호를 비교하여 상기 제1 주파수로 고 레벨 및 저 레벨의 테스트 판정 신호를 출력하는 제1 비교기;상기 피검사부의 반도체 소자에서 출력되는 제2 주파수의 테스트 결과 신호와 상기 주파수 체배부를 통해 제2 주파수의 테스트 신호가 입력되고, 위상 선택기를 포함하여 상기 테스트 결과 신호와 상기 테스트 신호간의 위상을 비교하여 상기 제1 주파수의 테스트 판정 신호를 출력하는 제2 비교기; 및상기 자동 테스트 설비부로부터의 선택 신호에 따라 상기 제1 비교기 및 제2 비교기중 어느 하나를 선택하는 선택기를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 검사 장치.
- 제5항에 있어서, 상기 주파수 체배부, 상기 제1 비교기 및 상기 제2 비교기 는 상기 피검사부와 상기 자동 테스트 설비부를 매개하는 인터페이스부인 것을 특징으로 하는 반도체 소자 검사 장치.
- 제5항에 있어서, 상기 제1 비교기를 통해 출력되는 테스트 판정 신호는 상기 피검사부의 상기 반도체 소자의 양호 및 불량에 관한 신호인 것을 특징으로 하는 반도체 소자 검사 장치.
- 제5항에 있어서, 상기 제2 비교기를 통해 출력되는 테스트 판정 신호는 비트 단위로 상기 피검사부의 상기 반도체 소자의 양호 비트 및 불량 비트에 관한 신호인 것을 특징으로 하는 반도체 소자 검사 장치.
- 자동 테스트 설비부로부터 제1 주파수의 테스트 신호를 주파수 체배부에 입력하고;상기 제1 주파수보다 체배된 제2 주파수의 테스트 신호를 반도체 소자가 장착되는 피검사부와, 제1 비교기 및 제2 비교기에 입력하고;상기 피검사부로부터 제2 주파수의 테스트 결과 신호를 출력하고;상기 출력된 테스트 결과 신호를 상기 제1 비교기 및 제2 비교기에 입력하여 제1 주파수의 테스트 판정 신호를 출력하고;상기 자동 테스트 설비부에서 선택기를 통해 상기 제1 비교기 및 제2 비교기중에서 어느 하나를 선택하고; 및선택된 비교기의 테스트 판정 신호는 자동 테스트 설비부로 입력되어 상기 피검사부의 반도체 소자의 양호 및 불량을 판정하거나 비트 단위로 양호 비트 및 불량 비트를 분석하는 것을 특징으로 하는 반도체 소자 검사 방법.
- 제9항에 있어서, 상기 제1 비교기는 상기 피검사부의 상기 반도체 소자의 양호 및 불량에 관한 테스트 판정 신호를 출력하고, 상기 제2 비교기는 비트 단위로 상기 피검사부의 상기 반도체 소자의 양호 비트 및 불량 비트에 관한 테스트 판정 신호를 출력하는 것을 특징으로 하는 반도체 소자 검사 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20090004645A KR101511161B1 (ko) | 2009-01-20 | 2009-01-20 | 인터페이스부를 갖는 반도체 소자 검사 장치 및 이를 이용한 반도체 소자 검사 방법 |
US12/582,980 US7973550B2 (en) | 2009-01-20 | 2009-10-21 | Semiconductor device test apparatus including interface unit and method of testing semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20090004645A KR101511161B1 (ko) | 2009-01-20 | 2009-01-20 | 인터페이스부를 갖는 반도체 소자 검사 장치 및 이를 이용한 반도체 소자 검사 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100085390A KR20100085390A (ko) | 2010-07-29 |
KR101511161B1 true KR101511161B1 (ko) | 2015-04-13 |
Family
ID=42336444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20090004645A KR101511161B1 (ko) | 2009-01-20 | 2009-01-20 | 인터페이스부를 갖는 반도체 소자 검사 장치 및 이를 이용한 반도체 소자 검사 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7973550B2 (ko) |
KR (1) | KR101511161B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101535228B1 (ko) * | 2009-05-13 | 2015-07-08 | 삼성전자주식회사 | 빌트 오프 테스트 장치 |
CN102520301B (zh) * | 2011-11-25 | 2014-03-05 | 福建联迪商用设备有限公司 | 一种按键的矩阵键盘的测试方法 |
CN103698684B (zh) * | 2013-12-27 | 2017-01-04 | 国家电网公司 | 一种串联晶闸管阀运行试验的接口转换装置及其转换方法 |
KR101863860B1 (ko) * | 2016-04-04 | 2018-06-01 | 주식회사 라온솔루션 | 고속주파수 번인검사 시스템을 포함하여 300Mhz급 고속 주파수로 동작하는 시스템 반도체의 신뢰성 테스트 시스템 |
WO2020048381A1 (en) * | 2018-09-03 | 2020-03-12 | Changxin Memory Technologies, Inc. | Chip test device and method |
KR102278648B1 (ko) | 2020-02-13 | 2021-07-16 | 포스필 주식회사 | 피시험 디바이스를 테스트하기 위한 방법 및 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990065518A (ko) * | 1998-01-14 | 1999-08-05 | 윤종용 | 반도체 메모리 테스트 장치 |
KR20080005925A (ko) * | 2005-03-18 | 2008-01-15 | 이너팩 테크놀로지 인코포레이티드 | 집적 회로 테스트 모듈 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001243087A (ja) | 2000-03-01 | 2001-09-07 | Mitsubishi Electric Corp | 半導体集積回路のテスト装置、テストシステム、及びテスト方法 |
US7265570B2 (en) * | 2001-09-28 | 2007-09-04 | Inapac Technology, Inc. | Integrated circuit testing module |
JP2004227645A (ja) | 2003-01-22 | 2004-08-12 | Sharp Corp | メモリ試験装置及びフェイル情報取得装置並びにフェイル情報取得方法 |
JP2006214913A (ja) | 2005-02-04 | 2006-08-17 | Elpida Memory Inc | 半導体回路試験装置及び試験方法 |
-
2009
- 2009-01-20 KR KR20090004645A patent/KR101511161B1/ko active IP Right Grant
- 2009-10-21 US US12/582,980 patent/US7973550B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990065518A (ko) * | 1998-01-14 | 1999-08-05 | 윤종용 | 반도체 메모리 테스트 장치 |
KR20080005925A (ko) * | 2005-03-18 | 2008-01-15 | 이너팩 테크놀로지 인코포레이티드 | 집적 회로 테스트 모듈 |
Also Published As
Publication number | Publication date |
---|---|
US7973550B2 (en) | 2011-07-05 |
US20100182035A1 (en) | 2010-07-22 |
KR20100085390A (ko) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101511161B1 (ko) | 인터페이스부를 갖는 반도체 소자 검사 장치 및 이를 이용한 반도체 소자 검사 방법 | |
US7917319B2 (en) | Systems and methods for testing and diagnosing delay faults and for parametric testing in digital circuits | |
US20090009206A1 (en) | Bist ddr memory interface circuit and method for testing the same | |
US8014969B2 (en) | Test apparatus, test method and manufacturing method | |
US20090013228A1 (en) | Bist ddr memory interface circuit and method for testing the same | |
US7479777B2 (en) | Circuitry and method to measure a duty cycle of a clock signal | |
JP3371865B2 (ja) | 集積回路の故障検査装置、故障検査方法、及び故障検査制御プログラムを記録した記録媒体 | |
US7478302B2 (en) | Signal integrity self-test architecture | |
US7403027B2 (en) | Apparatuses and methods for outputting signals during self-heat burn-in modes of operation | |
US7706999B2 (en) | Circuit testing apparatus | |
US9263151B2 (en) | Memory interface with selectable evaluation modes | |
US20020026612A1 (en) | Apparatus for testing semiconductor integrated circuits | |
KR100996091B1 (ko) | 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치 | |
US6476631B1 (en) | Defect screening using delta VDD | |
US6408410B1 (en) | Method and apparatus for built in self-test of buffer circuits for speed related defects | |
JP2003344507A (ja) | 半導体装置の試験方法及び試験装置 | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
JP2005339675A (ja) | 半導体集積回路装置 | |
CN113496758A (zh) | 内存操作能力预测方法 | |
US8412983B2 (en) | Memory test circuit, semiconductor integrated circuit, and memory test method | |
US6815969B2 (en) | Semiconductor inspection device capable of performing various inspections on a semiconductor device | |
JP3934384B2 (ja) | 半導体デバイス試験装置 | |
US20140281764A1 (en) | Data path memory test | |
JP5254898B2 (ja) | 半導体検査方法 | |
JP2009074921A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
FPAY | Annual fee payment |
Payment date: 20190329 Year of fee payment: 5 |