KR101494494B1 - 패키지 및 패키지를 형성하는 방법 - Google Patents

패키지 및 패키지를 형성하는 방법 Download PDF

Info

Publication number
KR101494494B1
KR101494494B1 KR20120002595A KR20120002595A KR101494494B1 KR 101494494 B1 KR101494494 B1 KR 101494494B1 KR 20120002595 A KR20120002595 A KR 20120002595A KR 20120002595 A KR20120002595 A KR 20120002595A KR 101494494 B1 KR101494494 B1 KR 101494494B1
Authority
KR
South Korea
Prior art keywords
openings
package
package component
top surface
opening
Prior art date
Application number
KR20120002595A
Other languages
English (en)
Other versions
KR20130045138A (ko
Inventor
멩저 첸
춘청 린
유펭 차이
슈젠 린
밍다 쳉
청시 류
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130045138A publication Critical patent/KR20130045138A/ko
Application granted granted Critical
Publication of KR101494494B1 publication Critical patent/KR101494494B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

장치는 탑 표면 상에 전도성 피처를 구비한 패키지 컴포넌트, 제1 패키지 컴포넌트의 탑 표면 위에 몰딩된 폴리머 영역을 포함한다. 복수의 개구부는 폴리머 영역의 탑 표면으로부터 폴리머 영역 내로 확장되고, 여기서 전도성 피처 각각은 복수의 개구부들 중 하나를 통해 노출된다. 복수의 개구부들은 제1 가로 크기를 갖는 제1 개구부를 포함하고, 제1 가로 크기와는 상이한 제2 가로 크기를 갖는 제2 개구부를 포함한다.

Description

패키지 및 패키지를 형성하는 방법 {PACKAGES AND METHODS FOR FORMING THE SAME}
본 발명은 반도체 장치에 관한 것이다.
종래의 패키지 온 패키지(package-on-package; POP) 공정에서, 제1 장치 다이가 본딩된 탑 패키지(top package)는 바텀 패키지(bottom package)에 결합된다. 바텀 패키지는 또한 그 안에 패키징된 장치 다이를 구비할 수 있다. PoP 공정을 이용함으로써, 패키지의 집적 수준을 증가시킬 수 있다.
탑 패키지 및 바텀 패키지 각각은 상이한 열 팽창 계수(coefficients of thermal expansion; CTE)를 갖는 상이한 물질을 포함하기 때문에, 탑 패키지 및 바텀 패키지의 형성 이후에, 휨 현상(warpage)이 탑 패키지 및 바텀 패키지 모두 또는 이들 중 하나에 발생할 수 있다. 휨 현상은 포지티브 휨 현상일 수 있는데, 이 경우 패키지의 중앙 부분이 에지 부분보다 높다. 반대로, 휨 현상은 네거티브 휨 현상일 수 있는데, 이 경우 패키지의 중앙 부분이 에지 부분보다 낮다. 탑 패키지 및 바텀 패키지의 본딩 이후에, 휨 현상의 결과로서 콜드 조인트(cold joint)가 발생할 수 있고, 조인트의 일부가 실패할 수 있다. 탑 패키지의 휨 현상이 바텀 패키지의 휨 현상과 일치하지 않을 경우 이러한 상황은 악화된다. 예를 들어, 탑 패키지가 포지티브 휨 현상을 갖고 바텀 패키지가 네거티프 휨 현상을 갖는 경우, 또는 탑 패키지가 네거티브 휨 현상을 갖고 바텀 패키지가 포지티브 휨 현상을 갖는 경우, 콜드 조인트의 발생 기회가 증가한다.
본 발명의 목적은 패키지 및 패키지를 형성하는 방법을 제공하는 것이다.
장치는 탑 표면 상에 전도성 피처를 구비한 패키지 컴포넌트, 제1 패키지 컴포넌트의 탑 표면 위에 몰딩된 폴리머 영역을 포함한다. 복수의 개구부는 폴리머 영역의 탑 표면으로부터 폴리머 영역 내로 확장되고, 여기서 전도성 피처 각각은 복수의 개구부들 중 하나를 통해 노출된다. 복수의 개구부들은 제1 가로 크기를 갖는 제1 개구부를 포함하고, 제1 가로 크기와는 상이한 제2 가로 크기를 갖는 제2 개구부를 포함한다.
본 발명에 따르면, 패키지 및 패키지를 형성하는 방법을 제공하는 것이 가능하다.
본 실시예 및 이들의 이점의 더욱 완전한 이해를 위해, 이제 첨부 도면과 함께 다음 설명을 참조한다.
도 1 내지 도 6은 다양한 실시예들에 따라 패키지의 제조에 있어서 중간 단계들의 횡단면도 및 평면도이다.
본 개시의 실시예들을 만들고 이용하는 것이 이하에 상세하게 논의된다. 그러나, 본 실시예들은 매우 다양한 특정한 내용으로 실시될 수 있는 많은 적용 가능한 발명의 개념을 제공한다는 것을 이해해야 한다. 논의된 특정한 실시예들은 단지 예시적인 것으로, 본 개시의 범위를 제한하지 않는다.
패키지 및 패키지를 형성하는 방법이 다양한 실시예들에 따라 제공된다. 패키지를 형성하는 중간 단계들이 예시된다. 실시예들의 변형이 논의된다. 다양한 도면들 및 예시적인 실시예들에 걸쳐, 동일한 참조 번호는 동일한 성분을 지정하는데 이용된다.
도 1을 참조하면, 패키지 컴포넌트(10)가 제공된다. 일 실시에에서, 패키지 컴포넌트(10)는 인터포저를 포함한다. 대안적인 실시예들에서, 패키지 컴포넌트(10)는 패키지 기판을 포함한다. 패키지 컴포넌트(10)는, 실리콘, 실리콘 게르마늄, 실리콘 카본, 갈륨 비소, 또는 다른 공통적으로 이용되는 반도체 물질과 같은, 반도체 물질로 형성되는 기판(11)을 포함할 수 있다. 대안적으로, 기판(11)은 유전체로 형성된다. 기판(11)은 또한 라미네이트된 유전체 박막을 포함하는 라미네이트 기판일 수도 있다. 패키지 컴포넌트(10)는 제1 표면(10A)상의 커넥터(12)를 제2 표면(10B)상의 전도성 피처(16)에 전기적으로 결합시키도록 구성되고, 여기서 표면(10A 및 10B)은 패키지 컴포넌트(10)의 대향 표면이다. 일부 실시예들에서, 커넥터(12)는 솔더 볼, 금속 필러, 범핑 하지 금속(Under Bump Metallurgy: UBM) 등과 같은 전도성 피처를 포함할 수 있다. 대안적으로, 커넥터(12)는 금속 필러 및 인접한 솔더 영역을 포함한다. 전도성 피처(16)는, 예를 들어 금속 패드일 수 있다. 패키지 컴포넌트(10)는 그 안에 금속 라인/비아(14)를 포함할 수 있고, 기판(11)에 형성된 관통형 비아(through-vias)도 또한 포함할 수 있다.
패키지 컴포넌트(20)는 커넥터(12)를 통해 패키지 컴포넌트(10)에 본딩된다. 패키지 컴포넌트(20)는 다이(die)일 수 있고, 따라서 이후에 본 명세서에서 다이(20)로서 대안적으로 일컬어 지지만, 이것은 패키지와 같은 다른 유형의 패키지 컴포넌트일 수도 있다. 다이(20)는 그 안에 트랜지스터, 커패시터, 인덕터, 저항(도시되지 않음) 등과 같은 집적 회로 장치를 포함하는 장치 다이일 수 있다. 더욱이, 다이(20)는 코어 회로를 포함하는 로직 다이일 수 있고, 예를 들어, 중앙 계산 유닛(center computing unit; CPU) 다이, 그래픽 다이, 또는 메모리 다이일 수 있다. 커넥터(12)로의 다이(20)의 본딩은 솔더 본딩 또는 직접 금속 대 금속 본딩(예컨대, 구리 대 구리 본딩)일 수 있다. 언더필(18)이 다이(20)와 패키지 컴포넌트(10) 사이의 틈에 제공될 수 있다.
도 2를 참조하면, 폴리머(24)가 다이(20) 및 패키지 컴포넌트(10) 상에 적용된다. 예시적인 실시예에서, 폴리머(24)는 몰딩 컴파운드(molding compound)를 포함하고, 따라서 이하에 몰딩 컴파운드(24)로서 일컬어 지지만, 이것은 몰딩 언더필(molding underfill; MUF), 에폭시 등과 같은 다른 물질로 형성될 수도 있다. 몰딩 컴파운드(24)는 다이(20)의 탑 표면 및 에지와 접촉할 수 있고, 패키지 컴포넌트(10)의 탑 표면과 접촉할 수 있다. 몰딩 컴파운드(24)는 예를 들어 압축 몰딩 또는 트랜스퍼 몰딩을 이용하여 다이(20) 및 패키지 컴포넌트(10)에 몰딩될 수 있다. 몰딩 컴파운드(24)의 탑 표면(24A)은 다이(20)의 탑 표면(20A)보다 높을 수 있고, 다이(20)는 몰딩 컴파운드(24)에 완전히 피복될 수 있다. 선택적으로, 그라인딩(grinding)이 다이(20)의 탑 표면(20A) 위에 있는 몰딩 컴파운트(24)의 일부를 제거하기 위해 수행될 수 있고, 따라서 탑 표면(20A)은 노출되고, 몰딩 컴파운드(24)의 탑 표면(24A)과 같은 레벨이 된다.
도 3에서, 커넥터(26)가 전도성 피처(16)에 형성되고, 금속 라인/비아(14)와 같은 연결을 통해 커넥터(12)에 전기적으로 결합될 수 있다. 커넥터(26) 및 다이(20)는 패키지 컴포넌트(10)의 대향면에 위치한다. 커넥터(26)는 전도성 피터(16)에 놓여 있는 솔더 볼일 수 있다. 리플로(reflow)가 솔더 볼(26)에 수행된다. 따라서, 패키지 컴포넌트로서 또한 일컬어지는 바텀 패키지(30)가 형성된다. 바텀 패키지(30)는 에지(30A) 및 에지(30A)의 중간에 있는 센터(30B)를 포함한다. 센터(30B)는 또한 패키지 컴포넌트(10)의 센터일 수도 있다.
도 4a는 몰딩 컴파운드(24)에서 개구부(32)의 형성을 나타낸다. 개구부(32)는 드릴링, 에칭 등을 통해 형성될 수 있다. 패키지 컴포넌트(10)의 탑 표면 상의 전도성 피처(34)는 개구부(32)를 통해 노출된다. 전도성 피처(34)는 금속 패드일 수 있고, 커넥터(12) 및/또는 커넥터(26)에 전기적으로 결합될 수 있다. 개구부(32)는 내부 개구부(32A) 및 외부 개구부(32B)를 포함하고, 여기서 외부 개구부(32B)는 내부 개구부(32A)보다 패키지(30)의 센터(30B)(또한, 패키지 컴포넌트(10)의 센터일 수도 있음)로부터 더 멀리 떨어져 있다. 개구부(32)는 서로 상이한 복수의 가로 크기(D1 및 D2)를 구비하고, 여기서 가로 크기(D1)는 외부 개구부(32B)의 크기이고, 가로 크기(D2)는 내부 개구부(32A)의 크기이다. 일부 실시예들에서, 가로 크기(D1)는 가로 크기(D2)보다 작고, 예를 들어 D2의 대략 90 퍼센트 또는 80 퍼센트보다 작다. 가로 크기(D1)는 또한 D2의 대략 50 퍼센트 크기와 D2의 대략 90 퍼센트 크기 사이일 수 있다. 대안적인 실시예에서, 가로 크기(D2)는 가로 크기(D1)보다 작고, D1의 대략 90 퍼센트 또는 80 퍼센트보다 작거나, 또는 D1의 대략 50 퍼센트 크기와 대략 90 퍼센트 크기 사이일 수 있다.
도 4b는 예시적인 실시예에 따른 패키지(30)의 평면도를 나타낸다. 평면도에서, 패키지(30)는 복수의 고리형 영역을 포함하고, 이웃하는 고리들 사이의 영역은 점선으로서 개략적으로 나타난다. 복수의 고리형 영역들 중 내부 영역은 복수의 고리형 영역들 중 외부 영역에 의해 둘러싸인다. 일부 실시예들에서, 개구부(32)의 가로 크기는 이들이 어떤 고리형 영역에 속하는지에 관련된다. 예를 들어, 복수의 고리형 영역들 중 동일한 영역에 있는 개구부(32)들은 동일한 가로 크기를 갖고, 복수의 고리형 영역들 중 상이한 영역에 있는 개구부(32)들은 상이한(또는 동일한) 가로 크기를 가질 수 있다. 대안적으로 진술하면, 개구부(32)는 센터(30B)를 둘러싸는 복수의 고리들로 정렬되는 것처럼 간주될 수 있다. 패키지(30)의 에지(30A) 및/또는 코너(30C)에 가까운 외부 고리들로부터 센터(30B)에 가까운 내부 고리들까지, 가로 크기는 D1, D2 ... Dn으로서 표기되고, 여기서 D1은 가장 바깥쪽 고리의 개구부(32)의 가로 크기이고, Dn은 가장 안쪽 고리의 개구부(32)의 가로 크기이다. 정수 n은 개구부(32)의 수 및 패키지(30)에서 개구부(32)의 상이한 가로 크기의 전체 수에 따라, 3, 4, 5, 또는 5 보다 큰 임의의 정수일 수 있다.
개구부(32)의 평면도는 원형이어서 가로 크기(D1 내지 Dn)는 직경이지만, 개구부(32)는 정사각형, 직사각형, 육각형, 팔각형 등과 같은 다른 평면도 형태를 가질 수 있고, 가로 크기(D1 내지 Dn)는 개구부(32)의 최대 가로 크기일 수 있음을 유념한다. 더욱이, 개구부(32)의 측벽이 기울어진 실시예에서, 모든 가로 크기들이 동일한 기준을 이용하여 측정되는 한, 개구부(32)의 탑 크기 또는 바텀 크기(도 4a 참조) 중 어느 하나의 크기가 비교를 목적으로 이용될 수 있다.
일부 실시예들에서, 에지(30A) 및 코너(30C)에 가까운 외부 고리형 영역의 개구부(32)의 가로 크기(Dn...D2, D1)는 센터(30B)에서 가까운 내부 고리형 영역의 개구부(32)의 가로 크기보다 작고, 외부 고리형 영역들 각각은 내부 고리형 영역의 개구부(32)의 가로 크기보다 작거나 같은 가로 크기를 가질 수 있다. 예를 들어, 일부 이웃하는 고리형 영역들의 개구부(32)의 가로 크기가 서로 동일할지라도, 관계(Dn >...> D2 > D1)가 존재할 수 있다. 대안적으로, 외부 고리형 영역들의 개구부(32) 각각은 내구 고리형 영역들의 개구부(32)의 가로 영역보다 크거나 같은 가로 크기를 가질 수 있다. 예를 들어, 일부 이웃하는 고리형 영역들의 개구부(32)의 가로 크기가 서로 동일할지라도, 관계(Dn <...< D2 < D1)가 존재할 수 있다.
도 5 및 도 6은 패키지 컴포넌트(30)로의 패키지 컴포넌트(130)의 본딩을 나타낸다. 패키지 컴포넌트(130)의 횡단면도가 나타난다. 일 실시예에서, 패키지 컴포넌트(130)는 또한 패키지이고, 이것은 패키지 컴포넌트(110) 및 패키지 컴포넌트(110)에 본딩된 다이(120), 및 다이(20)상에 형성된 몰딩 컴파운드(124)를 포함할 수 있다. 다이(120)는 장치 다이일 수 있고, 패키지 컴포넌트(110)는 인터포저, 패키지 기판 등일 수 있다. 대안적인 실시예에서, 패키지 컴포넌트(130)는 장치 다이일 수 있다. 패키지 컴포넌트(130)는 바텀 표면에서 커넥터(126)를 가질 수 있다. 커넥터(126)는 또한 그 안에 솔더를 포함하는 다양한 형태일 수 있고, 솔더 볼, 금속 필러 및 솔더 캡 등일 수 있다.
도 5 및 도 6은 또한 패키지 컴포넌트(30 및 130)의 본딩을 나타내고, 여기서 커넥터(126)는 패키지(30)의 전도성 피처(34)에 본딩되며, 커넥터(126)의 위치는 개구부(32)(도 4a)의 위치를 정렬하도록 설계된다. 도 5는 패키지 컴포넌트(30 및 130)가 네거티브 휨 현상을 갖는 것을 나타내고, 이것은 중앙 간격(S1)이 에지 간격(S2)보다 작다는 것을 의미한다. 중앙 간격(S1)은 패키지 컴포넌트(30 및 130)의 센터에 가까운 패키지 컴포넌트(30 및 130)의 부분 사이의 간격이고, 에지 간격(S2)은 패키지 컴포넌트(30 및 130)의 에지에 가까운 패키지 컴포넌트(30 및 130)의 부분 사이의 간격이다. 패키지 컴포넌트(130)가 네거티프 휨 현상을 갖고, 패키지 컴포넌트(30)가 실질적으로 똑바르게 도 5에 나타났지만, 패키지 컴포넌트(30 및 130) 각각이 포지티브 휨 현상, 네거티브 휨 현상을 갖거나, 또는 실질적으로 평평할 수 있는 다른 시나리오도 존재할 수 있음을 유념한다. 설명의 전반에 걸쳐서, 패키지 컴포넌트(30 및 130)의 개별적인 휨 현상에 상관없이, 간격(S1)이 간격(S2)보다 작은 한, 패키지 컴포넌트(30 및 130)의 조합은 네거티프 휨 현상을 갖는 것으로서 여겨진다.
도 5에서, 모든 개구부(32)(커넥터(126)에 의해 채워짐, 도 4a를 참조하세요)가 동일한 크기를 가지면, 콜드 조인트는 외부 개구부(32)에서 발생할 가능성이 더 많다. 실시예에서, 네거티브 휨 현상이 본딩된 패키지 컴포넌트(30 및 130)에 발생할 경우, 내부 개구부(32)의 크기는 외부 개구부(32)의 크기보다 크도록 설계된다. 따라서, 내부 개구부(32)는 더 많은 솔더를 수용할 수 있고, 패키지 컴포넌트(30 및 130)가 외부 간격(S2)보다 작은 내부 간격(S1)을 갖는 것을 용이하게 한다. 따라서, 패키지 컴포넌트(130)의 내부 부분은 패키지 컴포넌트(30)에 가까울 수 있고, 외부 개구부(32)에서 콜드 조인트의 발생 기회가 줄어든다.
도 6은 패키지 컴포넌트(30 및 130)의 본딩을 나타내고, 여기서 패키지 컴포넌트(30 및 130)는 포지티프 휨 현상을 가지며, 이것은 중앙 간격(S1)이 에지 간격(S2)보다 크다는 것을 의미한다. 패키지 컴포넌트(130)가 포지티브 휨 현상을 갖고 패키지 컴포넌트(30)가 실질적으로 똑바르게 도 6에 나타났지만, 패키지 컴포넌트(30 및 130) 각각이 포지티브 휨 현상, 네거티브 휨 현상을 갖거나, 또는 실질적으로 평평할 수 있는 다른 시나리오도 존재할 수 있음을 유념한다. 설명의 전반에 걸쳐서, 패키지 컴포넌트(30 및 130)의 개별적인 휨 현상에 상관없이, 중앙 간격(S1)이 에지 간격(S2)보다 큰 한, 패키지 컴포넌트(30 및 130)의 조합은 포지티프 휨 현상을 갖는 것으로서 여겨진다.
도 6에서, 모든 개구부(32)가 동일한 크기를 가지면, 콜드 조인트는 내부 개구부(32)(커넥터(126)에 의해 채워짐, 도 4a를 참조하세요)에서 발생할 가능성이 더 많다. 실시예에서, 포지티브 휨 현상이 본딩된 패키지 컴포넌트(30 및 130)에 발생할 경우, 내부 개구부(32)의 크기는 외부 개구부(32)의 크기보다 작도록 설계된다. 따라서, 외부 개구부(32)는 더 많은 솔더를 수용할 수 있고, 패키지 컴포넌트(30 및 130)가 내부 간격(S1)보다 작은 외부 간격(S2)을 갖는 것을 용이하게 한다. 따라서, 패키지 컴포넌트(130)의 외부 부분은 패키지 컴포넌트(30)에 가까울 수 있고, 내부 개구부(32)에서 콜드 조인트의 발생 기회가 줄어든다.
실시예에서, 개구부(32)가 패키지(30)에 형성되기 전에(도 4 참조), 본딩된 패키지 컴포넌트(30 및 130)의 휨 현상 상태를 결정하기 위한 평가가 행히질 수 있다. 평가에서, 패키지(30 및 130)의 프로파일은, 본딩된 이후에 패키지 컴포넌트(30 및 130)가 포지티브 휨 현상을 가질 것인지 또는 네거티브 휨 현상을 가질 것인지의 여부를 결정하기 위해 평가된다. 평가는 또한 샘플 패키지 컴포넌트(30 및 130)을 본딩함으로써 실험을 통해 행해질 수도 있다. 네거티브 휨 현상이 결과로 생긴다면, 내부 개구부(32)의 가로 크기는 외부 개구부(32)의 가로 크기보다 크도록 설계된다. 반대로, 포지티브 휨 현상이 결과로 생긴다면, 내부 개구부(32)의 가로 크기는 외부 개구부(32)의 가로 크기보다 작도록 설계된다. 그러나, 어떠한 휨 현상도 본딩된 패키지(30) 및 패키지 컴포넌트(130)에 발생하지 않을 경우, 패키지(30)의 전체에 걸진 개구부(32)는 실직적으로 동일한 크기를 가질 수 있다. 어떠한 휨 현상도 없는 시나리오는 패키지(30) 및 패키지 컴포넌트(130) 모두가 휨 현상이 없거나, 패키지(30) 및 패키지 컴포넌트(130) 모두가 동일한 방향으로 휘어서 실질적으로 동일한 곡률을 갖는 경우를 포함할 수 있다. 바텀 패키지(30)에서 개구부(32)의 크기를 조정함으로써, 콜드 조인트의 가능성은 줄어들 수 있다.
실시예에 따라서, 장치는 탑 표면 상에 전도성 피처를 구비한 패키지 컴포넌트, 제1 패키지 컴포넌트의 탑 표면 위에 몰딩된 폴리머 영역을 포함한다. 복수의 개구부는 폴리머 영역의 탑 표면으로부터 폴리머 영역 내로 확장되고, 여기서 전도성 피처 각각은 복수의 개구부들 중 하나를 통해 노출된다. 복수의 개구부들은 제1 가로 크기를 갖는 제1 개구부를 포함하고, 제1 가로 크기와는 상이한 제2 가로 크기를 갖는 제2 개구부를 포함한다.
다른 실시예들에 따라서, 장치는 제1 패키지 컴포넌트의 탑 표면 상에 전도성 피처를 포함하는 제1 패키지 컴포넌트를 포함하는 패키지, 제1 패키지 컴포넌트의 탑 표면에 본딩된 장치 다이, 및 제1 패키지 컴포넌트의 탑 표면 상에 몰딩된 몰딩 컴파운드를 포함하고, 여기서 장치 다이는 몰딩 컴파운드에 몰딩된다. 패키지는 몰딩 컴파운드에 복수의 개구부를 더 포함한다. 전도성 피처 각각은 복수의 개구부들 중 하나를 통해 노출된다. 복수의 개구부는 서로 상이한 적어도 두 개의 가로 크기를 갖는다. 제2 패키지 컴포넌트는 패키지 위에 있고 복수의 솔더 영역을 통해 전도성 피처에 본딩되며, 복수의 솔더 영역들의 일부는 복수의 개구부 내로 확장된다.
또 다른 실시예에 따라, 방법은 제1 패키지 컴포넌트 및 패키지를 포함하는 조합된 패키지의 휨 현상 상태를 결정하기 위해 제1 패키지 컴포넌트 및 패키지를 평가하는 단계를 포함하고, 여기서 휨 현상 상태는 포지티브 휨 현상 및 네거티브 휨 현상을 포함한다. 패키지는 장치 다이 및 제2 패키지 컴포넌트를 포함하고, 여기서 장치 다이는 제2 패키지 컴포넌트의 탑 표면에 본딩되고, 제2 패키지 컴포넌트의 탑 표면에 몰딩된 폴리머 영역도 포함하며, 여기서 장치 다이는 폴리머 영역에 몰딩된다. 방법은 제2 패키지 컴포넌트의 탑 표면에 전도성 피처를 노출하기 위해 폴리머 영역에 복수의 개구부를 형성하는 단계를 더 포함한다. 복수의 개구부를 형성하는 단계는, 포지티브 휨 현상에 응답하여, 패키지의 센터에 가까운 복수의 개구부들 중 내부 개구부가 복수의 개구부들 중 외부 개구부보다 작은 가로 크기를 갖도록 만들고, 네거티브 휨 현상에 응답하여, 패키지의 센터에 가까운 복수의 개구부들 중 내부 개구부가 복수의 개구부들 중 외부 개구부보다 큰 가로 크기를 갖도록 만드는 것을 포함한다.
실시예들 및 이 실시예들의 이점들이 상세하게 기술되었지만, 다양한 변경, 대체 및 대안들이 첨부된 특허청구 범위에 의해 정의된 바와 같이 실시예의 사상 및 범위를 벗어나지 않고 본 명세서에서 행해질 수 있다는 것을 이해해야 한다. 더욱이, 본 발명의 범위는 상세한 설명에 기술된 공정, 기계, 제조, 문제의 구성, 수단, 방법, 및 단계의 특정한 실시예들로 제한하고자 하는 것이 아니다. 당업자는 본 개시를 용이하게 이해할 수 있으므로, 본 명세서에 기술된 대응 실시예들과 실질적으로 동일한 결과를 획득하거나 실질적으로 동일한 기능을 수행하는, 현재 존재하거나 이후에 개발될, 공정, 기계, 제조, 문제의 구성, 수단, 방법, 또는 단계들이 본 개시에 따라서 이용될 수 있다. 따라서, 첨부된 특허청구 범위는 공정, 기계, 제조, 문제의 구성, 수단, 방법, 또는 단계들과 같은 발명의 범위 내에 포함될 것이다. 게다가, 각각의 특허청구 범위는 별도의 실시예를 구성하고, 다양한 특허청구 범위의 조합은 본 개시의 범위 내에 있다.
10: 패키지 컴포넌트
10A: 제1 표면
10B: 제2 표면
11: 기판
12, 26: 커넥터
14: 금속 라인/비아
16: 전도성 피처
18: 언더필
20: 패키지 컴포넌트, 다이
24: 폴리머, 몰딩 컴파운드
24A: 몰딩 컴파운드의 탑 표면
20A: 다이의 탑 표면
30: 바텀 패키지
30A: 에지
30B: 센터
30C: 코너
32: 개구부
32A: 내부 개구부
32B: 외부 개구부
110, 130: 패키지 컴포넌트

Claims (10)

  1. 장치에 있어서,
    탑(top) 표면 상에 전도성 피처들을 포함하는 제1 패키지 컴포넌트;
    상기 제1 패키지 컴포넌트의 상기 탑 표면 위에 몰딩된 폴리머 영역; 및
    상기 폴리머 영역의 탑 표면으로부터 상기 폴리머 영역 내로 확장되는 복수의 개구부들을 포함하고, 상기 전도성 피처들 각각은 복수의 개구부들 중 하나의 개구부를 통해 노출되며,
    상기 복수의 개구부들은 제1 가로(horizontal) 크기를 갖는 제1 개구부, 및 상기 제1 가로 크기와는 상이한 제2 가로 크기를 갖는 제2 개구부를 포함하고,
    상기 제1 개구부는 상기 제2 개구부보다 상기 제1 패키지 컴포넌트의 센터에 더 가까운 것인 장치.
  2. 제1항에 있어서,
    상기 제1 가로 크기는 상기 제2 가로 크기의 50 퍼센트에서 90 퍼센트 사이인 것인 장치.
  3. 제1항에 있어서,
    상기 제1 패키지 컴포넌트에 본딩되고 상기 폴리머 영역에 몰딩된 장치 다이를 더 포함하는 장치.
  4. 제1항에 있어서, 복수의 솔더 함유 커넥터들을 통해 상기 제1 패키지 컴포넌트에 본딩된 제2 패키지 컴포넌트를 더 포함하고, 상기 복수의 솔더 함유 커넥터들 각각은 상기 복수의 개구부들 중 하나의 개구부 내로 확장되는 부분을 포함하는 것인 장치.
  5. 장치에 있어서,
    패키지 및 제2 패키지 컴포넌트를 포함하고,
    상기 패키지는,
    제1 패키지 컴포넌트의 탑 표면 상에 전도성 피처들을 포함하는 상기 제1 패키지 컴포넌트;
    상기 제1 패키지 컴포넌트의 상기 탑 표면에 본딩된 장치 다이;
    상기 제1 패키지 컴포넌트의 상기 탑 표면에 몰딩된 몰딩 컴파운드 - 상기 몰딩 컴파운드에 상기 장치 다이가 몰딩됨 - ; 및
    상기 몰딩 컴파운드에서의 복수의 개구부들을 포함하고, 상기 전도성 피처들 각각은 상기 복수의 개구부들 중 하나의 개구부를 통해 노출되며, 상기 복수의 개구부들은 서로 상이한 두 개 이상의 가로 크기들을 갖고,
    상기 제2 패키지 컴포넌트는 상기 패키지 위에 있고 복수의 솔더 영역들을 통해 상기 전도성 피처들에 본딩되며, 상기 복수의 솔더 영역들의 일부는 상기 복수의 개구부들 내로 확장되고,
    상기 복수의 개구부들 중 외부 개구부들보다 상기 패키지의 센터에 더 가까운 상기 복수의 개구부들 중 내부 개구부들은, 상기 복수의 개구부들 중 내부 개구부들보다 상기 패키지의 에지들 및 코너들에 더 가까운 상기 복수의 개구부들 중 외부 개구부들과 상이한 크기를 갖는 것인 장치.
  6. 삭제
  7. 방법에 있어서,
    제1 패키지 컴포넌트 및 패키지를 포함하는 조합된 패키지의 휨 현상 상태를 결정하기 위해 상기 제1 패키지 컴포넌트 및 패키지를 평가하는 단계; 및
    제2 패키지 컴포넌트의 탑 표면에 전도성 피처들을 노출하기 위해 폴리머 영역에 복수의 개구부들을 형성하는 단계를 포함하고,
    상기 휨 현상 상태는 포지티브 휨 현상 및 네거티브 휨 현상을 포함하며, 상기 패키지는,
    장치 다이 및 제2 패키지 컴포넌트 - 상기 장치 다이는 상기 제2 패키지 컴포넌트의 탑 표면에 본딩됨 - ; 및
    상기 제2 패키지 컴포넌트의 상기 탑 표면에 몰딩된 폴리머 영역 - 상기 장치 다이는 상기 폴리머 영역에 몰딩됨 - 을 포함하고,
    상기 복수의 개구부들을 형성하는 단계는,
    상기 포지티브 휨 현상에 응답하여, 상기 복수의 개구부들 중 외부 개구부보다 상기 패키지의 센터에 더 가까운 내부 개구부가 상기 외부 개구부보다 작은 가로 크기를 갖도록 만들고,
    상기 네거티브 휨 현상에 응답하여, 상기 복수의 개구부들 중 외부 개구부보다 상기 패키지의 센터에 더 가까운 내부 개구부가 상기 외부 개구부보다 큰 가로 크기를 갖도록 만드는 것을 포함하는 것인 방법.
  8. 제7항에 있어서,
    상기 평가하는 단계의 결과로서, 상기 제1 패키지 컴포넌트와 상기 패키지 사이에 어떠한 휨 현상도 없는 것에 응답하여, 동일한 가로 크기를 갖는 상기 복수의 개구부들을 형성하는 단계를 더 포함하는 방법.
  9. 제7항에 있어서,
    솔더 함유 영역들을 통해 상기 제1 패키지 컴포넌트를 상기 패키지에 본딩하는 단계를 더 포함하고, 상기 솔더 함유 영역들은 상기 복수의 개구부들 내로 확장되는 것인 방법.
  10. 제7항에 있어서,
    상기 복수의 개구부들을 형성하는 단계는, 복수의 고리형 영역들 중 외부 고리형 영역들에 의해 둘러싸인 내부 고리형 영역들을 갖는, 복수의 고리형 영역들로 상기 패키지를 나누는 단계를 포함하고, 상기 복수의 고리형 영역들 중 동일한 고리형 영역들에 있는 상기 복수의 개구부들은 동일한 가로 크기를 갖도록 형성되고, 상기 복수의 고리형 영역들 중 상이한 고리형 영역들에 있는 상기 복수의 개구부들은 상이한 가로 크기를 갖도록 형성되는 것인 방법.
KR20120002595A 2011-10-24 2012-01-09 패키지 및 패키지를 형성하는 방법 KR101494494B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/280,157 2011-10-24
US13/280,157 US9030022B2 (en) 2011-10-24 2011-10-24 Packages and methods for forming the same

Publications (2)

Publication Number Publication Date
KR20130045138A KR20130045138A (ko) 2013-05-03
KR101494494B1 true KR101494494B1 (ko) 2015-02-17

Family

ID=48108596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120002595A KR101494494B1 (ko) 2011-10-24 2012-01-09 패키지 및 패키지를 형성하는 방법

Country Status (3)

Country Link
US (2) US9030022B2 (ko)
KR (1) KR101494494B1 (ko)
CN (1) CN103066032B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US10049964B2 (en) 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US9576888B2 (en) * 2013-03-12 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package joint structure with molding open bumps
KR20140119522A (ko) * 2013-04-01 2014-10-10 삼성전자주식회사 패키지-온-패키지 구조를 갖는 반도체 패키지
US9691745B2 (en) 2013-06-26 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structure for forming a package on package (PoP) structure and method for forming the same
US9252076B2 (en) * 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9633869B2 (en) * 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
KR20150096949A (ko) * 2014-02-17 2015-08-26 삼성전자주식회사 반도체 패키지 및 그의 형성방법
KR20160019252A (ko) 2014-08-11 2016-02-19 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법
US10032704B2 (en) 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages
US11304290B2 (en) 2017-04-07 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods
TWI651824B (zh) * 2017-04-07 2019-02-21 台灣積體電路製造股份有限公司 半導體結構及方法
CN111448653B (zh) * 2017-12-13 2024-05-24 三菱电机株式会社 半导体装置及电力转换装置
KR102454214B1 (ko) 2018-08-02 2022-10-12 삼성전자주식회사 반도체 패키지
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202718B4 (de) * 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
JP2021090030A (ja) * 2019-12-06 2021-06-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11515224B2 (en) 2020-01-17 2022-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with enlarged through-vias in encapsulant
JP2022120629A (ja) * 2021-02-05 2022-08-18 凸版印刷株式会社 複合配線基板
CN118231428A (zh) * 2024-02-01 2024-06-21 北京智创芯源科技有限公司 渐变铟球高度的红外焦平面探测器制备方法及其光刻版

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110069681A (ko) * 2009-12-17 2011-06-23 삼성전자주식회사 반도체 패키지들, 그들의 적층 구조와 그 제조 방법들

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2007281129A (ja) * 2006-04-05 2007-10-25 Toshiba Corp 積層型半導体装置
US8508954B2 (en) * 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
TWI538137B (zh) * 2010-03-04 2016-06-11 日月光半導體製造股份有限公司 具有單側基板設計的半導體封裝及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110069681A (ko) * 2009-12-17 2011-06-23 삼성전자주식회사 반도체 패키지들, 그들의 적층 구조와 그 제조 방법들

Also Published As

Publication number Publication date
US20130099385A1 (en) 2013-04-25
KR20130045138A (ko) 2013-05-03
CN103066032A (zh) 2013-04-24
US9030022B2 (en) 2015-05-12
US9627369B2 (en) 2017-04-18
CN103066032B (zh) 2016-02-10
US20150243642A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
KR101494494B1 (ko) 패키지 및 패키지를 형성하는 방법
US11133285B2 (en) Package-on-package structure having polymer-based material for warpage control
US10319655B2 (en) POP structures with dams encircling air gaps and methods for forming the same
KR101476883B1 (ko) 3차원 패키징을 위한 응력 보상층
US10096560B2 (en) Fan-out semiconductor package
US9343437B2 (en) Semiconductor package devices
US11670565B2 (en) Semiconductor package with heat dissipation member
US20170207104A1 (en) Fabrication method of semiconductor package
US10559540B2 (en) Fan-out semiconductor package
US11658099B2 (en) Flip chip curved sidewall self-alignment features for substrate and method for manufacturing the self-alignment features
US11417631B2 (en) Semiconductor package
US20210183757A1 (en) Semiconductor package including an interposer and method of fabricating the same
US10756044B2 (en) Fan-out semiconductor package
US10985091B2 (en) Semiconductor package
US20190057917A1 (en) Electronic package and method of fabricating the same
US9236322B2 (en) Methods and apparatus for heat spreader on silicon
JP2012129335A (ja) 半導体装置および半導体装置の製造方法
US11189557B2 (en) Hybrid package
TWI250581B (en) Three dimension package and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200130

Year of fee payment: 6