KR101464990B1 - Aligned semiconductor device socket unit and semiconductor device test apparatus - Google Patents

Aligned semiconductor device socket unit and semiconductor device test apparatus Download PDF

Info

Publication number
KR101464990B1
KR101464990B1 KR20130162898A KR20130162898A KR101464990B1 KR 101464990 B1 KR101464990 B1 KR 101464990B1 KR 20130162898 A KR20130162898 A KR 20130162898A KR 20130162898 A KR20130162898 A KR 20130162898A KR 101464990 B1 KR101464990 B1 KR 101464990B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
guide
socket unit
guide sheet
probe pin
Prior art date
Application number
KR20130162898A
Other languages
Korean (ko)
Inventor
김기민
윤용희
Original Assignee
주식회사 아이에스시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에스시 filed Critical 주식회사 아이에스시
Priority to KR20130162898A priority Critical patent/KR101464990B1/en
Application granted granted Critical
Publication of KR101464990B1 publication Critical patent/KR101464990B1/en
Priority to PCT/KR2014/012768 priority patent/WO2015099431A1/en
Priority to TW103145215A priority patent/TWI578001B/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

A semiconductor device alignment socket unit is provided. A semiconductor device alignment socket unit according to an embodiment of the present invention includes: an insertion body which has an opening unit to accommodate the semiconductor device to test a packaged semiconductor device; a guide sheet which is installed on the bottom surface of the insertion body to align an insertion location of ball terminal which is prepared in the semiconductor device; a base unit on which the bottom surface of the insertion body is mounted and includes a plurality of probe pins which are located at a location facing the ball terminal; and a guide pad which is closely attached to the bottom surface of the guide sheet and guides a location of the probe pins at the exact location by accommodating upper ends of the probe pins.

Description

반도체 디바이스 얼라인 소켓유닛 및 이를 포함하는 반도체 디바이스 검사장치{Aligned semiconductor device socket unit and semiconductor device test apparatus}TECHNICAL FIELD [0001] The present invention relates to a semiconductor device alignment socket unit and a semiconductor device inspection apparatus including the same,

본 발명은 메모리 또는 비 메모리 반도체 디바이스에 대한 도전성 검사를 실시하기 위한 것으로서, 보다 상세하게는 상대적으로 볼 단자가 많이 구비된 반도체 디바이스에 대한 도전성 검사를 실시할 때 프루브 핀의 안정적인 얼라인(align)을 실시하기 위한 반도체 디바이스 얼라인 소켓유닛 및 이를 포함하는 반도체 디바이스 검사장치에 관한 것이다.
The present invention relates to a conductive inspecting method for a memory or non-memory semiconductor device, and more particularly, to a method of inspecting a stable alignment of a probe pin when conducting a conductive test for a semiconductor device having a relatively large number of ball terminals, And a semiconductor device inspecting apparatus including the same.

일반적으로 IC와 같은 반도체 디바이스는 그 제조공정 중에 전기적 특성을 검사하여 그 불량 여부를 검사하고 있으며 상기 반도체 디바이스의 전기적 특성 검사는 반도체 디바이스의 피검사접점(범프)과 인쇄회로기판(PCB)을 포함하는 테스트 보드의 접점(패드) 사이에 개재된 프루브 핀을 통하여 수행된다. In general, a semiconductor device such as an IC is inspected for electrical properties during its manufacturing process to check whether it is defective, and the electrical characteristics of the semiconductor device include inspection contacts (bumps) and printed circuit boards (PCB) (Pads) on the test board.

또한, 반도체 디바이스의 전기적 특성검사는 반도체 디바이스를 피검사체 캐리어에 삽입한 상태에서 수행된다. 종래의 반도체 디바이스의 검사는 피검사체 캐리어에 탑재된 반도체 디바이스의 볼 단자와 소켓 어셈블리에 지지된 프루브 핀의 전기적 접촉으로 수행된다. 이때 매우 작은 크기의 볼 단자와 프루브 핀은 좁은 피치로 배치되어 있기 때문에 테스트시에 매우 고정밀도의 정렬이 요구되는데, 볼 단자와 프루브 핀의 정렬은 피검사체 캐리어의 얼라인공과 소켓가이드의 얼라인 핀의 상호 정렬을 통해 이루어진다.Further, the inspection of electrical characteristics of the semiconductor device is performed in a state in which the semiconductor device is inserted into the test object carrier. The inspection of the conventional semiconductor device is performed by electrical contact between the ball terminal of the semiconductor device mounted on the test object carrier and the probe pin supported on the socket assembly. Since very small ball terminals and probe pins are arranged at a narrow pitch, very high precision alignment is required in the test. The alignment between the ball terminal and the probe pins is performed by aligning the alignment of the test object carrier and the socket guide This is done through the mutual alignment of the pins.

상기 피검사체 캐리어는 테스트 시에 소켓가이드와 결합과 분리를 반복해야 하기 때문에, 얼라인 핀과 얼라인 공은 반복적인 결합과 분리를 통해 여유도가 늘어나게 된다. 결과적으로 이러한 여유도 증가는 볼 단자와 프루브 핀의 미스매칭 또는 옵셋(offset)을 초래하는 문제점을 유발하였다.Since the test object carrier has to repeatedly engage and separate with the socket guide at the time of testing, the degree of clearance is increased by repeatedly engaging and disengaging the align pin and the align pin. As a result, this margin increase has led to problems resulting in mismatch or offset of the ball terminal and the probe pin.

이와 같은 문제점은 수 천개 이상의 반도체 디바이스에 대한 도전성 테스트를 실시할 때 반도체 디바이스와 프루브 핀과의 충돌로 인해 고가의 반도체 디바이스에 대한 파손을 유발하거나, 파손된 반도체 디바이스의 볼 단자가 장비에 잔존할 경우 도전성 테스트를 중단한 상태에서 교체 내지 수리를 실시해야 하는 문제점이 유발되었다.
Such a problem may be caused by a collision between a semiconductor device and a probe pin when conducting a conductive test for several thousand semiconductor devices or more, or a ball terminal of a broken semiconductor device may remain in the equipment A problem has arisen that replacement or repair must be carried out while the conductive test is stopped.

대한민국 등록특허 제10-1149759호 (등록일: 2012년05월18일)Korean Patent No. 10-1149759 (registered on May 18, 2012)

본 발명의 실시 예들은 반도체 디바이스의 볼 단자와 프루브 핀에 대한 상호 얼라인을 정확하게 일치시켜 접촉(contact)에 따른 정밀도를 향상시켜 정확한 도전성 테스트를 실시하고자 한다.
Embodiments of the present invention are directed to accurately aligning the ball terminals and the probe pins of a semiconductor device so as to improve precision according to the contact to perform an accurate conductivity test.

본 발명의 일 측면에 따르면, 패키지화된 반도체 디바이스에 대한 테스트를 위해 상기 반도체 디바이스가 수용되는 개구부가 형성된 삽입본체; 상기 삽입본체의 하면에 설치되고 상기 반도체 디바이스에 구비된 볼 단자의 삽입 위치에 대한 정렬을 위한 가이드 시트; 상기 삽입본체의 하면이 안착되고 상기 볼 단자와 서로 마주보는 위치에 배치된 다수개의 프루브 핀을 포함하는 베이스 부; 및 상기 가이드 시트의 하면에 밀착되고 상기 프루브 핀의 상단이 부분 삽입되어 상기 프루브 핀의 위치를 항시 정 위치로 가이드 하는 가이드 홀이 형성된 가이드 패드를 포함한다.According to an aspect of the present invention, there is provided a semiconductor device comprising: an insertion body having an opening through which the semiconductor device is received for testing of the packaged semiconductor device; A guide sheet provided on a lower surface of the insertion body and aligned with an insertion position of a ball terminal of the semiconductor device; A base portion having a bottom surface of the insertion body and including a plurality of probe pins disposed at positions facing the ball terminals; And a guide pad which is in close contact with a lower surface of the guide sheet and in which an upper end of the probe pin is partially inserted to form a guide hole for guiding the position of the probe pin to a predetermined position.

상기 반도체 디바이스는 상기 볼 단자가 적어도 500볼 ~ 2000볼 사이로 배치된 것을 특징으로 한다.The semiconductor device is characterized in that the ball terminals are disposed between at least 500 balls and 2000 balls.

상기 가이드 시트는 실리콘 러버에 도전성 입자가 포함된 도전성 패드; 상기 도전성 패드의 상면에 밀착된 상태로 위치되고 상기 볼 단자와 대응되는 위치에 제1 가이드 홀이 형성된 제1 가이드 시트; 상기 도전성 패드의 하면에 밀착된 상태로 위치되고 상기 프루브 핀의 단부가 부분 삽입되는 제2 가이드 홀이 형성된 제2 가이드 시트를 포함한다.Wherein the guide sheet comprises: a conductive pad including conductive particles in a silicone rubber; A first guide sheet which is positioned in close contact with an upper surface of the conductive pad and has a first guide hole at a position corresponding to the ball terminal; And a second guide sheet disposed in a state of being in close contact with a lower surface of the conductive pad and having a second guide hole into which the end of the probe pin is partially inserted.

상기 도전성 패드는 폴리아미드 필름 또는 FR4 또는 FR5 또는 XPC 중의 어느 하나가 선택적으로 사용되는 것을 특징으로 한다.The conductive pad is characterized in that either a polyamide film or FR4, FR5 or XPC is selectively used.

상기 가이드 패드는 상기 가이드 시트의 두께보다 상대적으로 두꺼운 두께로 이루어진 것을 특징으로 한다.And the guide pad has a thickness that is relatively thicker than the thickness of the guide sheet.

상기 가이드 패드는 전기적 절연성을 가지는 절연소재가 사용되는 것을 특징으로 한다.The guide pad is characterized in that an insulating material having electrical insulation is used.

상기 가이드 패드는 FPCB(Flexible Printed Circuit Board)가 사용되는 것을 특징으로 한다.The guide pad may be an FPCB (Flexible Printed Circuit Board).

상기 삽입본체는 상기 베이스 부의 상면을 향해 하측으로 돌출된 결합돌기를 포함하고, 상기 베이스 부는 상기 결합돌기와 대응되는 위치에 개구된 삽입 홀이 형성되어 상기 결합돌기가 상기 삽입 홀에 결합된 상태가 유지된다.Wherein the insertion body includes an engaging protrusion protruding downward toward an upper surface of the base portion, and the base portion has an insertion hole that is opened at a position corresponding to the engaging projection so that the engaging projection is engaged with the insertion hole do.

상기 베이스 부는 내측면에 서로 마주보며 위치되고, 상기 삽입 본체의 외측과 접촉되어 정 위치 상태를 유지시키는 가이드 부재를 포함한다.The base includes a guide member positioned on the inner side facing each other and contacting the outer side of the insertion body to maintain a proper position.

상기 가이드 부재는 고무, 실리콘, 플라스틱 중의 어느 하나가 선택적으로 사용되는 것을 특징으로 한다.The guide member is characterized in that any one of rubber, silicone, and plastic is selectively used.

상기 삽입본체는 상기 가이드 부재와 대응되는 위치에 형성되고 상기 가이드 부재가 삽입되는 삽입 홈을 포함한다.
The insertion body includes an insertion groove formed at a position corresponding to the guide member and into which the guide member is inserted.

본 발명의 일 실시 예에 의한 반도체 디바이스 검사장치는 반도체 디바이스가 수용되는 개구부가 형성된 삽입본체와, 상기 삽입본체의 내측에 설치되고 상기 반도체 디바이스에 구비된 볼 단자의 삽입 위치에 대한 정렬을 위한 가이드 시트와, 상기 삽입본체의 하면이 안착되고 상기 볼 단자와 서로 마주보는 위치에 배치된 다수개의 프루브 핀을 포함하는 베이스 부와, 상기 가이드 시트의 하면에 밀착되고 상기 프루브 핀의 상단이 부분 삽입되어 상기 반도체 디바이스에 대한 테스트가 이루어질 때 상기 프루브 핀의 위치를 항시 정 위치로 가이드 하는 가이드 패드를 가지는 얼라인 소켓유닛; 상기 얼 라인 소켓유닛이 다수개가 설치된 로딩유닛; 상기 얼 라인 소켓유닛의 상부와 마주보는 위치에 설치되고 상기 얼라인 소켓유닛의 상부로 이동된 다수개의 반도체 디바이스를 상기 삽입본체의 내측으로 가압하는 푸셔; 및 상기 푸셔에 의해 소정의 압력으로 가압된 반도체 디바이스에 대한 도전 성 검사가 이루어지는 동안 다수개의 반도체 디바이스의 이상 유무를 제어하는 제어부를 포함한다.
A semiconductor device inspecting apparatus according to an embodiment of the present invention includes an inserting body formed with an opening through which a semiconductor device is accommodated, a guide provided inside the inserting body for aligning the inserting position of the ball terminal provided in the semiconductor device, A base portion having a seat and a plurality of probe pins on which a bottom surface of the insertion body is seated and facing the ball terminals, and an upper portion of the probe pin is partially inserted An aligning socket unit having a guide pad for guiding the position of the probe pin to a fixed position when the semiconductor device is tested; A loading unit having a plurality of the above-mentioned line socket units; A pusher for pressing a plurality of semiconductor devices, which are installed at positions facing the upper portion of the above-mentioned line-line socket unit and moved to the upper portion of the above-mentioned aligning socket unit, And a controller for controlling the presence or absence of abnormality of the plurality of semiconductor devices during the conductance test for the semiconductor device which is pressed by the pusher at a predetermined pressure.

본 발명의 실시 예들은 다수개의 반도체 디바이스에 대한 안정적인 도전성 테스트를 통해 작업성 향상과 작업 능률을 향상시킬 수 있으며, 상대적으로 볼 단자의 개수가 많은 반도체 디바이스에 대한 도전성 테스트를 손쉽게 실시할 수 있다.Embodiments of the present invention can improve workability and work efficiency through stable conductivity test for a plurality of semiconductor devices and can easily conduct a conductivity test for a semiconductor device having a relatively large number of ball terminals.

본 발명의 실시 예들은 다수개의 잔도체 디바이스만 이송되고 얼라인 소켓유닛은 로딩 장치에 위치된 상태에서 작업을 실시할 수 있으므로 작업성이 현저하게 향상된다.The embodiments of the present invention can perform work in a state in which only a plurality of residual conductor devices are transferred and the aligned socket unit is placed in the loading apparatus, thereby remarkably improving workability.

본 발명의 실시 예들은 프루브 핀의 상단을 안정적으로 얼라인 하여 다수개의 볼 단자와의 정렬을 정확하게 일치시킨 상태로 반도체 디바이스에 대한 도전성 테스트를 실시할 수 있다.
The embodiments of the present invention can stably align the upper end of the probe pin to conduct the conductivity test on the semiconductor device in a state in which alignment with the plurality of ball terminals is exactly matched.

도 1은 본 발명의 일 실시 예에 따른 반도체 디바이스 얼라인 소켓유닛의 분해 사시도.
도 2는 본 발명의 일 실시 예에 따른 반도체 디바이스 얼라인 소켓유닛의 평면도.
도 3은 본 발명의 일 실시 예에 따른 반도체 디바이스 얼라인 소켓유닛의 단면 분해 사시도.
도 4는 본 발명의 일 실시 예에 의한 반도체 디바이스 검사장치를 간략히 도시한 정면도.
도 5 내지 도 6은 본 발명의 일 실시 예에 따른 반도체 디바이스 얼라인 소켓유닛의 사용 상태도.1 is an exploded perspective view of a semiconductor device alignment socket unit according to an embodiment of the present invention;
2 is a plan view of a semiconductor device alignment socket unit according to an embodiment of the present invention;
3 is a cross-sectional exploded perspective view of a semiconductor device alignment socket unit according to an embodiment of the present invention;
4 is a front view schematically showing a semiconductor device testing apparatus according to an embodiment of the present invention.
FIGS. 5 to 6 are views showing the state of use of the semiconductor device alignment socket unit according to the embodiment of the present invention; FIG.

본 발명의 일 실시 예에 따른 반도체 디바이스 얼라인 소켓유닛의 구성에 대해 도면을 참조하여 설명한다.A configuration of a semiconductor device alignment socket unit according to an embodiment of the present invention will be described with reference to the drawings.

첨부된 도 1 내지 도 3을 참조하면, 본 발명의 일 실시 예에 의한 얼라인 소켓유닛(1)은 패키지화된 반도체 디바이스(10)에 대한 테스트를 위해 상기 반도체 디바이스(10)가 수용되는 개구부(110)가 형성된 삽입본체(100)와, 상기 삽입본체(100)의 하면에 설치되고 상기 반도체 디바이스(10) 볼 단자(12)의 삽입 위치에 대한 정렬을 위한 가이드 시트(200)와, 상기 삽입본체(100)의 하면이 안착되고 상기 볼 단자(12)와 서로 마주보는 위치에 배치된 다수개의 프루브 핀(302)을 포함하는 베이스 부(300); 및 상기 가이드 시트(200)의 하면에 밀착되고 상기 프루브 핀(302)의 상단이 부분 삽입되어 상기 프루브 핀(302)의 위치를 항시 정 위치로 가이드 하는 가이드 패드(400)를 포함한다.1 to 3, an align socket unit 1 according to an embodiment of the present invention includes an opening (not shown) for receiving the semiconductor device 10 for testing the packaged semiconductor device 10 A guide sheet 200 provided on the lower surface of the insertion body 100 and adapted to align with the insertion position of the ball terminal 12 of the semiconductor device 10, A base part 300 having a bottom surface of the main body 100 and including a plurality of probe pins 302 disposed at positions facing the ball terminals 12; And a guide pad 400 closely attached to a lower surface of the guide sheet 200 and partially inserting an upper end of the probe pin 302 to guide the position of the probe pin 302 to a fixed position.

본 실시 예에 의한 얼라인 소켓 유닛(1)은 상대적으로 볼 단자(12)가 500볼 ~ 2000볼 사이의 개수를 가지고 패키지화된 CPU에 사용되는 반도체 디바이스(10)에 대한 도전성 검사를 실시하기 위해 사용되며, 일 예로 PC에 설치되는 CPU와 같이 상대적으로 크기가 큰 반도체 디바이스(10)에 대한 도전성 검사를 실시하기 위해 사용된다.
The aligning socket unit 1 according to the present embodiment has a relatively large number of ball terminals 12 with a number between 500 and 2000 balls and is used for conducting a conductivity test on the semiconductor device 10 used in a packaged CPU And is used, for example, to conduct a conductivity test on a relatively large semiconductor device 10 such as a CPU installed in a PC.

본 실시 예에 의한 삽입본체(100)는 전술한 반도체 디바이스(10)가 안정적으로 삽입되도록 개구부(110)가 상부를 향해 개구되어 있으며, 개구부(110) 내측이 하향 경사진 경사면(120)을 포함한다. 상기 경사면(120)은 반도체 디바이스(10)가 개구부(110)를 향해 안정적으로 삽입되기 위해 형성된다.The insertion body 100 according to the present embodiment includes an opening 110 opened upward to stably insert the semiconductor device 10 and an inclined surface 120 inclined downward inside the opening 110 do. The inclined surface 120 is formed so that the semiconductor device 10 is stably inserted toward the opening 110.

삽입본체(100)는 후술할 가이드 부재(310)와 대응되는 위치에 형성되고 상기 가이드 부재(310)가 삽입되는 삽입 홈(104)을 포함하며, 상기 가이드 부재(310)와 삽입 홈(104)에 대한 상세한 설명은 베이스 부(300)를 설명하면서 하기로 한다.
The insertion body 100 includes an insertion groove 104 formed at a position corresponding to a guide member 310 to be described later and into which the guide member 310 is inserted, The base unit 300 will be described in detail.

본 발명의 일 실시 예에 의한 가이드 시트에 대해 설명한다.A guide sheet according to an embodiment of the present invention will be described.

가이드 시트(200)는 삽입본체(100)의 하부에 위치된 도전성 패드(210)와, 제1,2 가이드 시트(220,230)를 포함한다.The guide sheet 200 includes a conductive pad 210 positioned at a lower portion of the insertion body 100 and first and second guide sheets 220 and 230.

상기 도전성 패드(210)는 실리콘 러버와 도전성 입자로 구성되고, 상기 도전성 입자가 볼 단자(12)와 접촉되어 프루브 핀(302)과 통전되면서 반도체 디바이스(10)에 설치된 다수개의 볼 단자(12)에 대한 도전 상태를 확인할 수 있다.The conductive pads 210 are made of silicon rubber and conductive particles and the conductive particles are brought into contact with the ball terminals 12 and electrically connected to the probe pins 302. The conductive pads 210 are electrically connected to the ball terminals 12, Can be confirmed.

도전성 패드(210)는 후술할 제1,2 가이드 홀(222,232)의 위치에 도전성 입자가 위치되고, 상기 도전성 입자에 의해 반도체 디바이스(10)의 볼 단자(12)가 상기 도전성 입자를 소정의 압력으로 가압시켜 프루브 핀(302)과 통전된다.The conductive pad 210 is formed by placing the conductive particles at the positions of the first and second guide holes 222 and 232 to be described later and causing the ball terminal 12 of the semiconductor device 10 to press the conductive particles at a predetermined pressure So that the probe pin 302 is energized.

상기 도전성 패드(210)는 폴리아미드 필름 또는 FR4 또는 FR5 또는 XPC 중의 어느 하나가 선택적으로 사용되며, 전술한 재료 이외의 다른 재료도 사용 가능함을 밝혀둔다. 예를 들면 실리콘 고무 또는 천연고무가 사용될 수 있으며 에틸렌 프로필렌 공중합체 고무가 사용되는 것도 가능할 수 있다.
It is to be noted that the conductive pad 210 is made of a polyamide film or FR4, FR5 or XPC, and other materials than the above-described materials can be used. For example, silicone rubber or natural rubber may be used, and ethylene propylene copolymer rubber may also be used.

제1 가이드 시트(220)는 도전성 패드(210)의 상면에 밀착된 상태로 위치되고 상기 볼 단자(12)와 대응되는 위치에 제1 가이드 홀(222)이 형성된다.The first guide sheet 220 is positioned in close contact with the upper surface of the conductive pad 210 and a first guide hole 222 is formed at a position corresponding to the ball terminal 12.

상기 제1 가이드 홀(222)은 제1 가이드 시트(220)의 전 영역에 개구되며 본 실시 예에 의한 도면에서는 상기 제1 가이드 홀(222)을 전체적으로 모두 도시하지 않고 중앙 위치에만 부분 도시된 상태로 설명한다.The first guide hole 222 is opened in the entire area of the first guide sheet 220 and the first guide hole 222 is not shown as a whole in the drawing according to the present embodiment, .

제1 가이드 홀(222)은 일 예로 이웃한 제1 가이드 홀의 중심과 0.4mm로 이격된 간격을 가지고 배치되며 1000개 이상의 볼 단자(12)가 동시에 제1 가이드 홀(222)과 제2 가이드 홀(232)을 경유하여 상기 볼 단자(12)와 대응되는 위치에 위치된 프루브 핀(302)이 얼라인되어 반도체 디바이스(10)에 대한 도전성 검사가 이루어진다.The first guide hole 222 is disposed at a distance of 0.4 mm from the center of the first guide hole adjacent to the first guide hole 222. More than 1,000 ball terminals 12 are simultaneously inserted into the first guide hole 222 and the second guide hole 222, The probe pin 302 positioned at a position corresponding to the ball terminal 12 is aligned via the contact hole 232 and the semiconductor device 10 is subjected to a conductivity test.

제2 가이드 시트(230)는 상기 도전성 패드(210)의 하면에 밀착된 상태로 위치되고 상기 프루브 핀(302)의 단부가 부분 삽입되는 제2 가이드 홀(232)이 형성된다. 상기 제2 가이드 홀(232)은 전술한 제1 가이드 홀(222)과 상이하게 다수개의 프루브 핀(302)의 얼라인을 위해 형성되며, 상기 프루브 핀(302)의 상단이 부분 삽입된 상태가 유지된다.The second guide sheet 230 is disposed in a state of being in close contact with the lower surface of the conductive pad 210 and a second guide hole 232 through which the end of the probe pin 302 is partially inserted. The second guide hole 232 is formed for aligning a plurality of the probe pins 302 different from the first guide hole 222 described above and the upper end of the probe pin 302 is partially inserted maintain.

상기 제1,2 가이드 홀(222,232)은 서로 동일 위치에 개구되어 있으며, 본 실시 예에서는 프루브 핀(302)의 보다 정확한 얼라인을 위해 가이드 패드(400)를 설치하여 다수개의 프루브 핀(302)에 대한 얼라인을 실시한다.
The first and second guide holes 222 and 232 are opened at the same position. In this embodiment, the guide pads 400 are provided for more accurate alignment of the probe pins 302, To perform alignment.

가이드 패드(400)는 전술한 가이드 시트(200)의 두께보다는 상대적으로 두꺼운 두께로 이루어지므로 프루브 핀(302)의 상단이 보다 안정적으로 결합된 상태가 유지된다. 가이드 패드(400)는 FPCB가 사용되며, 상기 FPCB는 전기적 절연성이 우수하고 내열성과, 내곡성 및 내약품성이 강하므로 가이드 시트(200)에서 반도체 디바이스(10)에 의해 소정의 외력이 가해지는 경우에도 안정적으로 지지되고 다수개의 프루브 핀(302)이 결합된 상태에서도 이탈되지 않고 안정적으로 결합된 상태가 유지된다.Since the guide pad 400 has a thickness that is relatively thicker than the thickness of the guide sheet 200, the upper end of the probe pin 302 is stably coupled. Since the FPCB is used as the guide pad 400 and the FPCB is excellent in electrical insulation and has high heat resistance, rutting resistance and chemical resistance, when a predetermined external force is applied to the guide sheet 200 by the semiconductor device 10 And the plurality of probe pins 302 are held in a stably coupled state without being detached from the coupled state.

가이드 패드(400)는 프루브 핀(302)의 상단 일부가 가이드 홀(410)에 삽입된다. 일 예로 볼 단자(12)의 개수가 1000볼 이상인 경우 푸셔에 의해 반도체 디바이스(10)가 프루브 핀(302)을 향해 순간적으로 이동되는 경우 상기 프루브 핀(302)의 상단이 가이드 홀(410)에 의해 위치 변동 없이 얼라인되고 도전성 패드(210)에 분포된 도전성 입자를 통해 프루브 핀(302)으로 통전되어 도전성 테스트가 이루어진다. 참고로 프루브 핀(302)은 공지의 구성이므로 상세한 설명은 생략한다.
The guide pad 400 is inserted into the guide hole 410 with a part of the upper end of the probe pin 302. For example, when the number of the ball terminals 12 is 1000 balls or more, when the semiconductor device 10 is instantaneously moved toward the probe pin 302 by the pusher, the upper end of the probe pin 302 contacts the guide hole 410 And is electrically conducted to the probe pin 302 through the conductive particles distributed in the conductive pad 210 to conduct the conductivity test. For reference, the probe pin 302 has a well-known structure, and a detailed description thereof will be omitted.

본 발명의 일 실시 예에 의한 베이스 부에 대해 도면을 참조하여 설명한다.A base unit according to an embodiment of the present invention will be described with reference to the drawings.

첨부된 도 1 또는 도 3을 참조하면, 베이스 부(300)는 삽입본체(100)의 하측에 돌출된 결합돌기(130)와 대응되는 위치에 삽입 홀(301)이 형성되어 삽입본체(100)에 대한 일차적인 결합을 실시하고, 가이드 부재(310)에 의해 상기 삽입본체(100)의 외측과 접촉되어 정 위치 상태를 유지시킨다.1 and 3, the base 300 includes an insertion hole 301 formed at a position corresponding to the coupling protrusion 130 protruding from the lower side of the insertion body 100, And is brought into contact with the outer side of the insertion body 100 by the guide member 310 to maintain the fixed position.

상기 가이드 부재(310)는 고무 또는 실리콘 또는 플라스틱 중의 어느 하나가 선택적으로 사용되며, 본 실시 예에서는 도면 기준으로 베이스 부(300)의 좌측과 우측에 각각 서로 마주보며 배치되어 삽입 홈(104)에 삽입된다. 상기 삽입 홈(104)은 상기 가이드 부재(310)의 형상과 대응되는 형태로 이루어져 상기 삽입본체(100)가 베이스 부(300)의 내측에 결합될 때 가이드 부재(310)가 손쉽게 삽입 홈(104)에 삽입된다.The guide member 310 may be made of rubber, silicone, or plastic. In this embodiment, the guide member 310 is disposed to face the left and right sides of the base 300, . The insertion groove 104 has a shape corresponding to the shape of the guide member 310. When the insertion body 100 is coupled to the inside of the base portion 300, the guide member 310 can be easily inserted into the insertion groove 104 ).

가이드 부재(310)는 베이스 부(300)의 외측으로 단부가 구 형태로 돌출되었으나, 상기 삽입 홈(104)과 암수 형태로 결합되는 다른 형태로의 변경도 가능함을 밝혀둔다.It is to be noted that the guide member 310 may have other shapes such that the end portion protrudes outwardly from the base portion 300 in a spherical shape, but is coupled with the insertion groove 104 in the male and female shapes.

베이스 부(300)는 프루브 핀(302)의 하단이 결합되는 제1 베이스 부(320)와, 상기 제1 베이스 부(320)의 상부에 밀착된 제2 베이스 부(330)를 포함하고, 상기 제1,2 베이스 부(320,330)은 프루브 핀(302)의 하부를 안정적으로 지지한 상태를 유지시킨다.The base portion 300 includes a first base portion 320 to which the lower end of the probe pin 302 is coupled and a second base portion 330 that is in close contact with the upper portion of the first base portion 320, The first and second base portions 320 and 330 hold the lower portion of the probe pin 302 in a stable state.

본 발명의 일 실시 예에 의한 반도체 디바이스 검사장치에 대해 도면을 참조하여 설명한다. 참고로 소켓유닛(1)은 도 1과 동일함을 밝혀둔다.A semiconductor device inspecting apparatus according to an embodiment of the present invention will be described with reference to the drawings. It is noted that the socket unit 1 is the same as in Fig.

첨부된 도 1 또는 도 4를 참조하면, 본 발명의 일 실시 예에 의한 반도체 디바이스 검사장치(1a)는 전술한 얼라인 소켓유닛(1)을 이용하여 반도체 디바이스에 대한 테스트를 실시하기 위한 검사장치에 대한 것으로서, 반도체 디바이스(10)가 수용되는 개구부(110)가 형성된 삽입본체(100)와, 상기 삽입본체(100)의 내측에 설치되고 상기 반도체 디바이스(10)에 구비된 볼 단자(12)의 삽입 위치에 대한 정렬을 위한 가이드 시트(200)와, 상기 삽입본체(100)의 하면이 안착되고 상기 볼 단자(12)와 서로 마주보는 위치에 배치된 다수개의 프루브 핀(302)을 포함하는 베이스 부(300)와, 상기 가이드 시트(200)의 하면에 밀착되고 상기 프루브 핀(302)의 상단이 부분 삽입되어 상기 반도체 디바이스(10)에 대한 테스트가 이루어질 때 상기 프루브 핀(302)의 위치를 항시 정 위치로 가이드 하는 가이드 홀(410)이 형성된 가이드 패드(400)를 가지는 얼라인 소켓유닛(1)과, 상기 얼 라인 소켓유닛(1)이 다수개가 설치된 로딩유닛(2)과, 상기 얼 라인 소켓유닛(1)의 상부와 마주보는 위치에 설치되고 상기 얼라인 소켓유닛(1)의 상부로 이동된 다수개의 반도체 디바이스(10)를 상기 삽입본체(100)의 내측으로 가압하는 푸셔(3); 및 상기 푸셔(3)에 의해 소정의 압력으로 가압된 반도체 디바이스(10)에 대한 도전성 검사가 이루어지는 동안 다수개의 반도체 디바이스(10)의 이상 유무를 제어하는 제어부(4)를 포함한다.Referring to FIGS. 1 and 4, a semiconductor device testing apparatus 1a according to an embodiment of the present invention includes a test apparatus 1 for testing a semiconductor device using the above-described alignment socket unit 1, An insertion body 100 having an opening 110 for receiving the semiconductor device 10 and a ball terminal 12 provided inside the insertion body 100 and provided in the semiconductor device 10, And a plurality of probe pins 302 mounted on the bottom surface of the insertion body 100 and positioned at positions facing the ball terminals 12, And a position of the probe pin (302) when the semiconductor device (10) is tested by partially inserting the upper end of the probe pin (302) To the right position. A loading unit 2 in which a plurality of the above-mentioned line-line socket units 1 are installed, and a plurality of the above-mentioned line-line socket units 1, A pusher (3) provided at a position facing the upper portion of the aligning socket unit (1) and pushing a plurality of semiconductor devices (10) moved to the upper portion of the aligning socket unit (1) into the insertion body (100); And a control unit 4 for controlling the presence or absence of abnormality of the plurality of semiconductor devices 10 during the conductance test of the semiconductor device 10 pressurized by the pusher 3 at a predetermined pressure.

얼라인 소켓유닛(1)은 이미 전술하였으므로 상세한 설명은 생략하며, 로딩유닛(2)은 30개 내지 50개의 얼라인 소켓유닛(1)이 설치되어 다수개의 반도체 디바이스(10)에 대한 도전성 검사를 한 번에 실시할 수 있으며, 이 경우 작업자가 보다 편리하고 신속하게 다수개의 반도체 디바이스(10)에 대한 도전성 검사를 실시할 수 있으므로 작업성이 향상되고 보다 빠른 시간에 다수개의 반도체 디바이스에 대한 이상 유무를 확인할 수 있다.Since the alignment socket unit 1 has already been described above, a detailed description is omitted, and the loading unit 2 is provided with 30 to 50 alignment socket units 1 to conduct a conductivity test for a plurality of semiconductor devices 10 In this case, the worker can more conveniently and quickly perform the conductivity test on the plurality of semiconductor devices 10, so that the workability is improved and the number of semiconductor devices is increased or decreased .

푸셔(3)는 유압 실린더 및 피스톤으로 구성되어 상기 반도체 디바이스(10)를 삽입본체(100)의 내측을 향해 소정의 압력으로 모두 동시에 가압하기 위해 설치되고, 상기 푸셔(3)의 가압력은 공압으로 작동되므로 작업자가 임의의 압력으로 손쉽게 셋팅하여 사용할 수 있다.The pusher (3) is constituted by a hydraulic cylinder and a piston, and is installed for simultaneously pressing the semiconductor device (10) toward the inside of the insertion body (100) at a predetermined pressure. The pushing force of the pusher Operator can easily set and use with arbitrary pressure.

제어부(4)는 다수개의 얼라인 소켓유닛(1)에 삽입된 다수개의 반도체 디바이스(10)를 통해 입력되는 도전 상태가 안정적인지 판단하고, 특정 얼라인 소켓유닛(1)에서 입력되는 전류 신호를 감지하여 오작동되는 반도체 디바이스에 대해 분류하여 정상 작동되는 반도체 디바이스만 선별 제어한다.
The control unit 4 determines whether the conductive state input through the plurality of semiconductor devices 10 inserted in the plurality of alignment socket units 1 is stable and outputs the current signal input from the specific alignment socket unit 1 And classifies the semiconductor device to be detected as a malfunctioning semiconductor device and selectively controls only the normally operated semiconductor device.

이와 같이 구성되는 본 발명의 일 실시 예에 의한 반도체 디바이스 얼라인 소켓유닛의 사용 상태에 대해 도면을 참조하여 설명한다.The use state of the semiconductor device alignment socket unit according to one embodiment of the present invention will be described with reference to the drawings.

첨부된 도 1 또는 도 5 내지 도 6을 참조하면, 반도체 디바이스(10)는 푸셔(3)에 의해 삽입본체(100)의 개구부(110)로 이동되고, 1000개 이상의 볼 단자(12)는 제1 가이드 시트(220)에 형성된 제1 가이드 홀(222)로 정확하게 삽입된다.The semiconductor device 10 is moved by the pusher 3 to the opening 110 of the insertion body 100 and at least 1000 ball terminals 12 are moved to the opening 110 of the insertion body 100, The first guide hole 222 formed in the first guide sheet 220 is correctly inserted.

그리고 상기 반도체 디바이스(10)에 전기적 신호가 입력되면 다수개의 볼 단자(12)에 동시에 전기 신호가 인가되고, 푸셔에 의해 삽입본체(100)의 하측으로 가압되면서 도전성 패드(210)에 포함된 도전성 입자를 볼단자(12)가 가압하여 각각의 볼 단자(12)와 대응되는 위치에 위치된 프루브 핀(302)에 전기 신호가 전도되어 상기 반도체 디바이스(10)에 대한 도전성 테스트가 이루어진다.When an electric signal is inputted to the semiconductor device 10, an electric signal is simultaneously applied to the plurality of ball terminals 12, and the conductive signal is applied to the lower side of the insertion body 100 by the pusher, The balls are pressed by the ball terminal 12 and an electrical signal is conducted to the probe pins 302 located at positions corresponding to the respective ball terminals 12 to conduct the conductivity test for the semiconductor device 10. [

예를 들어 한 개의 얼라인 소켓유닛(1)에는 수 백개의 반도체 디바이스(10)가 시간차를 두고 연속적으로 삽입본체(100)의 내측에 반복 삽입되고 이 경우 볼 단자(12)와 프루브 핀(302)과의 얼라인은 항시 정확하게 일치되어야만 반도체 디바이스(10)에 대한 도전성 테스트를 실시할 때 오류가 발생되지 않는다.For example, in one aligning socket unit 1, several hundreds of semiconductor devices 10 are repeatedly inserted into the inserting body 100 continuously with a time difference, in which case the ball terminal 12 and the probe pin 302 The error of the alignment test with respect to the semiconductor device 10 is not generated.

본 발명의 볼 단자(12)는 제1 가이드 홀(222)에 의해 안정적으로 얼라인되고, 다수개의 프루브 핀(302)은 상단이 제2 가이드 홀(232)과 가이드 패드(400)에 형성된 가이드 홀(410)에 의해 정확하게 볼 단자(12)의 하측에 위치되어, 상기 가이드 제2 가이드 시트(230)가 틀어지지 않고 상기 볼 단자(12)의 하강에 따른 접촉과 상관없이 정 위치에 얼라인된 상태가 유지되어 위치 정렬이 안정적으로 이루어진 상태로 도전성 검사를 실시할 수 있다.
The ball terminal 12 of the present invention is stably aligned by the first guide hole 222 and the upper end of the plurality of probe pins 302 is guided by the guide formed in the second guide hole 232 and the guide pad 400 And is positioned at the lower side of the ball terminal 12 accurately by the hole 410 so that the guide second guide sheet 230 is not tilted and is aligned in the correct position irrespective of the contact due to the drop of the ball terminal 12. [ The conductive state can be maintained and the conductive inspection can be performed in a state in which the positional alignment is stable.

이상, 본 발명의 일 실시 예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

1 : 얼라인 소켓유닛
2 : 로딩유닛
3 : 푸셔
4 : 제어부
10 : 반도체 디바이스
12 : 볼 단자
100 : 삽입본체
110 : 개구부
120 : 경사면
200 : 가이드 시트
210 : 도전성 패드
220 : 제1 가이드 시트
222 : 제1 가이드 홀
230 : 제2 가이드 시트
232 : 제2 가이드 홀
300 : 베이스 부
301 : 삽입 홀
302 : 프루부 핀1: Align socket unit
2: Loading unit
3: pusher
4:
10: Semiconductor device
12: Ball terminal
100: Insert body
110: opening
120: slope
200: Guide Sheet
210: conductive pad
220: first guide sheet
222: first guide hole
230: second guide sheet
232: second guide hole
300: base portion
301: insertion hole
302: prubu pin

Claims (12)

패키지화된 반도체 디바이스에 대한 테스트를 위해 상기 반도체 디바이스가 수용되는 개구부가 형성된 삽입본체;
상기 삽입본체의 하면에 설치되고 상기 반도체 디바이스에 구비된 볼 단자의 삽입 위치에 대한 정렬을 위한 가이드 시트;
상기 삽입본체의 하면이 안착되고 상기 볼 단자와 서로 마주보는 위치에 배치된 다수개의 프루브 핀을 포함하는 베이스 부; 및
상기 가이드 시트의 하면에 밀착되고 상기 프루브 핀의 상단이 부분 삽입되어 상기 프루브 핀의 위치를 항시 정 위치로 가이드 하는 가이드 홀이 형성된 가이드 패드를 포함하는 반도체 디바이스 얼라인 소켓유닛.An insertion body having an opening through which the semiconductor device is received for testing the packaged semiconductor device;
A guide sheet provided on a lower surface of the insertion body and aligned with an insertion position of a ball terminal of the semiconductor device;
A base portion having a bottom surface of the insertion body and including a plurality of probe pins disposed at positions facing the ball terminals; And
And a guide pad which is in close contact with a lower surface of the guide sheet and in which an upper end of the probe pin is partially inserted to form a guide hole for guiding the position of the probe pin to a fixed position at all times. 제1 항에 있어서,
상기 반도체 디바이스는,
상기 볼 단자가 적어도 500볼 ~ 2000볼 사이로 배치된 것을 특징으로 하는 반도체 디바이스 얼라인 소켓유닛.The method according to claim 1,
The semiconductor device comprising:
Wherein the ball terminals are disposed between at least 500 balls and 2000 balls. 제1 항에 있어서,
상기 가이드 시트는,
실리콘 러버에 도전성 입자가 포함된 도전성 패드;
상기 도전성 패드의 상면에 밀착된 상태로 위치되고 상기 볼 단자와 대응되는 위치에 제1 가이드 홀이 형성된 제1 가이드 시트;
상기 도전성 패드의 하면에 밀착된 상태로 위치되고 상기 프루브 핀의 단부가 부분 삽입되는 제2 가이드 홀이 형성된 제2 가이드 시트를 포함하는 반도체 디바이스 얼라인 소켓유닛.The method according to claim 1,
Wherein the guide sheet comprises:
A conductive pad including conductive particles in the silicone rubber;
A first guide sheet which is positioned in close contact with an upper surface of the conductive pad and has a first guide hole at a position corresponding to the ball terminal;
And a second guide sheet disposed in a state of being in close contact with a lower surface of the conductive pad and having a second guide hole into which an end of the probe pin is partially inserted. 제3 항에 있어서,
상기 도전성 패드는,
폴리아미드 필름 또는 FR4 또는 FR5 또는 XPC 중의 어느 하나가 선택적으로 사용되는 반도체 디바이스 얼라인 소켓유닛.The method of claim 3,
The conductive pad may include:
A polyamide film or a semiconductor device alignment socket unit in which one of FR4, FR5, or XPC is selectively used. 제1 항에 있어서,
상기 가이드 패드는,
상기 가이드 시트의 두께보다 상대적으로 두꺼운 두께로 이루어진 것을 특징으로 하는 반도체 디바이스 얼라인 소켓유닛.The method according to claim 1,
The guide pad may be formed,
And a thickness of the guide sheet is relatively thicker than a thickness of the guide sheet. 제1 항에 있어서,
상기 가이드 패드는,
전기적 절연성을 가지는 절연소재가 사용되는 반도체 디바이스 얼라인 소켓유닛.The method according to claim 1,
The guide pad may be formed,
A semiconductor device alignment socket unit in which an insulating material having electrical insulation is used. 제1 항에 있어서,
상기 가이드 패드는,
FPCB(Flexible Printed Circuit Board)가 사용되는 반도체 디바이스 얼라인 소켓유닛.The method according to claim 1,
The guide pad may be formed,
A semiconductor device alignment socket unit in which an FPCB (Flexible Printed Circuit Board) is used. 제1 항에 있어서,
상기 삽입본체는,
상기 베이스 부의 상면을 향해 하측으로 돌출된 결합돌기를 포함하고, 상기 베이스 부는 상기 결합돌기와 대응되는 위치에 개구된 삽입 홀이 형성되어 상기 결합돌기가 상기 삽입 홀에 결합된 상태가 유지되는 반도체 디바이스 얼라인 소켓유닛.The method according to claim 1,
The insertion body includes:
And a coupling protrusion protruding downward toward the upper surface of the base portion, wherein the base portion is formed with an insertion hole opened at a position corresponding to the coupling protrusion, so that the coupling protrusion is held in the insertion hole, In socket unit. 제1 항에 있어서,
상기 베이스 부는,
내측면에 서로 마주보며 위치되고, 상기 삽입 본체의 외측과 접촉되어 정 위치 상태를 유지시키는 가이드 부재를 포함하는 반도체 디바이스 얼라인 소켓유닛.The method according to claim 1,
The base unit includes:
And a guide member located on the inner side of the inserting body and facing the outer side of the inserting body to maintain the correct position. 제9 항에 있어서,
상기 가이드 부재는,
고무, 실리콘, 플라스틱 중의 어느 하나가 선택적으로 사용되는 반도체 디바이스 얼라인 소켓유닛.10. The method of claim 9,
The guide member
A semiconductor device alignment socket unit in which any one of rubber, silicone, and plastic is selectively used. 제9 항에 있어서,
상기 삽입본체는,
상기 가이드 부재와 대응되는 위치에 형성되고 상기 가이드 부재가 삽입되는 삽입 홈을 포함하는 반도체 디바이스 얼라인 소켓유닛.10. The method of claim 9,
The insertion body includes:
And an insertion groove formed at a position corresponding to the guide member and into which the guide member is inserted. 반도체 디바이스가 수용되는 개구부가 형성된 삽입본체와, 상기 삽입본체의 내측에 설치되고 상기 반도체 디바이스에 구비된 볼 단자의 삽입 위치에 대한 정렬을 위한 가이드 시트와, 상기 삽입본체의 하면이 안착되고 상기 볼 단자와 서로 마주보는 위치에 배치된 다수개의 프루브 핀을 포함하는 베이스 부와, 상기 가이드 시트의 하면에 밀착되고 상기 프루브 핀의 상단이 부분 삽입되어 상기 반도체 디바이스에 대한 테스트가 이루어질 때 상기 프루브 핀의 위치를 항시 정 위치로 가이드 하는 가이드 패드를 가지는 얼라인 소켓유닛;
상기 얼 라인 소켓유닛이 다수개가 설치된 로딩유닛;
상기 얼 라인 소켓유닛의 상부와 마주보는 위치에 설치되고 상기 얼라인 소켓유닛의 상부로 이동된 다수개의 반도체 디바이스를 상기 삽입본체의 내측으로 가압하는 푸셔; 및
상기 푸셔에 의해 소정의 압력으로 가압된 반도체 디바이스에 대한 도전 성 검사가 이루어지는 동안 다수개의 반도체 디바이스의 이상 유무를 제어하는 제어부를 포함하는 반도체 디바이스 검사장치.
A guide sheet provided on an inner side of the insertion body and aligned with an insertion position of a ball terminal provided on the semiconductor device; And a plurality of probe pins disposed at positions opposite to each other with respect to the probe pin, and a base portion which is in close contact with a lower surface of the guide sheet and is partially inserted into the upper portion of the probe pin, An aligning socket unit having a guide pad for guiding the position to the always correct position;
A loading unit having a plurality of the above-mentioned line socket units;
A pusher for pressing a plurality of semiconductor devices, which are installed at positions facing the upper portion of the above-mentioned line-line socket unit and moved to the upper portion of the above-mentioned aligning socket unit, And
And a controller for controlling the presence or absence of abnormality of the plurality of semiconductor devices during the conductance test for the semiconductor device which is pressed by the pusher at a predetermined pressure.
KR20130162898A 2013-12-24 2013-12-24 Aligned semiconductor device socket unit and semiconductor device test apparatus KR101464990B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20130162898A KR101464990B1 (en) 2013-12-24 2013-12-24 Aligned semiconductor device socket unit and semiconductor device test apparatus
PCT/KR2014/012768 WO2015099431A1 (en) 2013-12-24 2014-12-23 Align socket unit of semiconductor device and semiconductor device checking apparatus comprising same
TW103145215A TWI578001B (en) 2013-12-24 2014-12-24 Semiconductor device alignment socket unit and semiconductor device test apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130162898A KR101464990B1 (en) 2013-12-24 2013-12-24 Aligned semiconductor device socket unit and semiconductor device test apparatus

Publications (1)

Publication Number Publication Date
KR101464990B1 true KR101464990B1 (en) 2014-11-26

Family

ID=52291514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130162898A KR101464990B1 (en) 2013-12-24 2013-12-24 Aligned semiconductor device socket unit and semiconductor device test apparatus

Country Status (3)

Country Link
KR (1) KR101464990B1 (en)
TW (1) TWI578001B (en)
WO (1) WO2015099431A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101943750B1 (en) 2017-09-14 2019-01-30 매그나칩 반도체 유한회사 Bending test socket of flexible semiconductor chip package and bending test method using the same
KR101952722B1 (en) * 2017-09-12 2019-02-27 리노공업주식회사 A testing device
KR20190035742A (en) * 2016-08-09 2019-04-03 가부시키가이샤 엔프라스 Socket for electrical parts
KR101981521B1 (en) 2018-03-05 2019-05-23 (주)티에스이 Method for integrally coupling test socket and socket guide for semi-conductor device and semi-conductor test socket for semi-conductor device integrated with socket guide
US11828792B2 (en) 2019-11-29 2023-11-28 Amt Co., Ltd. Test apparatus for semiconductor chips with fine-pitch bumps
US11982708B2 (en) 2020-03-12 2024-05-14 Amt Co., Ltd. Apparatus for aligning device having fine pitch, apparatus for testing device having fine pitch, and device alignment method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6823534B2 (en) * 2017-04-28 2021-02-03 株式会社アドバンテスト Carrier for electronic component testing equipment
US10634717B2 (en) * 2017-09-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Testing apparatus and testing method
KR20230022567A (en) * 2021-08-09 2023-02-16 (주)테크윙 Socket guider for tester of testing electronic components
US11656273B1 (en) * 2021-11-05 2023-05-23 Advantest Test Solutions, Inc. High current device testing apparatus and systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196035A (en) 2000-12-27 2002-07-10 Hitachi Ltd Manufacturing method and carrier for semiconductor device
KR20100099065A (en) * 2009-03-02 2010-09-10 리노공업주식회사 Test socket
JP2013113753A (en) 2011-11-30 2013-06-10 Yamaichi Electronics Co Ltd Socket for semiconductor element
KR20130111066A (en) * 2012-03-30 2013-10-10 삼성전자주식회사 Method for process proximity correction

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10297654B4 (en) * 2002-03-06 2010-08-05 Advantest Corp. Holding insert and handling device with such a holding insert for electronic components
KR102000948B1 (en) * 2012-02-29 2019-07-17 (주)제이티 Semiconductor device inspection apparatus
KR101284212B1 (en) * 2012-04-27 2013-07-09 주식회사 아이에스시 Test socket which can be aligned easily

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196035A (en) 2000-12-27 2002-07-10 Hitachi Ltd Manufacturing method and carrier for semiconductor device
KR20100099065A (en) * 2009-03-02 2010-09-10 리노공업주식회사 Test socket
JP2013113753A (en) 2011-11-30 2013-06-10 Yamaichi Electronics Co Ltd Socket for semiconductor element
KR20130111066A (en) * 2012-03-30 2013-10-10 삼성전자주식회사 Method for process proximity correction

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190035742A (en) * 2016-08-09 2019-04-03 가부시키가이샤 엔프라스 Socket for electrical parts
KR102362735B1 (en) 2016-08-09 2022-02-11 가부시키가이샤 엔프라스 socket for electrical components
KR101952722B1 (en) * 2017-09-12 2019-02-27 리노공업주식회사 A testing device
KR101943750B1 (en) 2017-09-14 2019-01-30 매그나칩 반도체 유한회사 Bending test socket of flexible semiconductor chip package and bending test method using the same
KR101981521B1 (en) 2018-03-05 2019-05-23 (주)티에스이 Method for integrally coupling test socket and socket guide for semi-conductor device and semi-conductor test socket for semi-conductor device integrated with socket guide
US11828792B2 (en) 2019-11-29 2023-11-28 Amt Co., Ltd. Test apparatus for semiconductor chips with fine-pitch bumps
US11982708B2 (en) 2020-03-12 2024-05-14 Amt Co., Ltd. Apparatus for aligning device having fine pitch, apparatus for testing device having fine pitch, and device alignment method

Also Published As

Publication number Publication date
TW201530166A (en) 2015-08-01
TWI578001B (en) 2017-04-11
WO2015099431A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
KR101464990B1 (en) Aligned semiconductor device socket unit and semiconductor device test apparatus
US7355426B2 (en) Universal measuring adapter system
US9733299B2 (en) Inspection jig
US5198756A (en) Test fixture wiring integrity verification device
KR101599049B1 (en) Semiconductor chip testing device
US8212579B2 (en) Fixing apparatus for a probe card
US6292004B1 (en) Universal grid interface
KR101392399B1 (en) Burn-in socket for test
KR101786831B1 (en) Multi-contact test socket
KR101485433B1 (en) Insert and Apparatus for testing semiconductor package including the same
KR200459631Y1 (en) Probe card for testing by using film
KR101252449B1 (en) Test socket for semiconductor
KR20180028134A (en) Apparatus for testing semiconductor package
KR20160128668A (en) Probe for testing LED and Contact device having it
KR102451715B1 (en) PCB Function Inspection Apparatus For ATM
US9343830B1 (en) Integrated circuit chip tester with embedded micro link
CN108614185B (en) Needle seat reverse plug testing device, ICT tester and use method thereof
KR101367926B1 (en) A testing apparatus of the semiconductor device
JP5066193B2 (en) Connector holding device, interface device including the same, and electronic component testing device
KR102663052B1 (en) Test socket
KR101392400B1 (en) Pusher for testing a device-under-test
US20050083071A1 (en) Electronic circuit assembly test apparatus
KR101627869B1 (en) Apparatus for inspecting a hi-fix board
JP2928121B2 (en) IC socket inspection device
JP2006234639A (en) Probe device for electric circuit inspection

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 6