KR101464173B1 - 전이금속 칼코겐화합물 박막 형성 방법 - Google Patents

전이금속 칼코겐화합물 박막 형성 방법 Download PDF

Info

Publication number
KR101464173B1
KR101464173B1 KR20130086846A KR20130086846A KR101464173B1 KR 101464173 B1 KR101464173 B1 KR 101464173B1 KR 20130086846 A KR20130086846 A KR 20130086846A KR 20130086846 A KR20130086846 A KR 20130086846A KR 101464173 B1 KR101464173 B1 KR 101464173B1
Authority
KR
South Korea
Prior art keywords
transition metal
thin film
reaction gas
chamber
plasma
Prior art date
Application number
KR20130086846A
Other languages
English (en)
Inventor
김수현
장유진
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Priority to KR20130086846A priority Critical patent/KR101464173B1/ko
Application granted granted Critical
Publication of KR101464173B1 publication Critical patent/KR101464173B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 실시 형태에 따른 전이금속 칼코겐화합물 박막 형성 방법은, 챔버 내의 기판으로 전이금속 함유 전구체를 공급하는 단계; 챔버로부터 전이금속 함유 전구체를 퍼지하는 단계; 기판으로 칼코겐 원소를 포함하는 반응 가스를 공급하는 단계; 및 챔버로부터 반응 가스를 퍼지하는 단계를 포함하고, 반응 가스를 공급하는 단계에서 챔버 내부로 플라즈마를 인가한다.

Description

전이금속 칼코겐화합물 박막 형성 방법{METHOD FOR FORMING TRANSITION METAL CHALCOGENIDES THIN FILM}
본 발명은 전이금속 칼코겐화합물 박막의 형성 방법에 관한 것으로서, 더욱 상세하게는, 원자층 증착법(Atomic Layer Deposition, ALD)을 이용한 전이금속 칼코겐화합물 박막 형성 방법에 관한 것이다.
본 발명은 산업통상자원부 및 영남대학교 산학협력단의 산업원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다.
[과제관리번호: 211-C-000-064, 과제명: 초미세 고신뢰성 배선기술]
최근 나노 스케일의 전자 소자에 활용되는 반도체 물질로 전이금속 칼코겐화합물에 대한 관심이 급증하고 있다. 전이금속 칼코겐화합물은 MX2의 화학식으로 표현되며, 여기서 M은 주기율표 4족 내지 6족의 전이금속 원소이고 X는 주기율표 7족인 S, Se, Te 등의 칼코겐 원소이다. 이러한 전이금속 칼코겐화합물은 흑연과 유사한 층상구조를 가지며, 전기적 특성으로 인해 전자 소자에 적용하려는 연구가 활발히 이루어지고 있다.
반도체 소자와 같은 전자 소자의 소량화에 따라 디자인 룰이 감소됨에 따라, 저온 공정, 정밀한 두께 제어, 박막의 균일성 및 도포성을 만족시키기는 증착 방법으로 자기 제한 표면 반응 메커니즘(self-limiting surface reaction mechanism)을 따르는 원자층 증착법(Atomic Layer Deposition, ALD)을 이용한 박막 형성이 널리 연구되고 있다. 원자층 증착법은, 박막을 형성하기 위한 반응 챔버 내에 하나 이상의 반응물을 차례로 투입하여, 각 반응물의 흡착에 의해 박막을 원자층 단위로 증착하는 방법이다. 즉, 반응물을 펄싱(pulsing) 방식으로 공급하여 반응 챔버 내부에서 화학적으로 증착시킨 후, 물리적으로 결합하고 있는 잔류 반응물은 퍼지(purge) 방식으로 제거한다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 저온 공정이 가능하고 정밀한 두께 제어가 가능한 전이금속 칼코겐화합물 박막 형성 방법을 제공하는 것이다.
본 발명의 일 실시 형태에 따른 전이금속 칼코겐화합물 박막 형성 방법은, 챔버 내의 기판으로 전이금속 함유 전구체를 공급하는 단계; 상기 챔버로부터 상기 전이금속 함유 전구체를 퍼지하는 단계; 상기 기판으로 칼코겐 원소를 포함하는 반응 가스를 공급하는 단계; 및 상기 챔버로부터 상기 반응 가스를 퍼지하는 단계를 포함하고, 상기 반응 가스를 공급하는 단계에서 상기 챔버 내부로 플라즈마를 인가한다.
본 발명의 일부 실시 형태에서, 상기 전이금속 함유 전구체는 몰리브덴(Mo) 또는 텅스텐(W) 함유 전구체이고, 상기 반응 가스는 황(S) 함유 가스일 수 있다.
본 발명의 일부 실시 형태에서, 상기 전이금속 함유 전구체는 Mo(CO)6 또는 W(CO)6 고, 상기 반응 가스는 H2S일 수 있다.
본 발명의 일부 실시 형태에서, 상기 단계들로 구성되는 사이클을 반복함으로써 상기 기판 상에 이황화몰리브덴(MoS2) 또는 이황화텅스텐(WS2) 박막이 형성될 수 있다.
본 발명의 일부 실시 형태에서, 상기 전이금속 함유 전구체는 20초 내지 25초 동안 공급되고, 상기 반응 가스는 10초 내지 15초 동안 공급될 수 있다.
본 발명의 일부 실시 형태에서, 상기 단계들은 160 ℃ 내지 220 ℃ 범위의 온도에서 수행될 수 있다.
본 발명의 일부 실시 형태에서, 상기 단계들로 구성되는 사이클에 의한 전이금속 칼코겐화합물 박막의 증착율은 0.04 nm/cycle 내지 0.06 nm/cycle의 범위를 가질 수 있다.
본 발명의 일부 실시 형태에서, 상기 플라즈마는 상기 반응 가스가 공급되는 시점과 동시에 인가되어 공급이 완료될 때 중단될 수 있다.
본 발명의 일부 실시 형태에서, 상기 플라즈마는 상기 반응 가스가 공급되는 중간에 인가될 수 있다.
본 발명의 일부 실시 형태에서, 상기 플라즈마는 직접(direct) 플라즈마 방식에 의할 수 있다.
본 발명의 일 실시 형태에 따른 전이금속 칼코겐화합물 박막 형성 방법은, 챔버 내의 기판으로 전이금속 함유 전구체를 공급하는 단계; 상기 챔버로부터 상기 전이금속 함유 전구체를 퍼지하는 단계; 상기 기판으로 칼코겐 원소를 포함하는 반응 가스를 공급하는 단계; 및 상기 챔버로부터 상기 반응 가스를 퍼지하는 단계를 포함한다.
본 발명의 일부 실시 형태에서, 상기 전이금속 함유 전구체는 몰리브덴(Mo) 또는 텅스텐(W) 함유 전구체이고, 상기 반응 가스는 황(S) 함유 가스일 수 있다.
저온 공정이 가능하고 정밀한 두께 제어가 가능한 원자층 증착법에 의한 전이금속 칼코겐화합물 박막 형성 방법이 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 전이금속 칼코겐화합물 박막 형성 방법을 설명하기 위한 원자층 증착법의 가스 및 플라즈마 주입 플로우 다이어그램이다.
도 2는 본 발명의 일 실시예에 따른 전이금속 칼코겐화합물 박막을 형성하기 위한 몰리브덴(Mo) 함유 전구체의 일 예를 설명하기 위한 분자 구조를 도시한다.
도 3 및 도 4는 본 발명의 실시예들에 따른 전이금속 칼코겐화합물 박막 형성 방법을 설명하기 위한 플라즈마 원자층 증착법의 가스 및 플라즈마 주입 플로우 다이어그램이다.
도 5는 본 발명의 일 실시예에 따른 이황화몰리브덴 박막의 형성 방법에서 전구체 공급 시간에 따른 박막의 두께 변화를 도시하는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 이황화몰리브덴 박막의 형성 방법에서 반응 가스의 공급 시간에 따른 박막의 두께 변화를 도시하는 그래프이다.
도 7은 본 발명의 일 실시예에 따른 이황화몰리브덴 박막의 형성 방법에서 증착 사이클에 따른 증착 특성을 도시하는 그래프이다.
도 8은 본 발명의 일 실시예에 따른 이황화몰리브덴 박막에 대한 라만(Raman) 스펙트럼을 도시하는 그래프이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 이황화몰리브덴 박막에 대한 X선 광전자 분광법(X-ray Photoelectron Spectroscopy, XPS)에 의한 분석 결과를 도시하는 그래프이다.
도 10은 본 발명의 일 실시예에 따른 이황화몰리브덴 박막의 X선 회절 분석(X-Ray Diffraction, XRD) 결과를 도시하는 그래프이다.
도 11은 본 발명의 일 실시예에 따른 이황화몰리브덴 박막의 투과 전자 현미경(Transmission Electron Microscope, TEM)에 의한 회절 패턴(diffraction pattern) 분석 결과를 도시하는 그래프이다.
도 12는 본 발명의 일 실시예에 따른 반도체 소자를 개략적으로 도시하는 단면도이다.
도 13a 내지 도 13d는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
본 발명의 실시 형태는 여러 가지 다른 형태로 변형되거나 여러 가지 실시 형태가 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시예에 따른 전이금속 칼코겐화합물 박막 형성 방법을 설명하기 위한 원자층 증착법의 가스 및 플라즈마 주입 플로우 다이어그램이다.
도 2는 본 발명의 일 실시예에 따른 전이금속 칼코겐화합물 박막을 형성하기 위한 몰리브덴(Mo) 함유 전구체의 일 예를 설명하기 위한 분자 구조를 나타낸다.
도 1을 참조하면, 전이금속 칼코겐화합물 박막 형성 방법은, 챔버 내의 기판으로 전이금속 함유 전구체를 공급하는 단계, 상기 챔버로부터 상기 전이금속 함유 전구체를 퍼지하는 단계, 상기 기판으로 칼코겐 원소를 포함하는 반응 가스를 공급하는 단계, 및 상기 챔버로부터 상기 반응 가스를 퍼지하는 단계를 포함한다. 상기 반응 가스를 공급하는 단계에서는 상기 챔버 내부로 플라즈마가 인가될 수 있다.
상기 단계들은 순차적으로 1회씩 수행되어, 하나의 증착 사이클(cycle)을 이룰 수 있다. 이하에서, '증착 사이클'의 용어는 이와 동일한 의미로 사용한다. 전이금속 칼코겐화합물 박막 형성 방법은, 목적하는 전이금속 칼코겐화합물 박막의 두께에 따라 증착 사이클이 복수 회 반복하여 수행될 수 있다. 도면에서, 각 단계들의 지속 시간은 동일하게 도시되었으나, 이는 개략적인 도시를 위한 것으로, 상기 지속 시간은 실시 형태에 따라 다양하게 변화될 수 있다.
전이금속 칼코겐화합물 박막 형성 방법은, 소스 가스인 상기 전이금속 함유 전구체의 공급 및 칼코겐 원소를 포함하는 상기 반응 가스의 공급의 순서로 구성되며, 각 공급 단계 후에 상기 소스 가스 및 상기 반응 가스를 퍼지하는 단계에서 퍼지 가스가 주입될 수 있다. 이 외에, 챔버 내의 압력을 조절하기 위해 불활성 가스를 공급할 수 있다. 이 경우, 상기 불활성 가스는 상기 퍼지 가스와 동일한 가스를 사용할 수 있다. 상기 가스들은 상기 챔버 내로 주입되어 상기 기판 상에 분사된다. 상기 기판은 그 상면에 도전 물질, 반도체 물질 또는 절연 물질을 포함할 수 있으며, 상기 기판 상에 전이금속 칼코겐화합물 박막의 증착이 이루어질 수 있다. 상기 챔버 내의 증착 온도는 약 160 ℃ 내지 220 ℃의 범위, 특히 약 170 ℃ 내지 210 ℃의 범위 일 수 있으며, 상기 챔버 내의 압력은 약 0.1 Torr 내지 10 Torr의 범위일 수 있으며, 특히 0.5 Torr 내지 1.5 Torr의 범위일 수 있다.
먼저 전이금속 함유 전구체를 공급하는 단계가 수행될 수 있다. 상기 전이금속 함유 전구체는, 예를 들어 도 2에 도시된 Mo(CO)6(molybdenum hexacarbonyl)일 수 있다. 또는 상기 전이금속 함유 전구체는 MoCl5, MoF5, [(η5-C5H5)Mo(CO)3]2, Mo(η3-allyl)4 중 어느 하나일 수 있다. 상기 전이금속 함유 전구체는 W(CO)6, WF6, WCl6, WBr6, W(C6H6)2, W(PF3)6, W(allyl)4, (1, 5-COD)W(CO)4, (C5H5)2WH2 중 어느 하나일 수 있다. 상기 전구체가 기체인 경우는 그대로 공급이 가능하나, 고체 또는 액체인 경우에는 불활성 가스를 캐리어(carrier) 가스로 이용하여 챔버 내에 공급할 수 있다.
선택적으로, 상기 전이금속 함유 전구체 공급에 앞서, 예비 세정(precleaning) 공정을 실시하여 상기 기판 상의 식각 잔류물 또는 표면 불순물을 제거할 수 있다. 상기 예비 세정 공정은 아르곤(Ar) 스퍼터링을 이용한 세정, 반응성(reactive) 세정 또는 암모니아(NH3)를 이용한 습식 공정을 이용할 수 있다.
다음으로, 상기 전이금속 함유 전구체를 퍼지하는 단계가 수행될 수 있다. 퍼지 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스 등을 사용할 수 있다. 상기 퍼지 가스에 의해, 잔존하는 부산물 및 흡착되지 않은 전이금속 함유 전구체가 제거될 수 있다.
다음으로, 반응 가스를 주입하는 단계가 수행된다. 상기 반응 가스는 칼코겐 원소를 함유한 가스일 수 있으며, 상기 기판 상에 흡착된 상기 전이금속 함유 전구체의 리간드를 제거함으로써 전이금속 칼코겐 화합물 박막을 형성한다. 일 실시예에서, 상기 반응 가스는 황화수소(hydrogen sulfide, H2S)일 수 있다.
상기 반응 가스의 주입 시에, 상기 전이금속 함유 전구체와의 반응성을 높이기 위해 상기 챔버 내부에 플라즈마가 인가될 수 있다. 즉, 플라즈마 원자층 증착법(Plasma Enhanced ALD, PEALD)에 의해 전이금속 칼코겐 화합물 박막을 형성할 수 있으며, 이 경우 플라즈마에 의해 상기 반응 가스가 활성화될 수 있다. 상기 플라즈마는 상기 반응 가스가 공급되는 시점과 동시에 인가되어 상기 반응 가스의 공급이 완료될 때 동시에 중단될 수 있다. 플라즈마는 실시 형태에 따라 CCP(Capacitively Coupled Plasma) 또는 ECR(Electron Cyclotron Resonance) 플라즈마와 같은 직접(direct) 플라즈마 방식, 또는 원격 플라즈마(remote plasma) 방식을 이용할 수 있으며, 이는 원자층 증착법이 수행되는 반응기, 사용 물질 및 증착 물질에 따라 결정될 수 있다.
실시예에 따라, 상기 플라즈마 인가하는 단계는 생략될 수도 있다. 즉, 열적(thermal) 원자층 증착법에 의해 전이금속 칼코겐 화합물 박막을 형성할 수도 있으며, 이 경우 상기 챔버 내의 증착 온도는 상기 전이금속 함유 전구체의 열분해가 일어나지 않으며, 상기 반응 가스와 반응하여 박막이 형성되는 온도로 결정될 수 있다.
다음으로, 상기 반응 가스를 퍼지하는 단계가 수행된다. 퍼지 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스 등을 사용할 수 있다.
본 실시예에 따르면, 플라즈마를 이용하여 전구체와 반응 가스의 반응성을 높임으로써 적절한 전구체 및 반응 가스를 선택할 수 있어, 저온에서 원자층 증착법을 통해 전이금속 칼코겐 화합물 박막을 형성할 수 있다. 원자층 증착법에 따라 전구체와 반응체의 기상반응을 억제하고 기판의 표면에서 이루어지는 자기 제한 표면 반응 메커니즘을 이용함으로써 박막의 두께 제어가 용이하며 단차도포성과 두께 균일성이 확보될 수 있다.
도 3 및 도 4는 본 발명의 실시예들에 따른 전이금속 칼코겐화합물 박막 형성 방법을 설명하기 위한 플라즈마 원자층 증착법의 가스 및 플라즈마 주입 플로우 다이어그램이다.
도 3 및 도 4를 참조하면, 전이금속 칼코겐화합물 박막 형성 방법은, 챔버 내의 기판으로 전이금속 함유 전구체를 공급하는 단계, 상기 챔버로부터 상기 전이금속 함유 전구체를 퍼지하는 단계, 상기 기판으로 칼코겐 원소를 포함하는 반응 가스를 공급하는 단계, 및 상기 챔버로부터 상기 반응 가스를 퍼지하는 단계를 포함한다. 상기 반응 가스를 공급하는 단계에서는 상기 챔버 내부로 플라즈마가 인가된다. 상기 단계들은 순차적으로 1회씩 수행되어, 하나의 증착 사이클을 이룰 수 있다.
도 3의 실시예에서는, 도 1의 실시예와 달리 플라즈마가 상기 전이금속 함유 전구체를 퍼지하는 단계 중에 인가되기 시작할 수 있다. 즉, 상기 반응 가스가 공급되는 시간보다 제1 시간 간격(△t1)만큼 먼저 플라즈마가 인가될 수 있다. 제1 시간 간격(△t1)은 상기 퍼지 가스의 지속 시간보다 작은 범위에서 결정될 수 있다.
이와 같은 플라즈마 인가 타이밍의 변화는 반응 가스의 물성 또는, 기판 온도 및 챔버 압력과 같은 공정 조건에 따라 적절하게 선택될 수 있다. 본 실시예의 경우, 플라즈마를 반응 가스보다 먼저 인가함으로써 초기 플라즈마가 불안정함으로써 반응이 활성화되지 못할 가능성을 감소시킬 수 있다.
도 4의 실시예에서는, 도 1의 실시예와 달리 플라즈마가 상기 반응 가스를 공급하는 단계 중에 인가되기 시작할 수 있다. 즉, 상기 반응 가스가 공급되기 시작하는 시간보다 제2 시간 간격(△t2)만큼 뒤에 플라즈마가 인가될 수 있다. 제2 시간 간격(△t2)은 예를 들어, 상기 반응 가스가 공급되는 전체 시간의 절반 이하일 수 있다.
본 실시예의 경우, 반응 가스를 먼저 공급하여 압력 및 유량 조건을 안정화시킨 후 플라즈마를 인가함으로써 플라즈마 이용 효율이 향상될 수 있다.
이하에서 도 5 내지 도 11을 참조하여 본 발명의 일 실시예에 따른 이황화몰리브덴(MoS2) 박막의 형성 결과를 중심으로 본 발명을 설명한다.
전이금속 칼코겐화합물 중 이황화몰리브덴은 에너지 밴드갭을 가지는 반도체성 물질로, 약 1.3 eV의 밴드갭 에너지를 가지며, 상온에서 약 50 내지 200 cm2/Vs의 이동도를 갖는 것으로 알려져 있다. 이러한 이황화몰리브덴의 전기적 특성을 바탕으로 트랜지스터 및 광전소자에 적용하려는 연구가 활발히 이루어지고 있다.
현재 대부분의 전자 소자의 연구에서, 이황화몰리브덴을 이용하기 위하여 기계적 박리법, 리튬 이온 또는 초음파를 이용한 박리법 또는 화학기상증착법(Chemical Vapor Deposition, CVD)이 사용되고 있다.
기계적 박리법은, 이황화몰리브덴 단결정에서 수 내지 수십 마이크로미터 크기의 단층 조각을 분리하는 방식으로 고품질의 이차원 단결정을 얻을 수 있으나, 대면적 성장이 불가능한 한계를 가지고 있다.
액체 내에서 리튬 이온 또는 초음파를 이용한 박리법은, 잉크 형태의 이황화몰리브덴을 제조하고 대면적 기판 위에 적용하는 방법으로, 상대적으로 저비용으로 대량 생산이 가능하지만, 리튬 이온의 가연성과 희소성으로 인한 공정의 비용이성, 및 잉크 내 이황화몰리브덴 조각의 두께가 불균일한 어려움이 있다.
화학기상증착법은 기존의 반도체 산업에서 많이 사용하는 증착법이지만, 현재는 연구의 초기단계로 두께의 균일성 등에 문제를 보이고 있다.
도 5는 본 발명의 일 실시예에 따른 이황화몰리브덴 박막의 형성 방법에서 전구체 공급 시간에 따른 박막의 두께 변화를 도시하는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 이황화몰리브덴 박막의 형성 방법에서 반응 가스의 공급 시간에 따른 박막의 두께 변화를 도시하는 그래프이다.
도 5 및 도 6을 참조하면, 각각 전구체 및 반응 가스의 공급 시간에 따른 박막의 두께가 도시된다. 몰리브덴(Mo) 함유 전구체인 Mo(CO)6의 경우, 20초 이상의 공급 시간에서 자기-제한 성장을 보였으며, 반응 가스인 H2S의 경우, 10초 이상의 공급 시간에서 자기-제한 성장을 보였다. 본 발명의 실시예들에서, 전이금속 함유 전구체는 20초 이상, 특히 20초 내지 25초 동안 공급될 수 있으며, 반응 가스는 10초 이상, 특히 10초 내지 15초 동안 공급될 수 있다.
도 7은 본 발명의 일 실시예에 따른 이황화몰리브덴 박막의 형성 방법에서 증착 사이클에 따른 증착 특성을 도시하는 그래프이다.
이황화몰리브덴 박막의 증착은 200 ℃에서 수행되었으며, 몰리브덴 함유 전구체의 공급 시간은 20초, 반응 가스인 H2S의 공급 시간은 10초, 퍼지 시간은 모두 10초인 조건으로 증착하였다. 이하의 도면들에서의 증착 데이터들도 동일한 조건 하에서 수행된 결과들이다.
도면에 도시된 것과 같이 특정 사이클에서의 증착된 막의 두께에 대한 데이터를 바탕으로 그래프를 도시하였다. 이황화몰리브덴 박막의 두께는 증착 사이클에 대해 선형적인 관계를 나타냄을 알 수 있다. 증착률은 약 0.04 nm/cycle 내지 0.06 nm/cycle의 범위를 나타낸다.
도 8, 도 9a 및 도 9b는 본 발명의 일 실시예에 따른 이황화몰리브덴 박막의 성분 분석 결과를 도시하는 그래프이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 이황화몰리브덴 박막에 대한 라만(Raman) 스펙트럼이 도시된다. 10 nm의 두께로 증착한 박막을 이용하여 분석하였으며, E1 2g 모드 및 A1 g 모드의 존재로부터 MoS2박막이 형성되었음을 알 수 있다. 500℃에서 열처리를 수행한 결과도 유사하다. 참고적으로, 실리콘(Si)과 관련된 모드는 증착 대상 기판에 의한 결과이다.
도 9a 및 도 9b를 참조하면, 본 발명의 일 실시예에 따른 이황화몰리브덴 박막에 대한 X선 광전자 분광법(X-ray Photoelectron Spectroscopy, XPS)에 의한 분석 결과가 도시된다.
분석 결과, 몰리브덴(Mo)과 황(S)의 조성비는 22.38: 44.76으로 1:2의 비를 나타내었으며, 결과적으로 박막은 MoS2의 조성을 가짐을 확인하였다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 이황화몰리브덴 박막의 결정 구조에 대한 분석 결과를 도시하는 그래프이다.
도 10을 참조하면, 증착 온도에 따라 X선 회절 분석(X-Ray Diffraction, XRD)에 의한 이황화몰리브덴 박막의 결정 구조 분석 결과가 나타난다. 도 11을 참조하면, 투과 전자 현미경(Transmission Electron Microscope, TEM)에 의한 회절 패턴(diffraction pattern) 분석 결과가 나타난다.
도 10 및 도 11로부터, 형성된 이황화몰리브덴 박막은 육방정계(hexagonal) 구조를 가짐을 알 수 있다. 따라서, 이에 해당하는 결정면인 (100), (103), (002), (105), (108) 및 (118)면의 신호를 나타낼 수 있다.
도 12는 본 발명의 일 실시예에 따른 반도체 소자를 개략적으로 도시하는 단면도이다.
도 12를 참조하면, 반도체 소자(100)는 기판(101) 상에 순서대로 적층된 게이트 전극(110), 게이트 절연층(120) 및 채널 영역(130)을 포함한다. 또한, 채널 영역(130)의 일부를 덮는 드레인 전극(140a) 및 소스 전극(140b)을 더 포함할 수 있으며, 드레인 전극(140a), 소스 전극(140b) 및 채널 영역(130)의 상부에는 패시베이션층(150)이 배치될 수 있다. 패시베이션층(150)을 관통하여 화소 전극(160a) 및 상부 게이트 전극(160b)이 배치될 수 있다.
기판(101)은 유리 또는 플라스틱 등을 포함할 수 있다. 반도체 소자(100)가 디스플레이 소자에 사용되는 경우, 기판(101)은 절연성 물질을 포함할 수 있다.
게이트 전극(110)은 도전성 물질을 포함할 수 있으며, 투명 도전층과 불투명 도전층의 복합층으로 이루어질 수 있다. 예를 들어, 상기 투명 도전층은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 주석 산화물(Tin Oxide, TO) 중 어느 하나를 포함할 수 있다. 상기 불투명 도전층은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 중 어느 하나를 포함할 수 있다.
게이트 절연층(120)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 알루미늄 산화물(Al2O3), 및 지르코늄 산화물(ZrO2) 중 어느 하나를 포함할 수 있다.
채널 영역(130)은 드레인 전극(140a)과 소스 전극(140b)의 사이에서 반도체 소자(100)의 활성층인 채널이 형성되는 층에 해당한다. 채널 영역(130)은 도 1 내지 도 11을 참조하여 상술한 본 발명의 실시예에 따른 전이금속 칼코겐화합물 박막일 수 있다.
드레인 전극(140a) 및 소스 전극(140b)은 게이트 전극(110)을 중심으로 서로 마주하도록 대칭적으로 배치될 수 있다. 소스 전극(140b)은, 게이트 전극(110)에 인가되는 신호가 채널 영역(130)을 통해 드레인 전극(140a)에 전달되도록 할 수 있다. 드레인 전극(140a) 및 소스 전극(140b)은 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti)과 같은 내화성 금속 중 어느 하나를 포함할 수 있다.
패시베이션층(150)은 노출된 채널 영역(130)을 보호하기 위해, 드레인 전극(140a), 소스 전극(140b) 및 노출된 채널 영역(130) 상에 배치될 수 있다. 패시베이션층(150)은 무기 절연물 또는 유기 절연물을 포함할 수 있다.
화소 전극(160a) 및 상부 게이트 전극(160b)은 각각 드레인 전극(140a) 및 게이트 전극(110)과 접속된다. 드레인 전극(140a)을 통해서 전달된 신호가 화소 전극(160a)에 충전될 수 있다.
본 실시예에 따른 반도체 소자(100)는 박막 트랜지스터로, 액정 표시 장치(Liquid Crystal Display, LCD) 또는 유기 발광 표시 장치(Organic Light Emitting Display, OLED)에 스위칭 소자로서 사용될 수 있다. 본 실시예의 반도체 소자(100)는 하부-게이트(bottom-gate) 구조이지만, 본 발명은 이에 한정되지 않으며, 상부-게이트(top-gate) 구조에도 적용될 수 있으며, 전극 구조도 다양하게 변화될 수 있다.
도 13a 내지 도 13d는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다. 구체적으로 도 12의 반도체 소자의 제조 방법을 도시한다.
도 13a를 참조하면, 기판(101) 상에 게이트 전극(110)을 형성하는 공정이 수행된다. 게이트 전극(110)은 일 방향으로 연장되는 라인 형태를 가질 수 있으며, 증착 공정 및 패터닝 공정에 의해 형성될 수 있다.
도 13b를 참조하면, 먼저, 게이트 전극(110) 상에 게이트 절연층(120)이 형성될 수 있다. 게이트 절연층(120)은 예를 들어, 화학기상증착법, 물리기상증착법(Physical Vapor Deposition, PVD) 등을 이용하여 증착될 수 있다. 다음으로, 게이트 절연층(120) 상에 채널 영역(130)을 형성하는 공정이 수행될 수 있다. 채널 영역(130)은 도 1 내지 도 4를 참조하여 상술한 전이금속 칼코겐화합물 박막의 형성 방법에 의해 박막을 형성한 후, 패터닝 공정을 수행하여 형성될 수 있다.
도 13c를 참조하면, 채널 영역(130)의 양 측에 각각 드레인 전극(140a) 및 소스 전극(140b)을 형성하는 공정이 수행된다. 드레인 전극(140a) 및 소스 전극(140b)은 도전성 물질의 증착 및 패터닝 공정에 의해 동시에 형성될 수 있다.
도 13d를 참조하면, 먼저, 채널 영역(130), 드레인 전극(140a) 및 소스 전극(140b)의 상부에 패시베이션층(150)을 형성한다. 다음으로, 패시베이션층(150) 및 게이트 절연층(120)의 일부를 식각하여 드레인 전극(140a) 및 게이트 전극(110)의 일부가 노출되도록 한다.
마지막으로 도 12를 함께 참조하면, 노출된 드레인 전극(140a) 및 게이트 전극(110)에 각각 접속되도록 화소 전극(160a) 및 상부 게이트 전극(160b)을 형성하여 반도체 소자(100)를 제조한다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 반도체 소자
101: 기판
110: 게이트 전극
120: 게이트 절연층
130: 채널 영역
140a: 드레인 전극
140b: 소스 전극
150: 패시베이션층
160a: 화소 전극
160b: 상부 게이트 전극

Claims (12)

  1. 챔버 내의 기판으로 전이금속 함유 전구체를 가스 상태로 공급하는 단계;
    상기 챔버로부터 상기 전이금속 함유 전구체를 퍼지하는 단계;
    상기 기판으로 칼코겐 원소를 포함하는 반응 가스를 공급하는 단계; 및
    상기 챔버로부터 상기 반응 가스를 퍼지하는 단계를 포함하고,
    상기 반응 가스를 공급하는 단계에서 상기 챔버 내부로 플라즈마를 인가하는 것을 특징으로 하는 전이금속 칼코겐화합물 박막 형성 방법.
  2. 제1항에 있어서,
    상기 전이금속 함유 전구체는 몰리브덴(Mo) 또는 텅스텐(W) 함유 전구체이고, 상기 반응 가스는 황(S) 함유 가스인 것을 특징으로 하는 전이금속 칼코겐화합물 박막 형성 방법.
  3. 제2항에 있어서,
    상기 전이금속 함유 전구체는 Mo(CO)6 또는 W(CO)6 고, 상기 반응 가스는 H2S인 것을 특징으로 하는 전이금속 칼코겐화합물 박막 형성 방법.
  4. 제2항에 있어서,
    상기 단계들로 구성되는 사이클을 반복함으로써 상기 기판 상에 이황화몰리브덴(MoS2) 또는 이황화텅스텐(WS2) 박막이 형성되는 것을 특징으로 하는 전이금속 칼코겐화합물 박막 형성 방법.
  5. 제1항에 있어서,
    상기 전이금속 함유 전구체는 20초 내지 25초 동안 공급되고, 상기 반응 가스는 10초 내지 15초 동안 공급되는 것을 특징으로 하는 전이금속 칼코겐화합물 박막 형성 방법.
  6. 제1항에 있어서,
    상기 단계들은 160 ℃ 내지 220 ℃ 범위의 온도에서 수행되는 것을 특징으로 하는 전이금속 칼코겐화합물 박막 형성 방법.
  7. 제1항에 있어서,
    상기 단계들로 구성되는 사이클에 의한 전이금속 칼코겐화합물 박막의 증착율은 0.04 nm/cycle 내지 0.06 nm/cycle의 범위를 가지는 것을 특징으로 하는 전이금속 칼코겐화합물 박막 형성 방법.
  8. 제1항에 있어서,
    상기 플라즈마는 상기 반응 가스가 공급되는 시점과 동시에 인가되어 공급이 완료될 때 중단되는 것을 특징으로 하는 전이금속 칼코겐화합물 박막 형성 방법.
  9. 제1항에 있어서,
    상기 플라즈마는 상기 반응 가스가 공급되는 중간에 인가되는 것을 특징으로 하는 전이금속 칼코겐화합물 박막 형성 방법.
  10. 제1항에 있어서,
    상기 플라즈마는 직접(direct) 플라즈마 방식에 의한 것을 특징으로 하는 전이금속 칼코겐화합물 박막 형성 방법.
  11. 챔버 내의 기판으로 전이금속 함유 전구체를 가스 상태로 공급하는 단계;
    상기 챔버로부터 상기 전이금속 함유 전구체를 퍼지하는 단계;
    상기 기판으로 칼코겐 원소를 포함하는 반응 가스를 공급하는 단계; 및
    상기 챔버로부터 상기 반응 가스를 퍼지하는 단계를 포함하는 전이금속 칼코겐화합물 박막 형성 방법.
  12. 제11항에 있어서,
    상기 전이금속 함유 전구체는 몰리브덴(Mo) 또는 텅스텐(W) 함유 전구체이고, 상기 반응 가스는 황(S) 함유 가스인 것을 특징으로 하는 전이금속 칼코겐화합물 박막 형성 방법.
KR20130086846A 2013-07-23 2013-07-23 전이금속 칼코겐화합물 박막 형성 방법 KR101464173B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130086846A KR101464173B1 (ko) 2013-07-23 2013-07-23 전이금속 칼코겐화합물 박막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130086846A KR101464173B1 (ko) 2013-07-23 2013-07-23 전이금속 칼코겐화합물 박막 형성 방법

Publications (1)

Publication Number Publication Date
KR101464173B1 true KR101464173B1 (ko) 2014-11-21

Family

ID=52291325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130086846A KR101464173B1 (ko) 2013-07-23 2013-07-23 전이금속 칼코겐화합물 박막 형성 방법

Country Status (1)

Country Link
KR (1) KR101464173B1 (ko)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101623736B1 (ko) 2015-05-29 2016-05-24 이화여자대학교 산학협력단 이황화몰리브덴 나노시트 및 이의 제조방법
KR20160125919A (ko) * 2015-04-22 2016-11-01 삼성전자주식회사 층상 전이금속 칼코겐 화합물막 형성용 조성물 및 이를 이용한 층상 전이금속 칼코겐 화합물막의 제조방법
KR20170000318A (ko) * 2015-06-22 2017-01-02 기초과학연구원 층간 배향 기반 광 흡수 및 발광 특성을 가진 반도체 스택
KR101762072B1 (ko) 2016-06-01 2017-07-28 한양대학교 산학협력단 금속/칼코겐 화합물을 포함하는 박막의 제조 방법
KR20180012268A (ko) * 2015-05-27 2018-02-05 에이에스엠 아이피 홀딩 비.브이. 몰리브덴 또는 텅스텐 함유 박막의 ald용 전구체의 합성 및 사용
KR20190054705A (ko) * 2017-11-14 2019-05-22 울산과학기술원 전이금속 칼코젠 화합물의 제조 방법
KR20190060638A (ko) * 2017-11-24 2019-06-03 한국전자통신연구원 전자 소자 및 그 제조방법
KR20190063064A (ko) * 2017-11-29 2019-06-07 삼성전자주식회사 이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법
CN110838431A (zh) * 2018-08-17 2020-02-25 三星显示有限公司 制造半导体器件的方法和使用该方法制造的半导体器件
KR20200072627A (ko) 2018-12-12 2020-06-23 한국세라믹기술원 전이금속 칼코겐화합물 박막의 제조 방법 및 이를 이용한 전자소자의 제조 방법
US11014866B2 (en) 2016-10-12 2021-05-25 Asm Ip Holding B.V. Synthesis and use of precursors for vapor deposition of tungsten containing thin films
KR20220061361A (ko) 2020-11-06 2022-05-13 한양대학교 에리카산학협력단 이차원 반도체 박막 형성 방법
US11377737B2 (en) 2016-06-01 2022-07-05 Asm Ip Holding B.V. Manifolds for uniform vapor deposition
US11492701B2 (en) 2019-03-19 2022-11-08 Asm Ip Holding B.V. Reactor manifolds
US11791153B2 (en) 2020-02-10 2023-10-17 Asm Ip Holding B.V. Deposition of hafnium oxide within a high aspect ratio hole
US11830731B2 (en) 2019-10-22 2023-11-28 Asm Ip Holding B.V. Semiconductor deposition reactor manifolds

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0769782A (ja) * 1992-07-08 1995-03-14 Yeda Res & Dev Co Ltd 遷移金属カルコゲニドの配向多結晶質薄膜
KR100914301B1 (ko) 2008-03-27 2009-08-27 주식회사 하이닉스반도체 표면 거침도가 개선된 텅스텐층 형성 방법
JP2011521443A (ja) * 2008-04-18 2011-07-21 アイピーエス・リミテッド カルコゲナイド薄膜の形成方法
KR20120068567A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 다성분계 박막의 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0769782A (ja) * 1992-07-08 1995-03-14 Yeda Res & Dev Co Ltd 遷移金属カルコゲニドの配向多結晶質薄膜
KR100914301B1 (ko) 2008-03-27 2009-08-27 주식회사 하이닉스반도체 표면 거침도가 개선된 텅스텐층 형성 방법
JP2011521443A (ja) * 2008-04-18 2011-07-21 アイピーエス・リミテッド カルコゲナイド薄膜の形成方法
KR20120068567A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 다성분계 박막의 형성방법

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10079144B2 (en) 2015-04-22 2018-09-18 Samsung Electronics Co., Ltd. Composition for layered transition metal chalcogenide compound layer and method of forming layered transition metal chalcogenide compound layer
KR20160125919A (ko) * 2015-04-22 2016-11-01 삼성전자주식회사 층상 전이금속 칼코겐 화합물막 형성용 조성물 및 이를 이용한 층상 전이금속 칼코겐 화합물막의 제조방법
KR102613047B1 (ko) 2015-04-22 2023-12-15 삼성전자주식회사 층상 전이금속 칼코겐 화합물막 형성용 조성물 및 이를 이용한 층상 전이금속 칼코겐 화합물막의 제조방법
KR102314722B1 (ko) 2015-05-27 2021-10-20 에이에스엠 아이피 홀딩 비.브이. 몰리브덴 또는 텅스텐 함유 박막의 ald용 전구체의 합성 및 사용
KR20180012268A (ko) * 2015-05-27 2018-02-05 에이에스엠 아이피 홀딩 비.브이. 몰리브덴 또는 텅스텐 함유 박막의 ald용 전구체의 합성 및 사용
US11624112B2 (en) 2015-05-27 2023-04-11 Asm Ip Holding B.V. Synthesis and use of precursors for ALD of molybdenum or tungsten containing thin films
US11047042B2 (en) 2015-05-27 2021-06-29 Asm Ip Holding B.V. Synthesis and use of precursors for ALD of molybdenum or tungsten containing thin films
KR101623736B1 (ko) 2015-05-29 2016-05-24 이화여자대학교 산학협력단 이황화몰리브덴 나노시트 및 이의 제조방법
KR20170000318A (ko) * 2015-06-22 2017-01-02 기초과학연구원 층간 배향 기반 광 흡수 및 발광 특성을 가진 반도체 스택
KR101996407B1 (ko) 2015-06-22 2019-07-04 기초과학연구원 층간 배향 기반 광 흡수 및 발광 특성을 가진 반도체 스택
KR101762072B1 (ko) 2016-06-01 2017-07-28 한양대학교 산학협력단 금속/칼코겐 화합물을 포함하는 박막의 제조 방법
US11377737B2 (en) 2016-06-01 2022-07-05 Asm Ip Holding B.V. Manifolds for uniform vapor deposition
US11014866B2 (en) 2016-10-12 2021-05-25 Asm Ip Holding B.V. Synthesis and use of precursors for vapor deposition of tungsten containing thin films
US11667595B2 (en) 2016-10-12 2023-06-06 Asm Ip Holding B.V. Synthesis and use of precursors for vapor deposition of tungsten containing thin films
KR101993365B1 (ko) 2017-11-14 2019-06-26 울산과학기술원 전이금속 칼코젠 화합물의 제조 방법
KR20190054705A (ko) * 2017-11-14 2019-05-22 울산과학기술원 전이금속 칼코젠 화합물의 제조 방법
KR20190060638A (ko) * 2017-11-24 2019-06-03 한국전자통신연구원 전자 소자 및 그 제조방법
KR102488397B1 (ko) 2017-11-24 2023-01-17 한국전자통신연구원 전자 소자 및 그 제조방법
KR20190063064A (ko) * 2017-11-29 2019-06-07 삼성전자주식회사 이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법
KR102506444B1 (ko) 2017-11-29 2023-03-06 삼성전자주식회사 이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법
CN110838431A (zh) * 2018-08-17 2020-02-25 三星显示有限公司 制造半导体器件的方法和使用该方法制造的半导体器件
KR20200072627A (ko) 2018-12-12 2020-06-23 한국세라믹기술원 전이금속 칼코겐화합물 박막의 제조 방법 및 이를 이용한 전자소자의 제조 방법
US11492701B2 (en) 2019-03-19 2022-11-08 Asm Ip Holding B.V. Reactor manifolds
US11830731B2 (en) 2019-10-22 2023-11-28 Asm Ip Holding B.V. Semiconductor deposition reactor manifolds
US11791153B2 (en) 2020-02-10 2023-10-17 Asm Ip Holding B.V. Deposition of hafnium oxide within a high aspect ratio hole
KR20220061361A (ko) 2020-11-06 2022-05-13 한양대학교 에리카산학협력단 이차원 반도체 박막 형성 방법

Similar Documents

Publication Publication Date Title
KR101464173B1 (ko) 전이금속 칼코겐화합물 박막 형성 방법
TWI754775B (zh) 利用循環沉積在基材上沉積金屬硫屬化物之方法
US9963343B2 (en) Transition metal dichalcogenide alloy and method of manufacturing the same
EP3085810B1 (en) Composition for layered transition metal chalcogenide compound layer and method of forming layered transition metal chalcogenide compound layer
KR100877153B1 (ko) 전자소자용 ZnO 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
TW200636827A (en) Silicon oxide cap over high dielectric constant films
JP2014507794A (ja) 薄膜トランジスタ及びその製造方法
TW201545350A (zh) 半導體裝置及其製造方法
KR20110028386A (ko) 금속 산질화물 tft들을 위한 캡핑 층들
KR102564874B1 (ko) 기판 상에 w 함유 박막을 형성하는 방법
US20160056039A1 (en) Method of forming a metal sulfide alloy and an electronic device with the metal sulfide alloy
Mameli et al. High‐Throughput Atomic Layer Deposition of P‐Type SnO Thin Film Transistors Using Tin (II) bis (tert‐amyloxide)
KR102182163B1 (ko) 그래핀 및 금속 칼코게나이드의 이종 접합 박막의 제조 방법, 그 박막 및 이를 이용한 쇼트키 장벽 다이오드 및 그 제조 방법
KR100996644B1 (ko) ZnO TFT의 제조방법
KR20210016859A (ko) 전이금속 칼코게나이드 박막의 형성방법
KR20200116724A (ko) 고이동도 이황화주석 박막의 제조방법
JP7228359B2 (ja) 金属酸化膜の製造方法及び装置並びに金属酸化膜を含む表示素子
KR20170090622A (ko) 산화물 박막 트랜지스터 및 그 제조방법
US20230104966A1 (en) Method for atomically manipulating an artificial two-dimensional material and apparatus therefor
KR20190013602A (ko) 반도체 박막, 및 그 제조 방법, 및 이를 포함하는 박막 트랜지스터
KR20190115241A (ko) 플라즈마 강화 원자층증착법을 이용한 이황화텅스텐 박막 형성 방법
WO2022130912A1 (ja) 薄膜トランジスタの製造方法
KR20220153420A (ko) 박막 형성 방법
JP2024520296A (ja) 薄膜の形成方法
KR101993383B1 (ko) 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191014

Year of fee payment: 6