KR102506444B1 - 이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법 - Google Patents

이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법 Download PDF

Info

Publication number
KR102506444B1
KR102506444B1 KR1020170161855A KR20170161855A KR102506444B1 KR 102506444 B1 KR102506444 B1 KR 102506444B1 KR 1020170161855 A KR1020170161855 A KR 1020170161855A KR 20170161855 A KR20170161855 A KR 20170161855A KR 102506444 B1 KR102506444 B1 KR 102506444B1
Authority
KR
South Korea
Prior art keywords
thin film
dimensional
growing
tmd
precursor
Prior art date
Application number
KR1020170161855A
Other languages
English (en)
Other versions
KR20190063064A (ko
Inventor
김해룡
신현진
이재호
조상현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170161855A priority Critical patent/KR102506444B1/ko
Priority to US16/012,938 priority patent/US10741389B2/en
Publication of KR20190063064A publication Critical patent/KR20190063064A/ko
Priority to US16/922,330 priority patent/US11018001B2/en
Application granted granted Critical
Publication of KR102506444B1 publication Critical patent/KR102506444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

이차원 TMD 박막의 성장방법 및 이를 포함하는 소자의 제조방법에 관해 개시되어 있다. 개시된 이차원 TMD 박막의 성장방법은 박막 성장을 위한 기판이 구비된 반응 챔버에 주기적으로 반복 수행되는 전구체 공급 단계 및 배출 단계를 포함할 수 있다. 상기 전구체 공급 단계는 TMD(transition metal dichalcogenide) 물질의 2종 이상의 전구체를 상기 반응 챔버에 공급하는 단계를 포함할 수 있다. 상기 배출 단계는 상기 반응 챔버에서 상기 전구체 및 이로부터 생성된 부산물을 배출하는 단계를 포함할 수 있다.

Description

이차원 TMD 박막의 성장방법 및 이를 포함하는 소자의 제조방법{Method for growing two-dimensional transition metal dichalcogenide film and method of manufacturing device including the same}
개시된 실시예들은 이차원 TMD 박막의 성장방법 및 이를 포함하는 소자의 제조방법에 관한 것이다.
이차원 물질(two-dimensional material)(2D material)은 원자들이 소정의 결정 구조를 이루고 있는 단층(single-layer) 또는 반층(half-layer)의 고체로, 대표적인 이차원 물질로 그래핀(graphene)이 있다. 그래핀에 대한 연구를 시작으로 반도체 또는 절연체 특성을 갖는 다양한 이차원 물질에 대한 연구 및 개발이 이루어지고 있다. 이러한 이차원 물질들은 기존 소자의 한계를 극복할 수 있는 차세대 소재로 주목받고 있다.
그러나 이차원 물질(2D material)을 웨이퍼 스케일(wafer scale)에서 균일한 두께로 고품위로 성장시키는 것은 어려움이 있다. 확장성(scalability) 문제, 즉, 대면적 성장 문제를 해결하기 위해, 유기금속 전구체(metal organic precursor)를 사용하는 방법이 소개되었지만, 단일층(monolayer) 성장을 위해 필요한 시간이 약 26 시간으로 매우 길어 공정 이슈가 있다.
대면적 성장이 가능하고 균일성 및 고품질 확보가 가능한 이차원 TMD(transition metal dichalcogenide) 박막의 성장방법을 제공한다.
단시간에 웨이퍼 스케일의 TMD 박막을 성장시킬 수 있는 이차원 TMD 박막의 성장방법을 제공한다.
상기한 이차원 TMD 박막의 성장방법을 적용한 소자의 제조방법을 제공한다.
일 측면(aspect)에 따르면, 박막 성장을 위한 기판이 구비된 반응 챔버에 주기적으로 반복 수행되는 전구체 공급 단계 및 배출(evacuation) 단계를 포함하고, 상기 전구체 공급 단계는 TMD(transition metal dichalcogenide) 물질의 2종 이상의 전구체를 상기 반응 챔버에 공급하는 단계를 포함하고, 상기 배출 단계는 상기 반응 챔버에서 상기 전구체 및 이로부터 생성된 부산물을 배출하는 단계를 포함하는 이차원 TMD 박막의 성장방법이 제공된다.
상기 전구체 공급 단계는 30초 내지 180초 범위의 1회 지속 시간을 가질 수 있다.
상기 배출 단계는 5초 내지 120초 범위의 1회 지속 시간을 가질 수 있다.
상기 배출 단계의 1회 지속 시간은 상기 전구체 공급 단계의 1회 지속 시간보다 짧을 수 있다.
상기 이차원 TMD 박막의 성장을 위한 반응 온도는 550℃ 내지 1050℃의 범위를 가질 수 있다.
상기 기판은 Si, SiO2, Al2O3, 그래핀(graphene) 및 TMD 물질 중 어느 하나를 포함할 수 있다.
상기 전구체 공급 단계에서 상기 2종 이상의 전구체를 상기 반응 챔버 내에 동시에 공급하거나 개별적으로 공급할 수 있다.
상기 전구체 공급 단계에서 상기 2종 이상의 전구체와 함께 촉매 가스(catalytic gas)를 더 공급할 수 있다.
상기 이차원 TMD 박막의 성장은 CVD(chemical vapor deposition) 공정, PECVD(plasma enhanced chemical vapor deposition) 공정, MOCVD(metal organic chemical vapor deposition) 공정 또는 이들 중 적어도 두 개의 조합을 이용하여 수행할 수 있다.
상기 2종 이상의 전구체는 Group 4B, 5B, 6B, 7B의 금속 원소 중 적어도 하나의 전구체 물질 및 S, Se, Te의 칼코겐(chalcogen) 원소 중 하나의 전구체 물질을 포함할 수 있다.
상기 2종 이상의 전구체는 도핑 원소의 전구체 물질을 더 포함할 수 있다.
상기 이차원 TMD 박막의 물질은 MX2로 표현될 수 있고, 상기 M은 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re 중 하나일 수 있고, 상기 X는 S, Se, Te 중 하나일 수 있다.
상기 이차원 TMD 박막의 성장방법은 서로 다른 복수의 TMD 물질을 복층 구조로 형성하는 단계를 포함할 수 있다.
상기 이차원 TMD 박막은 6 인치(inch) 혹은 그 이상의 크기를 갖는 웨이퍼 상에 형성될 수 있다.
다른 측면에 따르면, 전술한 방법을 이용해서 기판 상에 이차원 TMD 박막을 성장시키는 단계; 및 상기 이차원 TMD 박막을 포함하는 소자부를 형성하는 단계;를 포함하는 이차원 물질 함유 소자의 제조방법이 제공된다.
상기 이차원 물질 함유 소자는, 예를 들어, 트랜지스터, 다이오드, 광전자소자, 터널링소자, 논리소자 및 메모리소자 중 적어도 하나를 포함할 수 있다.
균일성 및 고품질을 갖는 이차원 TMD 박막을 대면적으로 용이하게 형성할 수 있다. 웨이퍼 스케일의 TMD 박막을 단시간 내에 성장시킬 수 있다. 이와 관련하여, 본원의 실시예들은 이차원 TMD 박막을 적용한 소자의 개발 및 상용화에 유리하게 적용될 수 있다.
도 1은 실시예에 따른 이차원 TMD(transition metal dichalcogenide) 박막의 성장방법을 설명하기 위한 흐름도이다.
도 2는 예시적인 일 실시예에 따른 이차원 TMD 박막의 성장방법을 설명하기 위한 흐름도이다.
도 3은 예시적인 다른 실시예에 따른 이차원 TMD 박막의 성장방법을 설명하기 위한 흐름도이다.
도 4는 일 실시예에 따른 이차원 TMD 박막의 성장방법(즉, periodical method)을 설명하기 위한 그래프이다.
도 5는 일 실시예에 따른 이차원 TMD 박막의 성장 과정을 단계별로 보여주는 도면이다.
도 6은 일 실시예에 따른 이차원 TMD 박막의 성장 과정을 단계별로 보여주는 평면 이미지이다.
도 7은 비교예에 따른 TMD 박막의 성장방법(즉, static method)을 설명하기 위한 그래프이다.
도 8은 도 7의 비교예에 따른 TMD 박막의 성장 과정을 시간대 별로 보여주는 평면 이미지이다.
도 9는 실시예 및 비교예에 따른 TMD 박막의 성장방법에서 측방 성장 모드(lateral growth mode)와 수직 성장 모드(vertical growth mode)의 관계를 보여주는 그래프이다.
도 10은 실시예에 따른 방법으로 성장시킨 이차원 TMD 박막을 유리 기판으로 전사(transfer)한 경우를 보여주는 사진 이미지이다.
도 11 내지 도 13은 다양한 실시예에 따른 방법으로 성장한 이차원 TMD 박막을 보여주는 단면도이다.
도 14는 실시예에 따른 방법으로 형성한 이차원 TMD 박막(MoS2 박막)과 그 위에 형성한 나노결정질 그래핀(nanocrystalline graphene)(nc-G)의 적층 구조를 보여주는 TEM 단면 이미지이다.
도 15는 실시예에 따른 것으로, 나노결정질 그래핀(nc-G) 상에 이차원 TMD 박막(MoS2 박막)을 형성한 경우를 보여주는 TEM 단면 이미지이다.
도 16은 실시예에 따라 형성한 MoS2와 나노결정질 그래핀(nc-G)의 적층체에 대한 라만(Raman) 스펙트럼 분석 결과를 보여주는 그래프이다.
도 17a 내지 도 17c는 일 실시예에 따른 이차원 물질 함유 소자의 제조방법을 예시적으로 보여주는 단면도이다.
이하, 실시예들에 따른 이차원 TMD 박막의 성장방법 및 이를 포함하는 소자의 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 실시예에 따른 이차원 TMD(transition metal dichalcogenide) 박막의 성장방법을 설명하기 위한 흐름도이다.
도 1을 참조하면, 실시예에 따른 이차원 TMD 박막의 성장방법은 박막 성장을 위한 기판이 구비된 반응 챔버에 대해 주기적으로 수행되는 전구체 공급 단계(S101, S102) 및 배출(evacuation) 단계(S201, S202)를 포함할 수 있다. 전구체 공급 단계(S101, S102) 및 배출 단계(S201, S202)를 교대로 반복해서 수행할 수 있다. 전구체 공급 단계(S101, S102) 각각은 TMD 물질의 2종 이상의 전구체를 반응 챔버에 공급하는 단계를 포함할 수 있다. 배출 단계(S201, S202) 각각은 반응 챔버에서 상기 전구체 및 이로부터 생성된 부산물을 배출하는 단계를 포함할 수 있다.
전구체 공급 단계(S101, S102)에서 반응 챔버에 공급되는 2종 이상의 전구체는 이차원 TMD를 형성하기 위한 것으로 적어도 하나의 금속 원소의 전구체 물질 및 적어도 하나의 칼코겐(chalcogen) 원소의 전구체 물질을 포함할 수 있다. 예컨대, 상기 2종 이상의 전구체는 Group 4B, 5B, 6B, 7B의 금속 원소 중 하나의 전구체 물질(제1 전구체 물질) 및 S, Se, Te의 칼코겐 원소 중 하나의 전구체 물질(제2 전구체 물질)을 포함할 수 있다. 여기서, Group 4B, 5B, 6B, 7B의 금속 원소는, 예컨대, Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re 등일 수 있다. 또한, 상기 2종 이상의 전구체는 적어도 하나의 도핑 원소의 전구체 물질(제3 전구체 물질)을 더 포함할 수 있다. 각각의 전구체 공급 단계(S101, S102)에서 상기 2종 이상의 전구체를 반응 챔버 내에 동시에 공급하거나 개별적으로 공급할 수 있다. 여기서, 개별적으로 공급한다는 것은 전구체들을 순차적으로 공급한다는 것을 의미할 수 있다. 이 경우, 예를 들어, 칼코겐 원소의 전구체 물질(제2 전구체 물질)을 먼저 공급한 후, 이어서, 금속 원소의 전구체 물질(제1 전구체 물질)을 공급할 수 있다.
전구체 공급 단계(S101, S102)에서 반응 챔버에 상기 2종 이상의 전구체와 함께 촉매 가스(catalytic gas)를 더 공급할 수 있다. 상기 촉매 가스는, 예컨대, H2 가스를 포함할 수 있다. 촉매 가스는, 예를 들어, 칼로겐 소스, 즉, 칼로겐 원소의 전구체의 에틸기(ethyl group)를 제거하는 역할을 할 수 있다. 따라서, 촉매 가스에 의해 칼로겐 소스와 금속 소스(즉, 금속 원소의 전구체) 사이의 반응이 촉진될 수 있다.
배출 단계(S201, S202)는, 예컨대, 진공 배기 단계일 수 있다. 보다 구체적으로 설명하면, 배출 단계(S201, S202)는 반응 챔버에 N2 가스와 같은 비활성 가스를 주입하면서 반응 챔버에 연결된 진공 펌프를 이용해서 배기하는 과정을 포함할 수 있다. 이를 통해, 전구체 및 이로부터 생성된 부산물을 반응 챔버로부터 배출할 수 있다. 이때, 반응 챔버 내 기판 상에서 전구체들의 농도 및 반응 속도가 제어되면서, TMD 박막의 형성과정에서 핵생성 속도(nucleation rate)가 조절될 수 있고, TMD 박막의 측방 성장(lateral growth)이 보다 잘 이루어질 수 있다. 이에 대해서는 추후에 보다 상세히 설명한다.
전구체 공급 단계(S101, S102) 및 배출 단계(S201, S202) 각각의 시간은 적절히 선택될 수 있다. 예컨대, 각각의 전구체 공급 단계(S101, S102)는 약 30초 내지 180초 범위의 1회 지속 시간을 가질 수 있고, 각각의 배출 단계(S201, S202)는 약 5초 내지 120초 범위의 1회 지속 시간을 가질 수 있다. 이때, 배출 단계(S201, S202)의 1회 지속 시간은 전구체 공급 단계(S101, S102)의 1회 지속 시간보다 짧을 수 있다. 그러나 이는 예시적인 것이고, 전구체 공급 단계(S101, S102) 및 배출 단계(S201, S202)의 지속 시간은 전술한 바에 한정되지 않는다. 또한, 경우에 따라, 배출 단계(S201, S202)의 1회 지속 시간은 전구체 공급 단계(S101, S102)의 1회 지속 시간과 같거나 더 길 수도 있다.
전구체 공급 단계(S101, S102)와 배출 단계(S201, S202)가 교대로 진행되면서, 기판 상에 이차원 TMD 박막이 성장될 수 있다. 이때, 상기 이차원 TMD 박막의 성장을 위한 반응 온도는, 예컨대, 약 550℃ 내지 1050℃ 정도일 수 있다. 즉, 이차원 TMD 박막의 성장 공정에서 상기 기판의 온도는 약 550℃ 내지 1050℃ 정도로 유지될 수 있다. 그러나 이러한 온도 범위는 예시적인 것이고, 경우에 따라, 달라질 수 있다.
상기 이차원 TMD 박막의 성장을 기판은, 예를 들어, Si, SiO2, Al2O3, 그래핀(graphene) 및 TMD 물질 중 어느 하나를 포함할 수 있다. 여기서, 상기 TMD 물질은 성장시키려는 이차원 TMD 박막의 물질과 다른 이종의 TMD 물질일 수 있다. 기판의 종류/물질은 전술한 바에 한정되지 않고, 달라질 수 있다. 상기 이차원 TMD 박막은 6 인치(inch) 혹은 그 이상의 크기를 갖는 웨이퍼 상에 형성될 수 있다. 즉, 상기 기판은 6 인치 혹은 그 이상의 크기를 갖는 웨이퍼일 수 있다. 실시예에 따른 이차원 TMD 박막의 성장방법은 대면적 성장에 적합한 것일 수 있다. 또한, 실시예의 방법을 6 인치 이하의 기판에도 적용할 수 있다는 것은 자명하다.
본 실시예에 따른 이차원 TMD 박막의 성장은 CVD(chemical vapor deposition) 공정, PECVD(plasma enhanced chemical vapor deposition) 공정, MOCVD(metal organic chemical vapor deposition) 공정 또는 이들 중 적어도 두 개의 조합을 이용하여 수행할 수 있다. 일반적인 CVD 공정이 아닌 변형된 CVD 공정을 이용해서 이차원 TMD 박막을 성장할 수 있다. 변형된 CVD 공정은 전술한 바와 같은 배출 단계를 포함하는 주기적인 공정일 수 있다. 변형된 CVD 공정에서 플라즈마를 사용할 수 있고, 및/또는, 유기금속 전구체를 사용할 수 있다.
이상에서 설명한 방법으로 형성되는 이차원 TMD 박막의 물질은 MX2로 표현될 수 있다. 여기서, 상기 M은 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re 중 하나일 수 있고, 상기 X는 S, Se, Te 중 하나일 수 있다. 구체적인 예로, 상기 TMD 박막은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, ZrSe2, HfS2, HfSe2, NbSe2, ReSe2 등일 수 있다. 이러한 TMD 박막은 이차원 물질(2D material)일 수 있다. 이차원 물질은 원자들이 소정의 결정구조를 이루고 있는 단층(single-layer) 또는 반층(half-layer)의 고체이다. 이차원 물질은 층상 구조(layered structure)를 가질 수 있다. 전자 구조적으로, 이차원 물질은 상태 밀도(density of state)(DOS)가 양자 우물 거동(quantum well behavior)을 따르는 물질로 정의될 수 있다. 복수의 이차원 단위 물질층(단일층)이 적층된 물질에서도 상태 밀도(DOS)가 양자 우물 거동(quantum well behavior)을 따를 수 있기 때문에, 이런 관점에서, 상기 단일층이 반복 적층된 구조도 "이차원 물질"이라고 할 수 있다. 이차원 물질의 층간은 반데르 발스(van der Waals) 결합을 할 수 있다.
실시예에 따라 형성되는 이차원 TMD 박막은 도핑 원소(A)를 더 포함할 수 있고, 이 경우, TMD 박막의 물질은 A-doped MX2 또는 AMX2로 표현될 수 있다. AMX2는 AxM1-xX2 일 수 있다. 상기 도핑 원소(A)는 금속(e.g., 전이 금속)일 수 있다. 도핑 원소(A)의 함유량은 약 5 wt% 이하 또는 약 2 wt% 이하일 수 있다.
이상에서 설명한 실시예에 따르면, 균일성 및 고품질을 갖는 이차원 TMD 박막을 대면적으로 단시간에 형성할 수 있다. 배출(evacuation) 단계를 포함하는 주기적인 성장 공정을 이용하기 때문에, TMD 박막의 형성과정에서 핵생성 속도(nucleation rate)가 조절될 수 있고, TMD 박막의 측방 성장(lateral growth)이 보다 잘 이루어질 수 있다. TMD 박막의 수직 성장(vertical growth)이 억제되고, 측방 성장(lateral growth)이 촉진되면서, 성장 속도 이방성(growth rate anisotropy)이 조절되고, 균일한 두께를 가지면서 품질이 우수한 이차원 TMD 박막이 형성될 수 있다. 예를 들어, 6 인치 웨이퍼 상에 monolayer 구조의 TMD 박막을 형성하는 경우, 박막의 약 95% 이상의 영역에서 first layer (monolayer)가 균일하게 형성되고, 약 5% 이내의 미소 영역에서 second layer가 나타날 수 있다. 이러한 monolayer 구조의 TMD 박막을 약 15분 이내 또는 약 12분 이내에 빠르게 형성할 수 있다. 따라서, 본원의 실시예는 이차원 TMD 박막을 적용한 소자의 개발 및 상용화에 유리하게 적용될 수 있다.
종래의 방법으로는 TMD 박막을 웨이퍼 스케일로 성장하기 어렵고, 또한 연속막(continuous film)의 균일성을 확보하기가 어려운 문제가 있다. 확장성(scalability) 문제를 해결하기 위해 유기금속 전구체(metal organic precursor)를 사용하는 방법이 소개되었지만, 단일층(monolayer) 성장을 위해 필요한 시간이 약 26 시간으로 매우 길어 상용화가 불가하다. 그러나 본원의 실시예에 따르면, 대면적화가 가능하고 전체적인 필름 균일성(universal film uniformity)을 확보할 수 있으면서, 아울러, 쉬운 공정으로 단시간에 고품질의 이차원 TMD 박막을 형성할 수 있다.
도 2는 예시적인 일 실시예에 따른 이차원 TMD 박막의 성장방법을 설명하기 위한 흐름도이다.
도 2를 참조하면, 본 실시예에 따른 이차원 TMD 박막의 성장방법은 전구체 공급 단계(S101a, S102a) 및 배출 단계(S201, S202)를 주기적으로 반복 수행할 수 있다. 여기서, 전구체 공급 단계(S101a, S102a) 각각은 TMD 물질의 2종 이상의 전구체를 반응 챔버에 동시에 공급하는 단계를 포함할 수 있다. 전구체 공급 단계(S101a, S102a)는 상기 2종 이상의 전구체와 함께 촉매 가스를 반응 챔버에 더 공급할 수 있다.
도 3은 예시적인 다른 실시예에 따른 이차원 TMD 박막의 성장방법을 설명하기 위한 흐름도이다.
도 3을 참조하면, 본 실시예에 따른 이차원 TMD 박막의 성장방법은 전구체 공급 단계(S101b, S102b) 및 배출 단계(S201, S202)를 주기적으로 반복 수행할 수 있다. 여기서, 전구체 공급 단계(S101b, S102b) 각각은 TMD 물질의 2종 이상의 전구체를 반응 챔버에 순차로 공급하는 단계를 포함할 수 있다. 예를 들어, 전구체 공급 단계(S101b, S102b) 각각에서 칼코겐 원소의 전구체 물질(제2 전구체 물질)을 먼저 공급한 후, 이어서, 금속 원소의 전구체 물질(제1 전구체 물질)을 공급할 수 있다. 이 경우, 기판 상에 먼저 공급된 칼코겐 원소의 전구체와 후속하여 공급되는 금속 원소의 전구체 사이의 반응이 잘 이루어질 수 있다. 또한, 전구체 공급 단계(S101b, S102b)에서 전구체들과 함께 촉매 가스를 더 공급할 수 있다.
도 4는 일 실시예에 따른 이차원 TMD 박막의 성장방법(즉, periodical method)을 설명하기 위한 그래프이다. 도 4에서 상부의 그래프는 공정 시간에 따른 챔버 내 전구체(소스) 물질들의 부분 압력(partial pressure)(P/P0)을 보여주고, 하부의 그래프는 공정 시간에 따른 핵생성 및 박막 성장 메커니즘을 특정 부분 압력(P/P0)과 연계하여 보여준다. 하부의 그래프에서 P/P0, max는 최대 부분 압력을, P/P0, crit .는 핵생성이 일어나기 시작하는 부분 압력을, P/P0,S는 기판의 표면부에서의 부분 압력(또는 전구체 농도)를 나타낸다. 또한, Coverage는 박막의 측방 성장과 수직 성장의 비율을 개략적으로 보여준다. 도 4의 상부 그래프와 하부 그래프의 X축에 해당하는 공정 시간은 상호 대응될 수 있다.
도 4의 상부 그래프를 참조하면, 전구체 공급 단계(injection)와 배출 단계(evacuation)가 주기적으로 교대로 반복해서 수행될 수 있다. 일례로, 전구체 공급 단계(injection)에서 Mo의 전구체인 Mo(CO)6 및 S의 전구체인 DES (diethyl sulfide)가 공급될 수 있고, 이들과 함께 촉매 가스로서 H2 가스가 공급될 수 있다. 배출 단계(evacuation)에서는 챔버에 N2 가스를 주입하면서 진공 펌프를 이용해서 배기하는 과정을 수행할 수 있다. 여기서는, 전구체 물질들로 Mo(CO)6 및 DES를 예시적으로 제시하였지만, 그 밖에 다른 다양한 전구체 물질들이 사용될 수 있다. 기존의 TMD 박막을 성장하는데 사용되는 모든 전구체들을 본원의 실시예에 적용할 수 있다.
도 4의 하부 그래프를 참조하면, 전구체 공급 단계(injection)에서 핵생성(nucleation)이 일어날 수 있고, 계속해서, 박막의 성장(growth)이 이루어질 수 있다. 여기서, 박막의 성장(growth)은 주로 측방으로(laterally) 이루어질 수 있다. 특히, 배출 단계(evacuation)에 해당하는 영역에 의해, 수직 성장이 억제/방지되고 측방 성장이 이루어질 수 있다. 이를 self-limited reaction 영역이라 칭할 수 있다. 배출 단계(evacuation)를 포함하는 주기적인 공정에 의해, TMD 박막의 형성 과정에서 핵생성 속도가 조절될 수 있고, 수직 성장이 억제되고 측방 성장이 잘 이루어질 수 있기 때문에, 단시간에 균일한 특성/두께의 TMD 박막을 형성할 수 있다.
도 5는 일 실시예에 따른 이차원 TMD 박막의 성장 과정을 단계별로 보여주는 도면이다. 도 5의 (A), (B), (C), (D)는 각각 제1, 제2, 제3, 제4 사이클(cycle)에 해당하는 도면이다. 각 도면은 하단에 대응하는 TEM(transmission electron microscopy) 단면 이미지를 포함하고, TEM 이미지에서 중간에 라인처럼 보이는 것이 이차원 TMD 이다. 각각의 TEM 이미지에서 이차원 TMD 물질 위쪽에 보이는 물질층은 TEM 분석 시료 준비에 필요한 Pt 코팅층이다.
도 5의 (A)로부터 (D)까지의 도면을 참조하면, 공정 사이클이 진행됨에 따라, TMD 물질이 측방 성장하여 이차원적 박막 구조를 형성하는 것을 알 수 있다. 본 실시예에 따르면, 수직 성장이 억제되고 측방 성장이 촉진되어 균일성이 우수한 TMD 박막을 형성할 수 있다.
도 6은 일 실시예에 따른 이차원 TMD 박막의 성장 과정을 단계별로 보여주는 평면 이미지이다. 도 6의 (A), (B), (C) 도면은 각각 도 5의 (A), (B), (C) 단계에 대응된다. 도 5에서와 마찬가지로, 도 6에서도 공정 사이클이 진행됨에 따라, TMD 물질이 측방 성장하여 이차원적 박막 구조를 형성하는 것을 알 수 있다. 6 인치 웨이퍼 상에 monolayer 구조의 TMD 박막을 형성하는 경우, 박막의 약 95% 이상의 영역에서 first layer (monolayer)가 균일하게 형성되고, 약 5% 이내의 미소 영역에서 second layer가 나타날 수 있다.
도 7은 비교예에 따른 TMD 박막의 성장방법(즉, static method)을 설명하기 위한 그래프이다. 도 7의 상부 및 하부 그래프와 이들의 X축, Y축 값들은 도 4를 참조하여 설명한 바와 대응된다.
도 7을 참조하면, 비교예에 따른 TMD 박막의 성장방법에서는 주기적인 방법을 사용하지 않고, 전구체 및 촉매 가스를 일정하게 연속적으로 공급할 수 있다. 이 경우, TMD 박막의 수직 성장을 제어하기 어렵기 때문에, 균일한 단일층의 TMD 박막을 형성하기가 어려울 수 있다. 참고로, 도 7의 하부 그래프에 보여주는 박막 성장의 메커니즘은 예시적이고 개념적인 것일 수 있으며, 실제는 이와 다르게 나타날 수 있다.
도 8은 도 7의 비교예에 따른 TMD 박막의 성장 과정을 시간대 별로 보여주는 평면 이미지이다. 도 8의 (A), (B), (C) 도면의 공정 시간은 각각 도 6의 (A), (B), (C) 단계의 공정 시간에 대응될 수 있다.
도 8의 (C) 도면을 참조하면, 상대적으로 어두운 부분과 상대적으로 밝은 부분이 혼재되어 있는 것을 알 수 있다. 상대적으로 어두운 부분이 전반적으로 상당히 큰 비중으로 나타났다. 상대적으로 어두운 부분은 TMD가 two layers 이상 적층된 부분이고 상대적으로 밝은 부분은 TMD의 one layer가 존재하는 부분일 수 있다. 비교예의 방법으로는 균일한 TMD 박막을 형성하기가 어려울 수 있다.
도 9는 실시예 및 비교예에 따른 TMD 박막의 성장방법에서 측방 성장 모드(lateral growth mode)와 수직 성장 모드(vertical growth mode)의 관계를 보여주는 그래프이다. 도 9에서 Periodic으로 표시한 그래프는 실시예에 해당하고, Static으로 표시한 그래프는 비교예에 해당한다. 한편, Ideal growth라고 표시한 그래프는 이상적인 경우에 해당한다. Y축의 1L, 2L, 3L는 TMD layer의 개수(적층수)를 의미한다.
도 9를 참조하면, 실시예에 해당하는 그래프(Periodic)는 이상적인 경우(Ideal growth)와 거의 유사하게 나타나는 것을 알 수 있다. 즉, 첫번째 monolayer film이 거의 형성된 상태에서 두번째 층의 성장이 이루어진다. 한편, 비교예에 해당하는 그래프(Static)는 수직 성장과 측방 성장이 서로 비슷한 비율로 진행되는 것을 알 수 있다.
도 10은 실시예에 따른 방법으로 성장시킨 이차원 TMD 박막을 유리 기판으로 전사(transfer)한 경우를 보여주는 사진 이미지이다.
도 10을 참조하면, 실시예에 따른 방법으로 6 인치 기판 상에 이차원 TMD 박막(MoS2 박막)을 성장한 후, 이를 8 인치의 글라스 웨이퍼로 전사하였다. 실시예에 따르면, 대면적으로 고품질의 TMD 박막을 용이하게 형성할 수 있다.
도 11 내지 도 13은 다양한 실시예에 따른 방법으로 성장한 이차원 TMD 박막을 보여주는 단면도이다.
도 11을 참조하면, 기판(100) 상에 이차원 TMD 박막(110)을 형성할 수 있다. 이차원 TMD 박막(110)은, 예컨대, MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, ZrSe2, HfS2, HfSe2, NbSe2, ReSe2 등일 수 있다.
도 12를 참조하면, 기판(100) 상에 서로 다른 복수의 TMD 물질을 복층 구조로 형성할 수 있다. 예컨대, 기판(100) 상에 제1 TMD 박막(110)을 형성하고, 그 위에 이종의 제2 TMD 박막(120)을 형성할 수 있다. 도 1 내지 도 6을 참조하여 설명한 방법을 이용하여 제1 TMD 박막(110)을 성장한 후, 전구체 물질(소스 물질)을 변경하여 추가적인 박막 성장 공정을 진행함으로써, 제1 TMD 박막(110) 상에 이와 다른 제2 TMD 박막(120)을 형성할 수 있다. 제1 TMD 박막(110)과 제2 TMD 박막(120)을 교대로 반복해서 적층할 수 있다. 세 종류 이상의 TMD 박막을 원하는 순서로 적층할 수 있다.
도 13을 참조하면, 기판(100) 상에 서로 다른 복수의 TMD 물질을 포함하는 복층 구조물을 형성할 수 있다. 예컨대, 기판(100) 상에 제1 층구조체(L1)와 제2 층구조체(L2)가 적층될 수 있다. 제1 층구조체(L1)는 제1 TMD 물질 영역(115)과 제2 TMD 물질 영역(125)을 포함할 수 있다. 또한, 제2 층구조체(L2)는 제1 TMD 물질 영역(115)과 제2 TMD 물질 영역(125)을 포함할 수 있다. 도 1 내지 도 6을 참조하여 설명한 방법을 이용하되, 제1 및 제2 층구조체(L1, L2) 각각을 형성하는 중간에 전구체 물질(소스 물질)을 변경함으로써, 제1 및 제2 TMD 물질 영역(115, 125)을 포함하는 제1 및 제2 층구조체(L1, L2)를 형성할 수 있다. 세 개 이상의 층구조체를 포함하는 복층 구조물을 형성할 수 있고, 세 종류 이상의 TMD 물질을 적용할 수도 있다. 그 밖에도 TMD 박막의 형성방법 및 결과물은 다양하게 변형될 수 있다.
도 14는 실시예에 따른 방법으로 형성한 이차원 TMD 박막(MoS2 박막)과 그 위에 형성한 나노결정질 그래핀(nanocrystalline graphene)(nc-G)의 적층 구조를 보여주는 TEM 단면 이미지이다.
도 15는 실시예에 따른 것으로, 나노결정질 그래핀(nc-G) 상에 이차원 TMD 박막(MoS2 박막)을 형성한 경우를 보여주는 TEM 단면 이미지이다.
도 14 및 도 15로부터 복수의 서로 다른 이차원 물질 박막을 적층하여 2D 물질의 이종접합 구조를 형성할 수 있음을 알 수 있다.
도 16은 실시예에 따라 형성한 MoS2와 나노결정질 그래핀(nc-G)의 적층체 (즉, MoS2-ncG 구조)에 대한 라만(Raman) 스펙트럼 분석 결과를 보여주는 그래프이다. 도 16에는 비교를 위해 nc-G 박막에 대한 분석 결과도 포함한다.
도 16을 참조하면, MoS2-ncG 구조에 대한 라만 그래프에는 MoS2에 대한 피크(peak)와 nc-G에 대한 피크가 같이 나타나는 것을 알 수 있다. 한편, nc-G 박막에 대한 분석 결과에는 MoS2에 대한 피크가 나타나지 않았다.
이상에서 설명한 바와 같은 이차원 TMD 박막의 성장방법은 다양한 소자(이차원 물질 함유 소자)의 제조방법에 적용될 수 있다. 상기 소자(이차원 물질 함유 소자)의 제조방법은 전술한 방법으로 기판 상에 이차원 TMD 박막을 성장시키는 단계 및 상기 이차원 TMD 박막을 포함하는 소자부를 형성하는 단계를 포함할 수 있다. 여기서, 상기 소자(이차원 물질 함유 소자)는 트랜지스터, 다이오드, 광전자소자(optoelectronic device), 터널링소자(tunneling device), 논리소자(logic device), 메모리소자(memory device) 등으로 다양할 수 있다. 상기 광전자소자는 포토스위치(photoswitch)나 포토디텍터(photodetector), 광발전소자(photovoltaic device) 등으로 다양할 수 있다. 또한, 실시예에 따른 이차원 TMD 박막은 금속과 반도체 사이의 콘택 특성을 제어할 목적으로 이들 사이에 삽입층으로 적용될 수도 있다. 그 밖에도 다양한 전자소자 분야에 다양한 목적으로 적용될 수 있다. 더욱이, 실시예의 방법은 Si-based 공정과 양립할 수 있기 때문에(compatible), 기존의 Si 기반의 공정 및 소자에 용이하게 적용될 수 있다. 실시예의 방법을 이용하면, 높은 스루풋(high throughput)으로 TMD 박막을 용이하게 형성할 수 있기 때문에, 이를 적용한 소자를 높은 생산성 및 저비용으로 제조할 수 있다.
도 17a 내지 도 17c는 일 실시예에 따른 이차원 물질 함유 소자의 제조방법을 예시적으로 보여주는 단면도이다.
도 17a를 참조하면, 기판(200) 상에 이차원 TMD 박막(210)을 형성할 수 있다. 웨이퍼 스케일로 대면적의 이차원 TMD 박막(210)을 형성할 수 있다. 여기서, 기판(200)은 성장 기판이거나, 혹은, 전이 기판일 수 있다.
도 17b를 참조하면, 이차원 TMD 박막(210)을 패터닝하여 패터닝된 TMD 박막(210a)을 형성할 수 있다. 패터닝된 TMD 박막(210a)은 복수일 수 있다.
도 17c를 참조하면, 기판(200) 상에 패터닝된 TMD 박막(210a)을 포함하는 소자부를 형성할 수 있다. 예를 들어, 패터닝된 TMD 박막(210a)의 양단에 접촉된 소오스전극(300A)과 드레인전극(300B)을 형성할 수 있고, 패터닝된 TMD 박막(210a)을 덮는 게이트절연층(400)을 형성한 후, 그 위에 게이트전극(500)을 형성할 수 있다. 이를 통해, TMD 박막(210a)을 포함하는 트랜지스터 소자를 제조할 수 있다. 그러나 도 17a 내지 도 17c를 참조하여 설명한 소자의 제조방법은 예시적인 것에 불과하고, 다양하게 변형될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 6, 도 11 내지 도 13 및 도 17a 내지 도 17c를 참조하여 설명한 이차원 TMD 박막의 성장방법과 이를 적용한 소자의 제조방법은 다양하게 변형될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
S101, S102 : 전구체 공급 단계 S201, S202 : 배출 단계
100 : 기판 110 : 이차원 TMD 박막
120 : 제2 이차원 TMD 박막 115 : 제1 TMD 물질 영역
125 : 제2 TMD 물질 영역 200 : 기판
210 : 이차원 TMD 박막 210a : 패터닝된 TMD 박막
300A : 소오스전극 300B : 드레인전극
400 : 게이트절연층 500 : 게이트전극

Claims (16)

  1. 박막 성장을 위한 기판이 구비된 반응 챔버에 주기적으로 반복 수행되는 전구체 공급 단계 및 배출(evacuation) 단계를 포함하고,
    상기 전구체 공급 단계는 TMD(transition metal dichalcogenide) 물질의 2종 이상의 전구체를 상기 반응 챔버에 공급하는 단계를 포함하고,
    상기 배출 단계는 상기 반응 챔버에서 상기 전구체 및 이로부터 생성된 부산물을 배출하는 단계를 포함하고,
    상기 배출 단계를 포함하는 박막 성장 공정은 상기 박막의 수직 성장(vertical growth)을 억제하고, 측방 성장(lateral growth)을 촉진하고, 성장 속도 이방성(growth rate anisotropy)을 조절하는 이차원 TMD 박막의 성장방법.
  2. 제 1 항에 있어서,
    상기 전구체 공급 단계는 30초 내지 180초 범위의 1회 지속 시간을 갖는 이차원 TMD 박막의 성장방법.
  3. 제 1 항에 있어서,
    상기 배출 단계는 5초 내지 120초 범위의 1회 지속 시간을 갖는 이차원 TMD 박막의 성장방법.
  4. 제 1 항에 있어서,
    상기 배출 단계의 1회 지속 시간은 상기 전구체 공급 단계의 1회 지속 시간보다 짧은 이차원 TMD 박막의 성장방법.
  5. 제 1 항에 있어서,
    상기 이차원 TMD 박막의 성장을 위한 반응 온도는 550℃ 내지 1050℃의 범위를 갖는 이차원 TMD 박막의 성장방법.
  6. 제 1 항에 있어서,
    상기 기판은 Si, SiO2, Al2O3, 그래핀(graphene) 및 TMD 물질 중 어느 하나를 포함하는 이차원 TMD 박막의 성장방법.
  7. 제 1 항에 있어서,
    상기 전구체 공급 단계에서 상기 2종 이상의 전구체를 상기 반응 챔버 내에 동시에 공급하거나 개별적으로 공급하는 이차원 TMD 박막의 성장방법.
  8. 제 1 항에 있어서,
    상기 전구체 공급 단계에서 상기 2종 이상의 전구체와 함께 촉매 가스(catalytic gas)를 더 공급하는 이차원 TMD 박막의 성장방법.
  9. 제 1 항에 있어서,
    상기 이차원 TMD 박막의 성장은 CVD(chemical vapor deposition) 공정, PECVD(plasma enhanced chemical vapor deposition) 공정, MOCVD(metal organic chemical vapor deposition) 공정 또는 이들 중 적어도 두 개의 조합을 이용하여 수행하는 이차원 TMD 박막의 성장방법.
  10. 제 1 항에 있어서,
    상기 2종 이상의 전구체는 Group 4B, 5B, 6B, 7B의 금속 원소 중 적어도 하나의 전구체 물질 및 S, Se, Te의 칼코겐(chalcogen) 원소 중 하나의 전구체 물질을 포함하는 이차원 TMD 박막의 성장방법.
  11. 제 10 항에 있어서,
    상기 2종 이상의 전구체는 도핑 원소의 전구체 물질을 더 포함하는 이차원 TMD 박막의 성장방법.
  12. 제 1 항에 있어서,
    상기 이차원 TMD 박막의 물질은 MX2로 표현되고,
    상기 M은 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re 중 하나이고,
    상기 X는 S, Se, Te 중 하나인 이차원 TMD 박막의 성장방법.
  13. 제 1 항에 있어서,
    상기 이차원 TMD 박막의 성장방법은 서로 다른 복수의 TMD 물질을 복층 구조로 형성하는 단계를 포함하는 이차원 TMD 박막의 성장방법.
  14. 제 1 항에 있어서,
    상기 이차원 TMD 박막은 6 인치(inch) 혹은 그 이상의 크기를 갖는 웨이퍼 상에 형성되는 이차원 TMD 박막의 성장방법.
  15. 청구항 1 내지 14 중 어느 하나에 기재된 방법을 이용해서 기판 상에 이차원 TMD 박막을 성장시키는 단계; 및
    상기 이차원 TMD 박막을 포함하는 소자부를 형성하는 단계;를 포함하는 이차원 물질 함유 소자의 제조방법.
  16. 제 15 항에 있어서,
    상기 이차원 물질 함유 소자는 트랜지스터, 다이오드, 광전자소자, 터널링소자, 논리소자 및 메모리소자 중 적어도 하나를 포함하는 이차원 물질 함유 소자의 제조방법.
KR1020170161855A 2017-11-29 2017-11-29 이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법 KR102506444B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170161855A KR102506444B1 (ko) 2017-11-29 2017-11-29 이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법
US16/012,938 US10741389B2 (en) 2017-11-29 2018-06-20 Method of growing two-dimensional transition metal dichalcogenide thin film and method of manufacturing device including the same
US16/922,330 US11018001B2 (en) 2017-11-29 2020-07-07 Method of growing two-dimensional transition metal dichalcogenide thin film and method of manufacturing device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170161855A KR102506444B1 (ko) 2017-11-29 2017-11-29 이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20190063064A KR20190063064A (ko) 2019-06-07
KR102506444B1 true KR102506444B1 (ko) 2023-03-06

Family

ID=66632637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170161855A KR102506444B1 (ko) 2017-11-29 2017-11-29 이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법

Country Status (2)

Country Link
US (2) US10741389B2 (ko)
KR (1) KR102506444B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189699B2 (en) * 2018-06-01 2021-11-30 Samsung Electronics Co., Ltd. Superlattice structure including two-dimensional material and device including the superlattice structure
US11037783B2 (en) * 2018-09-25 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor using transition metal dichalcogenide and a method for forming the same
KR20210016859A (ko) 2019-08-05 2021-02-17 삼성전자주식회사 전이금속 칼코게나이드 박막의 형성방법
KR20210030775A (ko) 2019-09-10 2021-03-18 삼성전자주식회사 금속 칼코게나이드 박막의 형성방법 및 이를 포함하는 전자 소자의 제조방법
KR20210094332A (ko) 2020-01-21 2021-07-29 삼성전자주식회사 2d 채널을 포함하는 트랜지스터
KR102387536B1 (ko) * 2020-04-16 2022-04-18 성균관대학교산학협력단 플라즈마를 이용한 팔면체 전이금속 디칼코게나이드 제조 방법
KR102409003B1 (ko) * 2020-11-06 2022-06-14 한양대학교 에리카산학협력단 이차원 반도체 박막 형성 방법
KR20220130448A (ko) * 2021-03-18 2022-09-27 삼성전자주식회사 박막 구조체, 이를 포함하는 반도체 소자 및 박막 구조체 제조 방법
KR102626060B1 (ko) * 2021-08-17 2024-01-16 아주대학교산학협력단 화학기상증착을 통한 몰리브덴-텔루륨 혼합 차원 이종구조 물질의 제조 방법, 이에 의해 제조된 몰리브덴-텔루륨 혼합 차원 이종구조 물질 및 이를 포함하는 트랜지스터
KR102594752B1 (ko) * 2022-03-15 2023-10-27 한국과학기술원 전이금속 디칼코게나이드 도핑방법 및 이에 의하여 도핑된 전이금속 디칼코게나이드

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464173B1 (ko) 2013-07-23 2014-11-21 영남대학교 산학협력단 전이금속 칼코겐화합물 박막 형성 방법
US20160240376A1 (en) * 2015-02-16 2016-08-18 G-Force Nanotech Ltd. Method and apparatus for fabricating two-dimensional layered chalcogenide film

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
KR101813172B1 (ko) 2011-04-22 2017-12-29 삼성전자주식회사 그래핀 다중층의 제조방법
KR101621470B1 (ko) 2013-07-31 2016-05-16 건국대학교 산학협력단 MoS2 박막 및 이의 제조방법
KR101591833B1 (ko) * 2014-05-12 2016-02-04 엘지전자 주식회사 도핑 된 금속 칼코게나이드 박막의 제조 방법 및 그 박막
KR101535573B1 (ko) 2014-11-04 2015-07-13 연세대학교 산학협력단 전이금속 칼코겐 화합물 합성 방법
US10079144B2 (en) * 2015-04-22 2018-09-18 Samsung Electronics Co., Ltd. Composition for layered transition metal chalcogenide compound layer and method of forming layered transition metal chalcogenide compound layer
US9711396B2 (en) * 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device
KR101564241B1 (ko) 2015-08-21 2015-11-09 기초과학연구원 핵 생성 동역학 조절을 이용한 2차원 전이금속-칼코겐 화합물의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464173B1 (ko) 2013-07-23 2014-11-21 영남대학교 산학협력단 전이금속 칼코겐화합물 박막 형성 방법
US20160240376A1 (en) * 2015-02-16 2016-08-18 G-Force Nanotech Ltd. Method and apparatus for fabricating two-dimensional layered chalcogenide film

Also Published As

Publication number Publication date
US10741389B2 (en) 2020-08-11
US11018001B2 (en) 2021-05-25
KR20190063064A (ko) 2019-06-07
US20190164754A1 (en) 2019-05-30
US20200335335A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
KR102506444B1 (ko) 이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법
US11626316B2 (en) Method of depositing carbon-containing material on a surface of a substrate, structure formed using the method, and system for forming the structure
US11923192B2 (en) Methods for depositing an oxide film on a substrate by a cyclical deposition process and related device structures
US20190067014A1 (en) Methods for filling a gap feature on a substrate surface and related semiconductor device structures
KR20190093498A (ko) 기판 표면 위에 반도체 구조체를 증착하기 위한 방법 및 이와 관련된 반도체 구조체
US8084371B2 (en) Field effect transistors, methods of fabricating a carbon-insulating layer using molecular beam epitaxy and methods of fabricating a field effect transistor
US11251223B2 (en) Array substrate, method of manufacturing the same, and display device
US7560394B2 (en) Nanodots formed on silicon oxide and method of manufacturing the same
US20050026400A1 (en) Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
US11869768B2 (en) Method of forming transition metal dichalcogenide thin film
US20150035123A1 (en) Curvature compensated substrate and method of forming same
US20210074543A1 (en) Method of forming transition metal dichalcogenidethin film and method of manufacturing electronic device including the same
KR102182163B1 (ko) 그래핀 및 금속 칼코게나이드의 이종 접합 박막의 제조 방법, 그 박막 및 이를 이용한 쇼트키 장벽 다이오드 및 그 제조 방법
US20210388488A1 (en) Method of growing two-dimensional transition metal chalcogenide film and method of manufacturing device including the same
KR20100055655A (ko) ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터
CN112670167A (zh) 制备氧化硅和氮化硅超晶格结构的方法
US20100144129A1 (en) Method of manufacturing crystalline silicon
TWI843623B (zh) 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US20240136224A1 (en) Methods for filling a recessed feature on a substrate and related structures
US11830925B2 (en) Graphene transistor and method of manufacturing a graphene transistor
US20220178023A1 (en) Method of forming a structure including silicon-carbon material, structure formed using the method, and system for forming the structure
US20220319831A1 (en) Method and system for forming silicon nitride layer using low radio frequency plasma process
JPS6344720A (ja) 結晶性堆積膜の形成方法
TW202411448A (zh) 形成包括摻雜黏著膜的結構之方法
KR20230154770A (ko) 도핑된 접착 막을 포함한 구조체를 형성하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant