KR101463488B1 - 액체 재료의 충전 방법, 장치 및 프로그램의 기억 매체 - Google Patents

액체 재료의 충전 방법, 장치 및 프로그램의 기억 매체 Download PDF

Info

Publication number
KR101463488B1
KR101463488B1 KR1020097016816A KR20097016816A KR101463488B1 KR 101463488 B1 KR101463488 B1 KR 101463488B1 KR 1020097016816 A KR1020097016816 A KR 1020097016816A KR 20097016816 A KR20097016816 A KR 20097016816A KR 101463488 B1 KR101463488 B1 KR 101463488B1
Authority
KR
South Korea
Prior art keywords
correction
application
pattern
liquid material
region
Prior art date
Application number
KR1020097016816A
Other languages
English (en)
Other versions
KR20090108083A (ko
Inventor
가즈마사 이쿠시마
Original Assignee
무사시 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무사시 엔지니어링 가부시키가이샤 filed Critical 무사시 엔지니어링 가부시키가이샤
Publication of KR20090108083A publication Critical patent/KR20090108083A/ko
Application granted granted Critical
Publication of KR101463488B1 publication Critical patent/KR101463488B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C—APPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C11/00—Component parts, details or accessories not specifically provided for in groups B05C1/00 - B05C9/00
    • B05C11/10—Storage, supply or control of liquid or other fluent material; Recovery of excess liquid or other fluent material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C—APPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C5/00—Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/28—Processes for applying liquids or other fluent materials performed by transfer from the surfaces of elements carrying the liquid or other fluent material, e.g. brushes, pads, rollers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Coating Apparatus (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, 복잡한 파라미터의 계산이 불필요하며, 토출량의 변화에 유연하게 대응할 수 있는 액체 재료의 충전 방법, 장치 및 프로그램을 제공하는 것을 과제로 한다. 본 발명은, 공작물의 외주를 따른 비보정 도포 패턴과, 비보정 도포 패턴과 중첩되는 보정 도포 패턴으로 구성되는 전체 도포 패턴을 작성하고, 전체 도포 패턴에 기초하여 토출부로부터 액체 재료를 토출하고, 기판과 그 위에 탑재된 공작물과의 간극에 모세관 현상을 이용하여 액체 재료를 충전하는 액체 재료의 충전 방법으로서, 보정 도포 패턴을 도포 영역 및 비도포 영역으로 구성하고, 보정 도포 패턴의 도포 영역 및 비도포 영역을 신축시킴으로써, 액체 재료의 토출량의 보정을 행하는 것을 특징으로 하는 액체 재료의 충전 방법을 제공한다.

Description

액체 재료의 충전 방법, 장치 및 프로그램의 기억 매체{METHOD AND APPARATUS FOR APPLYING LIQUID MATERIAL, AND STORAGE MEDIUM FOR PROGRAM}
본 발명은, 기판과 그 위에 탑재된 공작물과의 간극에 모세관 현상을 이용하여 토출부로부터 토출된 액체 재료를 충전하는 방법, 장치 및 프로그램에 관한 것으로서, 특히 반도체 패키징의 언더필(underfill) 단계에서 액체 재료의 토출량을 복잡한 파라미터의 계산을 행하지 않고 보정할 수 있는 방법, 장치 및 프로그램에 관한 것이다.
그리고, 본 발명에서의 "토출"은, 액체 재료가 토출부로부터 토출되기 전에 공작물에 접촉하는 타입의 토출 방식, 및 액체 재료가 토출부로부터 토출된 후에 공작물에 접촉되는 타입의 토출 방식을 포함한다.
최근, 전자 기기의 소형화 및 고성능화에 따른 반도체 부품의 고밀도 실장 및 다핀화의 요구에 대하여, 플립 칩 방식의 실장 기술이 주목받고 있다. 플립 칩 방식의 실장은, 반도체 칩의 표면에 존재하는 전극 패드 상에 돌기형 전극[범프(bump)]을 형성하고, 상대하는 기판 상의 전극 패드에 직접 접합함으로써 행한다. 플립 칩 방식을 이용하면, 실장에 필요한 면적이 반도체 칩의 면적과 실질적으로 같게 되고, 고밀도 실장을 달성할 수 있게 된다. 또한, 전극 패드를 반도체 칩의 전체 면에 배치할 수 있으며, 다핀화에도 적합하다. 그 외에도 접속 배선 길이가 범프 전극의 높이뿐이며, 전기적 특성이 양호하며, 반도체 칩의 접속부의 반대 면이 노출되어 있으므로, 방열이 용이한 등의 장점이 있다.
플립 칩 패키지에서는, 반도체 칩과 기판과의 열 팽창 계수의 차이에 의해 발생하는 응력이 접속부에 집중하여 접속부가 파괴되는 것을 방지하기 위하여, 반도체 칩과 기판과의 간극에 수지를 충전하여 접속부를 보강한다. 이 단계를 언더필이라고 한다(도 1 참조).
언더필 단계는, 반도체 칩의 외주(예를 들면, 한 변 또는 두 변)를 따라 액상(液狀) 수지를 도포하고, 모세관 현상을 이용하여 수지를 반도체 칩과 기판과의 간극에 충전한 후, 오븐 등으로 가열하여 수지를 경화시킴으로써 행한다.
언더필 단계에서는, 시간 경과에 따른 수지 재료의 점도 변화를 고려할 필요가 있다. 점도가 높아지면, 재료 토출구로부터의 토출량이 감소하고, 또한 모세관 현상이 불충분하게 되어, 적정량의 재료가 간극에 충전되지 않는 문제가 있기 때문이다. 급격한 점도 변화의 예로서, 6시간 경과 후에 토출량이 10% 이상 줄어드는 경우도 있다. 따라서, 점도의 경시적(經時的) 변화에 따른 토출량의 변화를 보정할 필요가 있다.
그런데, 언더필 단계에 사용하는 수지 재료의 충전에는, 일반적으로 디스펜서가 사용되고 있다. 이 디스펜서의 일종에, 노즐로부터 액체 재료를 소적(小滴)으로 분사하여 토출하는 제트식 디스펜서가 있다.
제트식 디스펜서를 사용하여 언더필 단계를 실시하는 방법은, 예를 들면, 일 본 공개 특허 2004-344883호(특허 문헌 1)에 개시되어 있다. 즉, 특허 문헌 1에는, 제트식 디스펜서를 사용하여 기판 상에 점성 재료를 토출하는 방법으로서, 토출할 점성 재료의 총체적(總體積) 및 총체적의 점성 재료가 토출되는 길이를 준비하며, 중량계 상에 복수의 점성 재료 액적(液滴)을 도포하도록 동작시키며, 중량계 상에 도포된 복수의 점성 재료 액적의 중량을 나타내는 피드백 신호를 생성하며, 총체적의 점성 재료가 길이에 걸쳐서 토출되도록, 디스펜서와 기판 사이의 최대 상대 속도를 구하는 것을 포함하는 방법이 개시되어 있다.
또한, 특허 문헌 1에는, 복수의 점성 재료 액적 각각의 체적을 구하고, 총체적에 실질적으로 같아지는데 필요한 액적의 전체 개수를 구하고, 길이에 걸쳐 점성 재료 액적을 실질적으로 균일하게 분배하는 데 필요한 각 액적 사이의 거리를 구하고, 및 점성 재료 액적의 전체 개수가 길이에 걸쳐 실질적으로 균일하게 토출되도록, 디스펜서와 기판 사이의 최대 상대 속도를 구하는 것을 더 포함하는 방법이 개시되어 있다.
[특허 문헌 1]: 일본 공개 특허 2004-344883호 공보
[발명이 해결하고자 하는 과제]
그러나, 특허 문헌 1에 기재된 방법에 있어서는, 길이에 걸쳐 균일하게 토출하기 위해 액적의 개수나 각 액적의 간격을 구하는 단계가 필요하며, 이 단계 내에서는 다양한 파라미터를 계산에 의해 구하므로, 이를 계산할 때 오차가 많이 생긴다.
또한, 보다 정확하게 균일화를 도모하기 위해서는, 하나하나의 액적의 크기를 고르게 할 필요가 있고, 이 때문에 특별한 수단이 필요하다.
또한, 노즐(토출부)과 기판 사이의 최대 상대 속도의 변경은, 점도가 커질 경우, 속도는 지연되도록 변경된다. 속도가 지연되면 도포 시간이 길어져서, 생산성에 영향을 미치는 문제점이 있다.
반도체 칩의 크기가 어느 정도 이상으로 되면, 액체 재료의 양이 많이 토출할 수 있는 2변 도포나 3변 도포 등을 행해도, 1회의 도포로는 전체의 충전량이 부족한 경우가 있다. 이 경우, 원하는 충전량을 달성하기 위하여, 동일한 경로를 따라 복수 회 반복하여 도포를 행함으로써 원하는 충전량을 달성하고 있다. 여기서, 같은 경로에 복수 회의 도포를 행할 때는, 1회의 도포를 행하는 경우와 비교하여, 토출량의 변화도 복수 배가 된다.
그래서, 본 발명은, 전술한 과제를 해결하고, 복잡한 파라미터의 계산이 불필요하며, 토출량의 변화에 유연하게 대응할 수 있는 액체 재료의 충전 방법, 장치 및 프로그램을 제공하는 것을 목적으로 한다.
[문제점을 해결하기 위한 수단]
도포 속도를 일정하게 유지한 상태에서의 보정으로서는, 가압량, 플런저(plunger)의 이동량, 밸브의 왕복 동작의 속도 등을 제어함으로써, 단위 시간당 토출부로부터의 토출량을 일정하게 유지하는 것을 고려할 수 있다. 그러나, 이들 방법으로는, 다양한 파라미터를 계산에 의해 구하므로, 이 계산 시에 오차가 많이 생길 우려가 있다. 그래서, 본 발명의 발명자는, 보정 단계를 간명하게 하고자, 열심히 연구하였다.
또한, 전체 도포 패턴을 복수의 보정 도포 패턴, 또는 비보정 도포 패턴과 보정 도포 패턴과의 조합에 의해 구성함으로써, 토출량의 변화에 유연하게 대응할 수 있게 하였다.
즉, 제1 발명은, 공작물의 외주를 따른 비보정 도포 패턴과, 비보정 도포 패턴과 중첩되는 보정 도포 패턴로 구성되는 전체 도포 패턴을 작성하고, 전체 도포 패턴에 기초하여 토출부로부터 액체 재료를 토출하고, 기판과 그 위에 탑재된 공작물과의 간극에 모세관 현상을 이용하여 액체 재료를 충전하는 액체 재료의 충전 방법으로서, 보정 도포 패턴을 도포 영역 및 비도포 영역으로 구성하고, 보정 도포 패턴의 도포 영역 및 비도포 영역을 신축(伸縮)시킴으로써, 액체 재료의 토출량의 보정을 행하는 것을 특징으로 하는 액체 재료의 충전 방법이다.
제2 발명은, 제1 발명에 있어서, 도포 영역 및 비도포 영역이 교호적(交互的)으로 연속되는 것을 특징으로 한다.
제3 발명은, 제1 발명 또는 제2 발명에 있어서, 보정 도포 패턴의 전체 길이를 변경하지 않고 도포 영역 및 비도포 영역을 신축시키는 것을 특징으로 한다.
제4 발명은, 제1 발명 내지 제3 발명 중 어느 한 발명에 있어서, 상기 전체 도포 패턴에 있어서, 최후의 도포 패턴이 보정 도포 패턴인 것을 특징으로 한다.
제5 발명은, 제1 발명 내지 제4 발명 중 어느 한 발명에 있어서, 상기 전체 도포 패턴은, 복수의 비보정 도포 패턴과, 하나 이상의 보정 도포 패턴으로 구성되는 것을 특징으로 한다.
제6 발명은, 제1 발명 내지 제5 발명 중 어느 한 발명에 있어서, 액체 재료의 토출량의 보정을, 전체 도포 패턴에 있어서, 새로운 보정 도포 패턴을 부가하거나, 기존의 보정 도포 패턴을 제거함으로써 행하는 것을 특징으로 한다.
제7 발명은, 공작물의 외주에 따른 제1 보정 도포 패턴과, 제1 보정 도포 패턴과 중첩되는 제2 보정 도포 패턴으로 구성되는 전체 도포 패턴을 작성하고, 전체 도포 패턴에 기초하여 토출부로부터 액체 재료를 토출하고, 기판과 그 위에 탑재된 공작물과의 간극에 모세관 현상을 이용하여 액체 재료를 충전하는 액체 재료의 충전 방법으로서, 제1 보정 도포 패턴 및 제2 보정 도포 패턴을, 도포 영역 및 비도포 영역으로 구성하고, 제1 보정 도포 패턴 및 제2 보정 도포 패턴의 도포 영역 및 비도포 영역을 신축시킴으로써, 액체 재료의 토출량의 보정을 행하는 것을 특징으로 하는 액체 재료의 충전 방법이다.
제8 발명은, 제7 발명에 있어서, 도포 영역 및 비도포 영역이 교호적으로 연속하는 것을 특징으로 한다.
제9 발명은, 제7 발명 또는 제8 발명에 있어서, 제1 보정 도포 패턴 및 제2 보정 도포 패턴의 전체 길이를 변경하지 않고 도포 영역 및 비도포 영역을 신축시키는 것을 특징으로 한다.
제10 발명은, 제7 발명 내지 제9 발명 중 어느 한 발명에 있어서, 제1 보정 도포 패턴 및 제2 보정 도포 패턴이 동일한 보정 도포 패턴인 것을 특징으로 한다.
제11 발명은, 제7 발명 내지 제10 발명 중 어느 한 발명에 있어서, 제1 보정 도포 패턴의 도포 영역의 길이가 제2 보정 도포 패턴의 도포 영역의 길이 이상이며, 제1 보정 도포 패턴의 후에 제2 보정 도포 패턴에 기초한 도포가 행해지는 것을 특징으로 한다.
제12의 발명은, 제7 발명 내지 제11 발명 중 어느 한 발명에 있어서, 상기 전체 도포 패턴은, 하나 이상의 제1 보정 도포 패턴 및 복수의 제2 보정 도포 패턴, 또는 복수의 제1 보정 도포 패턴 및 하나 이상의 제2 보정 도포 패턴으로 구성되는 것을 특징으로 한다.
제13 발명은, 제7 발명 내지 제12 발명 중 한 발명에 있어서, 액체 재료의 토출량의 보정을, 전체 도포 패턴에 있어서, 새로운 제1 보정 도포 패턴 및/또는 제2 보정 도포 패턴을 부가하거나, 또는 기존의 제1 보정 도포 패턴 및/또는 제2 보정 도포 패턴을 제거함으로써 행하는 것을 특징으로 한다.
제14 발명은, 제1 발명 내지 제13 발명 중 어느 한 발명에 있어서, 전체 도포 패턴이, 공작물의 외주를 구성하는 복수의 변에 따라 구성되는 것을 특징으로 한다.
제15 발명은, 제1 발명 내지 제14 발명 중 어느 한 발명에 있어서, 상기 토출량의 보정의 전후에서 토출 장치의 이동 속도가 변경되지 않는 것을 특징으로 한다.
제16 발명은, 제1 발명 내지 제15 중 한 발명에 있어서, 보정 전의 토출 시간(T1) 동안 토출된 액체 재료의 중량(W1)을 계측하고, 토출 시간(T1)과 중량(W1)과의 관계로부터 적정 중량(W2)을 토출하기 위한 시간(T2)을 산출하고, 시간(T2)과 토출부의 이동 속도(V)로부터 도포 영역의 적정 전체 길이(L2)를 산출하고, 도포 영역의 적정 전체 길이(L2)와 보정 전의 도포 영역의 전체 길이(L1)와의 차분을 보정 도포 패턴의 도포 영역과 비도포 영역 각각의 전체 길이의 신축량으로 하는 것을 특징으로 한다.
제17 발명은, 제1 발명 내지 제16 발명 중 어느 한 발명에 있어서, 액체 재료를 토출하여 적정 중량(W2)으로 되기까지의 시간(T2)을 계측하고, 시간(T2)과 토출부의 이동 속도(V)로부터 도포 영역의 적정 전체 길이(L2)를 산출하고, 도포 영역의 적정 전체 길이(L2)와 보정 전의 도포 영역의 전체 길이(L1)와의 차분을 보정 도포 패턴의 도포 영역과 비도포 영역 각각의 전체 길이의 신축량으로 하는 것을 특징으로 한다.
제18 발명은, 제16 발명 또는 제17 발명에 있어서, 토출 시간 또는 토출 중량과 점도의 관계를 메모리에 기억시키고, 액체 재료 교환 후의 공정에서, 보정 도포 패턴의 도포 영역과 비도포 영역 각각의 전체 길이의 신축량을 상기 메모리의 기억 정보에 기초하여 산출하는 것을 특징으로 한다.
제19 발명은, 제16 발명 내지 제18 발명 중 어느 한 발명에 있어서, 보정을 행할 것인지를 판단하는 허용 범위를 설치하고, 계측값이 상기 허용 범위를 초과하는 경우에, 도포 영역과 비도포 영역 각각의 전체 길이의 신축량을 보정하는 것을 특징으로 한다.
제20 발명은, 제1 발명 내지 제19 발명 중 어느 한 발명에 있어서, 액체 재료의 경시적 점도 변화에 따른 토출량의 보정을 행하는 것을 특징으로 한다.
제21 발명은, 제1 발명 내지 제20 발명 중 어느 한 발명에 있어서, 사용자가 보정 주기로서 입력한 시간 정보, 공작물의 개수, 또는 기판의 개수에 기초하여 액체 재료의 토출량의 보정이 행해지는 것을 특징으로 한다.
제22 발명은, 토출하는 액체 재료를 공급하는 액재 공급부와, 액재 공급부로부터 공급된 액체 재료를 토출하는 토출구를 가지는 토출부와, 토출구로부터 토출된 액체 재료의 양을 계량하는 계량 수단과, 토출부를 이동 가능하게 하는 구동부와, 이들의 작동을 제어하는 제어부를 구비하는 도포 장치에 있어서, 제어부가, 제1 발명 내지 제21 발명 중 어느 한 발명에 기재된 액체 재료의 충전 방법을 실시하는 프로그램을 가지는 것을 특징으로 하는 장치이다.
제23 발명은, 토출하는 액체 재료를 공급하는 액재 공급부와, 토출구로부터 토출된 액체 재료의 양을 계량하는 계량 수단과, 액체 재료를 토출하는 토출구를 가지는 토출부와, 토출부를 이동 가능하게 하는 구동부와, 이들의 작동을 제어하는 제어부를 구비하는 도포 장치에 있어서, 제어부에 제1 발명 내지 제21 발명 중 어느 한 발명에 기재된 액체 재료의 충전 방법을 실시하도록 하는 프로그램이다.
그리고, 계량 수단은, 후술하는 중량계 만을 대상으로 하지 않으며, 공지의 일반적인 계량 수단(예를 들면, 광학적 계측 시스템도 포함함)을 의미한다.
[발명의 효과]
본 발명에 따르면, 도포 패턴 전체 길이에 대하여 제약을 받지않고 균일하게 도포할 수 있으며, 도포 패턴을 자유롭게 작성할 수 있다. 즉, 각종 도포 패턴을 조합함으로써, 토출량의 변화에 유연하게 대응할 수 있으므로, 특히 전체 도포량에 대한 보정량이 큰 경우에 바람직하다.
또한, 하나하나의 액적에 대하여 보정을 행하는 경우에 비해 단계가 간편하고, 계산에 의한 오차가 쉽게 생기지 않는다.
또한, 토출부의 이동 속도를 변경시키지 않으므로 도포 시간에 영향을 미치지 않는다.
도 1은 언더필 단계를 설명하기 위한 측면도이다.
도 2는 실시예 1에 따른 장치를 개략적으로 나타낸 사시도이다.
도 3은 보정 도포 패턴의 보정 방법을 설명하기 위한 그래프이다.
도 4는 중량의 변화에 기초한 보정을 설명하기 위한 흐름도이다.
도 5는 시간의 변화에 기초한 보정을 설명하기 위한 흐름도이다.
도 6은 제1 전체 도포 패턴 예를 나타낸 설명도이다.
도 7은 제2 전체 도포 패턴 예를 나타낸 설명도이다.
도 8은 제3 전체 도포 패턴 예를 나타낸 설명도이다.
도 9는 제4 전체 도포 패턴 예를 나타낸 설명도이다.
도 10은 제5 전체 도포 패턴 예를 나타낸 설명도이다.
도 11은 제6 전체 도포 패턴 예를 나타낸 설명도이다.
도 12는 제7 전체 도포 패턴 예를 나타낸 설명도이다.
도 13은 제8 전체 도포 패턴 예를 나타낸 설명도이다.
도 14는 제9 전체 도포 패턴 예를 나타낸 설명도이다.
도 15는 제10 전체 도포 패턴 예를 나타낸 설명도이다.
도 16은 제11 전체 도포 패턴 예를 나타낸 설명도이다.
도 17은 제12 전체 도포 패턴 예를 나타낸 설명도이다.
도 18은 제13 전체 도포 패턴 예를 나타낸 설명도이다.
[부호의 설명]
1: 기판 2: 칩
3: 전극 패드 4: 범프(돌기형 전극)
5: 액체 재료 6: 디스펜서
7: XY 구동 수단 8: 중량계
9: 반송 수단 10: 플립 칩 실장 기판
11: 노즐 12: 도포 영역
13: 비도포 영역 14: 보정 도포 패턴
15: 비보정 도포 패턴 16: 1회째 도포 패턴
17: 2회째 도포 패턴 18: 3회째 도포 패턴
이하, 본 발명의 실시예를 설명한다.
(1) 전체 도포 패턴의 작성
하나 내지 복수의 전체 도포 패턴을 작성하고, 그 중에서 하나를 선택한다. 전체 도포 패턴은, 복수의 보정 도포 패턴, 또는 하나 이상의 비보정 도포 패턴과 하나 이상의 보정 도포 패턴의 조합으로 구성되지만, 적어도 하나 이상의 보정 도포 패턴을 가질 필요가 있다. 예를 들면, 도 6에 나타낸 바와 같이, 사각형 공작 물인 칩(2)의 한 변을 따른 선으로서, 교호적으로 연속하는 도포 영역(12)과 비도포 영역(13)으로 구성되는 보정 도포 패턴(14)과, 보정 도포 패턴(14)과 전체 길이가 같으면서, 또한 칩(2)의 한 변을 따른 도포 영역(12)만으로 이루어지는 비보정 도포 패턴(15)으로 구성되는 전체 도포 패턴을 작성한다. 그리고, 공작물은 사각형으로 한정되지 않고, 원형이나 다각형일 수도 있다.
전체 도포 패턴을 구성하는 각 도포 패턴의 전체 길이, 도포 영역(12) 및 비도포 영역(13)의 수나 도포 횟수는, 칩(2)과 기판(1)과의 간극을 충전하는 데 필요하게 되는 액체 재료(5)의 중량 내지는 체적 등으로 결정된다. 예를 들면, 도 6과 같이 칩(2)의 한 변에 대하여 2회 반복하여 도포를 행하는 경우, 1회째 도포 패턴(16)은 비도포 영역(13)없이 구성되며, 2회째 도포 패턴(17)은 하나의 도포 영역(12)의 양쪽이 비도포 영역(13)으로 되어 하나의 전체 도포 패턴이 구성된다.
도면 중의 2회째 이후의 도포 패턴은, 설명을 위해 나란히 나타내지만, 실제로는 2회째 이후의 도포 패턴은, 1회째 도포 패턴과 동일한 경로를 따라 중첩되어 움직인다. 노즐(11)을 동일 방향으로 이동시키고 토출을 행해도 되지만, 도포 시간의 관점으로서는, 토출을 행하면서 노즐(11)을 왕복 동작시키는 것이 바람직하다.
(2) 초기 파라미터의 설정
도포에 사용하는 액체 재료에 대하여, 전체 도포 패턴과 적정 중량 및/또는 적정 토출 시간과의 관계를 사전에 시험에 의해 산출하여, 제어부의 메모리에 기억시킨다. 토출량의 변화는, 온도의 변화에 의해 생기는 액체 재료의 점도 변화나 토출부의 막힘 및 수두차(differencial head)에 의한 영향도 있지만, 이들(의) 파라미터를 설정함으로써, 토출량의 변화에 전반적으로 적용할 수 있게 된다.
또한, 액체 재료의 사용 시간의 한계값으로서, 메이커가 규정하는 가사시간(pot life)에 기초하여 산출한 값을 기억시켜 두는 것이 바람직하다.
그리고, 후술하는 (4)에서 보정량을 산출할 때, 토출 중량을 일정하게 했을 때의 "토출 시간과 점도와의 관계", 및 토출 시간을 일정하게 했을 때의 "토출 중량과 점도와의 관계"를 제어부의 메모리에 기억시켜 두는 것이 바람직하다. 같은 종류의 액체 재료이면, 두번째 이후의 작업에서는, 제어부에 기억된 데이터에 기초하여 보정량을 산출함으로써, 보정을 위한 토출 및 측정 작업은 불필요해지기 때문이다.
(3) 보정 주기의 설정
전체 도포 패턴을 보정하는 주기인 보정 주기를 설정한다. 보정 주기로서는, 예를 들면 사용자가 입력한 시간 정보, 칩(2) 내지는 기판(1)의 장수 등을 설정한다. 소정 시간을 설정할 경우, 액체 재료의 토출량의 변화가 작업 개시로부터 허용 범위를 초과할 걸로 예상되는 시간을 설정한다. 기판의 개수를 설정할 경우, 1장의 칩(2)을 처리하는 시간 내지는 1장의 기판(1)을 처리하는 시간(반입→도포→반출의 시간)과 상기 소정 시간으로부터 처리 장수를 구하고, 설정한다.
보정 주기 설정 시에는, 시간의 경과나 온도의 변화 등에 따라 생기는 액체 재료의 점도 변화를 고려할 필요가 있지만, 이하에서는 시간의 경과에 따른 점도 변화만이 생기는 것을 전제로 설명을 행하기로 한다.
그리고, 토출부의 온도 조정에 의해 액체 재료의 점도를 제어하는 공지의 기술을 본 발명에 병용할 수 있다.
(4) 보정량의 산출
설정된 보정 주기로, 액체 재료의 점도 변화에 의한 토출량의 변화에 대응하기 위한 보정량을 산출한다.
먼저, 노즐(11)을 중량계(8)의 위쪽으로 이동시키고, 고정 위치에서 액체 재료를 토출한다. 그리고, 중량계(8)의 계량부에 토출된 액체 재료의 중량을 읽고, (2)에서 기억한 파라미터와 대비하여 보정량을 구한다.
보정량 산출 수단으로서는, (가) 일정 시간 토출했을 때의 중량을 측정하고, 적정 중량과의 차이에 기초하여 보정량을 산출하는 방법, (나) 적정 중량으로 될 때까지 필요한 토출 시간을 측정하고, 직전의 토출 시간과의 차이에 기초하여 보정량을 산출하는 방법이 있다.
(가) 및 (나)의 방법을, 도 6의 도포 패턴의 예로 구체적으로 설명한다.
먼저, 칩(2)의 크기와 칩(2)과 기판(1)과의 간극에 의해, 액체 재료를 충전하기 위해 필요한 적정 중량(W2)을 산출한다. 다음으로, 칩(2)의 크기와 도포 횟수로부터, 전체 도포 패턴에서의 도포 영역(12)의 합계 길이(L1)를 산출한다. 이어서, 적정 중량(W2)의 액체 재료를 토출하는 데 필요한 시간(T1)을 산출한다.
시간(T1)의 산출 방법은 복수의 방법이 있지만, 여기서는 제트식 디스펜서에서의 대표적인 산출 방법을 2개 개시한다. 하나는, 노즐(11)로부터 액적을 토출하는 타이밍은 일정하므로, 이 타이밍과 한 방울당의 중량을 기초로 하여 적정 중 량(W2)을 토출하는 데 필요한 시간을 산출하는 방식이며, 다른 하나는, 중량계(8) 상에 적정 중량(W2)이 될 때까지 실제로 토출을 행하여 시간을 측정하는 방식이다.
이어서, 액체 재료의 점도가 높아진 경우(P1→P2)에서의 구체적인 보정량 산출 방법을 도 3에 따라 설명한다. 그리고, 노즐(11)의 이동 속도(V)는 일정한 것을 전제로 한다.
(가)의 경우, 변화 후의 점도 P2로 시간 T1과 같은 시간 토출하면, 중량계(8)의 측정값은 W1이 된다. 그래서, 시간 T1와 중량 W1과의 관계로부터, 변화 후의 점도 P2로 적정 중량 W2와 같은 중량을 토출하기 위해 걸리는 시간 T2를 산출한다. 속도 V로 시간 T2 동안 이동한 경우의 길이를 복수 회의 도포를 합계했을 때의 도포 영역(12)의 적정 길이 L2로 한다. 따라서, 전체 도포 패턴에서의 도포 영역(12)의 신축량 L3는 L2-L1이 된다. 이 신축량 L3를, 보정 도포 패턴(14)의 개수에 따라 분배한다.
(나)의 경우, 변화 후의 점도 P2로 적정 중량 W2와 같은 중량을 토출하는 데 필요한 시간을 측정하면, 토출 시간이 T1으로부터 T2로 변경된다. 속도 V로 시간 T2 동안 이동한 경우의 길이가 복수 회의 도포를 합계했을 때의 도포 영역(12)의 적정 길이 L2이다. 따라서, 복수 회의 도포를 합계했을 때의 도포 영역(12)의 신축량 L3는 L2 - L1이 된다. 이 신축량 L3를, 보정 도포 패턴(14)의 개수에 따라 분배한다.
여기서, 신축량 L3가 0(제로)가 아닌 경우에는 항상 보정을 행하는 것이 아니라, 계측한 토출량(계측값)의 변화 내지 산출된 보정량이 허용 범위(예를 들면 ±10%)를 초과하는 경우에만 보정을 행하도록 하는 것이 바람직하다. 허용 범위가 설정된 보정의 바람직한 태양은, 예를 들면, 출원인의 출원 특허인 일본 공개 특허 2001-137756호에 상세하게 기술되어 있다. 즉, 보정을 행할 것인지를 판단하는 허용 범위를 설정하고, 측정값 내지는 보정량(시간, 중량 또는 신축량)이 상기 허용 범위 외일 경우에만 보정 도포 패턴(14)을 보정한다.
(5) 보정 도포 패턴의 보정
(4)에서, 토출량의 보정이 필요하다고 판단한 경우에는, 보정 도포 패턴(14)에서의 도포 영역(12)의 길이를 늘이거나 혹은 줄이고, 그 양과 같은 양만큼 보정 도포 패턴(14)에서의 비도포 영역(13)을 줄이거나 혹은 늘임으로써 행한다.
신축량 L3는, 보정 도포 패턴(14)에서의 도포 영역(12) 및 비도포 영역(13) 각각의 개수에 따라 등분(等分)되는 것이 바람직하다. 도 6의 전체 도포 패턴의 경우, 보정 도포 패턴(14)에서의 도포 영역(12)의 신축량은 L3이지만, 보정 도포 패턴(14)에서의 비도포 영역(13)의 신축량은 L3/2가 된다.
전술한 바와 같이, (4)의 단계 및 (5)의 단계는, (3)에서 설정한 보정 주기에서, 또는 기판(1)의 종류(크기나 형상)가 변경되었을 때 등에 실행함으로써, 액체 재료의 경시적 점도 변화에 관계없이, 항상 최상의 도포 패턴을 형성할 수 있게 된다.
이하에서는, 본 발명의 상세한 내용에 대하여 실시예에 의해 설명하지만, 본 발명은 어떤 실시예에 의해 한정되지는 않는다.
[실시예]
본 실시예에 따른 방법을 실시하기 위한 장치를 도 2에 개략적으로 나타낸다.
먼저, 도포 대상물인 플립 칩 실장 기판(10)을 반송 수단(9)에 의해 액체 재료를 토출하는 노즐(11)의 아래까지 반송한다.
노즐(11)을 가지는 디스펜서(6)는, XY 구동 수단(7)에 장착되어 있고, 기판(10)이나 중량계(8) 위로 이동 가능하다. 또한, 기판(10)의 위쪽에서 XY 방향으로 이동하면서 액체 재료를 도포하는 동작도 XY 구동 수단(7)에 의해 행할 수 있다.
기판(10)이 노즐(11) 아래까지 운반되어 오면, 기판(10)의 위치가 결정된 후, 도포를 개시한다. 노즐(11)의 도포 동작의 궤적인, 기본이 되는 도포 패턴을, XY 구동 수단(7)이나 디스펜서(6) 등의 동작을 제어하는 제어부(도시하지 않음) 내의 메모리 등에 미리 기억시켜 둔다.
도포가 종료하면, 기판(10)은 반송 수단(9)에 의해 장치 밖으로 반출된다. 그리고, 다음 기판(10)이 반입되어 도포 작업이 반복된다. 즉, 반입, 도포 및 반출이 하나의 사이클로 되고, 대상이 되는 장수의 기판(10)에 대한 도포가 종료할 때까지, 액체 재료의 도포가 반복된다.
설정된 보정 주기가 되면, 액체 재료의 점도 변화에 의한 토출량의 보정이 행해진다.
보정량의 산출은, XY 구동 수단(7)에 의해 노즐(11)을 중량계(8) 상으로 이동시키고, 중량계(8)에 의해 토출할 때 필요한 시간 또는 액체 재료의 중량을 계측 함으로써 행한다.
(가) 중량의 변화에 기초한 보정(도 4)
노즐(11)로부터, 직전의 기판(10)에 전체 도포 패턴을 형성하기 위해 필요로 한 시간 T1과 같은 시간만큼 액체 재료를 토출한다(STEP 11). 토출된 액체 재료의 중량 W1을 중량계(8)로 계측한다(STEP 12). 전체 도포 패턴마다 미리 산출하여 제어부에 기억시켜 둔 적정 중량 W2와 계측 중량 W1을 비교하여(STEP 13), 중량 차이가 허용 범위를 초과하는지에 의해 보정이 필요한지를 판정한다(STEP 14). STEP 14에서 보정이 필요하게 될 경우에는, 시간 T1과 계측 중량 W1과의 관계로부터, 적정 중량 W2를 토출하기 위해 필요한 시간 T2를 산출한다(STEP 15). 시간 T2와 속도 V와의 관계로부터, 복수 회의 도포를 합계했을 때의, 도포 영역(12)의 길이의 합계값인 적정 길이 L2를 산출한다(STEP 16). 복수 회의 도포를 합계했을 때의 도포 영역(12)의 적정 길이 L2와 직전의 복수 회의 도포를 합계했을 때의 도포 영역(12)의 합계 길이 L1으로부터, 복수 회의 도포를 합계했을 때의 신축량 L3(L1과 L2와의 차분)을 산출한다(STEP 17). 도포 영역(12) 및 비도포 영역(13)을 신축시켜서 보정 도포 패턴(14)를 보정한다(STEP 18). T1의 값을 T2로, L1의 값을 L2로 갱신한다(STEP 19).
그리고, 변형 수순으로서는, STEP 13을 생략하고, 신축량 산출 후(STEP 17의 후)에 STEP 14를 행해도 된다.
(나) 시간의 변화에 기초한 보정(도 5)
노즐(11)로부터, 전체 도포 패턴마다 미리 산출하여 제어부에 기억시켜 둔 적정 중량 W2가 될 때까지 액체 재료를 토출하고(STEP 21), 토출에 필요한 시간 T2를 계측한다(STEP 22). 직전의 기판(10)에 전체 도포 패턴을 형성하기 위해 필요한 시간 T1과 계측 시간 T2를 비교하여(STEP 23), 계측 시간 T2가 허용 범위 외인지에 의해 보정이 필요한지를 판정한다(STEP 24). STEP 24에서 보정이 필요하게 되었을 경우에는, 시간 T2와 속도 V와의 관계로부터, 복수 회의 도포를 합계했을 때의 도포 영역(12)의 적정 전체 길이 L2를 산출한다(STEP 25). 복수 회의 도포를 합계했을 때의 직전의 도포 영역(12)의 합계 길이 L1과 복수 회의 도포를 합계했을 때의 도포 영역(12)의 적정 길이 L2로부터, 복수 회의 도포를 합계했을 때의 신축량 L3(L1과 L2와의 차분)를 산출한다(STEP 26). 도포 영역(12) 및 비도포 영역(13)을 신축시켜서 보정 도포 패턴(14)을 보정한다(STEP 27). T1의 값을 T2로, L1의 값을 L2로 갱신한다(STEP 28).
이상의 단계에 의한 보정 도포 패턴(14)의 보정에서는, 보정 후의 도포 영역(12)의 전체 길이와 비도포 영역(13)의 전체 길이를 합한 보정 도포 패턴(14)의 전체 길이는, 보정 전후에서 동일하다.
여기서, 도포 패턴의 개시 및/또는 종료 위치가 비도포 영역(13)인 경우에는, 도포 영역(12) 상으로만 노즐(11)을 이동시키도록 XY 구동 수단(7)의 작동을 제어해도 된다. 이러한 경우에는, 신축량 L3 만큼 노즐(11)의 이동 시간이 변경된다.
도포 시간 단축의 관점에서는, 전체 도포 패턴의 종단(終端)이 비도포 영역(13)이 되도록 구성하는 것이 바람직하다.
전체 도포 패턴의 보정은, 설정된 보정 주기로 자동적으로 행해진다. 액체 재료가 사용 시간의 한계값에 이르렀을 때, 또는 액체 재료가 없어질 때까지, 설정된 보정 주기로 보정을 행하고, 도포 작업을 계속한다. 액체 재료를 교환하여 최초의 도포를 행할 때도, 액체 재료의 품질의 편차를 보정하기 위하여, 도포 실행 전에 보정을 행하는 것이 바람직하다. 이 때는, 전술한 한 바와 같이, 제어부에 기억된 데이터에 기초하여 보정량을 산출하면, 보정을 위한 토출 및 측정 작업은 불필요하게 된다.
이어서, 몇 개의 도포 패턴의 작성예를 설명한다.
점도 변화에 의한 토출량의 보정은, 시간 경과와 함께 점도가 높아지고, 토출량을 증가시켜야만 할 경우가 대부분이므로, 이하에서는 토출량을 증가시키는 경우에 대하여 설명한다.
기본이 되는 전체 도포 패턴의 길이나 이동 속도 등은, 도포 대상인 반도체의 칩(2)과 기판(1)과의 간극을 충전하는 데 필요한 액체 재료의 중량이나 칩(2)의 크기 등으로 결정한다.
도 6 내지 도 18은 전체 도포 패턴 예를 나타낸 설명도이며, 칩(2)이 실장된 기판(1)을 실장면 측으로부터 본 도면이다. 도면 중에서 2회째 이후의 각 도포 패턴은, 설명을 위하여 나란히 배치하여 나타내고 있지만, 실제로는 2회째 이후의 도포 패턴에서도, 1회째 도포 패턴과 동일한 경로 상을 노즐(11)이 이동한다.
도 6은 칩의 한 변에 대하여 2회 반복하여 도포를 행하는 경우에, 1회째 도포 패턴(16)에서는 보정을 행하지 않고, 2회째 도포 패턴(17)에서 보정을 행하도록 하고 있다. 보정 도포 패턴(14)인 2회째 도포 패턴(17)은, 하나의 도포 영역(12)의 양단에 2개의 비도포 영역(13)을 연결하여 하나의 도포 패턴을 형성하고 있다. 또한, 도포 영역(12)과 비도포 영역(13)을 합친 길이는, 칩(2)의 한 변의 길이와 같게 되어 있다. 한편, 1회째 도포 패턴(16)은, 도포 영역(12)의 길이가, 칩(2)의 한 변의 길이와 같게 되어 있고, 비도포 영역(13)은 없다. 구해진 보정량에 따른 신축량의 변경은, 2회째 도포 패턴(17)에서, 도포 영역(12)의 양단 또는 어느 한쪽의 일단을 비도포 영역(13) 측으로 늘이고, 비도포 영역(13)은, 도포 영역(12)의 늘인 양과 같은 양을 줄인다. 이 때, 보정 도포 패턴(14)의 전체 길이가 변하지 않도록 신축을 행한다.
여기서, 도 6의 보정 도포 패턴(14)인 2회째 도포 패턴(17)에서는, 비도포 영역(13)에 대하여 노즐(11)을 반드시 움직이게 할 필요는 없다. 따라서, 도포 영역(12) 상으로만 노즐(11)을 이동시키도록 XY 구동 수단(7)의 작동을 제어해도 된다.
한편, 보정 도포 패턴(14)인 2회째 도포 패턴(17)의 전체 길이를 노즐(11)이 위를 덧입히듯이 XY 구동 수단(7)의 작동을 제어해도 된다. 즉, 변경 후의 도포 영역(12)과 비도포 영역(13)을 합한 길이가, 2회째 도포 패턴(17)에서의 노즐(11)의 이동 거리가 된다. 전술한 바와 같은 제어를 행하면, 노즐(11)의 이동 속도를 변경하지 않고 일정하게 유지하고 있으면, 보정 전과 보정 후의 도포 시간은 변하지 않게 된다. 후술하는 도 11을 제외한 도 7 내지 도 18의 어디에도 전술한 바와 같이 적용할 수 있다.
도 7은, 도 6과 마찬가지로 칩(2)의 한 변에 대하여 2회 반복하여 도포를 행하는 경우이며, 1회째는 도포 패턴(16)으로 보정을 행하도록 하고, 2회째는 도포 패턴(17)으로는 보정을 행하지 않도록 하고 있다. 보정을 행하는 1회째 도포 패턴(16)은, 도 6의 경우와 마찬가지로, 하나의 도포 영역(12)의 양단에 2개의 비도포 영역(13)을 연결하여 하나의 보정 도포 패턴(14)으로 하고 있다. 또한, 도포 영역(12)과 비도포 영역(13)을 합한 길이는, 칩(2)의 한 변의 길이와 동일하게 되어 있다. 한편, 2회째 도포 패턴(17)은, 도포 영역(12)의 길이가 칩(2)의 한 변의 길이와 동일하며, 비도포 영역(13)은 없다. 신축량의 변경은, 1회째 도포 패턴(16)에서, 도포 영역(12)의 양단 또는 어느 한쪽의 일단을 비도포 영역(13) 측으로 늘이고, 비도포 영역(13)은, 도포 영역(12)의 늘인 양과 같은 양만큼 줄인다. 보정 도포 패턴(14)의 전체 길이가 변하지 않도록 신축을 행하는 점은 앞서 언급한 바와 같다.
그리고, 액체 재료의 성질이나 작업 환경에 영향을 받지만, 액체 재료를 스무스하게 침투시키거나 기포 혼입을 방지하고자 할 경우에는, 먼저 비보정 도포 패턴(15)에 따른 도포를 행하는 것이 바람직한 경우도 있다. 이러한 경우에는, 도 6과 같이 비보정 도포 패턴(15)이 선행하도록 전체 도포 패턴을 작성한다.
도 8은 칩(2)의 한 변에 대하여 2회 반복하여 도포를 행하는 경우로서, 2회의 도포 모두 보정을 행한 경우의 전체 도포 패턴이다. 도 6 및 도 7의 경우와 마찬가지로, 하나의 도포 영역(12)의 양단에 2개의 비도포 영역(13)을 연결하여 하나의 보정 도포 패턴(14)을 구성하고 있다. 그리고, 도포 영역(12)과 비도포 영 역(13)을 합한 길이는, 칩(2)의 한 변의 길이와 같게 되어 있다. 구해진 보정량에 따른 신축량의 변경은, 2회의 보정 도포 패턴(14) 각각에, 도포 영역(12)의 양단 또는 어느 한쪽의 일단을 비도포 영역(13) 측으로 늘이고, 비도포 영역(13)은, 도포 영역(12)의 늘인 양과 동일한 양만큼 줄인다. 도포 영역(12)이 늘인 양 및 비도포 영역(13)이 줄은 양은, 2회의 도포 모두 균등하게 해도 되고, 반대로 1회째 도포 패턴(16)과 2회째 도포 패턴(17)에서 신축량을 바꾸어도 된다. 균등하게 신축시키는 경우, 신축을 행하는 횟수가 2회이므로, 1회만으로 신축시킨 경우에 비해, 1회당 신축량은 짧아진다(2회의 경우 1/2). 보정 도포 패턴(14)의 신축은, 앞서 언급한 바와 같이, 도포 패턴(16, 17)의 전체 길이가 변하지 않도록 행한다.
도 8에서는, 1회째 및 2회째의 도포 패턴(16, 17)이 모두 같은 보정 도포 패턴(14)으로 되어 있었지만, 1회째와 2회째에서 도포 영역(12)과 비도포 영역(13)의 각각의 길이를 바꾸어도 된다. 이러한 예를 이하에 나타낸다.
도 9는, 1회째 도포 패턴(16)의 비도포 영역(13)을 짧게, 2회째 도포 패턴(17)의 비도포 영역(13)을 길게 한 전체 도포 패턴의 예이다. 도 9의 변형예로서 2회째 도포 패턴(17)의 비도포 영역(13)과 도포 영역(12)의 배치를 서로 바꾸어도 된다. 이 경우, 노즐(11)을 왕복 동작시키면, 긴 쪽의 비도포 영역(13)이 전체 도포 패턴의 종단이 되므로, 최후의 비도포 영역(13) 상에서의 노즐(11)의 동작을 중지시킴으로써, 도포 시간을 단축할 수 있다.
도 10은, 1회째 및 2회째의 도포 패턴(16, 17)을, 칩(2)의 한 변의 중심선에 대하여 선 대칭으로 구성하고 있다. 도면에 나타낸 바와 같이, 1회째 도포 패 턴(16)에 비해, 2회째 도포 패턴(17)은 비도포 영역(13)을 길게 하고 있다. 보정량에 따른 신축량의 변경은, 1회째 및 2회째의 도포 패턴(16, 17)이 균등하도록 변경해도 되고, 1회째와 2회째의 신축량에 변화를 주어도 된다. 이들 전체 도포 패턴에서도 앞서 언급한 바와 같이, 신축은 전체 길이가 변하지 않도록 행한다.
보정 도포 패턴(14)은, 도 11 또는 도 12의 도포 패턴으로 나타낸 바와 같이 작성해도 된다.
도 11은 도포 영역(12)을 3개로 분할하고, 그 사이를 2개의 비도포 영역(13)으로 이어지도록 하여 하나의 보정 도포 패턴(14)을 형성한 것을 2개 구비하는 전체 도포 패턴이다. 신축량의 보정 시에는, 좌우 끝의 2개의 도포 영역(12)에 대해서는 중앙 측의 단부가 각각 중앙 측으로 늘도록 하고, 중앙의 도포 영역(12)은 양단 또는 어느 하나의 일단이 늘도록 한다. 비도포 영역(13)은, 도포 영역(12)의 늘인 양과 동일한 양만큼 줄어들도록 한다.
도 12는, 하나의 도포 영역(12)과 하나의 비도포 영역(13)을 이어서 하나의 보정 도포 패턴(14)으로 한 것을 2개 구비하는 전체 도포 패턴이다. 신축량의 변경은, 도포 영역(12)의 종점 측을 비도포 영역(13) 측으로 늘이고, 비도포 영역(13)은 도포 영역(12)의 늘인 양과 같은 양만큼 줄인다. 어느 경우에도 전체 도포 패턴의 전체 길이가 변하지 않도록 신축을 행하는 점은 앞서 언급한 바와 같다.
칩(2)의 한 변에 대하여 도포를 행하는 경우뿐만 아니라, 칩(2)의 인접한 2변에 대하여 L자형으로 도포를 행하는 경우도 마찬가지의 도포 패턴으로 형성할 수 있다.
도 13은, 칩(2)의 2변에 대하여 2회 반복하여 도포를 행하는 경우를 나타내며, 1회째 도포 패턴(16)에서는 보정을 행하지 않고, 2회째 도포 패턴(17)에서 보정을 행하도록 하고 있다. 보정을 행하는 2회째 도포 패턴(17)은, 하나의 L자형 도포 영역(12)의 양단에, 2개의 직선의 비도포 영역(13)을 이어서 하나의 보정 도포 패턴(14)을 구성하고 있다. 그리고, 도포 영역(12)과 비도포 영역(13)을 합한 길이는, 칩(2)의 2변의 길이와 동일하게 되어 있다. 구해진 보정량에 따른 신축량의 변경은, 2회째 도포 패턴(17)에서, 도포 영역(12)의 양단 또는 어느 한쪽 단을 비도포 영역(13) 측으로 늘이고, 비도포 영역(13)은, 도포 영역(12)의 늘인 양과 같은 양만큼 줄인다. 전체 도포 패턴의 전체 길이가 변하지 않도록 신축을 행하는 점은, 칩(2)의 한 변을 따라 도포를 행하는 경우와 마찬가지이다. 또한, 보정 도포 패턴(14)의 변화는, 칩(2)의 한 변을 따라 도포를 행하는 경우와 마찬가지로 생각할 수 있다. 예를 들면, 도 11과 같이, 보정 도포 패턴(14)을, 도포 영역(12)을 3개로 분할하도록 구성해도 되고, 도 8, 도 9 및 도 10과 같이, 2회의 도포 모두 보정 도포 패턴(14)이 되도록 구성해도 된다.
3회 반복하여 도포를 행하는 경우에도 마찬가지로 생각할 수 있다. 예를 들면, 칩(2)의 한 변을 따라 3회 반복하여 도포하는 경우의 도포 패턴을 설명한다.
도 14는, 3회의 도포 중 1회를 보정 도포 패턴(14)으로 하고, 나머지 2회를 보정을 행하지 않는 비보정 도포 패턴(15)으로 한 전체 도포 패턴을 나타낸다. 보정 도포 패턴(14)은, 1회째 내지 3회째 중 어느 회에 실행해도 된다.
도 15는, 3회의 도포 중 2회를 보정 도포 패턴(14)으로 하고, 나머지 1회를 보정을 행하지 않는 비보정 도포 패턴(15)으로 한 전체 도포 패턴을 나타낸다. 도 15에 대해서도, 도 14의 경우와 마찬가지로, 보정 패턴(14)과 비보정 패턴(15)은 자유롭게 조합할 수 있다. 도포 영역(12)이 늘어나는 양 및 비도포 영역(13)이 줄어드는 양은, 2개의 보정 도포 패턴(14)에서 각각 균등하게 신축시켜도 되고, 반대로 1회째 도포 패턴(16)과 3회째 도포 패턴(18)의 신축량을 바꾸어도 된다. 균등하게 신축시키는 경우, 신축을 행하는 횟수가 증가하므로, 1회만으로 신축시킨 경우와 비교하여, 1회당 신축량은 짧아진다.
도 16은, 3회의 도포 모두, 보정 도포 패턴(14)으로 한 전체 도포 패턴을 나타낸 것이다. 이 경우에도, 도포 영역(12)이 늘어나는 양 및 비도포 영역(13)이 줄어드는 양은, 3회의 도포에서 균등하도록 신축시켜도 되고, 반대로 각각의 도포 패턴마다 신축량을 변경해도 된다.
복수 회 도포를 행하는 예 중에서 3회까지의 예를 도면을 이용하여 설명했으나, 4회 이상도 마찬가지로 생각할 수 있다. 횟수가 증가할수록 전체 도포 패턴의 변화가 증가하는 것은 물론이다.
보정량이 많고, 사전에 준비한 보정 도포 패턴(14)만으로, 도포 영역(12)을 늘이거나 혹은 줄이는 것으로는 대응할 수 없을 때, 새로운 보정 도포 패턴(14)을 부가하거나, 또는 미리 준비한 보정 도포 패턴(14)을 제거하여 대응하는 것이 효과적이다. 칩(2)의 한 변을 따라 도포를 행하는 경우의 예를 도 17 및 도 18에 나타낸다. 도 17이 보정 도포 패턴(14)을 부가하는 경우를 나타낸 것이며, 도 18이 보정 도포 패턴(14) 내지는 비보정 도포 패턴(15)을 제거하는 경우를 나타낸다. 보 정 도포 패턴(14)을 부가하는 경우는, 도포 영역(12)과 비도포 영역(13)을 합한 길이가 칩(2)의 한 변과 같아지는 보정 도포 패턴(14)을 부가하는 것이 원칙이지만, 이 경우에, 비도포 영역(13)에 대하여 노즐(11)을 이동시키지 않아도 되는 점은 앞서 언급한 바와 같다. 한편, 보정 도포 패턴(14)을 제거하는 경우는, 미리 준비한 보정 도포 패턴(14)을 그대로 제거해도 되고, 또한 비도포 영역(13)으로서 그대로 남겨 두어도 된다. 또한, 보정량이 많을 때는, 비보정 도포 패턴(15)을 그대로 제거함으로써 대응해도 된다.
도 6 내지 도 18에서는, 칩(2)의 한 변 또는 2변에 대하여 액체 재료를 도포하는 경우에 대하여 설명했으나, 인접한 3변에 U자형으로 도포하는 경우나 칩(2)의 외주 전체에 걸쳐서 도포하는 경우에도 응용 가능하다.
본 실시예에 따른 디스펜서는 제트식으로 한정되지 않고, 압축 공기에 의해 액체 재료를 토출하는 에어식일 수도 있다. 그리고, 에어식 디스펜서의 경우, 노즐(11)과 XY 구동 수단(7) 사이에 Z 구동 수단을 장착하여, 노즐(11)을 수직 방향으로 상하로 이동할 수 있도록 하는 것이 바람직하다.
본 발명은, 액체 재료를 토출하는 각종 장치에서 실시할 수 있다.
액체 재료가 토출부로부터 토출되기 전에 공작물에 접촉하는 타입의 토출 방식으로서는, 선단에 노즐을 가지는 시린지(syringe) 내의 액체 재료에 압력 조절용 에어를 원하는 시간만큼 인가하는 에어식, 플랫 튜빙 기구 또는 로터리 튜빙 기구를 가지는 튜빙 방식, 선단에 노즐을 가지는 저장 용기의 내면에 밀착하여 슬라이 드 이동하는 플런저를 원하는 양만큼 이동하여 토출하는 플런저 방식, 스크류의 회전에 의해 액체 재료를 토출하는 스크루 방식, 원하는 압력이 인가된 액체 재료를 밸브의 개폐에 의해 토출 제어하는 밸브식 등이 예시된다.
또한, 액체 재료가 토출부로부터 토출된 후에 공작물에 접촉하는 타입의 토출 방식으로서는, 밸브 시트에 밸브체를 충돌시켜 액체 재료를 노즐 선단으로부터 비상(飛翔) 토출시키는 제트식, 플런저 타입의 플런저를 이동시키고, 이어서, 급격하게 정지시키고, 동일하게 노즐의 선단으로부터 비상(飛翔) 토출시키는 플런저 제트 타입, 연속 분사 방식 또는 디맨드 방식의 잉크젯 타입 등이 예시된다.

Claims (25)

  1. 공작물의 외주를 따른 토출부의 이동 경로를 이루는 비보정 도포 패턴과, 상기 비보정 도포 패턴과 중첩되는 보정 도포 패턴으로 구성된 전체 도포 패턴을 작성하고, 상기 전체 도포 패턴에 기초하여 토출부로부터 액체 재료가 토출되고, 기판과 그 위에 탑재된 공작물과의 간극에 모세관 현상을 이용하여 액체 재료를 충전하는 액체 재료의 충전 방법으로서,
    상기 보정 도포 패턴을 도포 영역 및 비도포 영역으로 구성하고,
    상기 보정 도포 패턴의 상기 도포 영역 및 상기 비도포 영역을 신축(伸縮)시킴으로써, 액체 재료의 토출량의 보정을 행하는, 액체 재료의 충전 방법.
  2. 제1항에 있어서,
    상기 도포 영역 및 상기 비도포 영역이 교호적(交互的)으로 연속하는, 액체 재료의 충전 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 보정 도포 패턴의 전체 길이를 변경하지 않고 상기 도포 영역 및 상기 비도포 영역을 신축시키는, 액체 재료의 충전 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 전체 도포 패턴에서 최후의 도포 패턴이 보정 도포 패턴인, 액체 재료의 충전 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 전체 도포 패턴은, 복수의 비보정 도포 패턴과 하나 이상의 보정 도포 패턴으로 구성되는, 액체 재료의 충전 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 액체 재료의 토출량의 보정을, 상기 전체 도포 패턴에서, 새로운 보정 도포 패턴을 부가하거나, 또는 기존의 보정 도포 패턴을 제거함으로써 행하는, 액체 재료의 충전 방법.
  7. 공작물의 외주를 따른 토출부의 이동 경로를 이루는 제1 보정 도포 패턴과, 제1 보정 도포 패턴과 중첩되는 제2 보정 도포 패턴으로 구성되는 전체 도포 패턴을 작성하고, 상기 전체 도포 패턴에 기초하여 토출부로부터 액체 재료를 토출하고, 기판과 그 위에 탑재된 공작물과의 간극에 모세관 현상을 이용하여 액체 재료를 충전하는 액체 재료의 충전 방법으로서,
    상기 제1 보정 도포 패턴과 상기 제2 보정 도포 패턴을, 도포 영역 및 비도포 영역으로 구성하고, 상기 제1 보정 도포 패턴 및 상기 제2 보정 도포 패턴의 상기 도포 영역 및 상기 비도포 영역을 신축시킴으로써, 액체 재료의 토출량의 보정을 행하는, 액체 재료의 충전 방법.
  8. 제7항에 있어서,
    상기 도포 영역 및 상기 비도포 영역이 교호적으로 연속하는, 액체 재료의 충전 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 제1 보정 도포 패턴 및 상기 제2 보정 도포 패턴의 전체 길이를 변경하지 않고 상기 도포 영역 및 상기 비도포 영역을 신축시키는, 액체 재료의 충전 방법.
  10. 제7항 또는 제8항에 있어서,
    상기 제1 보정 도포 패턴과 상기 제2 보정 도포 패턴이 동일한 보정 도포 패턴인, 액체 재료의 충전 방법.
  11. 제7항 또는 제8항에 있어서,
    상기 제1 보정 도포 패턴의 도포 영역의 길이가 상기 제2 보정 도포 패턴의 도포 영역의 길이 이상이며, 상기 제1 보정 도포 패턴의 후에 제2 보정 도포 패턴에 기초한 도포가 행해지는, 액체 재료의 충전 방법.
  12. 제7항 또는 제8항에 있어서,
    상기 전체 도포 패턴은, 하나 이상의 상기 제1 보정 도포 패턴 및 복수의 상기 제2 보정 도포 패턴, 또는 복수의 상기 제1 보정 도포 패턴 및 하나 이상의 상기 제2 보정 도포 패턴으로 구성되는, 액체 재료의 충전 방법.
  13. 제7항 또는 제8항에 있어서,
    상기 액체 재료의 토출량의 보정을, 상기 전체 도포 패턴에 있어서, 새로운 제1 보정 도포 패턴 및 제2 보정 도포 패턴 중 하나 이상을 부가하거나, 또는 기존의 제1 보정 도포 패턴 및 제2 보정 도포 패턴 중 하나 이상을 제거함으로써 행하는, 액체 재료의 충전 방법.
  14. 제1항 또는 제7항에 있어서,
    상기 전체 도포 패턴이, 상기 공작물의 외주를 구성하는 복수의 변을 따라 구성되는, 액체 재료의 충전 방법.
  15. 제1항 또는 제7항에 있어서,
    상기 토출량 보정의 전후에서 토출 장치의 이동 속도가 변경되지 않는, 액체 재료의 충전 방법.
  16. 제1항 또는 제7항에 있어서,
    보정 전의 토출 시간(T1) 동안 토출된 액체 재료의 중량(W1)을 계측하고, 토출 시간(T1)과 중량(W1)과의 관계로부터 적정 중량(W2)을 토출하기 위한 시간(T2)을 산출하고, 시간(T2)과 토출부의 이동 속도(V)로부터 도포 영역의 적정 전체 길이(L2)를 산출하고, 도포 영역의 적정 전체 길이(L2)와 보정 전의 도포 영역의 전체 길이(L1)와의 차분을 보정 도포 패턴의 도포 영역과 비도포 영역 각각의 전체 길이의 신축량으로 하는, 액체 재료의 충전 방법.
  17. 제1항 또는 제7항에 있어서,
    액체 재료를 토출하여 적정 중량(W2)으로 될 때까지의 시간(T2)을 계측하고, 시간(T2)과 토출부의 이동 속도(V)로부터 상기 도포 영역의 적정 전체 길이(L2)를 산출하고, 상기 도포 영역의 적정 전체 길이(L2)와 보정 전의 상기 도포 영역의 전체 길이(L1)와의 차분을 보정 도포 패턴의 도포 영역과 비도포 영역 각각의 전체 길이의 신축량으로 하는, 액체 재료의 충전 방법.
  18. 제16항에 있어서,
    상기 토출 시간 또는 토출 중량과 점도와의 관계를 메모리에 기억시키고, 액체 재료 교환 후의 공정에서, 상기 보정 도포 패턴의 상기 도포 영역과 상기 비도포 영역 각각의 전체 길이의 신축량을 상기 메모리의 기억 정보에 기초하여 산출하는, 액체 재료의 충전 방법.
  19. 제17항에 있어서,
    상기 토출 시간 또는 토출 중량과 점도와의 관계를 메모리에 기억시키고, 액체 재료 교환 후의 공정에서, 상기 보정 도포 패턴의 상기 도포 영역과 상기 비도포 영역 각각의 전체 길이의 신축량을 상기 메모리의 기억 정보에 기초하여 산출하는, 액체 재료의 충전 방법.
  20. 제16항에 있어서,
    보정을 행할 것인지를 판단하는 허용 범위를 설정하고, 계측값이 상기 허용 범위를 초과하는 경우에, 상기 도포 영역과 상기 비도포 영역 각각의 전체 길이의 신축량을 보정하는, 액체 재료의 충전 방법.
  21. 제17항에 있어서,
    보정을 행할 것인지를 판단하는 허용 범위를 설정하고, 계측값이 상기 허용 범위를 초과하는 경우에, 상기 도포 영역과 상기 비도포 영역 각각의 전체 길이의 신축량을 보정하는, 액체 재료의 충전 방법.
  22. 제1항 또는 제7항에 있어서,
    상기 액체 재료의 경시적(經時的) 점도 변화에 따른 토출량의 보정을 행하는, 액체 재료의 충전 방법.
  23. 제1항 또는 제7항에 있어서,
    사용자가 보정 주기로서 입력한 시간 정보, 공작물 개수, 또는 기판의 개수에 기초하여 액체 재료의 토출량의 보정이 행해지는, 액체 재료의 충전 방법.
  24. 토출하는 액체 재료를 공급하는 액재 공급부, 상기 액재 공급부로부터 공급된 액체 재료를 토출하는 토출구를 가지는 토출부, 상기 토출구로부터 토출된 상기 액체 재료의 양을 계량하는 계량 수단, 상기 토출부를 이동 가능하게 하는 구동부, 및 상기 액재 공급부, 상기 토출부, 상기 계량 수단 및 상기 구동부의 작동을 제어하는 제어부를 포함하는 도포 장치에서, 상기 제어부가, 제1항 또는 제7항에 기재된 액체 재료의 충전 방법을 실시하는 프로그램을 포함하는, 장치.
  25. 토출하는 액체 재료를 공급하는 액재 공급부, 토출구로부터 토출된 상기 액체 재료의 양을 계량하는 계량 수단, 상기 액체 재료를 토출하는 상기 토출구를 가지는 토출부, 상기 토출부를 이동 가능하게 하는 구동부, 및 상기 액재 공급부, 상기 토출부, 상기 계량 수단 및 상기 구동부의 작동을 제어하는 제어부를 포함하는 도포 장치에서, 상기 제어부에 제1항 또는 제7항에 기재된 액체 재료의 충전 방법을 실시하도록 하는 프로그램을 기억하는 기억 매체.
KR1020097016816A 2007-02-08 2008-02-05 액체 재료의 충전 방법, 장치 및 프로그램의 기억 매체 KR101463488B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007028753A JP5019900B2 (ja) 2007-02-08 2007-02-08 液体材料の充填方法、装置およびプログラム
JPJP-P-2007-028753 2007-02-08
PCT/JP2008/051802 WO2008096721A1 (ja) 2007-02-08 2008-02-05 液体材料の充填方法、装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20090108083A KR20090108083A (ko) 2009-10-14
KR101463488B1 true KR101463488B1 (ko) 2014-11-19

Family

ID=39681630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097016816A KR101463488B1 (ko) 2007-02-08 2008-02-05 액체 재료의 충전 방법, 장치 및 프로그램의 기억 매체

Country Status (6)

Country Link
JP (1) JP5019900B2 (ko)
KR (1) KR101463488B1 (ko)
CN (1) CN101606238B (ko)
HK (1) HK1136088A1 (ko)
TW (1) TWI433242B (ko)
WO (1) WO2008096721A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809075B2 (en) 2009-06-15 2014-08-19 Musashi Engineering, Inc. Method for applying liquid material utilizing capillary phenomenon
JP2011040512A (ja) * 2009-08-10 2011-02-24 Murata Mfg Co Ltd 回路基板の製造方法
JP5783670B2 (ja) * 2009-08-11 2015-09-24 武蔵エンジニアリング株式会社 液体材料の塗布方法、塗布装置およびプログラム
JP5368918B2 (ja) * 2009-09-11 2013-12-18 東レエンジニアリング株式会社 ディスペンス装置およびディスペンス方法
TWI491496B (zh) * 2014-05-08 2015-07-11 三緯國際立體列印科技股份有限公司 立體列印裝置及其列印校正板與立體列印校正方法
CN106094271A (zh) * 2016-06-22 2016-11-09 深圳市华星光电技术有限公司 一种显示面板切割方法
KR102686388B1 (ko) * 2017-02-01 2024-07-18 세메스 주식회사 액적 토출량 조절 방법, 액적 토출량 조절 장치 및 이를 포함하는 액적 토출 장치
CN108906508B (zh) * 2018-08-06 2020-11-27 Oppo（重庆）智能科技有限公司 胶量控制方法及胶量控制装置
US11521956B2 (en) 2020-03-31 2022-12-06 Nichia Corporation Method of manufacturing light-emitting device
CN114823370B (zh) * 2022-05-10 2022-10-14 山东汉旗科技有限公司 指纹识别芯片封装结构及其封装的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050769A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージの製造装置および製造方法
JP2003007737A (ja) 2001-06-26 2003-01-10 Matsushita Electric Ind Co Ltd Ｉｃチップの封止方法および封止装置
JP2005334864A (ja) 2004-01-16 2005-12-08 Semiconductor Energy Lab Co Ltd 膜パターン付基板及びその作製方法、半導体装置の作製方法、液晶テレビジョン、並びにｅｌテレビジョン
JP2006167696A (ja) 2004-12-20 2006-06-29 Sony Corp パターン形成方法、パターン形成装置および電子応用装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4108773B2 (ja) * 1996-02-22 2008-06-25 松下電器産業株式会社 Ｉｃチップの封止方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050769A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージの製造装置および製造方法
JP2003007737A (ja) 2001-06-26 2003-01-10 Matsushita Electric Ind Co Ltd Ｉｃチップの封止方法および封止装置
JP2005334864A (ja) 2004-01-16 2005-12-08 Semiconductor Energy Lab Co Ltd 膜パターン付基板及びその作製方法、半導体装置の作製方法、液晶テレビジョン、並びにｅｌテレビジョン
JP2006167696A (ja) 2004-12-20 2006-06-29 Sony Corp パターン形成方法、パターン形成装置および電子応用装置の製造方法

Also Published As

Publication number Publication date
JP5019900B2 (ja) 2012-09-05
HK1136088A1 (en) 2010-06-18
JP2008193016A (ja) 2008-08-21
CN101606238A (zh) 2009-12-16
CN101606238B (zh) 2012-05-23
WO2008096721A1 (ja) 2008-08-14
TW200845240A (en) 2008-11-16
TWI433242B (zh) 2014-04-01
KR20090108083A (ko) 2009-10-14

Similar Documents

Publication Publication Date Title
KR101463488B1 (ko) 액체 재료의 충전 방법, 장치 및 프로그램의 기억 매체
JP5779353B2 (ja) 液体材料の塗布方法、塗布装置およびプログラム
TWI497613B (zh) A coating method for a liquid material, a coating apparatus, and a memory medium having a memory program
KR101677487B1 (ko) 액체 재료의 도포 방법, 그 장치 및 그 프로그램이 기억된 기억 매체
KR101605434B1 (ko) 액체 재료의 도포 방법, 그 장치 및 그 프로그램이 기억된 기억 매체
KR101445583B1 (ko) 액체 재료의 충전 방법, 장치 및 프로그램을 기록한 기록 매체
KR101411449B1 (ko) 액체 재료의 충전 방법, 장치 및 프로그램을 기록한 기록 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171103

Year of fee payment: 4