KR101460981B1 - 전자파 간섭 차단 구조물, 및 이를 갖는 웨이퍼 레벨패키지 및 인쇄회로기판 - Google Patents

전자파 간섭 차단 구조물, 및 이를 갖는 웨이퍼 레벨패키지 및 인쇄회로기판 Download PDF

Info

Publication number
KR101460981B1
KR101460981B1 KR1020080047165A KR20080047165A KR101460981B1 KR 101460981 B1 KR101460981 B1 KR 101460981B1 KR 1020080047165 A KR1020080047165 A KR 1020080047165A KR 20080047165 A KR20080047165 A KR 20080047165A KR 101460981 B1 KR101460981 B1 KR 101460981B1
Authority
KR
South Korea
Prior art keywords
electromagnetic wave
electromagnetic
induction member
level package
electronic component
Prior art date
Application number
KR1020080047165A
Other languages
English (en)
Other versions
KR20090121056A (ko
Inventor
송은석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080047165A priority Critical patent/KR101460981B1/ko
Priority to US12/453,720 priority patent/US8085545B2/en
Publication of KR20090121056A publication Critical patent/KR20090121056A/ko
Application granted granted Critical
Publication of KR101460981B1 publication Critical patent/KR101460981B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

전자파 간섭 차단 구조물은 전자파 유도 부재 및 전자파 필터부재를 포함한다. 전자파 유도부재는 전자 부품에 배치되어, 상기 전자 부품에 인가되는 전자파를 유도한다. 전자파 필터부재는 상기 전자파 유도부재로부터 이격되도록 상기 전자 부품에 배치되어, 상기 전자파 유도부재에 유도된 상기 전자파를 필터링한다. 따라서, 전자파 유도부재에 집중된 전자파를 전자파 필터부재가 제거하게 됨으로써, 전자 부품에 인가된 전자파를 효과적으로 제거할 수 있다. 결과적으로, 전자 부품 내부의 회로를 전자파로부터 보호할 수가 있게 된다.

Description

전자파 간섭 차단 구조물, 및 이를 갖는 웨이퍼 레벨 패키지 및 인쇄회로기판{STRUCTURE FOR BLOCKING AN ELECTROMAGNETIC INTERFERENCE, AND WAFER LEVEL PACKAGE AND PRINTED CIRCUIT BOARD HAVING THE SAME}
본 발명은 전자파 간섭 차단 구조물, 및 이를 갖는 웨이퍼 레벨 패키지와 인쇄회로기판에 관한 것이다. 보다 상세하게는, 전자 부품의 회로를 전자파 간섭으로부터 보호하기 위한 전자파 간섭 차단 구조물, 이러한 전자파 간섭 차단 구조물을 갖는 웨이퍼 레벨 패키지 및 인쇄회로기판에 관한 것이다.
일반적으로, 웨이퍼에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 인쇄회로기판에 실장하기 위해서, 웨이퍼에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
종래의 패키징 공정에 따르면, 스크라이브 레인을 따라 웨이퍼를 절단하여, 웨이퍼를 개개의 반도체 칩들로 분리한다. 반도체 칩을 배선 기판에 부착한 다음, 반도체 칩의 본딩 패드와 배선 기판을 도전성 와이어 등을 이용해서 전기적으로 연결시킨다. 그런 다음, 배선 기판 상에 몰드를 형성하여, 반도체 칩을 몰드로 둘러싼다. 배선 기판에 솔더 볼과 같은 외부 접속 단자를 마운트한다.
그러나, 상기와 같은 종래의 패키징 공정은 개개의 반도체 칩들에 대해서 개별적으로 수행되어야 하는 관계로, 패키징 공정의 효율이 매우 낮다는 문제가 있었다.
상기된 문제를 해소하기 위해서, 웨이퍼를 절단하기 전에 웨이퍼 전체에 대해서 패키징 공정을 실시한 후, 웨이퍼를 절단하는 웨이퍼 레벨 패키징 공정이 제안되었다.
웨이퍼 레벨 패키지는 본딩 패드를 갖는 반도체 칩, 상기 본딩 패드가 노출되도록 상기 반도체 칩의 제 1 면에 형성된 제 1 절연막 패턴, 상기 제 1 절연막 패턴 상에 형성되고 상기 본딩 패드와 전기적으로 연결된 제 1 단부를 갖는 도전막 패턴, 상기 제 1 단부의 반대측인 상기 도전막 패턴의 제 2 단부가 노출되도록 상기 제 1 절연막 패턴 상에 형성된 제 2 절연막 패턴, 및 도전막 패턴의 제 2 단부와 전기적으로 접촉된 도전성 범프를 포함한다.
이러한 웨이퍼 레벨 패키지는 몰딩 부재로 둘러싸이지 않는 관계로, 전자파 간섭(ElectroMagnetic Interference:EMI)에 매우 취약하다. 전자파 간섭을 줄이기 위해서, 종래에는 반도체 칩의 제 2 면에 페라이트 물질로 이루어진 전자파 필터층을 형성하였다.
그러나, 전기적 쇼트 문제로 인해서 전자파 필터층으로 웨이퍼 레벨 패키지의 전체 면들을 둘러싸게 형성할 수는 없다. 결과적으로, 종래의 웨이퍼 레벨 패키지는 전자파 간섭에 여전히 취약한 구조를 갖는다.
본 발명은 전자 부품의 회로를 전자파 간섭으로부터 보호할 수 있는 전자파 간섭 차단 구조물을 제공한다.
또한, 본 발명은 상기된 전자파 간섭 차단 구조물을 갖는 웨이퍼 레벨 패키지를 제공한다.
아울러, 본 발명은 상기된 전자파 간섭 차단 구조물을 갖는 인쇄회로기판을 제공한다.
본 발명의 일 견지에 따른 전자파 간섭 차단 구조물은 전자파 유도 부재 및 전자파 필터부재를 포함한다. 전자파 유도부재는 전자 부품에 배치되어, 상기 전자 부품에 인가되는 전자파를 유도한다. 전자파 필터부재는 상기 전자파 유도부재로부터 이격되도록 상기 전자 부품에 배치되어, 상기 전자파 유도부재에 유도된 상기 전자파를 필터링한다.
본 발명의 일 실시예에 따르면, 상기 전자파 유도부재는 상기 전자파 유도 기능을 높이기 위한 돌출부를 가질 수 있다. 또한, 상기 돌출부는 뾰족한 단부를 가질 수 있다. 상기 전자파 유도부재는 상기 전자 부품의 중앙부에 배치될 수 있다. 또는, 상기 전자파 유도부재는 상기 전자 부품의 중앙부와 가장자리부에 배치될 수 있다. 상기 전자파 유도부재는 종횡 등간격을 두고 배치될 수 있다. 아울러, 상기 전자파 유도부재는 원형 또는 사각형 형상을 가질 수 있다.
본 발명의 다른 실시예에 따르면, 상기 전자파 필터부재는 상기 전자파 유도부재를 둘러싸는 형상을 가질 수 있다. 상기 전자파 필터부재는 페라이트 물질을 포함할 수 있다.
본 발명의 다른 견지에 따른 웨이퍼 레벨 패키지는 반도체 칩, 제 1 절연막 패턴, 도전막 패턴, 제 2 절연막 패턴, 전자파 유도부재 및 전자파 필터부재를 포함한다. 반도체 칩은 본딩 패드를 갖는다. 제 1 절연막 패턴은 상기 본딩 패드가 노출되도록 상기 반도체 칩의 제 1 면에 형성된다. 도전막 패턴은 상기 제 1 절연막 패턴 상에 형성되고, 상기 본딩 패드와 전기적으로 연결된 제 1 단부를 갖는다. 제 2 절연막 패턴은 상기 제 1 단부의 반대측인 상기 도전막 패턴의 제 2 단부가 노출되도록 상기 제 1 절연막 패턴 상에 형성된다. 전자파 유도부재는 상기 제 1 면과 반대측인 상기 반도체 칩의 제 2 면에 형성되어, 상기 반도체 칩에 인가되는 전자파를 유도한다. 전자파 필터부재는 상기 전자파 유도부재로부터 이격되도록 상기 반도체 칩의 제 2 면에 형성되어, 상기 전자파 유도부재에 유도된 상기 전자파를 필터링한다.
본 발명의 일 실시예에 따르면, 상기 웨이퍼 레벨 패키지는 상기 도전막 패턴의 제 2 단부에 전기적으로 접촉하는 도전성 범프를 더 포함할 수 있다.
본 발명의 또 다른 견지에 따른 인쇄회로기판은 절연부재, 컨택 패드, 전자파 유도부재 및 전자파 필터부재를 포함한다. 절연부재에는 회로가 내장된다. 컨택 패드는 상기 회로와 연결되도록 상기 절연부재의 제 1 면에 형성되어, 반도체 패키지와 전기적으로 연결된다. 전자파 유도부재는 상기 절연부재의 제 1 면에 형성되 어, 상기 회로에 인가되는 전자파를 유도한다. 전자파 필터부재는 상기 전자파 유도부재로부터 이격되도록 상기 절연부재의 제 1 면에 형성되어, 상기 전자파 유도부재에 유도된 상기 전자파를 필터링한다.
본 발명의 일 실시예에 따르면, 상기 인쇄회로기판은 상기 제 1 면과 반대측인 상기 절연부재의 제 2 면에 형성되어 상기 회로와 전기적으로 연결된 도전성 범프를 더 포함할 수 있다.
상기와 같은 본 발명에 따르면, 전자파 유도부재에 집중된 전자파를 전자파 필터부재가 제거하게 됨으로써, 웨이퍼 레벨 패키지나 인쇄회로기판에 인가된 전자파를 효과적으로 제거할 수 있다. 결과적으로, 웨이퍼 레벨 패키지나 인쇄회로기판 내부의 회로를 전자파로부터 보호할 수가 있게 된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예 1
도 1은 본 발명의 제 1 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 단면도이고, 도 2는 도 1의 웨이퍼 레벨 패키지를 나타낸 평면도이다.
도 1을 참조하면, 본 실시예에 따른 웨이퍼 레벨 패키지(100)는 반도체 칩(110), 제 1 절연막 패턴(120), 도전막 패턴(130), 제 2 절연막 패턴(140), 도전성 범프(150) 및 전자파 간섭 차단 구조물을 포함한다.
반도체 칩(110)은 제 1 면과, 제 1 면과 반대측인 제 2 면을 갖는다. 본딩 패드(112)들이 반도체 칩(110)의 제 1 면에 배치된다. 본 실시예에서, 제 1 면은 아래를 향하고, 제 2 면을 위를 향하도록 반도체 칩(110)이 배치된다.
제 1 절연막 패턴(120)이 반도체 칩(110)의 제 1 면 상에 형성된다. 제 1 절연막 패턴(120)은 본딩 패드(112)들을 노출시키는 개구부들을 갖는다. 본 발명은 상기된 전자파 간섭 방지 구조물을 갖는 웨이퍼 레벨 패키지를 제공한다.
도전막 패턴(130)은 제 1 절연막 패턴(120) 상에 형성된다. 도전막 패턴(130)은 제 1 절연막 패턴(120)의 개구부 내에 위치하여 본딩 패드(112)와 전기적으로 연결된 제 1 단부, 및 제 1 단부의 반대측인 제 2 단부를 갖는다. 본 실시예에서, 도전막 패턴(130)은 도전막(미도시)을 제 1 절연막 패턴(120) 상에 형성하고, 포토레지스트 패턴(미도시)을 도전막 상에 형성한 후, 포토레지스트 패턴을 식각 마스크로 이용하여 도전막을 식각하는 공정들을 통해서 형성할 수 있다.
제 2 절연막 패턴(140)은 제 1 절연막 패턴(120)과 도전막 패턴(130) 상에 형성된다. 제 2 절연막 패턴(140)은 도전막 패턴(130)의 제 2 단부를 노출시키는 개구부를 갖는다. 본 실시예에서, 제 2 절연막 패턴(140)은 제 2 절연막(미도시)을 제 1 절연막 패턴(120)과 도전막 패턴(130) 상에 형성하고, 포토레지스트 패턴(미도시)을 제 2 절연막 상에 형성한 후, 포토레지스트 패턴을 식각 마스크로 이용하여 제 2 절연막을 식각하는 공정들을 통해서 형성할 수 있다.
도전성 범프(150)들이 제 2 절연막 패턴(140)의 개구부들 내에 형성되어, 도전막 패턴(130)의 제 2 단부들과 전기적으로 연결된다. 본 실시예에서, 도전성 범프(150)는 솔더 볼을 포함할 수 있다. 또한, 도전성 범프(150)는 솔더 볼을 제 2 절연막 패턴(140)의 개구부 내에 배치한 후, 적외선을 이용한 리플로우 공정을 통해서 형성할 수 있다. 도전성 범프(150)들이 인쇄회로기판(미도시)의 컨택 패드와 접촉하여, 웨이퍼 레벨 패키지(100)와 인쇄회로기판을 전기적으로 연결시키는 매개체 역할을 한다. 부가적으로, UBM(under bump metallurgy)막이 도전성 범프(150)와 개구부 내면 사이에 개재될 수도 있다.
도 1 및 도 2를 참조하면, 전자파 간섭 차단 구조물은 전자파 유도부재(170) 및 전자파 필터부재(180)를 포함한다.
전자파 유도부재(170)는 반도체 칩(110)의 제 2 면 중앙부에 배치된다. 웨이퍼 레벨 패키지(100)로 인가된 전자파는 전자파 유도부재(170)로 유도된다. 즉, 전자파 유도부재(170)는 웨이퍼 레벨 패키지(100)에 인가된 전자파를 집중시키는 피뢰침과 유사한 기능을 갖는다. 따라서, 전자파 유도부재(170)는 전류가 흐를 수 있는 도체를 포함한다. 본 실시예에서, 전자파 유도부재(170)는 원 형상을 갖는다.
전자파 필터부재(180)는 전자파 유도부재(170)를 둘러싸도록 반도체 칩(110)의 제 2 면 상에 형성된다. 특히, 전자파 필터부재(180)는 전자파 유도부재(170)로 부터 이격되도록 배치된다. 즉, 전자파 필터부재(180)는 전자파 유도부재(170)를 수용하는 개구부를 갖는다. 본 실시예에서, 전자파 유도부재(170)가 원 형상을 갖고 있으므로, 전자파 필터부재(180)의 개구부도 전자파 유도부재(170)보다 긴 직경의 원 형상을 갖는다. 전자파 필터부재(180)는 전자파 유도부재(170)에 집중된 전자파를 필터링하여, 웨이퍼 레벨 패키지(100)를 전자파 간섭으로부터 보호한다. 본 실시예에서, 전자파 필터부재(180)는 페라이트(ferrite) 물질을 포함한다. 또한, 전자파 필터부재(180)와 전자파 유도부재(170)는 실질적으로 동일 평면 상에 위치한다.
여기서, 본 실시예에서는, 전자파 간섭 차단 구조물이 적용되는 전자 부품의 예로서, 웨이퍼 레벨 패키지를 예시적으로 들었다. 그러나, 웨이퍼 레벨 패키지 뿐만 아니라 플립 칩 패키지, 칩 스캐일 패키지, 스택 패키지 등과 같은 다른 종류의 반도체 패키지에도 본 발명의 전자파 간섭 차단 구조물이 적용될 수 있음은 당업자에게는 자명할 것이다.
본 실시예에 따르면, 전자파가 전자파 유도부재에 집중된 후, 전자파 필터부재에 의해 제거된다. 따라서, 웨이퍼 레벨 패키지에 인가된 전자파의 위치에 상관없이, 전자파를 효과적으로 제거할 수가 있다.
실시예 2
도 3은 본 발명의 제 2 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 단면도이다.
본 실시예에 따른 웨이퍼 레벨 패키지(100a)는 전자파 유도부재를 제외하고는 실시예 1의 웨이퍼 레벨 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 3을 참조하면, 본 실시예에 따른 웨이퍼 레벨 패키지(100a)의 전자파 유도부재(170)는 전자파 유도부재(170)의 상면에 형성된 돌출부(172)를 갖는다. 돌출부(172)는 전자파 유도부재(170)의 면적을 확장시킴으로써, 전자파가 전자파 유도부재(170)에 보다 집중될 수 있도록 하는 기능을 갖는다. 또한, 돌출부(172)는 뾰족한 단부를 갖는다. 뾰족한 단부는 전자파의 집중 효율을 더욱 높이는 역할을 한다.
본 실시예에서, 돌출부(170)는 전자파 유도부재(170)와 실질적으로 동일한 도체 물질로 이루어질 수 있다. 또는, 돌출부(170)는 전자파 유도부재(170)와 다른 도체 물질을 포함할 수도 있다.
본 실시예에 따르면, 전자파 유도부재가 돌출부를 가짐으로써, 전자파가 전자파 유도부재에 더욱 집중될 수 있다. 따라서, 전자파 필터부재의 전자파 제거 효율이 더욱 향상될 수 있다.
실시예 3
도 4는 본 발명의 제 3 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 단면도이다.
본 실시예에 따른 웨이퍼 레벨 패키지(100b)는 전자파 유도부재와 전자파 필터부재의 배치를 제외하고는 실시예 1의 웨이퍼 레벨 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 4를 참조하면, 본 실시예에 따른 웨이퍼 레벨 패키지(100b)의 전자파 유도부재(174)들은 반도체 칩(110)의 제 2 면 상에 종횡 등간격을 두고 배열된다. 따라서, 전자파 필터부재(180)는 전자파 유도부재(174)들을 수용하는 복수개의 개구부들을 갖는다.
본 실시예에 따르면, 전자파 유도부재가 종횡으로 배열됨으로써, 웨이퍼 레벨 패키지의 중앙부 뿐만 아니라 다른 영역에 인가된 전자파도 효과적으로 제거할 수가 있다.
실시예 4
도 5는 본 발명의 제 4 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 단면도이다.
본 실시예에 따른 웨이퍼 레벨 패키지(100c)는 전자파 유도부재와 전자파 필터부재의 배치를 제외하고는 실시예 1의 웨이퍼 레벨 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 5를 참조하면, 본 실시예에 따른 웨이퍼 레벨 패키지(100c)의 전자파 유 도부재(176)들은 반도체 칩(110)의 제 2 면 중앙부와 네 모서리부에 배열된다. 따라서, 전자파 필터부재(180)는 전자파 유도부재(176)들을 수용하는 복수개의 개구부들을 갖는다.
본 실시예에 따르면, 전자파 유도부재가 반도체 칩의 모서리 부분에 배열됨으로써, 웨이퍼 레벨 패키지의 중앙부 뿐만 아니라 모서리부에 인가된 전자파도 효과적으로 제거할 수가 있다.
실시예 5
도 6은 본 발명의 제 5 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 단면도이다.
본 실시예에 따른 웨이퍼 레벨 패키지(100d)는 전자파 유도부재와 전자파 필터부재의 형상을 제외하고는 실시예 4의 웨이퍼 레벨 패키지(100c)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 6을 참조하면, 본 실시예에 따른 웨이퍼 레벨 패키지(100d)의 전자파 유도부재(178)들은 대략 사각형, 구체적으로는 직사각형 형상을 갖는다. 이에 따라, 전자파 유도부재(172)들을 수용하는 전자파 필터부재(180)의 개구부들도 대략 직사각형 형상을 갖는다.
실시예 6
도 7은 본 발명의 제 6 실시예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 6을 참조하면, 본 실시예에 따른 인쇄회로기판(Printed Circuit Board:PCB, 200)은 절연부재(210), 컨택 패드(220)들, 도전성 범프(230) 및 전자파 간섭 차단 구조물을 포함한다.
절연부재(210)에는 회로(미도시)가 내장된다. 컨택 패드(220)들은 절연부재(210)의 제 1 면 중앙부 상에 형성된다. 컨택 패드(220)들은 도 1의 웨이퍼 레벨 패키지(100)의 도전성 범프(150)와 전기적으로 접촉한다. 즉, 도 1의 웨이퍼 레벨 패키지(100)가 절연부재(210)의 제 1 면 중앙부 상에 실장된다.
도전성 범프(230)는 제 1 면과 반대측인 절연부재(210)의 제 2 면에 실장된다. 본 실시예에서, 도전성 범프(230)는 솔더 볼을 포함할 수 있다.
전자파 간섭 차단 구조물은 전자파 유도부재(270)와 전자파 필터부재(280)를 포함한다. 컨택 패드(220)들이 절연부재(210)의 제 1 면 중앙부 상에 배치되어 있으므로, 전자파 유도부재(270)와 전자파 필터부재(280)는 절연부재(210)의 제 1 면 가장자리 상에 배치된다. 반대로, 컨택 패드(220)들이 절연부재(210)의 제 1 면 가장자리 상에 배치될 경우, 전자파 유도부재(270)와 전자파 필터부재(280)는 절연부재(210)의 제 1 면 중앙부 상에 배치될 수 있다.
여기서, 전자파 유도부재(270)와 전자파 필터부재(280)는 실시예 1의 전자파 유도부재(170)와 전자파 필터부재(180)와 실질적으로 동일하므로, 그에 대한 반복 설명은 생략한다. 또한, 실시예 1에 따른 전자파 간섭 차단 구조물 대신에 실시예 2 내지 5에 따른 전자파 간섭 차단 구조물들 중의 어느 하나가 인쇄회로기판(200) 에 채용될 수도 있다.
본 실시예에 따르면, 전자파가 전자파 유도부재에 집중된 후, 전자파 필터부재에 의해 제거된다. 따라서, 인쇄회로기판에 인가된 전자파의 위치에 상관없이, 전자파를 효과적으로 제거할 수가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 전자파 유도부재에 집중된 전자파를 전자파 필터부재가 제거하게 됨으로써, 웨이퍼 레벨 패키지나 인쇄회로기판에 인가된 전자파를 효과적으로 제거할 수 있다. 결과적으로, 웨이퍼 레벨 패키지나 인쇄회로기판 내부의 회로를 전자파로부터 보호할 수가 있게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제 1 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 단면도이다.
도 2는 도 1의 웨이퍼 레벨 패키지를 나타낸 평면도이다.
도 3은 본 발명의 제 2 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 평면도이다.
도 3은 본 발명의 제 2 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 평면도이다.
도 4는 본 발명의 제 3 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 평면도이다.
도 5는 본 발명의 제 4 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 평면도이다.
도 6은 본 발명의 제 5 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 평면도이다.
도 7은 본 발명의 제 6 실시예에 따른 인쇄회로기판을 나타낸 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 반도체 칩 120 : 제 1 절연막 패턴
130 : 도전막 패턴 140 : 제 2 절연막 패턴
150 : 도전성 범프 170 : 전자파 유도부재
172 : 돌출부 180 : 전자파 필터부재

Claims (14)

  1. 전자 부품에 배치되어, 상기 전자 부품에 인가되는 전자파를 유도하는 전자파 유도부재; 및
    상기 전자파 유도부재로부터 이격되면서 상기 전자파 유도부재를 둘러싸도록 상기 전자 부품에 배치되어, 상기 전자파 유도부재에 유도된 상기 전자파를 필터링하는 전자파 필터부재를 포함하는 전자파 간섭 차단 구조물.
  2. 제 1 항에 있어서, 상기 전자파 유도부재는 상기 전자파 유도 기능을 높이기 위한 돌출부를 갖는 전자파 간섭 차단 구조물.
  3. 제 2 항에 있어서, 상기 돌출부는 뾰족한 단부를 갖는 전자파 간섭 차단 구조물.
  4. 제 1 항에 있어서, 상기 전자파 유도부재는 상기 전자 부품의 중앙부에 배치된 전자파 간섭 차단 구조물.
  5. 제 1 항에 있어서, 상기 전자파 유도부재는 상기 전자 부품의 중앙부와 가장자리부에 배치된 전자파 간섭 차단 구조물.
  6. 제 1 항에 있어서, 상기 전자파 유도부재는 종횡 등간격을 두고 배치된 전자파 간섭 차단 구조물.
  7. 제 1 항에 있어서, 상기 전자파 유도부재는 원형 또는 사각형 형상을 갖는 전자파 간섭 차단 구조물.
  8. 삭제
  9. 제 1 항에 있어서, 상기 전자파 필터부재는 페라이트 물질을 포함하는 전자파 간섭 차단 구조물.
  10. 제 1 항에 있어서, 상기 전자 부품은 반도체 패키지 또는 인쇄회로기판을 포함하는 전자파 간섭 차단 구조물.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020080047165A 2008-05-21 2008-05-21 전자파 간섭 차단 구조물, 및 이를 갖는 웨이퍼 레벨패키지 및 인쇄회로기판 KR101460981B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080047165A KR101460981B1 (ko) 2008-05-21 2008-05-21 전자파 간섭 차단 구조물, 및 이를 갖는 웨이퍼 레벨패키지 및 인쇄회로기판
US12/453,720 US8085545B2 (en) 2008-05-21 2009-05-20 Structure for blocking an electromagnetic interference, wafer level package and printed circuit board having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080047165A KR101460981B1 (ko) 2008-05-21 2008-05-21 전자파 간섭 차단 구조물, 및 이를 갖는 웨이퍼 레벨패키지 및 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20090121056A KR20090121056A (ko) 2009-11-25
KR101460981B1 true KR101460981B1 (ko) 2014-11-14

Family

ID=41341966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080047165A KR101460981B1 (ko) 2008-05-21 2008-05-21 전자파 간섭 차단 구조물, 및 이를 갖는 웨이퍼 레벨패키지 및 인쇄회로기판

Country Status (2)

Country Link
US (1) US8085545B2 (ko)
KR (1) KR101460981B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM362572U (en) * 2009-04-13 2009-08-01 Phytrex Technology Corp Signal convertor
KR20110074135A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 내장 회로 기판을 구비한 시스템 인 패키지
TWI471086B (zh) * 2011-03-14 2015-01-21 E Ink Holdings Inc 一種於電子紙顯示器上形成電磁波屏蔽層之方法
KR101971282B1 (ko) 2012-12-24 2019-04-22 에스케이하이닉스 주식회사 대역 저지 필터를 구비하는 패키지 기판 및 이를 포함하는 반도체 패키지
KR102295522B1 (ko) 2014-10-20 2021-08-30 삼성전자 주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306911A (ja) 1999-04-20 2000-11-02 Hitachi Ltd Ｅｍｉ低減半導体チップ
JP2003124673A (ja) 2001-10-10 2003-04-25 Toppan Printing Co Ltd 電磁波シールド性を有するフィルム
KR100781827B1 (ko) 2001-05-28 2007-12-03 샤프 가부시키가이샤 반도체 패키지 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176978A (ja) 1997-12-10 1999-07-02 Kawasaki Steel Corp 半導体集積回路
KR20010086741A (ko) 2000-03-02 2001-09-15 문경식 전자파 적합성 대책용 전자파 흡수 도료 및 이를 적용한반도체 장치와 인쇄회로기판
JP4271825B2 (ja) 2000-04-04 2009-06-03 Ｎｅｃトーキン株式会社 半導体ベアチップおよび半導体ウエーハ
KR100606654B1 (ko) 2005-08-01 2006-08-01 삼성전자주식회사 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법
KR101352344B1 (ko) * 2006-09-13 2014-01-15 삼성디스플레이 주식회사 신호전송 부재 및 이를 갖는 표시장치
US7986023B2 (en) * 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306911A (ja) 1999-04-20 2000-11-02 Hitachi Ltd Ｅｍｉ低減半導体チップ
KR100781827B1 (ko) 2001-05-28 2007-12-03 샤프 가부시키가이샤 반도체 패키지 및 그 제조 방법
JP2003124673A (ja) 2001-10-10 2003-04-25 Toppan Printing Co Ltd 電磁波シールド性を有するフィルム

Also Published As

Publication number Publication date
KR20090121056A (ko) 2009-11-25
US20090290320A1 (en) 2009-11-26
US8085545B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
US10211190B2 (en) Semiconductor packages having reduced stress
US9431447B2 (en) Package of finger print sensor and fabricating method thereof
KR100343432B1 (ko) 반도체 패키지 및 그 패키지 방법
CN111952273B (zh) 半导体器件封装及其制造方法
US10475760B2 (en) Semiconductor device
KR101580925B1 (ko) 칩온 보드 타입의 패키지
KR102251001B1 (ko) 반도체 패키지
KR101460981B1 (ko) 전자파 간섭 차단 구조물, 및 이를 갖는 웨이퍼 레벨패키지 및 인쇄회로기판
KR101896972B1 (ko) 패키지 기판 및 이를 갖는 반도체 패키지
KR100787892B1 (ko) 반도체 패키지 및 그의 제조 방법
US20210193588A1 (en) Integrated shield package and method
KR20120122137A (ko) 반도체 패키지 장치
JP2004289156A (ja) リセスボンド半導体パッケージ基板
US20080083984A1 (en) Wiring board
JP4376160B2 (ja) プリント基板及びそのプリント基板を用いた回路ユニット
US20220165685A1 (en) Stress mitigation structure
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
JP2009111333A (ja) 半導体装置
KR101473300B1 (ko) 플립 칩 패키지 및 그의 제조 방법
KR100754716B1 (ko) 전자회로 패키지 및 그 제조 방법
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
KR20110080491A (ko) 반도체 칩 패키지 제조방법
KR100367729B1 (ko) 멀티플 라인 그리드 어레이 패키지
KR100706516B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 6