KR101430793B1 - Ｂｓｉ 이미지 센서 칩의 패드 구조 - Google Patents

Ｂｓｉ 이미지 센서 칩의 패드 구조 Download PDF

Info

Publication number
KR101430793B1
KR101430793B1 KR20110106062A KR20110106062A KR101430793B1 KR 101430793 B1 KR101430793 B1 KR 101430793B1 KR 20110106062 A KR20110106062 A KR 20110106062A KR 20110106062 A KR20110106062 A KR 20110106062A KR 101430793 B1 KR101430793 B1 KR 101430793B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
insulating film
opening
dielectric constant
pad
Prior art date
Application number
KR20110106062A
Other languages
English (en)
Other versions
KR20130016017A (ko
Inventor
젱 씨안 린
둔 니안 양
젠 청 리우
웬디 왕
수앙 지 차이
위에 치우 린
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130016017A publication Critical patent/KR20130016017A/ko
Application granted granted Critical
Publication of KR101430793B1 publication Critical patent/KR101430793B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11916—Methods of manufacturing bump connectors involving a specific sequence of method steps a passivation layer being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334—Bonding interfaces of the layer connector
    • H01L2224/83359—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

집적 회로 구조는 반도체 기판, 이 반도체 기판의 하단 표면으로부터 반도체 기판 내로 확장되는 절연 패드를 포함한다. 저유전율 절연막은 반도체 기판 밑에 위치된다. 제1 비 저유전율 절연막은 저유전율 절연막 밑에 있다. 금속 패드는 제1 비 저유전율 절연막 밑에 있다. 제2 비 저유전율 절연막은 금속 패드 밑에 있다. 개구부는 반도체 기판의 상부 표면으로부터 아래쪽으로 확장되어 반도체 기판, 절연 패드, 및 저유전율 절연막을 관통하고, 이 개구부는 금속 패트의 상부 표면에 도달한다. 보호막은 개구부의 측벽의 일부를 포함하고, 개구부의 하부에서 보호막의 일부가 제거된다.

Description

ＢＳＩ 이미지 센서 칩의 패드 구조{PAD STRUCTURES IN BSI IMAGE SENSOR CHIPS}
본 발명은 이미지 센서에 관한 것이다.
후면 조사형(Backside illumination; BSI) 이미지 센서 칩은 광자 캡처에 있어서 더욱 높은 효율성을 위해 전면 조사형 센서 칩을 대신하고 있다. BSI 이미지 센서 칩의 형성에 있어서, 이미지 센서 및 논리 회로는 웨이퍼의 실리콘 기판 상에 형성되고, 뒤이어 실리콘 칩의 전면에 상호접속 구조가 형성된다. 상호접속 구조는 하부 금속막(M1) 내지 상부 금속막(Mtop)을 포함하는 복수의 금속막들을 포함한다.
그 다음에, 웨이퍼가 뒤집힌다. 후면 그라인딩(backside grinding)이 실리콘 기판의 후면으로부터 실리콘 기판 상에 수행된다. 버퍼 산화막이 나머지 실리콘 기판의 후면 위에 형성되고, 제1 개구부가 버퍼 산화막으로부터 연장되어 실리콘 기판에서 형성되는 쉘로우 트렌치 분리(shallow-trench isolation; STI) 패드에서 끝나도록 형성된다. 그 다음에, 제2 개구부가 STI 패드를 더욱 식각하는 제1 개구부 및 STI 패드의 식각된 부분 바로 아래에 있는 층간 절연막(interlayer dielectric; ILD) 내에 형성되어, 하부 금속막(MI)의 금속 패드가 노출되도록 한다. 제2 개구부는 제1 개구부보다 작다. 그 다음에, 알루미늄 구리 패드가 제1 개구부 및 제2 개구부에 형성되고 금속막(M1)의 금속 패드에 전기적으로 결합된다. 알루미늄 구리 패드는 BSI 칩에 결합하기 위해 이용될 수 있다.
종래의 결합 구조물은 볼 전단 시험(ball shearing test) 동안에 박막 들뜸(film peeling)을 겪을 수 있는 것으로 발견되었다. 알루미늄 구리 패드에 결합된 하부 금속막(M1)의 금속 패드는 밑에 있는 식각 정지막으로부터 층분리가 될 수 있다. 박막 들뜸은 금속 패드와 식각 정지막 사이의 하위 부착(inferior adhesion)을 야기할 수 있고, 이것은 통상적으로 실리콘 탄화물(탄화 규소)로 형성된다.
본 발명은 BSI 이미지 센서 칩의 패드 구조를 제공하는 것이다.
집적 회로 구조는 반도체 기판, 이 반도체 기판의 하단 표면으로부터 반도체 기판 내로 확장되는 절연 패드를 포함한다. 저유전율 절연막은 반도체 기판 밑에 위치된다. 제1 비 저유전율 절연막은 저유전율 절연막 밑에 있다. 금속 패드는 제1 비 저유전율 절연막 밑에 있다. 제2 비 저유전율 절연막은 금속 패드 밑에 있다. 개구부는 반도체 기판의 상부 표면으로부터 아래쪽으로 확장되어 반도체 기판, 절연 패드, 및 저유전율 절연막을 관통하고, 이 개구부는 금속 패트의 상부 표면에 도달한다. 보호막은 개구부의 측벽의 일부를 포함하고, 개구부의 하부에서 보호막의 일부가 제거된다.
본 발명에 따르면, BSI 이미지 센서 칩의 패드 구조를 제공할 수 있다.
실시예 및 실시예의 이점을 더욱 완전하게 이해하기 위해서, 이제 첨부 도면과 함께 이하의 설명을 참조한다.
도 1 내지 6은 다양한 실시예들에 따라 후면 조사형 이미지 센서 웨이퍼에 본드 패드 구조를 제조하는 중간 단계들의 횡단면도이다.
본 발명의 실시예들을 실행하고 이용하는 것이 이하에 상세하게 기술된다. 그러나, 실시예들은 매우 다양한 특정 내용으로 실시될 수 있는 많은 적용 가능한 발명의 개념을 제공한다는 것을 이해해야 한다. 논의되는 특정 실시예들은 단지 예시적인 것으로, 본 발명의 범위를 제한하지 않는다.
후면 조사형(BSI) 이미지 센서 장치를 위한 패드 구조 및 BSI 이미지 센서 장치를 형성하는 방법이 다양한 실시예들에 따라 제공된다. BSI 패드 구조를 형성하는 중간 단계들이 예시된다. 실시예들의 변형이 논의된다. 다양한 도면들 및 예시적인 실시예들 전반에 걸쳐, 같은 참조 번호는 같은 구성요소를 지정하는데 이용된다.
도 1 내지 6은 일부 실시예들에 따라 패드 구조를 제조하는 중간 단계들의 횡단면도를 예시한다. 도 1은 이미지 센서 칩(20)을 예시하는 것으로, 이 이미지 센서 칩은 웨이퍼(22)의 일부일 수 있다. 이미지 센서 칩(20)은 반도체 기판(26)을 포함하고, 이 반도체 기판은 결정질 실리콘(crystalline silicon) 기판 또는 다른 반도체 물질로 형성된 반도체 기판일 수 있다. 설명 전반에 걸쳐, 표면(26A)은 반도체 기판(26)의 전면(front surface)을 나타내고, 표면(26B)은 반도체 기판(26)의 후면(backside)을 나타낸다. 감광성 MOS 트랜지스터 또는 감광성 다이오드일 수 있는 이미지 센서(24)는 반도체 기판(26)의 표면에 형성된다. 따라서, 웨이퍼(22)는 이미지 센서 웨이퍼일 수 있다. 설명 전반에 걸쳐, 이미지 센서(24)가 있는 면은 전면을 나타내고, 대향면은 반도체 기판(26)의 후면으로 간주한다. 쉘로우 트렌치 분리(STI) 패드일 수 있는 절연 패드(dielectric pad)(36)는 반도체 기판(26)의 상부 표면(전면(26A)임)으로부터 반도체 기판(26) 내로 확장된다.
상호접속 구조(28)는 반도체 기판(26) 위에 형성되고, 이미지 센서 칩(20)에서 장치를 전기적으로 상호접속하는데 이용된다. 상호접속 구조(28)는 반도체 기판(26) 위에 형성된 층간 절연막(interlayer dielectric; ILD)(25)을 포함하고, 접촉 플러그(도시되지 않음)는 ILD(25)에 형성될 수 있다. 금속막은 절연막(30)의 금속 라인/패드(32) 및 비아(34)를 포함한다. 이미지 센서(24)는 금속막(M1 내지 Mtop)의 금속 패드/라인(32) 및 비아(34)에 전기적으로 결합될 수 있다.
금속막들은 M1, M2 ... Mtop으로 표기되고, 여기서 금속막(M1)은 상호접속 구조(28)의 하부 금속막이고, 금속막(Mtop)은 상호접속 구조(28)의 상부 금속막이다. 예시된 실시예들에서, 4개의 금속막(즉, 금속막 Mtop은 M4임)이 있다. 그러나, 웨이퍼(22)는 더 많거나 또는 더 적은 금속막들을 포함할 수 있다. 실시예에서, 금속막(M1 내지 Mtop)의 금속 라인(32) 및 비아(34)가 형성된 절연막(30)은 낮은 k값, 예를 들면 대략 3.0보다 낮은 값 또는 대략 2.5보다 낮은 값을 갖는 저유전율 절연막(low-k dielectric layer)이다.
절연막(38)은 상부 금속막(Mtop) 위에 형성된다. 절연막(38)은 3.9보다 높은 k값을 갖는 비 저유전율 절연막(non-low-k dielectric layer)으로 형성될 수 있다. 실시예에서, 절연막(38)은 USG(un-doped silicate glass), BSG(boron-doped silicate glass), PSG(phosphorous-doped silicate glass), BPSG(boron-doped phospho-silicate glass) 등과 같은 산화물로 형성된다. 절연막(38)은 또한 실리콘 산화막 및 실리콘 산화막 상에 실리콘 질화막으로 형성될 수 있다.
접착막(glue layer)(40)은 절연막(38) 위에 형성되고, 금속 라인(32)에 전기적으로 결합하기 위해서 절연막(38)의 개구부 내로 확장되며, 여기서 금속 라인(32)은 금속막(Mtop)이다. 실시예에서, 접착막(40)은 탄탈륨, 탄탈륨 질화물, 티타늄, 티타늄 질화물 등으로 형성된다. 접착막(40) 위는 금속성 기능부(44)로 형성되고, 이 금속성 기능부(44)는 금속 패드(44A) 및 금속 라인(44B)을 포함한다. 금속성 기능부(44)는 알루미늄, 알루미늄 구리 등을 포함할 수 있다. 접착막(40)은 절연막(38)과 금속성 기능부(44) 사이에 있을 수 있다. 접착막(46)은 금속성 기능부(44) 위에 또한 형성될 수 있고, 여기서 접착막(46)은 탄탈륨, 탄탈륨 질화물, 티타늄, 티타늄 질화물 등으로 형성될 수 있다. 접착막(40 및 46)과 금속성 기능부(44)의 형성은 제1 접착막의 형성, 제1 접착막 위에 금속막의 형성, 금속막 위에 제2 접착막의 형성, 및 동일한 마스크를 이용하여 제1 접착막, 금속막, 및 제2 접착막의 평탄화를 포함할 수 있다. 따라서, 접착막(40 및 46)과 금속성 기능부(44)는 서로 수직으로 정렬된 각각의 에지를 갖고 함께 종결될 수 있다.
보호막(passivation layer)(47)은 접착막(46) 및 절연막(38) 위에 형성된다. 절연막(38)과 유사하게, 보호막(47)은 3.9보다 높은 k값을 갖는 비 저유전율 절연 물질로 형성될 수 있다. 실시예에서, 보호막(47)은 USG, BSG, BPSG 등과 같은 산화물로 형성된다. 보호막(47)은 예를 들어 실리콘 산화막 및 이 실리콘 산화막 상에 실리콘 질화막으로 형성될 수도 있다. 보호막(47)은 접착막(40 및 46)과 금속성 기능부(44)를 완전하게 캡슐화한다.
도 2를 참조하면, 웨이퍼(22)는 뒤집히고, 웨이퍼(22) 아래에 있는 캐리어(도시되지 않음)에 부착된다. 따라서, 도 1에 도시된 기능부들 각각의 상부 표면은 하부 표면이 되고, 반대로 하부 표면은 상부 표면이 된다. 도 2에서 반도체 기판(26)은 위를 향하고 있다. 반도체 기판(26)이 얇아지도록, 예를 들어 웨이퍼(22)의 두께가 대략 20 ㎛ 보다 작거나, 또는 10 ㎛ 보다 작을 때까지, 후면 그라인딩이 수행된다. 결과적인 반도체 기판(26)의 후면(26B)이 표시된다. 이 두께에서, 빛은 반도체 기판(26)의 후면(전면에 대향함)으로부터 관통하여 나머지 반도체 기판(26)을 통하여 이미지 센서(26)에 도달할 수 있다. 세선화(thinning) 이후에, 버퍼 산화막(48)이 반도체 기판(26)의 후면 상에 형성될 수 있다. 실시예에서, 버퍼 산화막(48)은 실리콘 산화막, 실리콘 산화막 위에 하부 반사방지막(bottom anti-reflective coating: BARC)막, 및 BARC 위에 다른 산화막을 포함할 수 있지만, 버퍼 산화막(48)은 상이한 구조를 가질 수 있고 상이한 물질로 형성될 수 있다. 포토 레지스트일 수 있는 마스크(50)가 웨이퍼(22) 위에 형성되고, 그 다음에 패턴화된다.
도 3을 참조하면, 버퍼 산화막(48) 및 반도체 기판(26)은 개구부(52)를 형성하기 위해서 식각된다. 그 다음에, 마스크(50)가 제거된다. 식각 단계에서, STI 패드(36)은 식각 정지막으로서 이용되어, 식각은 STI 패드(36) 상에서 정지한다. 따라서, STI 패드(36)의 상부 표면은 개구부(52)에 의해 노출된다.
도 4는 금속 쉴드(55) 및 버퍼 산화막(56)의 형성을 예시한다. 실시예에서, 금속 쉴드(55)의 형성은 금속막을 형성하고, 그 다음에 반도체 기판(26)의 일부 위에 금속 쉴드(55)를 남기기 위해서 금속막을 팬턴화하는 것을 포함하여, 금속 쉴드(55) 자신의 바로 아래에 있는 장치(트랜지스터와 같은 장치, 도시되지 않음)의 일부에 빛이 도달하는 것을 차단할 수 있도록 한다. 금속 쉴드(55)는 알루미늄 및/또는 구리를 포함할 수 있다. 금속 쉴드(55)의 형성 이후에, 버퍼 산화막(56)이 형성된다. 버퍼 산화막(56)은 버퍼 산화막(48)의 물질과 유사한 물질로 형성된다. 버퍼 산화막(56)은 반도체 기판(26) 바로 위의 제1 부분, 및 개구부(52) 내로 확장되는 제2 부분을 포함한다. 제2 부분은 반도체 기판(26)의 측벽 상의 부분 및 STI 패드(36) 바로 위의 부분을 더 포함한다.
다음으로, 도 5에 도시된 바와 같이, 포토 레지스트(58)가 형성되고 패턴화되며, STI 패드(36)가 마스크로서 포토 레지스트(58)를 이용하여 식각된다. 이에 따라서, 개구부(60)가 형성된다. 금속막의 세부 사항을 예시하기 위해, 예시된 개구부(60)의 종횡비는 웨이퍼상에서 물리적으로 형성된 실제 개구부의 종횡비보다 상당히 크다는 것을 유념해야 한다. 실제 개구부는 개구부(60)의 높이보다 상당히 큰 수평 크기(때로는 10배 정도 큰)를 가질 수 있다. 식각 단계 동안에, 저유전율 절연막(30) 및 비 저유전율이 절연막(38)이 또한 식각되고, 그 식각은 금속 패드(44A)에서 정지한다. 개구부(60)에 노출되는 접착막(40)의 일부는 이 식각 단계 동안에 제거될 수 있다. 그 결과, 금속 패드(44A)는 개구부(60)에 노출된다. 그 다음에, 포토 레지스트(58)가 제거된다. 결과 구조물에서, 개구부(52 및 60)는 연속적인 개구부를 형성한다.
도 6은 보호막(62)의 형성을 예시하고, 이 보호막(62)은 산화막(실리콘 산화막과 같음) 및 산화막 상에 질화막(실리콘 질화막과 같음)으로 형성될 수 있다. 보호막(62)은 버퍼 산화막(56)의 상부 표면으로 확장하고, 개구부(52 및 60) 내로 확장한다. 저유전율 절연막(30)이 수분으로부터 보호되도록 보호막(62)은 개구부(60)의 측벽의 일부를 포함한다. 개구부(60)의 하부에서 보호막(62)의 일부를 제거하여 금속 패드(44A)가 노출 되도록 패턴화 단계가 수행된다. 게다가, 보호막(62)은 이미지 센서(24) 바로 위에서 제거될 수 있다. 따라서, 빛(굽은 화살표(70)로 나타남)은 버퍼 산화막(48/56)과 반도체 기판(26)을 통하여 관통되어 이미지 센서(24)에 도달하고, 이미지 센서(24)는 빛을 전기 신호로 변환한다.
실시예에서, 와이어 본딩은 와이어 본드 범프(68)를 형성하기 위해 수행되고, 이 와이어 본드 범프(68)는 금속 패드(44A)에 결합된다. 와이어 본드 범프(68)는 금, 알루미늄 등을 포함할 수 있다. 와이어(22)를 절단하여 이미지 센서 칩으로 만든 이후에 와이어 본딩이 수행될 수 있다. 이 결과 구조물에서, 와이어 본드 범프(68)는 금속 패드(44A)와 물리적으로 접촉할 수 있다.
실시예들에서, 와이어 본드 범프(68)는 금솜 패드(44A)에 결합되고, 이 금속 패드(44A)는 또한 접착막(46) 상에 위치한다. 접착막(46)은 보호막(47)과 금속 패드(44A) 모두에 대해 양호한 접착력을 갖는다. 따라서, 이러한 결합은 종래의 결합보다 더욱 양호한 기계적 강도를 갖는다. 종래의 결합에서, 와이어 본드 범프는 하단 금속막(M1)의 금속 기능부 상에 형성되고, 이 금속 기능부는 낮은 접착력으로 인해, 그리고 또한 저유전율 절연 물질의 약함으로 인해 밑에 있는 식각 정지막으로부터 층분리될 수 있다.
실시예에 따라서, 집적 회로 구조는 반도체 기판, 이 반도체 기판의 하단 표면으로부터 반도체 기판 내로 확장되는 절연 패드를 포함한다. 저유전율 절연막은 반도체 기판 밑에 위치된다. 제1 비 저유전율 절연막은 저유전율 절연막 밑에 있다. 금속 패드는 제1 비 저유전율 절연막 밑에 있다. 제2 비 저유전율 절연막은 금속 패드 밑에 있다. 개구부는 반도체 기판의 상부 표면으로부터 아래쪽으로 확장되어 반도체 기판, 절연 패드, 및 저유전율 절연막을 관통하고, 이 개구부는 금속 패트의 상부 표면에 도달한다. 보호막은 개구부의 측벽 상의 일부를 포함하고, 개구부의 하부에서 보호막의 일부가 제거된다.
다른 실시예들에 따라, 집적 회로 구조는 반도체 기판을 포함한다. STI 패드는 반도체 기판의 하부 표면으로부터 반도체 기판 내로 확장된다. 이미지 센서는 반도체 기판의 하부 표면에 배치된다. 복수의 저유전율 절연막은 반도체 기판 밑에 있다. 제1 비 저유전율 절연막은 저유전율 절연막 밑에 있다. 금속 패드는 제1 비 저유전율 절연막 밑에 있다. 제1 개구부는 반도체 기판의 상부 표면으로부터 STI 패드의 상부 표면으로 확장된다. 제2 개구부는 STI 패드의 상부 표면으로부터 금속 패드의 상부 표면으로 확장되고, 제1 개구부 및 제2 개구부는 연속적인 개구부를 형성하기 위해 연결된다. 보호막은 반도체 기판 바로 위에 제1 부분을 갖도록 형성되고, 제1 개구부의 측벽 및 제2 개구부의 측벽 상에 제2 부분을 갖도록 형성된다. 보호막은 제2 개구부의 하부에 개구부를 갖는다.
또 다른 실시예들에 따라, 방법은 제1 개구부를 형성하기 위해서 반도체 기판의 후면으로부터 반도체 기판을 식각하는 단계를 포함한다. 제1 개구부는 반도체 기판에서 STI 패드의 상부 표면에서 끝난다. STI 패드, STI 패드 밑에 있는 저유전율 절연막, 및 저유전율 절연막 밑에 있는 비 저유전율 절연막이 이후에 제2 개구부를 형성하기 위해 식각되고, 비 저유전율 절연막 밑에 있는 금속 패드의 상부 표면은 제2 개구부를 통해 노출된다. 제1 개구부 및 제2 개구부는 연속적인 개구부를 형성한다. 보호막은 반도체 기판 위에 형성되고, 보호막은 제1 개구부의 하부 및 측벽, 그리고 제2 개구부의 하부로 연장된다. 보호막의 하부 부분은 금속 패드를 노출시키기 위해 제2 개구부의 하부로부터 제거되고, 보호막의 측벽 부분은 제거되지 않는다.
실시예들 및 이 실시예들의 이점이 상세하게 기술되었지만, 첨부된 특허청구 범위에 의해 정의된 바와 같이 실시예들의 사상과 범위로부터 벗어나지 않고, 본 명세서에서 다양한 변경, 교체 및 대체가 행해질 수 있음을 이해해야 한다. 더욱이, 본 발명의 범위는 상세한 설명에서 기술된 공정, 기계, 제조, 및 문제의 구성, 수단, 방법, 및 단계의 특정한 실시예들로 제한하고자 하는 것이 아니다. 당업자는 본 발명을 용이하게 이해할 수 있으므로, 본 명세서에 기술된 대응 실시예들과 실질적으로 동일한 결과를 획득하거나 실질적으로 동일한 기능을 수행하는, 현재 존재하거나 이후에 개발될, 공정, 기계, 제조, 문제의 구성, 수단, 방법, 또는 단계들이 본 발명에 따라서 이용될 수 있다. 따라서, 첨부된 특허청구 범위는 공정, 기계, 제조, 문제의 구성, 수단, 방법, 또는 단계들과 같은 발명의 범위 내에 포함될 것이다. 게다가, 각각의 청구항들은 별도의 실시예를 구성하고, 다양한 청구항 및 실시예들의 조합은 본 발명의 범위 내에 있다.
20: 이미지 센서 칩 22:웨이퍼
24: 이미지 센서 25:층간 절연막
26: 반도체 기판 26A, 26B: 표면
28: 상호접속 구조 30: 절연막
32: 금속 라인/패드 34: 비아
36: 절연 패드 40, 46: 접착막
44: 금속성 기능부 44A: 금속 패드
44B: 금속 라인 47: 호막
48, 56: 버퍼 산화막 50: 마스크
52, 60: 개구부 55: 금속 쉴드
56: 버퍼 산화막 58: 포토 레지스트
62: 보호막 68: 와이어 본드 범프

Claims (14)

  1. 집적 회로 구조에 있어서,
    전면(front side) 및 후면(back side)을 포함하는 반도체 기판;
    상기 반도체 기판의 전면 상의 저유전율 절연막(low-k dielectric layer);
    상기 저유전율 절연막 상의 비 저유전율 절연막(non-low-k dielectric layer);
    상기 비 저유전율 절연막 상의 금속 패드;
    상기 반도체 기판, 상기 저유전율 절연막, 및 상기 비 저유전율 절연막을 관통하도록 상기 반도체 기판의 후면으로부터 연장(extend)되는 개구부 - 상기 개구부는 상기 금속 패드의 표면을 노출함 - ; 및
    상기 개구부의 측벽 및 하부(bottom) 상에 형성되는 보호막(passivation layer) - 상기 보호막은 상기 개구부의 하부에서 상기 금속 패드의 상기 노출된 표면을 부분적으로 커버함 -
    을 포함하며,
    상기 개구부를 통해 그 표면을 노출하는 상기 금속 패드는 상기 비 저유전율 절연막 상에 배치되는 것인 집적 회로 구조.
  2. 제1항에 있어서, 상기 반도체 기판의 전면으로부터 상기 반도체 기판 내로 연장되는 절연 패드를 더 포함하고, 상기 개구부는 상기 절연 패드를 또한 관통하는 것인 집적 회로 구조.
  3. 제1항에 있어서, 상기 반도체 기판의 전면 상에 배치된 이미지 센서를 더 포함하는 집적 회로 구조.
  4. 제1항에 있어서, 상기 개구부 내에 범프를 더 포함하고, 상기 범프는 상기 금속 패드에 전기적으로 연결되는 것인 집적 회로 구조.
  5. 제1항에 있어서, 상기 반도체 기판의 후면 상에 금속 쉴드(shield)를 더 포함하는 집적 회로 구조.
  6. 제1항에 있어서, 상기 금속 패드와 상기 비 저유전율 절연막 사이에 접착막(glue layer)을 더 포함하고, 상기 개구부는 상기 접착막 내로 연장되는 것인 집적 회로 구조.
  7. 집적 회로 구조에 있어서,
    반도체 기판;
    상기 반도체 기판의 전면으로부터 상기 반도체 기판 내로 연장되는 쉘로우 트렌치 분리(shallow-trench isolation; STI) 패드;
    상기 반도체 기판의 전면에 배치된 이미지 센서;
    상기 반도체 기판의 전면 및 상기 이미지 센서를 오버라잉(overlying)하는 복수 개의 절연막들;
    상기 복수 개의 절연막들을 오버라잉하는 금속 패드;
    상기 반도체 기판의 후면으로부터 전면으로 연장되고, 상기 STI 패드 및 상기 복수 개의 절연막들을 관통하며, 상기 금속 패드의 일부를 노출하는 개구부; 및
    상기 개구부의 측벽 및 하부 상에 형성되는 보호막 - 상기 보호막은 상기 개구부의 하부에서 상기 금속 패드의 상기 노출된 부분을 부분적으로 커버함 -
    을 포함하고,
    상기 복수 개의 절연막들은 상기 반도체 기판의 전면 위의 적어도 하나의 저유전율(low-k) 절연막, 및 상기 적어도 하나의 저유전율 절연막 상의 제1 비 저유전율 절연막을 포함하며,
    상기 개구부를 통해 그 표면을 노출하는 상기 금속 패드는 상기 비 저유전율 절연막 상에 배치되는 것인 집적 회로 구조.
  8. 삭제
  9. 제7항에 있어서, 상기 개구부 내에 범프를 더 포함하고, 상기 범프는 상기 금속 패드와 물리적으로 접촉하는 것인 집적 회로 구조.
  10. 후면 조사형 이미지 센서 장치에 있어서,
    전면 및 후면을 포함하는 반도체 기판;
    상기 반도체 기판의 전면 상의 하나 이상의 저유전율(low-k) 절연막;
    상기 하나 이상의 저유전율 절연막 상의 비 저유전율 절연막;
    상기 비 저유전율 절연막 상의 금속 패드;
    상기 반도체 기판, 상기 하나 이상의 저유전율 절연막, 및 상기 비 저유전율 절연막을 관통하도록 상기 반도체 기판의 후면으로부터 연장되고, 상기 금속 패드의 일부를 노출하는 개구부; 및
    상기 금속 패드에 전기적으로 연결되도록 상기 개구부 내에 형성되는 범프
    를 포함하며,
    상기 개구부를 통해 그 표면을 노출하는 상기 금속 패드는 상기 비 저유전율 절연막 상에 배치되는 것인 후면 조사형 이미지 센서 장치.
  11. 제10항에 있어서, 상기 범프와 상기 하나 이상의 저유전율 절연막 사이에 보호막을 더 포함하는 후면 조사형 이미지 센서 장치.
  12. 제10항에 있어서, 상기 반도체 기판의 전면에 형성되고, 상기 하나 이상의 저유전율 절연막에 의해 커버되는 이미지 센서를 더 포함하는 후면 조사형 이미지 센서 장치.
  13. 제10항에 있어서, 상기 반도체 기판의 전면 상에 형성되는 쉘로우 트렌치 분리부(STI)를 더 포함하고, 상기 개구부는 상기 STI를 관통하는 것인 후면 조사형 이미지 센서 장치.
  14. 제10항에 있어서, 상기 반도체 기판의 후면 상의 금속 쉴드를 더 포함하는 후면 조사형 이미지 센서 장치.
KR20110106062A 2011-08-04 2011-10-17 Ｂｓｉ 이미지 센서 칩의 패드 구조 KR101430793B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/198,111 US9013022B2 (en) 2011-08-04 2011-08-04 Pad structure including glue layer and non-low-k dielectric layer in BSI image sensor chips
US13/198,111 2011-08-04

Publications (2)

Publication Number Publication Date
KR20130016017A KR20130016017A (ko) 2013-02-14
KR101430793B1 true KR101430793B1 (ko) 2014-08-18

Family

ID=47614303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110106062A KR101430793B1 (ko) 2011-08-04 2011-10-17 Ｂｓｉ 이미지 센서 칩의 패드 구조

Country Status (5)

Country Link
US (4) US9013022B2 (ko)
JP (1) JP5543992B2 (ko)
KR (1) KR101430793B1 (ko)
CN (1) CN102915991B (ko)
TW (1) TWI487082B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031425B2 (en) 2018-11-05 2021-06-08 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013022B2 (en) 2011-08-04 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure including glue layer and non-low-k dielectric layer in BSI image sensor chips
US8987855B2 (en) * 2011-08-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structures formed in double openings in dielectric layers
US9006900B2 (en) * 2013-03-11 2015-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with advanced pad structure resistant to plasma damage and method for forming the same
CN104103511B (zh) * 2013-04-03 2017-03-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
JP6200188B2 (ja) * 2013-04-08 2017-09-20 キヤノン株式会社 固体撮像装置、その製造方法及びカメラ
KR20140141400A (ko) * 2013-05-29 2014-12-10 삼성전자주식회사 디스플레이 장치
US9337225B2 (en) * 2013-09-13 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN104637961B (zh) * 2013-11-13 2018-09-11 联华电子股份有限公司 半导体结构及其制造方法
US9117879B2 (en) * 2013-12-30 2015-08-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP6200835B2 (ja) 2014-02-28 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3032583B1 (en) 2014-12-08 2020-03-04 ams AG Integrated optical sensor and method of producing an integrated optical sensor
US9748301B2 (en) 2015-01-09 2017-08-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102437163B1 (ko) 2015-08-07 2022-08-29 삼성전자주식회사 반도체 소자
US10038025B2 (en) 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
FR3059143B1 (fr) * 2016-11-24 2019-05-31 Stmicroelectronics (Crolles 2) Sas Puce de capteur d'image
CN107204349A (zh) * 2017-07-19 2017-09-26 武汉新芯集成电路制造有限公司 一种铝垫放置方法以及铝垫结构
US20190027531A1 (en) * 2017-07-19 2019-01-24 Omnivision Technologies, Inc. Image sensor module having protective structure
JP2019129215A (ja) * 2018-01-24 2019-08-01 キヤノン株式会社 撮像装置および表示装置
US10707089B2 (en) * 2018-03-27 2020-07-07 Texas Instruments Incorporated Dry etch process landing on metal oxide etch stop layer over metal layer and structure formed thereby
US11296038B2 (en) 2018-04-03 2022-04-05 Corning Incorporated Precision structured glass article having EMI shielding and methods for making the same
US10707358B2 (en) * 2018-07-04 2020-07-07 Globalfoundries Singapore Pte. Ltd. Selective shielding of ambient light at chip level
US11227836B2 (en) * 2018-10-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for enhanced bondability
US11211352B2 (en) * 2019-10-01 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure to prevent metal redeposit and to prevent bond pad consumption and corrosion
US20210143114A1 (en) * 2019-11-08 2021-05-13 Nanya Technology Corporation Semiconductor device with edge-protecting spacers over bonding pad
US20220367554A1 (en) * 2021-05-17 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with high via density

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210060A (ja) 2003-12-26 2005-08-04 Fujitsu Ltd 半導体装置とその製造方法
JP2009176777A (ja) 2008-01-21 2009-08-06 Sony Corp 固体撮像装置とその製造方法、及びカメラ
JP2009252949A (ja) 2008-04-04 2009-10-29 Canon Inc 固体撮像装置及びその製造方法
KR20100048890A (ko) * 2008-10-30 2010-05-11 소니 주식회사 반도체 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533166B1 (ko) * 2000-08-18 2005-12-02 매그나칩 반도체 유한회사 마이크로렌즈 보호용 저온산화막을 갖는 씨모스이미지센서및 그 제조방법
JP2004095611A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置およびその製造方法
US20050142715A1 (en) 2003-12-26 2005-06-30 Fujitsu Limited Semiconductor device with high dielectric constant insulator and its manufacture
US9038973B2 (en) * 2007-07-12 2015-05-26 Panduit Corp. Accessory bracket
US7659595B2 (en) 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
US8212328B2 (en) * 2007-12-05 2012-07-03 Intellectual Ventures Ii Llc Backside illuminated image sensor
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
KR100882991B1 (ko) 2008-08-06 2009-02-12 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
JP2011003645A (ja) 2009-06-17 2011-01-06 Sharp Corp 半導体装置およびその製造方法
US9013022B2 (en) 2011-08-04 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure including glue layer and non-low-k dielectric layer in BSI image sensor chips

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210060A (ja) 2003-12-26 2005-08-04 Fujitsu Ltd 半導体装置とその製造方法
JP2009176777A (ja) 2008-01-21 2009-08-06 Sony Corp 固体撮像装置とその製造方法、及びカメラ
JP2009252949A (ja) 2008-04-04 2009-10-29 Canon Inc 固体撮像装置及びその製造方法
KR20100048890A (ko) * 2008-10-30 2010-05-11 소니 주식회사 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031425B2 (en) 2018-11-05 2021-06-08 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same

Also Published As

Publication number Publication date
TWI487082B (zh) 2015-06-01
US20150228690A1 (en) 2015-08-13
TW201308555A (zh) 2013-02-16
US9362329B2 (en) 2016-06-07
US20130032916A1 (en) 2013-02-07
CN102915991B (zh) 2015-08-26
JP2013038391A (ja) 2013-02-21
CN102915991A (zh) 2013-02-06
US9013022B2 (en) 2015-04-21
JP5543992B2 (ja) 2014-07-09
US20160260764A1 (en) 2016-09-08
KR20130016017A (ko) 2013-02-14
US9653508B2 (en) 2017-05-16
US20170250215A1 (en) 2017-08-31
US10535696B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
KR101430793B1 (ko) Ｂｓｉ 이미지 센서 칩의 패드 구조
US11532661B2 (en) 3DIC seal ring structure and methods of forming same
US20210183663A1 (en) Semiconductor device and method for manufacturing the same
US10157958B2 (en) Vertically integrated image sensor chips and methods for forming the same
KR101763022B1 (ko) 하이브리드 본드 패드 구조물
US9748304B2 (en) Image sensor devices, methods of manufacture thereof, and semiconductor device manufacturing methods
US8168529B2 (en) Forming seal ring in an integrated circuit die
US8502389B2 (en) CMOS image sensor and method for forming the same
KR101401608B1 (ko) 유전체 층의 이중 개구에 형성되는 패드 구조
US9450014B2 (en) Backside illumination image sensor chips and methods for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170727

Year of fee payment: 4