CN107204349A - 一种铝垫放置方法以及铝垫结构 - Google Patents
一种铝垫放置方法以及铝垫结构 Download PDFInfo
- Publication number
- CN107204349A CN107204349A CN201710592307.9A CN201710592307A CN107204349A CN 107204349 A CN107204349 A CN 107204349A CN 201710592307 A CN201710592307 A CN 201710592307A CN 107204349 A CN107204349 A CN 107204349A
- Authority
- CN
- China
- Prior art keywords
- metal
- coating
- oxide skin
- aluminium
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004411 aluminium Substances 0.000 title claims abstract description 42
- 229910052782 aluminium Inorganic materials 0.000 title claims abstract description 42
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 117
- 239000002184 metal Substances 0.000 claims abstract description 117
- 239000011248 coating agent Substances 0.000 claims abstract description 64
- 238000000576 coating method Methods 0.000 claims abstract description 64
- 239000010410 layer Substances 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 239000011241 protective layer Substances 0.000 claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 239000002131 composite material Substances 0.000 claims abstract description 12
- 238000010276 construction Methods 0.000 claims abstract description 11
- 238000002360 preparation method Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Abstract
本发明提供了一种铝垫放置方法以及铝垫结构,应用于CMOS图像传感器的制备中,包括:第一半导体基底,第一半导体基底依次包括第一半导体层,氧化物层和保护层,氧化物层具有互连区域及金属垫区域,互连区域中设置有金属互连结构;于保护层上方形成第一氧化物层;于第一氧化物层中形成与金属互连结构接触的金属垫结构,于金属垫结构上方形成第二氧化物层;第二半导体基底覆盖于第二氧化物层上表面,形成一复合结构;翻转复合结构,在第一半导体层上表面形成对应金属垫区域开窗的图案化光阻层;通过光阻层刻蚀金属垫区域,以暴露金属垫结构。其技术方案的有益效果在于,使金属垫结构达到100%的有效利用,减小器件的尺寸,并降低器件的寄生电容。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种铝垫放置方法以及铝垫结构。
背景技术
CMOS图像传感器是一种典型的固体成像传感器,CMOS图像传感器通常由像敏单元阵列、行驱动器、列驱动器、时序控制逻辑、AD转换器、数据总线输出接口、控制接口等几部分组成,这几部分通常都被集成在同一块硅片上。背照式图像传感器是目前应用最广泛的CMOS图像传感器,背照式图像传感器的关键性能参数之一是寄生电容和器件尺寸,较低的寄生电容将获得更好的器件性能,提高背照式图像传感器的市场竞争力;另外,随着CMOS图像传感器集成度的提高,像素尺寸越来越小,有效的减少器件尺寸也是目前亟需解决的问题,而传统的铝垫设置方式需要占用较大的连线空间,进而带来以下几点缺陷,第一限制了器件尺寸的进一步减小,第二不利于器件寄生电容的降低,第三使铝垫的有效利用面积不能达到100%。
发明内容
针对现有技术中铝垫设置存在的上述问题,现提供一种旨在能够对暴露的金属垫做到100%的有效利用,能进一步减小器件尺寸的同时降低寄生电容影响的铝垫放置方法及铝垫结构。
具体技术方案如下:
一种铝垫放置方法,应用于CMOS图像传感器的制备中,其中,具体包括以下步骤:
步骤S1、提供一第一半导体基底,所述第一半导体基底由下至上依次包括第一半导体层,氧化物层和保护层,所述氧化物层具有互连区域及金属垫区域,所述互连区域中设置有金属互连结构;
步骤S2、于所述保护层上方形成第一氧化物层;
步骤S3、于所述第一氧化物层中形成与所述金属互连结构接触金属垫结构,所述金属垫结构位于所述金属垫区域上方,并于所述金属垫结构上方形成第二氧化物层;
步骤S4、将一第二半导体基底覆盖于所述第二氧化物层上表面,以形成一复合结构;
步骤S5、翻转所述复合结构,并于所述第一半导体层上表面形成对应所述金属垫区域开窗的图案化光阻层;
步骤S6、通过所述光阻层刻蚀所述金属垫区域,以暴露所述金属垫结构。
优选的,所述金属垫结构材质为铝。
优选的,所述步骤S3中包括以下步骤:
步骤S31、刻蚀所述第一氧化物层及所述保护层,以于所述互连区域形成一暴露所述金属互连结构顶部的接触沟槽,以及于所述金属垫区域形成一金属垫沟槽,所述接触沟槽与所述金属垫沟槽连通;
步骤S32、于所述接触沟槽及所述金属垫沟槽中同时沉积金属以形成所述金属垫结构;
步骤S33、于所述金属垫沟槽上方沉积所述第二氧化物层以覆盖所述金属垫结构。
优选的,所述金属互连结构材质为铜。
优选的,形成所述第二半导体基底的方法包括:
步骤A、提供一第二半导体层;
步骤B、于所述第二半导体层上沉积一第三氧化物层。
优选的,所述步骤S4中,翻转所述第二半导体基底,并通过一键合工艺使所述第三氧化物层键合于所述第二氧化物层上表面。
优选的,通过一气相沉积工艺于所述保护层上沉积所述第一氧化物层。
优选的,通过一干法刻蚀工艺于所述光阻层刻蚀所述金属垫区域,以暴露所述金属垫结构。
优选的,所述半导体层材质为硅。
还包括一种铝垫结构,应用于CMOS图像传感器,其中,包括
一第一半导体基底,所述第一半导体基底由下至上依次包括第一半导体层,氧化物层和保护层,所述氧化物层具有互连区域及金属垫区域,所述互连区域中设置有金属互连结构;
一第一氧化物层,覆盖于所述保护层上;
一金属垫结构,设置于所述第一氧化物层中并对应所述金属垫区域;
一第二氧化物层,覆盖于所述第一氧化物层上;
一第二半导体层,覆盖于所述第二氧化物层上;
一沟槽,穿透所述第一半导体基底,并暴露所述金属垫结构;
所述金属垫结构延伸至所述互连区域,并于所述互连区域与所述金属互连结构接触。
上述技术方案具有如下优点或有益效果:金属垫结构充满沟槽底部,使其与外部的金属线进行连接时,可使金属垫结构达到100%的有效利用,从而可进一步减小器件的尺寸,并降低器件的寄生电容。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1为本发明一种铝垫放置方法实施例的流程图;
图2为本发明一种铝垫放置方法实施例中,关于形成第二氧化物的流程图;
图3为本发明一种铝垫放置方法实施例中,关于形成第二基底的流程图;
图4为本发明一种铝垫放置方法实施例中,关于第一半导体基底的结构示意图;
图5为本发明一种铝垫放置方法实施例中,关于复合结构的结构示意图;
图6为本发明一种铝垫放置方法实施例中,关光阻层的结构示意图;
图7为本发明一种铝垫结构的结构示意图。
附图标价表示:
1、第一半导体基底;11、第一半导体层;12、氧化物层;13、保护层;14、金属互连结构;15、第一氧化物层;16、金属垫结构;17、第二氧化物层;21、硅衬底;22、第三氧化物层;3、光阻层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
本发明的技术方中包括一种铝垫放置方法。
一种铝垫放置方法的实施例,应用于CMOS图像传感器的制备中,其中,如图1所示,具体包括以下步骤:
步骤S1、提供一第一半导体基底1,第一半导体基底1由下至上依次包括第一半导体层11,氧化物层12和保护层13,氧化物层12具有互连区域及金属垫区域,互连区域中设置有金属互连结构;
步骤S2、于保护层13上方形成第一氧化物层15;
步骤S3、于第一氧化物层15中形成与金属互连结构接触金属垫结构16,金属垫结构16位于金属垫区域上方,并于金属垫结构16上方形成第二氧化物层17;
步骤S4、将一第二半导体基底覆盖于第二氧化物层17上表面,以形成一复合结构;
步骤S5、翻转复合结构,并于第一半导体层11上表面形成对应金属垫区域开窗的图案化光阻层3;
步骤S6、通过光阻层3刻蚀金属垫区域,以暴露金属垫结构16。
针对现有的在CMOS图像传感器中,铝垫放置时需要占用较大的连线空间,一方面限制了器件尺寸的进一步减小,同时也不利于器件寄生电容的降低,另一方面使铝垫的有效利用面积不能达到100%的问题;
如图4至图7所示,本发明中通过将第一半导体基底1上的金属垫区域以及互连区域分开设置,并提供一第二半导体基底覆盖于第一半导体基底1的第二氧化物层17上,形成复合结构,最后翻转复合结构,通过光阻层3刻蚀金属垫区域,以暴露金属垫结构16,进而暴露的金属垫结构16可与外部的金属线进行连接,此时暴露的金属垫结构16充满沟槽底部,从而可达到100%的有效使用面积,并且进一步缩小连线空间使器件能够进一步缩小的同时降低器件的寄生电容。
在一种较优的实施方式中,金属垫结构16材质可为铝。
上述技术方案中,在执行步骤S3之前,第一半导体基底1的半导体层11可为硅衬底,在硅衬底上先沉积氧化层,需要说明的是在氧化物层12中形成金属互连结构14的方法为本领域技术人员熟知的技术,因此此处不再赘述,然后继续在氧化物层12上通过沉积工艺沉积保护层13,并在保护层13的上方沉积上述的第一氧化物层15。
在一种较优的实施方式中,如图2所示,步骤S3中可包括以下步骤:
步骤S31、刻蚀第一氧化物层15及保护层13,以于互连区域形成一暴露金属互连结构顶部的接触沟槽,以及于金属垫区域形成一金属垫沟槽,接触沟槽与金属垫沟槽连通;
步骤S32、于接触沟槽及金属垫沟槽中同时沉积金属以形成金属垫结构;
步骤S33、于金属垫沟槽上方沉积第二氧化物层17以覆盖金属垫结构。
上述技术部方案中,暴露金属互连结构14依次刻蚀打开第一氧化层15以及保护层13,使最终形成的金属垫结构16与金属互连结构14接触。
在一种较优的实施方式中,金属互连结构14材质可为铜。
在一种较优的实施方式中,如图3所示,形成第二半导体基底的方法包括:
步骤A、提供一第二半导体层21;
步骤B、于第二半导体层21上沉积一第三氧化物层22。
在一种较优的实施方式中,步骤S4中,翻转第二半导体基底,并通过一键合工艺使第三氧化物层22键合于第二氧化物层17上表面。
上述技术方案中,可将第二半导体的第三氧化物层22以及第二氧化物层17层作为键合面进行键合以形成复合结构。
在一种较优的实施方式中,通过一气相沉积工艺于保护层13上沉积第一氧化物层15。
在一种较优的实施方式中,通过一干法刻蚀工艺于光阻层3刻蚀金属垫区域,以暴露金属垫结构16。
在一种较优的实施方式中,半导体层材质为硅。
上述技术方案中,光阻层3可为光刻胶,通过光刻工艺在第一半导体层11上形成光阻层3的方法为本领域技术人熟知的技术此处不再赘述;
通过干法刻蚀工艺于光阻层3刻蚀的方法为本领域技术人员熟知的技术,此处不再赘述。
本发明的技术方案中还包括一种铝垫结构。
如图7所示,一种铝垫结构的实施例,应用于CMOS图像传感器,其中,包括
一第一半导体基底1,第一半导体基底1由下至上依次包括第一半导体层11,氧化物层12和保护层13,氧化物层12具有互连区域及金属垫区域,互连区域中设置有金属互连结构14;
一第一氧化物层15,覆盖于保护层14上;
一金属垫结构16,设置于第一氧化物层15中并对应金属垫区域;
一第二氧化物层17,覆盖于第一氧化物层15上;
一第二半导体层21,覆盖于第二氧化物层17上;
一沟槽4,穿透第一半导体基底1,并暴露金属垫结构16;
金属垫结构16延伸至互连区域,并于互连区域与金属互连结构14接触。
上述技术方案中,金属垫结构16材质可为铝,第一半导体层11和第二半导体层21的材质可为硅,第二半导体层21上还沉积有一第三氧化物层22,通过键合工艺使第三氧化物层22键合于第二氧化物层17上,最终形成的金属垫结构16可与外部金属线连接,上述金属垫结构充满沟槽底部,使其与外部的金属线进行连接时,可使金属垫结构达到100%的有效利用,从而可进一步减小器件的尺寸,并降低器件的寄生电容。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。
Claims (10)
1.一种铝垫放置方法,应用于CMOS图像传感器的制备中,其特征在于,具体包括以下步骤:
步骤S1、提供一第一半导体基底,所述第一半导体基底由下至上依次包括第一半导体层,氧化物层和保护层,所述氧化物层具有互连区域及金属垫区域,所述互连区域中设置有金属互连结构;
步骤S2、于所述保护层上方形成第一氧化物层;
步骤S3、于所述第一氧化物层中形成与所述金属互连结构接触金属垫结构,所述金属垫结构位于所述金属垫区域上方,并于所述金属垫结构上方形成第二氧化物层;
步骤S4、将一第二半导体基底覆盖于所述第二氧化物层上表面,以形成一复合结构;
步骤S5、翻转所述复合结构,并于所述第一半导体层上表面形成对应所述金属垫区域开窗的图案化光阻层;
步骤S6、通过所述光阻层刻蚀所述金属垫区域,以暴露所述金属垫结构。
2.根据权利要求1所述的铝垫放置方法,其特征在于,所述金属垫结构材质为铝。
3.根据权利要求1所述的铝垫放置方法,其特征在于,所述步骤S3中包括以下步骤:
步骤S31、刻蚀所述第一氧化物层及所述保护层,以于所述互连区域形成一暴露所述金属互连结构顶部的接触沟槽,以及于所述金属垫区域形成一金属垫沟槽,所述接触沟槽与所述金属垫沟槽连通;
步骤S32、于所述接触沟槽及所述金属垫沟槽中同时沉积金属以形成所述金属垫结构;
步骤S33、于所述金属垫沟槽上方沉积所述第二氧化物层以覆盖所述金属垫结构。
4.根据权利要求1所述的铝垫放置方法,其特征在于,所述金属互连结构材质为铜。
5.根据权利要求1所述的铝垫放置方法,其特征在于,形成所述第二半导体基底的方法包括:
步骤A、提供一第二半导体层;
步骤B、于所述第二半导体层上沉积一第三氧化物层。
6.根据权利要求5所述的铝垫放置方法,其特征在于,所述步骤S4中,翻转所述第二半导体基底,并通过一键合工艺使所述第三氧化物层键合于所述第二氧化物层上表面。
7.根据权利要求1所述的铝垫放置方法,其特征在于,通过一气相沉积工艺于所述保护层上沉积所述第一氧化物层。
8.根据权利要求1所述的铝垫放置方法,其特征在于,通过一干法刻蚀工艺于所述光阻层刻蚀所述金属垫区域,以暴露所述金属垫结构。
9.根据权利要求1所述的铝垫放置方法,其特征在于,所述第一半导体层材质为硅。
10.一种铝垫结构,应用于CMOS图像传感器,其特征在于,包括
一第一半导体基底,所述第一半导体基底由下至上依次包括第一半导体层,氧化物层和保护层,所述氧化物层具有互连区域及金属垫区域,所述互连区域中设置有金属互连结构;
一第一氧化物层,覆盖于所述保护层上;
一金属垫结构,设置于所述第一氧化物层中并对应所述金属垫区域;
一第二氧化物层,覆盖于所述第一氧化物层上;
一第二半导体层,覆盖于所述第二氧化物层上;
一沟槽,穿透所述第一半导体基底,并暴露所述金属垫结构;
所述金属垫结构延伸至所述互连区域,并于所述互连区域与所述金属互连结构接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710592307.9A CN107204349A (zh) | 2017-07-19 | 2017-07-19 | 一种铝垫放置方法以及铝垫结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710592307.9A CN107204349A (zh) | 2017-07-19 | 2017-07-19 | 一种铝垫放置方法以及铝垫结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107204349A true CN107204349A (zh) | 2017-09-26 |
Family
ID=59912109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710592307.9A Pending CN107204349A (zh) | 2017-07-19 | 2017-07-19 | 一种铝垫放置方法以及铝垫结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107204349A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120061786A1 (en) * | 2010-09-10 | 2012-03-15 | Kevin Hutto | Isolated bond pad with conductive via interconnect |
CN102790058A (zh) * | 2011-05-20 | 2012-11-21 | 台湾积体电路制造股份有限公司 | 带有接合焊盘的半导体器件及其制造方法 |
CN102915991A (zh) * | 2011-08-04 | 2013-02-06 | 台湾积体电路制造股份有限公司 | Bsi图像传感器芯片中的焊盘结构 |
CN107039477A (zh) * | 2016-02-03 | 2017-08-11 | 豪威科技股份有限公司 | 图像传感器及半导体装置的制作方法 |
-
2017
- 2017-07-19 CN CN201710592307.9A patent/CN107204349A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120061786A1 (en) * | 2010-09-10 | 2012-03-15 | Kevin Hutto | Isolated bond pad with conductive via interconnect |
CN102790058A (zh) * | 2011-05-20 | 2012-11-21 | 台湾积体电路制造股份有限公司 | 带有接合焊盘的半导体器件及其制造方法 |
CN102915991A (zh) * | 2011-08-04 | 2013-02-06 | 台湾积体电路制造股份有限公司 | Bsi图像传感器芯片中的焊盘结构 |
CN107039477A (zh) * | 2016-02-03 | 2017-08-11 | 豪威科技股份有限公司 | 图像传感器及半导体装置的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200830487A (en) | Package structure for optoelectronic device and fabrication method thereof | |
TWI232482B (en) | Semiconductor device | |
TW201029114A (en) | Thin film transistor array substrate and method for manufacturing the same | |
CN107204349A (zh) | 一种铝垫放置方法以及铝垫结构 | |
CN106032264B (zh) | 一种cmems器件及其制备方法、电子装置 | |
TW200402861A (en) | Semiconductor integrated device | |
TWI220295B (en) | Structure of metal-metal capacitor | |
CN107871742B (zh) | 动态随机存取存储器元件 | |
JPH01255235A (ja) | 半導体装置 | |
TW432620B (en) | Manufacturing method for damascene local interconnect | |
JPH05121727A (ja) | 半導体装置及びその製造方法 | |
CN104112713B (zh) | 存储器结构及其制造方法与半导体元件 | |
JPH04186828A (ja) | 半導体装置 | |
JP2830016B2 (ja) | 電荷転送装置 | |
JPH03209823A (ja) | 樹脂封止型半導体装置 | |
JP2002164381A (ja) | 半導体装置及びその製造方法 | |
TW439247B (en) | Structure of bonding pad region | |
JP2005333089A (ja) | 半導体装置、固体撮像素子、半導体装置の製造方法、固体撮像素子の製造方法 | |
JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
JP2003309120A (ja) | 半導体装置 | |
KR100358164B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
JPS62104138A (ja) | 半導体装置 | |
JPS5937576B2 (ja) | 半導体装置 | |
KR100990587B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
JP3005545B1 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170926 |
|
RJ01 | Rejection of invention patent application after publication |